CN110600534A - 一种超结结构的功率器件及其制造方法 - Google Patents

一种超结结构的功率器件及其制造方法 Download PDF

Info

Publication number
CN110600534A
CN110600534A CN201910838078.3A CN201910838078A CN110600534A CN 110600534 A CN110600534 A CN 110600534A CN 201910838078 A CN201910838078 A CN 201910838078A CN 110600534 A CN110600534 A CN 110600534A
Authority
CN
China
Prior art keywords
drift layer
conductivity type
semiconductor
power device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910838078.3A
Other languages
English (en)
Inventor
曾爱平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201910838078.3A priority Critical patent/CN110600534A/zh
Publication of CN110600534A publication Critical patent/CN110600534A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于微电子技术领域，公开了一种超结结构的功率器件及其制造方法，在功率器件的纵向方向，半导体基板自上往下依次包括第一漂移层、第二漂移层、第三漂移层、衬底；第二漂移层内包括多对第二导电类型的第一半导体柱和第一导电类型的第二半导体柱，多对第一半导体柱和第二半导体柱在第二漂移层内交错设置，第一半导体柱在第二漂移层内向靠近衬底的方向延伸；在功率器件的横向方向，第一半导体柱的下方的第三漂移层内设置第二导电类型的栅格；超结结构包括多个第一半导体柱、多个第二半导体柱、第二漂移层、第三漂移层和栅格；由于在提高击穿电压的同时降低导通电阻，提高了功率器件的开关速度；提高了功率器件及其所应用的系统性能。

Description

一种超结结构的功率器件及其制造方法
技术领域
本发明属于微电子技术领域，尤其涉及超结结构的功率器件及其制造方法。
背景技术
传统市场上的超结结构的功率器件包括位于半导体基板中心区的元胞区及围设位于元胞区外侧的终端保护区，元胞区包括多个规则排布在第一导电类型的第一漂移层中的元胞；在功率器件的纵向方向，半导体基板包括第一漂移层、位于第一漂移层下方的第一导电类型的第二漂移层、位于第二漂移层下方的第一导电类型的第三漂移层、位于第一导电类型的第三漂移层下方的第一导电类型的衬底，第二漂移层内包括多对第二导电类型的第一半导体柱和第一导电类型的第二半导体柱，多对第一半导体柱和第二半导体柱在第一导电类型的第二漂移层内交错设置，第一半导体柱在第二漂移层内向靠近衬底的方向延伸。由于仅多对第二导电类型的第一半导体柱和第一导电类型的第二半导体柱形成超结结构，无法在提高击穿电压的同时降低导通电阻，从而导致超结结构的功率器件及其所应用的系统可靠性差。
传统的超结结构的功率器件存在仅多对第二导电类型的第一半导体柱和第一导电类型的第二半导体柱形成超结结构，无法在提高击穿电压的同时降低导通电阻，从而导致超结结构的功率器件及其所应用的系统可靠性差的缺陷。
发明内容
本发明提供了一种超结结构的功率器件及其制造方法，旨在解决传统技术超结结构的功率器件中存在的仅多对第二导电类型的第一半导体柱和第一导电类型的第二半导体柱形成超结结构，无法在提高击穿电压的同时降低导通电阻，从而导致超结结构的功率器件及其所应用的系统可靠性差的问题。
本发明是这样实现的，包括位于半导体基板中心区的元胞区及围设位于所述元胞区外侧的终端保护区，所述元胞区包括多个规则排布在第一导电类型的第一漂移层中的元胞；在所述功率器件的纵向方向，所述半导体基板包括所述第一漂移层、位于所述第一漂移层下方的第一导电类型的第二漂移层、位于所述第二漂移层下方的第一导电类型的第三漂移层、位于所述第一导电类型的第三漂移层下方的第一导电类型的衬底，所述第二漂移层内包括多对第二导电类型的第一半导体柱和第一导电类型的第二半导体柱，多对所述第一半导体柱和所述第二半导体柱在所述第一导电类型的第二漂移层内交错设置，所述第一半导体柱在所述第二漂移层内向靠近所述衬底的方向延伸；在所述功率器件的横向方向，所述第一半导体柱的下方的所述第三漂移层内设置第二导电类型的栅格；
超结结构包括多个所述第一半导体柱、多个所述第二半导体柱、所述第二漂移层、所述第三漂移层和所述栅格。
在其中的一个实施例中，所述栅格包括设置在多个所述第一半导体柱下方且与多个所述第一半导体柱一一对应的多个栅条及围绕多个所述栅条的边框。
在其中的一个实施例中，多个所述第一半导体柱之间的距离相等，所述终端保护区的多个半导体圈之间的距离相等，多个所述第一半导体柱之间的距离大于所述终端保护区的多个半导体圈之间的距离。
本发明实施例还提供一种超结结构的功率器件的制造方法，所述方法包括：
在第一导电类型的衬底上表面生长第一导电类型的第三漂移层；
在所述第三漂移层上部形成第二导电类型的栅格；
在所述第三漂移层上表面生长第一导电类型的第二漂移层；
在所述第二漂移层内部形成多个第二导电类型的第一半导体柱；
在所述第二漂移层上表面生长第一导电类型的第一漂移层；
在半导体基板的外围形成终端保护区；
在所述终端保护区和所述第一漂移层的上表面形成BPSG层；
在所述第一漂移层形成多个元胞区。
在其中的一个实施例中，所述在所述第二漂移层内部形成多个第二导电类型的第一半导体柱包括：
通过显像在第一导电类型的第二漂移层形成多个沟槽；
在多个所述沟槽的表面形成高掺杂第二导电类型层；
在所述第二漂移层上表面生长第一导电类型的第一漂移层具体为：
在多个所述沟槽的内部和所述第二漂移层上表面生长第一导电类型的第一漂移层。
在其中的一个实施例中，所述在所述第二漂移层内部形成多个第二导电类型的第一半导体柱包括：
通过显像在第一导电类型的第二漂移层形成多个沟槽；
在多个所述沟槽的内部形成多个第二导电类型的第一半导体柱；
在所述第二漂移层上表面生长第一导电类型的第一漂移层具体为：
在多个第一半导体柱上表面和所述第二漂移层上表面生长所述第一导电类型的第一漂移层。
在其中的一个实施例中，所述在半导体基板的外围形成终端保护区具体为：
通过显像在半导体基板的外围形成环形沟槽；
在环形沟槽的表面离子注入低掺杂第二导电类型层。
在其中的一个实施例中，所述在所述终端保护区和所述第一漂移层的上表面形成BPSG层具体为：
所述环形沟槽内填充BPSG并在所述终端保护区和所述第一漂移层的上表面形成BPSG层。
在其中的一个实施例中，所述在所述第一导电类型的第一漂移层形成多个元胞区包括：
通过显像和离子注入在在所述第一导电类型的第一漂移层形成多个第二导电类型区。
1在其中的一个实施例中，所述在所述第一导电类型的第一漂移层形成多个元胞区之后还包括：
对所述功率器件进行高温热处理以使多个所述第二导电类型区与多个所述第一半导体柱一一对应连接。
本发明实施例通过在所述功率器件的横向方向，第一半导体柱的下方的第三漂移层内设置第二导电类型的栅格；由于超结结构包括多个第一半导体柱、多个第二半导体柱、第二漂移层、第三漂移层和栅格，终端保护区的击穿电压大于元胞区的击穿电压，且元胞区具有较小的导通电阻，故在提高击穿电压的同时降低导通电阻，另一方面，由于栅格的作用，可以减少第一半导体柱和第二半导体柱的个数，从而减小pn结的电容，提高了功率器件的开关速度；有效提高了超结结构的功率器件及其所应用的系统性能。功率器件仅包括三个漂移层，在保证击穿电压的同时，简化了制造工艺。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的超结结构的功率器件的俯视平面的一种结构示意图；
图2为本发明实施例提供的超结结构的功率器件的纵向截面的一种结构示意图；
图3为本发明实施例提供的超结结构的功率器件的横截面的一种结构示意图；
图4为本发明实施例提供的一种超结结构的功率器件的制造方法中生成第一导电类型的第三漂移层的一种示意图；
图5为本发明实施例提供的一种超结结构的功率器件的制造方法中形成第二导电类型的栅格的一种示意图；
图6为本发明实施例提供的一种超结结构的功率器件的制造方法中生长第一导电类型的第二漂移层一种示意图；
图7为本发明实施例提供的一种超结结构的功率器件的制造方法中生成多个第二导电类型的第一半导体柱的一种示意图；
图8为本发明实施例提供的一种超结结构的功率器件的制造方法中生长第一导电类型的第一漂移层的一种示意图；
图9为本发明实施例提供的一种超结结构的功率器件的制造方法中生长终端保护区的一种示意图；
图10为本发明实施例提供的一种超结结构的功率器件的制造方法中生长多个元胞区的一种示意图；
上述图中标号含义如下：
01-元胞区；02-终端保护区；101-第一导电类型的第一漂移层；102-元胞；103-第一导电类型的第二漂移层；104-第一导电类型的第三漂移层；105-第一导电类型的衬底；106-第二导电类型的第一半导体柱；107-第一导电类型的第二半导体柱；108-第二导电类型的栅格；109-第二导电类型的半导体圈；110-栅条；111-边框。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1示出了本发明实施例提供的超结结构的功率器件的模块结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
超结结构的功率器件，如图1所示，包括位于半导体基板中心区的元胞区01及围设位于元胞区01外侧的终端保护区02，元胞区01包括多个规则排布在第一导电类型的第一漂移层101中的元胞102；在功率器件的纵向方向上，如图2所示，半导体基板包括第一漂移层101、位于第一漂移层101下方的第一导电类型的第二漂移层103、位于第二漂移层103下方的第一导电类型的第三漂移层104、位于第三漂移层104下方的第一导电类型的衬底105，第二漂移层内103包括多对第二导电类型的第一半导体柱106和第一导电类型的第二半导体柱107，多对第一半导体柱106和第二半导体柱107在第二漂移层103内交错设置，第一半导体柱106在第二漂移层103内向靠近衬底105的方向延伸；在功率器件的横向方向，如图3所示，第一半导体柱106的下方的第三漂移层104内设置第二导电类型的栅格108；超结结构包括多个第一半导体柱106、多个第二半导体柱107、第二漂移层103、第三漂移层104和栅格108。
通过在第一半导体柱106的下方的第三漂移层104内设置第二导电类型的栅格108，在漂移层加反向偏置电压，多个第二导电类型的第一半导体柱106和多个第一导电类型的第二半导体柱107将产生一个横向电场，使pn结耗尽，导通电阻大大降低，同时，第一导电类型的第三漂移层104和第二导电类型的栅格108层也将产生一个横向电场，纵向拉伸了电场的深度，从而在导通电阻大大降低的同时提高了击穿电阻。并且，通过纵向拉伸电场的深度，防止表面交换电荷，保持了击穿电压的稳定性。
功率器件仅包括三个漂移层，在保证击穿电压的同时，简化了制造工艺。
具体实施中，分两种情况，第一种情况下，所述第一导电类型的N型，第二导电类型为P型。第二种情况下，所述第一导电类型的P型，第二导电类型为N型。
具体实施中，栅格108包括设置在多个第一半导体柱106下方且与多个第一半导体柱106一一对应的多个栅条110及围绕多个栅条110的边框111。
通栅格108包括设置在多个第一半导体柱106下方且与多个第一半导体柱106一一对应的多个栅条110及围绕多个栅条110的边框，使得多个第二导电类型的第一半导体柱106、多个第一导电类型的第二半导体柱107、第一导电类型的第二漂移层103、第一导电类型的第三漂移层104和第二导电类型的栅格层108形成的PN结均匀分布，从而构成的超结结构更加稳定。
具体实施中，多个第一半导体柱106之间的距离相等，终端保护区的多个半导体圈109之间的距离相等，多个第一半导体柱106之间的距离大于终端保护区的多个半导体圈109之间的距离。
通过多个第二导电类型的第一半导体柱之间的距离大于终端保护区的多个第二导电类型的半导体圈之间的距离，使得终端保护区的击穿电压大于元胞区的击穿电压，在减小导通电阻的同时提高了击穿电压。
与一种超结结构的功率器件实施例相对应，本发明还提供了一种超结结构的功率器件的制造方法的一种实施例。
一种超结结构的功率器件的制造方法，方法包括步骤401至步骤407。
在步骤401中，如图4所示，在第一导电类型的衬底上表面生长第一导电类型的第三漂移层。例如，在N+衬底上表面生长N-型的第三漂移层。
可以通过气相沉积或溅射等工艺在第一导电类型的衬底上表面生长第一导电类型的第三漂移层。
在步骤402中，如图5所示，在第三漂移层上部形成第二导电类型的栅格。例如，在N-型的第三漂移层上部形成P-类型的栅格。
步骤402具体为：通过显像和离子注入在第三漂移层上部形成第二导电类型的栅格。步骤402进一步具体为：通过光刻和离子注入在第三漂移层上部形成第二导电类型的栅格。
在步骤403中，如图6所示，在第三漂移层上表面生长第一导电类型的第二漂移层。例如，在N-型的第三漂移层上表面生长N-型的第二漂移层。
可以通过气相沉积或溅射等工艺在第一导电类型的第三漂移层上表面生长第一导电类型的第二漂移层。
在步骤404中，如图7所示，在第一导电类型的第二漂移层内部形成多个第二导电类型的第一半导体柱。例如，在N-型的第二漂移层内部形成多个P+型的第一半导体柱。
步骤404可以有两种情况。第一种情况下步骤404可以包括步骤404-1a和步骤404-2a。
在步骤404-1a中，通过显像在第一导电类型的第二漂移层形成多个沟槽。
例如，通过显像在N-型的第二漂移层形成多个沟槽。
显像可以采用刻蚀工艺。
在步骤404-2a中，在多个沟槽的表面形成高掺杂第二导电类型层。
例如，在多个沟槽的表面形成P+层。
可以通过气相外延在多个沟槽的表面形成高掺杂第二导电类型层。
第二种情况下步骤404可以包括步骤404-1b和步骤404-2b。
在步骤404-1a中，通过显像在第一导电类型的第二漂移层形成多个沟槽。
在步骤404-1b中，在多个所述沟槽的内部形成多个第二导电类型的第一半导体柱。例如，在多个所述沟槽的内部形成多个P+柱。
在步骤405中，如图8所示，在第二漂移层上表面生长第一导电类型的第一漂移层。例如，在N-型的第二漂移层上表面生长N-型的第一漂移层。
步骤405可以具体为：在多个沟槽的内部和第一导电类型的第二漂移层上表面生长第一导电类型的第一漂移层。
步骤405还可以具体为：在多个第一半导体柱上表面和所述第二漂移层上表面生长所述第一导电类型的第一漂移层。
在步骤406中，如图9所示，在半导体基板的外围形成终端保护区。
其中，利用第一导电类型的第一漂移层对第一半导体柱的保护作用刻蚀终端保护区的环形沟槽，无需额外的光刻步骤，简化了工艺步骤。
步骤406可以包括步骤406-1和步骤406-2。
在步骤406-1中，通过显像在半导体基板的外围形成环形沟槽；
显像可以采用刻蚀工艺。
在步骤406-2中，在环形沟槽的表面离子注入低掺杂第二导电类型层。
在步骤407中，在终端保护区和第一漂移层的上表面形成BPSG层；
步骤407具体为：在环形沟槽内填充BPSG并在终端保护区和第一漂移层的上表面形成BPSG层。
在步骤408中，如图10所示，在第一漂移层形成多个元胞区。
步骤408可以具体为：通过显像和离子注入在在第一导电类型的第一漂移层形成多个第二导电类型区。步骤408可以进一步具体为：通过光刻和离子注入在在第一导电类型的第一漂移层形成多个第二导电类型区。
具体实施中，步骤408之后还可以包括步骤409。
在步骤409中，对功率器件进行高温热处理以使多个第二导电类型区与多个第一半导体柱一一对应连接。
本发明实施例通过在功率器件的横向方向，第二导电类型的第一半导体柱的下方的第一导电类型的第三漂移层内设置第二导电类型的栅格，；超结结构包括多个第二导电类型的第一半导体柱、多个第一导电类型的第二半导体柱、第一导电类型的第二漂移层、第一导电类型的第三漂移层和第二导电类型的栅格层；由于终端保护区的击穿电压大于元胞区的击穿电压，且元胞区具有较小的导通电阻，故在提高击穿电压的同时降低导通电阻，有效提高了超结结构的功率器件及其所应用的系统可靠性。功率器件仅包括三个漂移层，在保证击穿电压的同时，简化了制造工艺。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种超结结构的功率器件，包括位于半导体基板中心区的元胞区及围设位于所述元胞区外侧的终端保护区，所述元胞区包括多个规则排布在第一导电类型的第一漂移层中的元胞；在所述功率器件的纵向方向，所述半导体基板包括所述第一漂移层、位于所述第一漂移层下方的第一导电类型的第二漂移层、位于所述第二漂移层下方的第一导电类型的第三漂移层、位于所述第一导电类型的第三漂移层下方的第一导电类型的衬底，所述第二漂移层内包括多对第二导电类型的第一半导体柱和第一导电类型的第二半导体柱，多对所述第一半导体柱和所述第二半导体柱在所述第一导电类型的第二漂移层内交错设置，所述第一半导体柱在所述第二漂移层内向靠近所述衬底的方向延伸；其特征在于，在所述功率器件的横向方向，所述第一半导体柱的下方的所述第三漂移层内设置第二导电类型的栅格；
超结结构包括多个所述第一半导体柱、多个所述第二半导体柱、所述第二漂移层、所述第三漂移层和所述栅格。
2.根据权利要求1所述的超结结构的功率器件，其特征在于，所述栅格包括设置在多个所述第一半导体柱下方且与多个所述第一半导体柱一一对应的多个栅条及围绕多个所述栅条的边框。
3.根据权利要求1所述的超结结构的功率器件，其特征在于，多个所述第一半导体柱之间的距离相等，所述终端保护区的多个半导体圈之间的距离相等，多个所述第一半导体柱之间的距离大于所述终端保护区的多个半导体圈之间的距离。
4.一种超结结构的功率器件的制造方法，其特征在于，所述方法包括：
在第一导电类型的衬底上表面生长第一导电类型的第三漂移层；
在所述第三漂移层上部形成第二导电类型的栅格；
在所述第三漂移层上表面生长第一导电类型的第二漂移层；
在所述第二漂移层内部形成多个第二导电类型的第一半导体柱；
在所述第二漂移层上表面生长第一导电类型的第一漂移层；
在半导体基板的外围形成终端保护区；
在所述终端保护区和所述第一漂移层的上表面形成BPSG层；
在所述第一漂移层形成多个元胞区。
5.根据权利要求4所述的超结结构的功率器件的制造方法，其特征在于，所述在所述第二漂移层内部形成多个第二导电类型的第一半导体柱包括：
通过显像在第一导电类型的第二漂移层形成多个沟槽；
在多个所述沟槽的表面形成高掺杂第二导电类型层；
在所述第二漂移层上表面生长第一导电类型的第一漂移层具体为：
在多个所述沟槽的内部和所述第二漂移层上表面生长第一导电类型的第一漂移层。
6.根据权利要求4所述的超结结构的功率器件的制造方法，其特征在于，所述在所述第二漂移层内部形成多个第二导电类型的第一半导体柱包括：
通过显像在第一导电类型的第二漂移层形成多个沟槽；
在多个所述沟槽的内部形成多个第二导电类型的第一半导体柱；
在所述第二漂移层上表面生长第一导电类型的第一漂移层具体为：
在多个第一半导体柱上表面和所述第二漂移层上表面生长所述第一导电类型的第一漂移层。
7.根据权利要求4所述的超结结构的功率器件的制造方法，其特征在于，所述在半导体基板的外围形成终端保护区具体为：
通过显像在半导体基板的外围形成环形沟槽；
在环形沟槽的表面离子注入低掺杂第二导电类型层。
8.根据权利要求7所述的超结结构的功率器件的制造方法，其特征在于，所述在所述终端保护区和所述第一漂移层的上表面形成BPSG层具体为：
在所述环形沟槽内填充BPSG并在所述终端保护区和所述第一漂移层的上表面形成BPSG层。
9.根据权利要求4所述的超结结构的功率器件的制造方法，其特征在于，所述在所述第一导电类型的第一漂移层形成多个元胞区包括：
通过显像和离子注入在在所述第一导电类型的第一漂移层形成多个第二导电类型区。
10.根据权利要求4所述的超结结构的功率器件的制造方法，其特征在于，所述在所述第一导电类型的第一漂移层形成多个元胞区之后还包括：
对所述功率器件进行高温热处理以使多个所述第二导电类型区与多个所述第一半导体柱一一对应连接。
CN201910838078.3A 2019-09-05 2019-09-05 一种超结结构的功率器件及其制造方法 Pending CN110600534A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910838078.3A CN110600534A (zh) 2019-09-05 2019-09-05 一种超结结构的功率器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910838078.3A CN110600534A (zh) 2019-09-05 2019-09-05 一种超结结构的功率器件及其制造方法

Publications (1)

Publication Number Publication Date
CN110600534A true CN110600534A (zh) 2019-12-20

Family

ID=68857717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910838078.3A Pending CN110600534A (zh) 2019-09-05 2019-09-05 一种超结结构的功率器件及其制造方法

Country Status (1)

Country Link
CN (1) CN110600534A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056306A1 (en) * 2002-09-25 2004-03-25 Wataru Saito Power semiconductor device
US20060157813A1 (en) * 2005-01-18 2006-07-20 Kabushiki Kaisha Toshiba Power semiconductor device and method of manufacturing the same
US20060284248A1 (en) * 2005-06-20 2006-12-21 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
CN102231390A (zh) * 2011-06-17 2011-11-02 浙江大学 一种超结结构的纵向双扩散金属氧化物半导体功率器件
CN102270663A (zh) * 2011-07-26 2011-12-07 无锡新洁能功率半导体有限公司 具有超结结构的平面型功率mosfet器件及其制造方法
CN102683408A (zh) * 2012-01-13 2012-09-19 西安龙腾新能源科技发展有限公司 超结高压功率器件结构
CN107342326A (zh) * 2017-07-04 2017-11-10 无锡新洁能股份有限公司 一种降低导通电阻的功率半导体器件及制造方法
CN210723036U (zh) * 2019-09-05 2020-06-09 曾爱平 一种超结结构的功率器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040056306A1 (en) * 2002-09-25 2004-03-25 Wataru Saito Power semiconductor device
US20060157813A1 (en) * 2005-01-18 2006-07-20 Kabushiki Kaisha Toshiba Power semiconductor device and method of manufacturing the same
US20060284248A1 (en) * 2005-06-20 2006-12-21 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
CN102231390A (zh) * 2011-06-17 2011-11-02 浙江大学 一种超结结构的纵向双扩散金属氧化物半导体功率器件
CN102270663A (zh) * 2011-07-26 2011-12-07 无锡新洁能功率半导体有限公司 具有超结结构的平面型功率mosfet器件及其制造方法
CN102683408A (zh) * 2012-01-13 2012-09-19 西安龙腾新能源科技发展有限公司 超结高压功率器件结构
CN107342326A (zh) * 2017-07-04 2017-11-10 无锡新洁能股份有限公司 一种降低导通电阻的功率半导体器件及制造方法
CN210723036U (zh) * 2019-09-05 2020-06-09 曾爱平 一种超结结构的功率器件

Similar Documents

Publication Publication Date Title
CN102891169B (zh) 具有新型结构的高压(hv)器件端接及其制备方法
TWI388059B (zh) The structure of gold-oxygen semiconductor and its manufacturing method
CN104051540B (zh) 超级结器件及其制造方法
CN109166922B (zh) 一种沟槽型超结功率终端结构及其制备方法
JP6676947B2 (ja) 半導体装置
US9391137B2 (en) Power semiconductor device and method of fabricating the same
JP2004342660A (ja) 半導体装置及びその製造方法
CN113838937A (zh) 一种深槽超结mosfet功率器件及其制备方法
CN105244369A (zh) 一种超结vdmosfet制备方法及利用该方法形成的器件
CN114464667A (zh) 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法
CN103779415A (zh) 平面型功率mos器件及其制造方法
CN115312591B (zh) 一种快恢复二极管及其制备方法
CN104103518A (zh) 半导体功率器件的制作方法
CN109119341A (zh) 一种vdmos器件终端结构及其制作方法
CN110600534A (zh) 一种超结结构的功率器件及其制造方法
CN210723036U (zh) 一种超结结构的功率器件
US20200279912A1 (en) Super junction semiconductor device and method of manufacturing the same
CN104576730A (zh) 超级结器件及其制造方法
CN111244158B (zh) 超级结器件及其制造方法
CN114334815A (zh) 整合frd的igbt器件及其制造方法
CN113964197A (zh) 一种低泄漏电流的igbt器件及其制备方法
TWI524524B (zh) 功率半導體元件之製法及結構
CN112216744A (zh) 高可靠性宽窗口的超结mosfet结构及制造方法
CN112103346A (zh) 一种高击穿电压的沟槽功率器件及其制造方法
CN111354780A (zh) 一种带有反型注入侧壁的超级结终端及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination