JP2015216270A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2015216270A
JP2015216270A JP2014098911A JP2014098911A JP2015216270A JP 2015216270 A JP2015216270 A JP 2015216270A JP 2014098911 A JP2014098911 A JP 2014098911A JP 2014098911 A JP2014098911 A JP 2014098911A JP 2015216270 A JP2015216270 A JP 2015216270A
Authority
JP
Japan
Prior art keywords
trench
type column
conductivity type
column region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014098911A
Other languages
English (en)
Inventor
明田　正俊
Masatoshi Akeda
正俊 明田
義勝 三浦
Yoshikatsu Miura
義勝 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014098911A priority Critical patent/JP2015216270A/ja
Priority to CN202110159765.XA priority patent/CN113054038A/zh
Priority to PCT/JP2015/063520 priority patent/WO2015174380A1/ja
Priority to CN201580024779.3A priority patent/CN106463546B/zh
Priority to US15/308,953 priority patent/US9876124B2/en
Publication of JP2015216270A publication Critical patent/JP2015216270A/ja
Priority to US15/839,103 priority patent/US10109749B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】簡単かつ低コストで、スーパージャンクション構造を形成できる半導体装置およびその製造方法を提供すること。【解決手段】ｎ型のＳｉＣ半導体層６と、ＳｉＣ半導体層６に形成された複数のトレンチ８と、各トレンチ８の内面に沿って形成されたｐ型コラム領域１２と、隣り合うｐ型コラム領域１２の間に配置されたｎ型コラム領域１３と、トレンチ８に埋め込まれた絶縁膜１４とを含む、半導体装置を形成する。【選択図】図３

Description

本発明は、ＳｉＣ半導体装置およびその製造方法に関する。
特許文献１は、ｎ＋型のシリコン基板と、シリコン基板上に形成されたｎ型のエピタキシャル層と、エピタキシャル層に形成された複数のトレンチと、各トレンチの側面に形成されたｐ型コラムとを含む。互いに隣り合うｐ型コラム間には、ｎ型コラムが形成されている。
米国特許出願公開第２００９／０１７９２９８号明細書
本発明の半導体装置は、第１導電型のＳｉＣからなる半導体層と、前記半導体層に形成された複数のトレンチと、各前記トレンチの内面に沿って形成された第２導電型コラム領域と、隣り合う前記第２導電型コラム領域の間に配置された第１導電型コラム領域と、前記トレンチに埋め込まれた絶縁膜とを含む（請求項１）。
この半導体装置は、たとえば、本発明の半導体装置の製造方法によって製造できる。当該半導体装置の製造方法は、第１導電型のＳｉＣからなる半導体層に複数のトレンチを形成する工程と、前記トレンチの内面に第２導電型不純物を注入することによって、各前記トレンチの内面に沿って第２導電型コラム領域を形成すると共に、隣り合う前記第２導電型コラム領域の間に第１導電型コラム領域を形成する工程と、前記トレンチに絶縁膜を埋め込む工程とを含む（請求項１３）。
本発明の方法によれば、トレンチ内面への不純物注入によって第１導電型コラム領域および第２導電型コラム領域からなるスーパージャンクション構造を形成できるので、簡単かつ低コストで済む半導体装置を提供できる。
より具体的には、ＳｉＣからなる半導体層にスーパージャンクション構造を形成する方法として、トレンチに第２導電型のＳｉＣを埋め込む方法と、マルチエピタキシャル成長法とが検討されている。マルチエピタキシャル成長法とは、複数周期に亘って第２導電型の不純物を注入（イオン注入）しながらＳｉＣをエピタキシャル成長させる方法である。この場合、トレンチを半導体層に形成しないで、第２導電型の不純物領域を形成できる。
しかし、トレンチに第２導電型のＳｉＣを埋め込む製造方法では、半導体層のオフ角の関係でＳｉＣの再成長が難しい場合がある。一方、マルチエピタキシャル成長法の場合、ＳｉＣは、Ｓｉ（シリコン）に比べて密度が高いため、ＳｉＣに不純物が拡散し難く、またイオン注入で形成できる第２導電型の不純物層が薄くなるという問題が生じる。そのため、ＳｉＣを用いる場合、Ｓｉを用いる場合よりも多層のエピタキシャル層を形成しなければならず、時間とコストがかかる。
これに対して、本発明の方法によれば、トレンチの内面に第２導電型の不純物が注入される。しかも、当該不純物がＳｉＣで拡散し難いことを利用して、トレンチ内面からのコラム領域の幅を不純物の注入条件の調節によって容易に制御できる。このように形成された第２導電型コラム領域と、第１導電型コラム領域との界面には、トレンチの深さ方向に沿うｐｎ接合が形成される。そして、この界面（ｐｎ接合）からトレンチの深さ方向に直交する方向に空乏層が形成される。これにより、スーパージャンクション構造を形成できる。
以上のように、トレンチ内面への不純物注入によってスーパージャンクション構造を形成できるので、簡単かつ低コストで済む。そして、得られた半導体装置では、スーパージャンクション構造によって、耐圧を向上させることができる。
前記第２導電型コラム領域は、一方表面および他方表面が前記トレンチの内面に沿うように形成されていてもよい（請求項２）。
本発明の半導体装置では、前記半導体層の表面に沿う方向に関して、前記第１導電型コラム領域の幅Ｗ２と、前記第１導電型コラム領域の両側の前記第２導電型コラム領域の各幅Ｗ１および前記トレンチの幅Ｗ３とが、式：Ｗ２≦Ｗ１＋Ｗ１＋Ｗ３を満たしていてもよい（請求項３）。
これにより、一方の第１導電型コラム領域との界面から延びる空乏層と、他方の第１導電型コラム領域との界面から延びる空乏層とを一体にして、第１導電型コラム領域の全域を空乏化できる。その結果、スーパージャンクション構造による耐圧向上の効果をより良好に達成できる。
前記絶縁膜は、ＳｉＣよりも低い比誘電率を有する材料からなっていてもよい（請求項４）。具体的には、前記絶縁膜は、ＳｉＯ２からなっていてもよい（請求項５）。
これにより、半導体層の表裏面の間において、絶縁膜が埋め込まれた部分の容量を選択的に低減できる。よって、半導体層の表裏面の間の容量を全体として低減できる。
本発明の半導体装置は、前記半導体層上に配置され、前記第１導電型コラム領域と共にショットキー接合を形成する表面電極を含んでいてもよい（請求項６）。つまり、この構成によれば、ショットキーバリアダイオードを含む半導体装置を提供できる。
この場合、前記第１導電型コラム領域は、前記ショットキー接合の界面部に、当該界面部の下方部よりも不純物濃度が低い低濃度領域を有していてもよい（請求項７）。
これにより、逆方向電圧印加時に半導体層の表面にかかる電界強度を低減できる。その結果、逆方向電圧印加時におけるリーク電流を低減できる。
本発明の半導体装置は、前記第１導電型コラム領域の表面部に選択的に形成され、当該表面部の電界強度を緩和するための電界緩和部をさらに含んでいてもよい（請求項８）。
これにより、第１導電型コラム領域における電界強度が緩和されるため、当該第１導電型コラム領域に電界が集中することを効果的に抑制できる。
前記電界緩和部は、前記第１導電型コラム領域の表面に対する不純物注入によって形成された第２導電型の表面注入層を含んでいてもよい（請求項９）。
前記電界緩和部は、前記第１導電型コラム領域の表面に選択的に形成された第２トレンチと、前記第２トレンチの内面に対する不純物注入によって形成された第２導電型の内面注入層とを含んでいてもよい（請求項１０）。
前記半導体層は、その表面から厚さ方向に向けて不純物濃度が高くなる濃度プロファイルを有しており、前記トレンチの底部に沿う前記第２導電型コラム領域は、前記半導体層の表面部よりも不純物濃度が高い高濃度領域に形成されている（請求項１１）。
トレンチの内面に沿う第２導電型コラム領域によって形成される電界は、トレンチの深さ方向に沿って均一であることが望ましい。しかし、トレンチの内面に対する不純物の注入により第２導電型コラム領域を形成する場合、トレンチの底部に沿う第２導電型コラム領域の不純物濃度が比較的に高く形成されることがある。
ここで、半導体層が一様な不純物濃度で形成されている場合、トレンチの底部に沿う第２導電型コラム領域によって形成される電界が、トレンチの側部に沿う第２導電型コラム領域によって形成される電界よりも高くなる。そのため、トレンチの底部およびエッジ部に電界が集中する場合がある。
そこで、請求項１１に記載の発明によれば、トレンチの底部に沿う第２導電型コラム領域が、半導体層の表面部よりも不純物濃度が高い高濃度領域に形成されているので、トレンチの底部に沿う第２導電型コラム領域によって形成される電界が高くなることを効果的に抑制できる。これにより、トレンチの底部およびエッジ部における第２導電型コラム領域の不純物濃度が高く形成されたとしても、トレンチの底部およびエッジ部における電界集中を効果的に緩和できる。
さらに、製造工程では、不純物が拡散し難いというＳｉＣの性質を利用することにより、高濃度領域の不純物濃度および厚さを正確に制御できる。また、イオン注入後に活性化処理等が実行されても、不純物が半導体層内で広く拡散するということがない。これにより、所望の濃度プロファイルを有する半導体層を形成できる。
この場合において、前記高濃度領域の不純物濃度は、前記第２導電型コラム領域の不純物濃度と同一か、またはそれよりも高いことが好ましい（請求項１２）。
この構成によれば、高濃度領域内における第２導電型コラム領域を、実質的に高濃度領域の一部とみなすことができる。これにより、トレンチの底部およびエッジ部における電界集中の緩和効果をより一層向上させることができる。
図１は、本発明の第１実施形態のショットキーバリアダイオードの模式的な平面図である。 図２は、図１の破線IIで囲まれた部分の拡大図である。 図３（ａ）（ｂ）は、それぞれ、図２の切断線IIIａ−IIIａおよび切断線IIIｂ−IIIｂで前記ショットキーバリアダイオードを切断したときに表れる断面図である。 図４（ａ）（ｂ）は、図３（ａ）（ｂ）のショットキーバリアダイオードの製造工程の一部を示す図である。 図５（ａ）（ｂ）は、図４（ａ）（ｂ）の次の工程を示す図である。 図６（ａ）（ｂ）は、図５（ａ）（ｂ）の次の工程を示す図である。 図７（ａ）（ｂ）は、図６（ａ）（ｂ）の次の工程を示す図である。 図８（ａ）（ｂ）は、本発明の第２実施形態のショットキーバリアダイオードの模式的な断面図である。 図９（ａ）（ｂ）は、図８（ａ）（ｂ）のショットキーバリアダイオードの製造工程の一部を示す図である。 図１０（ａ）（ｂ）は、図９（ａ）（ｂ）の次の工程を示す図である。 図１１（ａ）（ｂ）は、図１０（ａ）（ｂ）の次の工程を示す図である。 図１２（ａ）（ｂ）は、図１１（ａ）（ｂ）の次の工程を示す図である。 図１３（ａ）（ｂ）は、図１２（ａ）（ｂ）の次の工程を示す図である。 図１４（ａ）（ｂ）は、図１３（ａ）（ｂ）の次の工程を示す図である。 図１５（ａ）（ｂ）は、本発明の第３実施形態のショットキーバリアダイオードの模式的な断面図である。 図１６（ａ）（ｂ）は、図１５（ａ）（ｂ）のショットキーバリアダイオードの製造工程の一部を示す図である。 図１７（ａ）（ｂ）は、図１６（ａ）（ｂ）の次の工程を示す図である。 図１８（ａ）（ｂ）は、図１７（ａ）（ｂ）の次の工程を示す図である。 図１９（ａ）（ｂ）は、図１８（ａ）（ｂ）の次の工程を示す図である。 図２０（ａ）（ｂ）は、図１９（ａ）（ｂ）の次の工程を示す図である。 図２１（ａ）（ｂ）は、図２０（ａ）（ｂ）の次の工程を示す図である。 図２２（ａ）（ｂ）は、本発明の第４実施形態のショットキーバリアダイオードの模式的な断面図である。 図２３（ａ）（ｂ）は、図２２（ａ）（ｂ）のショットキーバリアダイオードの製造工程の一部を示す図である。 図２４（ａ）（ｂ）は、図２３（ａ）（ｂ）の次の工程を示す図である。 図２５（ａ）（ｂ）は、図２４（ａ）（ｂ）の次の工程を示す図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。 図１は、本発明の第１実施形態のショットキーバリアダイオード１の模式的な平面図である。
本発明の半導体装置の一例としてのショットキーバリアダイオード１は、その表面を法線方向から見た平面視（以下、単に「平面視」と言う。）において、四角形状のＳｉＣ半導体層６を含む。ＳｉＣ半導体層６は、図１の紙面における上下左右方向の長さがそれぞれ数ｍｍ程度である。
ＳｉＣ半導体層６の内方領域に、アクティブ領域７が設定されている。アクティブ領域７には、平面視において、複数のトレンチ８が互いに間隔を空けてストライプ状に形成されている。このトレンチ８の形成方向を「ストライプ方向」と定義して、以下、説明する。各トレンチ８のストライプ方向の両端部は、角部が切除された湾曲状に形成されている。以下、図２および図３を参照して、アクティブ領域７の構造について、より具体的に説明する。
図２は、図１の破線IIで囲まれた部分の拡大図である。図３（ａ）（ｂ）は、それぞれ、図２の切断線IIIａ−IIIａおよび切断線IIIｂ−IIIｂでショットキーバリアダイオード１を切断したときに表れる断面図である。
図３（ａ）（ｂ）に示すように、ＳｉＣ半導体層６は、ｎ＋型のＳｉＣ基板９と、ｎ型のＳｉＣエピタキシャル層１０とを含む。本実施形態におけるＳｉＣエピタキシャル層１０は、ドリフト層として形成されている。ＳｉＣ基板９の厚さは、たとえば５０μｍ〜６００μｍであり、ＳｉＣエピタキシャル層１０の厚さは、たとえば３μｍ〜１００μｍである。また、ＳｉＣ基板９の不純物濃度は、たとえば１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３であり、ＳｉＣエピタキシャル層１０の不純物濃度は、たとえば５×１０１４ｃｍ−３〜５×１０１７ｃｍ−３である。ｎ型不純物としては、たとえば、窒素（Ｎ）、リン（Ｐ）、ひ素（Ａｓ）などを使用できる。
各トレンチ８は、ＳｉＣエピタキシャル層１０の表面から厚さ方向に向けて形成されている。各トレンチ８の底部は、ＳｉＣエピタキシャル層１０の表面とＳｉＣ基板９の表面との間に位置している。各トレンチ８の側面と底部とが交わるエッジ部は、各トレンチ８の外方へ向かって湾曲する形状に形成されており、各トレンチ８は断面視Ｕ字状に形成されている。各トレンチ８のエッジ部が湾曲状であれば、当該エッジ部に集中する電界を緩和できる。各トレンチ８を取り囲むように、平面視環状のｐ型コラム領域１２が形成されている。
ｐ型コラム領域１２は、各トレンチ８の内面に沿って形成されている。より具体的には、ｐ型コラム領域１２は、一方表面および他方表面が各トレンチ８の側面および底部に沿って形成されており、トレンチ８の内面から露出している。また、本実施形態では、ｐ型コラム領域１２のうち、各トレンチ８の底部に沿って形成された部分が、各トレンチ８の側面に沿って形成された部分よりも厚く形成されている。各トレンチ８の底部に沿って形成されたｐ型コラム領域１２の底部は、各トレンチ８の底部と、ＳｉＣ基板９およびＳｉＣエピタキシャル層１０の界面との間に位置している。ｐ型コラム領域１２の不純物濃度は、たとえば５×１０１４ｃｍ−３〜５×１０１７ｃｍ−３である。ｐ型の不純物としては、たとえば、ホウ素（Ｂ）またはアルミニウム（Ａｌ）などを使用できる。
なお、本実施形態では、ｐ型コラム領域１２が、トレンチ８の側面および底部の全体に沿って形成されている例を示しているが、ｐ型コラム領域１２は、少なくともトレンチ８の側面に形成されていればよく、トレンチ８の底部で分断されていてもよいし、トレンチ８の底部に全く形成されていなくてもよい。また、ｐ型コラム領域１２がトレンチ８の内面から露出している例について説明したが、ＳｉＣエピタキシャル層１０の一部が、ｐ型コラム領域１２に含まれていて、当該ＳｉＣエピタキシャル層１０の一部がトレンチ８の内面から露出していてもよい。互いに隣り合うｐ型コラム領域１２間には、ＳｉＣエピタキシャル層１０の一部からなるｎ型コラム領域１３が形成されている。
ｎ型コラム領域１３は、トレンチ８のストライプ方向に沿って形成されている。当該ストライプ方向に直交する方向に関して、ｎ型コラム領域１３は、ｐ型コラム領域１２の幅よりも幅広に形成されている。より具体的に、ｎ型コラム領域１３の幅Ｗ２は、ストライプ方向に直交する方向に関して、ｎ型コラム領域１３の両側のｐ型コラム領域１２の各幅Ｗ１およびトレンチ８の幅Ｗ３に対して、Ｗ２≦Ｗ１＋Ｗ１＋Ｗ３となるように設定されている。ｐ型コラム領域１２の幅Ｗ１は、たとえば０．２μｍ〜２μｍである。ｎ型コラム領域１３の幅Ｗ２は、たとえば０．４μｍ〜４μｍである。トレンチ８の幅Ｗ３は、たとえば１μｍ〜２０μｍである。
ｐ型コラム領域１２と、ＳｉＣエピタキシャル層１０との界面では、ｐｎ接合部が形成されている。したがって、ｐ型コラム領域１２とｎ型コラム領域１３との界面（ｐｎ接合部）では、トレンチ８の深さ方向に直交する方向に空乏層が形成される。ｎ型コラム領域１３の幅Ｗ２が、Ｗ２≦Ｗ１＋Ｗ１＋Ｗ３の条件を満たす場合、一方のｎ型コラム領域１３との界面から延びる空乏層と、他方のｎ型コラム領域１３との界面から延びる空乏層とを、当該ｎ型コラム領域１３において互いに重なり合わせることができる。つまり、各ｎ型コラム領域１３から延びる空乏層が当該ｎ型コラム領域１３において一体となり、ｎ型コラム領域１３の全域が空乏化する。このように、本実施形態では、トレンチ８のストライプ方向と直交する方向に沿って、複数のスーパージャンクション構造が形成されている。
図３（ａ）に示すように、各トレンチ８には、絶縁膜１４が埋め込まれている。絶縁膜１４は、トレンチ８の一部に埋め込まれていてもよいし、トレンチ８内の全部に埋め込まれていてもよい。絶縁膜１４は、ＳｉＣよりも低い比誘電率を有する材料からなることが好ましい。絶縁膜１４の材料としては、ＳｉＯ２を例示できる。ＳｉＯ２によれば、トレンチ８におけるアノード電極１７およびカソード電極１８間の容量を低減できるので、ＳｉＣ半導体層６におけるアノード電極１７およびカソード電極１８間の容量を全体として低減できる。
図２および図３（ｂ）に示すように、各ｎ型コラム領域１３の表面部には、電界緩和領域の一例としての複数の表面注入層１６がストライプ方向に沿って形成されている。表面注入層１６は、ｎ型コラム領域１３の表面部における電界強度を緩和するための領域である。
各表面注入層１６は、ｎ型コラム領域１３の表面部に形成されている。各表面注入層１６は、トレンチ８のストライプ方向に関して、互いに間隔を空けて形成されている。各表面注入層１６のストライプ方向の幅Ｗ４は、たとえば０．５μｍ〜５μｍであり、各表面注入層１６間の幅Ｗ５は、たとえば１μｍ〜１０μｍである。各表面注入層１６のストライプ方向と直交する方向の幅は、いずれもｎ型コラム領域１３の幅Ｗ２と同一である。
表面注入層１６と、ｎ型コラム領域１３との界面には、ｐｎ接合部が形成される。このｐｎ接合部に沿って空乏層が形成され、電界強度の緩和に寄与している。
ＳｉＣエピタキシャル層１０の表面には、表面電極の一例としてのアノード電極１７が形成されている。アノード電極１７は、アクティブ領域７を覆うように形成されており、ｐ型コラム領域１２、ｎ型コラム領域１３および表面注入層１６と電気的に接続されている。アノード電極１７は、異なる導電材料が積層された積層構造を有している。
より具体的に、アノード電極１７は、図３（ａ）（ｂ）に示すように、下層電極１７ａと、上層電極１７ｂとを含む。下層電極１７ａは、ＳｉＣエピタキシャル層１０の表面、より具体的には、ｎ型コラム領域１３との間にショットキー接合を形成している。上層電極１７ｂは、下層電極１７ａ上に形成されており、当該上層電極１７ｂには、ボンディングワイヤー等の外部接続配線が接続される。下層電極１７ａの導電材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）等を例示できる。また、上層電極１７ｂの導電材料としては、アルミニウム等を例示できる。
一方、ＳｉＣ基板９の裏面には、裏面電極としてのカソード電極１８が形成されている。カソード電極１８は、ＳｉＣ基板９との間にオーミック接触を形成している。このように、本実施形態では、スーパージャンクション構造を有するショットキーバリアダイオード１が形成されている。
ショットキーバリアダイオード１の動作は次の通りである。アノード電極１７に電圧が印加されていない状態（＝０Ｖ）では、ショットキー障壁によって多数キャリアである電子の移動が制限されるため、電流は流れない。このとき、ｎ型コラム領域１３の全域が空乏化されていなくてもよい。スーパージャンクション構造によれば、ｎ型コラム領域１３の不純物濃度を比較的に高く形成できる。この場合、ｐ型コラム領域１２と、ｎ型コラム領域１３との界面における空乏層が拡がり難くなるが、電子の移動は、ショットキー障壁によって制限される。したがって、ｎ型コラム領域１３の全域が空乏化されていなくても、電流が流れることがない。
アノード電極１７にショットキー障壁よりも高い順方向電圧が印加されると、多数キャリアである電子が、カソード電極１８からアノード電極１７に向けて移動し、電流が流れる。
一方、アノード電極１７に逆方向電圧が印加されると、ｐ型コラム領域１２およびｎ型コラム領域１３間の各界面（各ｐｎ接合部）から空乏層が延びて、ｎ型コラム領域１３の全域が空乏化する。これにより、アノード電極１７からカソード電極１８に至る電流経路が閉じられる。そのため、多数キャリアである電子は、アノード電極１７およびカソード電極１８間を移動し得ないので、電流が流れることがない。
次に、ショットキーバリアダイオード１の製造方法について説明する。
図４（ａ）（ｂ）〜図７（ａ）（ｂ）は、それぞれ図３（ａ）（ｂ）のショットキーバリアダイオード１の製造工程の一部を示す図である。
まず、図４（ａ）（ｂ）に示すように、ｎ＋型のＳｉＣ基板９が用意される。次に、ｎ型の不純物を注入しながらＳｉＣがエピタキシャル成長されて、ＳｉＣ基板９上にｎ型のＳｉＣエピタキシャル層１０が形成される。これにより、ＳｉＣ基板９およびＳｉＣエピタキシャル層１０を含むＳｉＣ半導体層６が形成される。
次に、表面注入層１６を形成すべき領域に選択的に開口を有するイオン注入マスク（図示せず）がＳｉＣエピタキシャル層１０上に形成される。次に、当該イオン注入マスクを介して、ｐ型の不純物がＳｉＣエピタキシャル層１０の表面部に注入される。これにより、表面注入層１６が形成される。このとき、表面注入層１６は、次の工程で形成されるトレンチ８の形成方向（つまり、トレンチ８のストライプ方向）と直交する方向に沿って、ストライプ状に複数形成される（図２も併せて参照）。表面注入層１６が形成された後、イオン注入マスクは除去される。
次に、図５（ａ）（ｂ）に示すように、トレンチ８を形成すべき領域に選択的に開口を有するハードマスク５０がＳｉＣエピタキシャル層１０上に形成される。次に、ハードマスク５０を介するエッチングにより、複数の表面注入層１６と直交する方向に沿ってストライプ状のトレンチ８が複数形成される。
次に、図６（ａ）（ｂ）に示すように、トレンチ８の形成時におけるハードマスク５０を利用して、各トレンチ８の内面（各トレンチ８の側面および底部）にｐ型の不純物（たとえば、アルミニウム）が注入される。ｐ型の不純物は、ＳｉＣエピタキシャル層１０の表面に対して所定の傾斜角度をつけて各トレンチ８の内面に注入される。ｐ型の不純物の注入条件は、たとえば、ドーピングエネルギーが３０ｋｅＶ〜１２００ｋｅＶであり、ドーズ量が１×１０１０ｃｍ−２〜１×１０１３ｃｍ−２である。トレンチ８の内面に対するｐ型不純物の注入は、当該ｐ型の不純物の注入を１回だけ実行する１段階注入であってもよいし、複数回に亘って行う多段階注入であってもよい。各トレンチ８の内面にｐ型の不純物が注入された後、ハードマスク５０は除去される。
次に、１５００℃〜２０００℃の温度の下でアニール処理が実行される。これにより、ｐ型の不純物が活性化されて、ｐ型コラム領域１２とｎ型コラム領域１３とが形成される。
次に、図７（ａ）（ｂ）に示すように、たとえばＣＶＤ法により、各トレンチ８を埋め戻して、ＳｉＣエピタキシャル層１０の表面を覆うように絶縁膜１４（本実施形態では、ＳｉＯ２膜）が形成される。次に、絶縁膜１４の不要な部分がエッチバックによって除去される。これにより、絶縁膜１４が各トレンチ８に埋め込まれる。
その後、図３（ａ）（ｂ）に示すように、アノード電極１７（下層電極１７ａおよび上層電極１７ｂ）がＳｉＣエピタキシャル層１０の表面に形成され、カソード電極１８がＳｉＣ基板９の裏面に形成される。以上の工程を経て、ショットキーバリアダイオード１が形成される。
以上の方法によれば、トレンチ８内面への不純物注入によってｐ型コラム領域１２およびｎ型コラム領域１３からなるスーパージャンクション構造を形成できるので、簡単かつ低コストで済むショットキーバリアダイオード１を提供できる。
より具体的には、ＳｉＣ半導体層６にスーパージャンクション構造を形成する方法として、たとえば、トレンチ８にｐ型のＳｉＣを埋め込む方法と、マルチエピタキシャル成長法とが知られている。マルチエピタキシャル成長法とは、複数周期に亘ってｐ型の不純物を注入しながらＳｉＣをエピタキシャル成長させる製法である。この場合、ＳｉＣ半導体層６（ＳｉＣエピタキシャル層１０）にトレンチ８を形成しないで、ｐ型の不純物領域を形成できる。
しかし、トレンチ８にｐ型のＳｉＣを埋め込む製造方法では、ＳｉＣ半導体層６（ＳｉＣエピタキシャル層１０）のオフ角の関係でＳｉＣの再成長が困難な場合がある。一方、マルチエピタキシャル成長法の場合、ＳｉＣは、Ｓｉ（シリコン）に比べて密度が高いため、ＳｉＣに不純物が拡散し難く、またイオン注入で形成できる第２導電型の不純物層が薄くなるという問題が生じる。そのため、ＳｉＣ基板９を用いる場合、Ｓｉ基板を用いる場合よりも、多層のエピタキシャル層を形成しなければならず、時間とコストがかかる。
これに対して、本発明の方法によれば、トレンチ８の内面にｐ型の不純物が注入される。しかも、当該不純物がＳｉＣで拡散し難いことを利用して、トレンチ８内面からのｐ型コラム領域１２の幅Ｗ１をｐ型の不純物の注入条件の調節によって容易に制御できる。このように形成されたｐ型コラム領域１２と、ｎ型コラム領域１３との界面には、トレンチ８の深さ方向に沿うｐｎ接合が形成される。そして、この界面（ｐｎ接合）からトレンチ８の深さ方向に直交する方向に空乏層が形成される。このようにして、ｐ型コラム領域１２およびｎ型コラム領域１３からなるスーパージャンクション構造を形成できるので、耐圧を向上させることができる。
また、ショットキーバリアダイオード１では、トレンチ８のストライプ方向に直交する方向に関して、ｎ型コラム領域１３の幅Ｗ２は、ｎ型コラム領域１３の両側のｐ型コラム領域１２の各幅Ｗ１およびトレンチ８の幅Ｗ３に対して、Ｗ２≦Ｗ１＋Ｗ１＋Ｗ３となるように設定されている。これにより、一方のｎ型コラム領域１３との界面から延びる空乏層と、他方のｎ型コラム領域１３との界面から延びる空乏層とを一体にして、当該ｎ型コラム領域１３の全域を空乏化できる。これにより、ｎ型コラム領域１３（ＳｉＣエピタキシャル層１０）中の電界強度を均一にできる。その結果、スーパージャンクション構造による耐圧向上の効果をより良好に達成できる。
図８（ａ）（ｂ）は、本発明の第２実施形態のショットキーバリアダイオード２の模式的な断面図である。図８（ａ）（ｂ）において、図３（ａ）（ｂ）に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、その説明を省略する。
図８（ａ）（ｂ）に示すように、本実施形態のショットキーバリアダイオード２におけるＳｉＣエピタキシャル層１０は、ｎ型の第１ドリフト層２１と、第１ドリフト層２１上に当該第１ドリフト層２１よりも低濃度に形成された本発明の低濃度領域の一例としてのｎ−型の第２ドリフト層２２とを含む。第１ドリフト層２１の不純物濃度は、たとえば５×１０１４ｃｍ−３〜５×１０１７ｃｍ−３であり、第２ドリフト層２２の不純物濃度は、たとえば１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３である。つまり、本実施形態におけるｎ型コラム領域１３は、第１ドリフト層２１および第２ドリフト層２２を含む構成となる。
ＳｉＣエピタキシャル層１０には、複数の第１電界緩和領域２３が形成されている。各第１電界緩和領域２３は、第１表面トレンチ２４と、各第１表面トレンチ２４を取り囲むように平面視環状に形成されたｐ型の第１内面注入層２５とを含む。なお、本実施形態において、前述のトレンチ８およびｐ型コラム領域１２は、第１表面トレンチ２４の下方部に形成されている。
各第１表面トレンチ２４は、その底部が第２ドリフト層２２の途中部に位置するように、ＳｉＣエピタキシャル層１０の表面から厚さ方向に向かって形成されている。各第１表面トレンチ２４は、その底部が第１ドリフト層２１と第２ドリフト層２２との境界を横切って、第１ドリフト層２１内に位置していてもよい。各第１表面トレンチ２４の側面と底部とが交わるエッジ部は、各第１表面トレンチ２４の外方へ向かって湾曲する形状に形成されている。各第１表面トレンチ２４のエッジ部が湾曲状であれば、当該エッジ部に集中する電界を緩和できる。
第１表面トレンチ２４は、トレンチ８のストライプ方向に直交する方向に関して、トレンチ８の幅よりも幅広に形成されている。より具体的には、第１表面トレンチ２４は、トレンチ８およびｐ型コラム領域１２の全域を覆うように形成されており、ｐ型コラム領域１２およびｎ型コラム領域１３の境界（ｐｎ接合部）を横切るオーバラップ部を有している。
第１内面注入層２５は、第１表面トレンチ２４の内面（側面および底部）に沿って形成されている。より具体的に、第１内面注入層２５の一方表面および他方表面が、各第１表面トレンチ２４の側面および底面に沿って形成されている。より具体的には、本実施形態では、第１内面注入層２５のうち、第１表面トレンチ２４の底部に沿って形成された部分が、第１表面トレンチ２４の側面に沿って形成された部分よりも厚く形成されている。第１内面注入層２５は、ｐ型コラム領域１２およびｎ型コラム領域１３の境界（ｐｎ接合部）をストライプ方向に横切るように、かつ第１ドリフト層２１と第２ドリフト層２２との境界を深さ方向に横切るように形成されている。このようにして、第１電界緩和領域２３が形成されている。
本実施形態では、第１内面注入層２５と、不純物濃度が低い第２ドリフト層２２との界面においてｐｎ接合部が形成されている。したがって、第１内面注入層２５と第２ドリフト層２２との界面（ｐｎ接合部）では、第１表面トレンチ２４の深さ方向に直交する方向に空乏層が形成される。この不純物濃度が低い第２ドリフト層２２と、当該第２ドリフト層２２における空乏層が、当該ショットキー接合の界面部における電界強度の緩和に寄与している。
トレンチ８は、第１表面トレンチ２４の底部から厚さ方向に向かって、第１内面注入層２５を貫通するように形成されている。また、ｐ型コラム領域１２は、その上部が第１内面注入層２５と接するように形成されている。
本実施形態における表面注入層１６は、その底部が第２ドリフト層２２の途中部に位置している。表面注入層１６の底部は、第１ドリフト層２１と第２ドリフト層２２との境界を横切って、第１ドリフト層２１内に位置していてもよい。
アノード電極１７は、ＳｉＣエピタキシャル層１０の表面から第１表面トレンチ２４に入り込むように形成されている。第１表面トレンチ２４に入り込んだアノード電極１７は、第１内面注入層２５を介して、第２ドリフト層２２、ｐ型コラム領域１２およびｎ型コラム領域１３と電気的に接続されている。アノード電極１７（下層電極１７ａ）は、ｎ型コラム領域１３との間でショットキー接合を形成している。
次に、ショットキーバリアダイオード２の製造方法について説明する。
図９（ａ）（ｂ）〜図１４（ａ）（ｂ）は、それぞれ図８（ａ）（ｂ）のショットキーバリアダイオード２の製造工程の一部を示す図である。
まず、図９（ａ）（ｂ）に示すように、ｎ＋型のＳｉＣ基板９が用意される。次に、ｎ型の不純物を選択的に注入しながらＳｉＣがエピタキシャル成長されて、ＳｉＣ基板９上に第１ドリフト層２１および第２ドリフト層２２をこの順に含むＳｉＣエピタキシャル層１０が形成される。次に、図４（ａ）（ｂ）と同様の工程を経て、表面注入層１６が形成される。
次に、図１０（ａ）（ｂ）に示すように、前述の図５（ａ）（ｂ）と同様の工程を経て、トレンチ８が形成される。このとき、各トレンチ８の底部は、第２ドリフト層２２を貫通して、第１ドリフト層２１の深さ方向途中部に至るように形成される。
次に、図１１（ａ）（ｂ）に示すように、前述の図６（ａ）（ｂ）と同様の工程を経て、ｐ型コラム領域１２と、ｎ型コラム領域１３とが形成される。
次に、図１２（ａ）（ｂ）に示すように、前述の図７（ａ）（ｂ）と同様の工程を経て、絶縁膜１４が各トレンチ８に埋め込まれる。
次に、図１３（ａ）（ｂ）に示すように、第１表面トレンチ２４を形成すべき領域に選択的に開口を有するハードマスク５１がＳｉＣエピタキシャル層１０上に形成される。次に、ハードマスク５１を介するエッチングにより、第１表面トレンチ２４が形成される。このとき、第１表面トレンチ２４の底部は、第２ドリフト層２２の深さ方向途中部に位置するように形成されてもよいし、第２ドリフト層２２を貫通して、第１ドリフト層２１の深さ方向途中部に至るように形成されてもよい。
次に、図１４（ａ）（ｂ）に示すように、第１表面トレンチ２４の形成時におけるハードマスク５１を利用して、各第１表面トレンチ２４の内面（各第１表面トレンチ２４の側面および底部）にｐ型の不純物が注入される。このとき、ｐ型の不純物は、ＳｉＣエピタキシャル層１０の表面に対して所定の傾斜角度をつけて各第１表面トレンチ２４の内面に注入される。これにより、第１内面注入層２５が形成される。第１内面注入層２５が形成された後、ハードマスク５１が除去される。
その後、図８（ａ）（ｂ）に示すように、アノード電極１７がＳｉＣエピタキシャル層１０の表面に形成され、カソード電極１８がＳｉＣ基板９の裏面に形成される。以上の工程を経て、ショットキーバリアダイオード２が形成される。
以上のように、ショットキーバリアダイオード２によれば、ｎ型コラム領域１３は、ショットキー接合の界面部に、比較的に不純物濃度が低い第２ドリフト層２２を有している。したがって、ＳｉＣエピタキシャル層１０の表面部の不純物濃度を小さくできるので、逆方向電圧印加時にＳｉＣエピタキシャル層１０の表面にかかる電界強度を低減できる。その結果、逆方向電圧印加時におけるリーク電流を低減できる。
また、ショットキーバリアダイオード２によれば、第１電界緩和領域２３が第２ドリフト層２２に形成されている。第１電界緩和領域２３において、第１内面注入層２５と、第２ドリフト層２２との界面には、ｐｎ接合部が形成されている。したがって、第１内面注入層２５と第２ドリフト層２２との界面（ｐｎ接合部）では、トレンチ８の深さ方向に直交する方向に空乏層が形成される。そのため、ショットキー接合の界面部における電界強度を効果的に緩和できる。
図１５（ａ）（ｂ）は、本発明の第３実施形態のショットキーバリアダイオード３の模式的な断面図である。図１５（ａ）（ｂ）において、図３（ａ）（ｂ）および図８（ａ）（ｂ）に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、その説明を省略する。
図１５（ｂ）に示すように、ｎ型コラム領域１３には、複数の第２電界緩和領域２６が形成されている。各第２電界緩和領域２６は、ｎ型コラム領域１３の表面に選択的に形成された本発明の第２トレンチの一例としての第２表面トレンチ２７と、第２表面トレンチ２７を取り囲むように、平面視環状に形成されたｐ型の第２内面注入層２８とを含む。
第２表面トレンチ２７は、トレンチ８のストライプ方向に沿って、互いに間隔を空けて形成されている。第２表面トレンチ２７は、その底部が第２ドリフト層２２の途中部に位置するように、ＳｉＣエピタキシャル層１０の表面から厚さ方向に向かって形成されている。各第２表面トレンチ２７の底部は、第１ドリフト層２１と第２ドリフト層２２との境界を横切って、第１ドリフト層２１内に位置していてもよい。各第２表面トレンチ２７の側面と底部とが交わるエッジ部は、各第２表面トレンチ２７の外方へ向かって湾曲する形状に形成されている。各第２表面トレンチ２７のエッジ部が湾曲状であれば、当該エッジ部に集中する電界を緩和できる。また、各第２表面トレンチ２７は、ストライプ方向と直交する方向に関して、ｎ型コラム領域１３の幅Ｗ２よりも幅狭に形成されており、ｎ型コラム領域１３と各ｐ型コラム領域１２との境界（ｐｎ接合部）から間隔を隔てた位置に配置されている。
第２内面注入層２８は、第２表面トレンチ２７の内面（側面および底部）に沿って形成されている。より具体的には、各第２内面注入層２８の一方表面および他方表面が、各第２表面トレンチ２７の側面および底面に沿って形成されている。第２内面注入層２８のうち、第２表面トレンチ２７の底部に沿って形成された部分が、第２表面トレンチ２７の側面に沿って形成された部分よりも厚く形成されている。第２内面注入層２８は、第１ドリフト層２１と第２ドリフト層２２との境界を深さ方向に横切るように形成されている。
本実施形態では、第２内面注入層２８と、不純物濃度が低い第２ドリフト層２２との界面において、ｐｎ接合部が形成されている。したがって、第２内面注入層２８と第２ドリフト層２２との界面（ｐｎ接合部）では、第２表面トレンチ２７の深さ方向に直交する方向に空乏層が形成される。この不純物濃度が低い第２ドリフト層２２と、当該第２ドリフト層２２における空乏層が、当該ショットキー接合の界面部における電界強度の緩和に寄与している。このようにして、第２電界緩和領域２６が形成されている。
なお、第２電界緩和領域２６のストライプ方向の幅は、前述の表面注入層１６の幅Ｗ４と同一である。また、各第２電界緩和領域２６間の幅は、前述の表面注入層１６間の幅Ｗ５と同一である。
アノード電極１７は、ＳｉＣエピタキシャル層１０の表面から第２表面トレンチ２７に入り込むように形成されている。第２表面トレンチ２７に入り込んだアノード電極１７は、第２内面注入層２８を介して、第２ドリフト層２２およびｎ型コラム領域１３と電気的に接続されている。アノード電極１７（下層電極１７ａ）は、ｎ型コラム領域１３との間でショットキー接合を形成している。
次に、ショットキーバリアダイオード３の製造方法について説明する。
図１６（ａ）（ｂ）〜図２１（ａ）（ｂ）は、それぞれ図１５（ａ）（ｂ）のショットキーバリアダイオード２の製造工程の一部を示す図である。
まず、図１６（ａ）（ｂ）に示すように、ｎ＋型のＳｉＣ基板９が用意される。次に、ｎ型の不純物を選択的に注入しながらＳｉＣがエピタキシャル成長されて、ＳｉＣ基板９上に第１ドリフト層２１および第２ドリフト層２２をこの順に含むＳｉＣエピタキシャル層１０が形成される。
次に、図１７（ａ）（ｂ）に示すように、前述の図５（ａ）（ｂ）と同様の工程を経て、トレンチ８が形成される。このとき、各トレンチ８の底部は、第２ドリフト層２２を貫通して、第１ドリフト層２１の深さ方向途中部に至るように形成される。
次に、図１８（ａ）（ｂ）に示すように、前述の図６（ａ）（ｂ）と同様の工程を経て、ｐ型コラム領域１２と、ｎ型コラム領域１３とが形成される。
次に、図１９（ａ）（ｂ）に示すように、前述の図７（ａ）（ｂ）と同様の工程を経て、絶縁膜１４が各トレンチ８に埋め込まれる。
次に、図２０（ａ）（ｂ）に示すように、第２表面トレンチ２７を形成すべき領域に選択的に開口を有するハードマスク５２が形成される。このハードマスク５２を介するエッチングにより、第２表面トレンチ２７が形成される。このとき、第２表面トレンチ２７の底部は、第２ドリフト層２２の深さ方向途中部に位置するように形成されてもよいし、第２ドリフト層２２を貫通して、第１ドリフト層２１の深さ方向途中部に至るように形成されてもよい。
次に、図２１（ａ）（ｂ）に示すように、第２表面トレンチ２７の形成時におけるハードマスク５２を利用して、各第２表面トレンチ２７の内面（各第２表面トレンチ２７の側面および底部）にｐ型の不純物が注入される。このとき、ｐ型の不純物は、ＳｉＣエピタキシャル層１０の表面に対して所定の傾斜角度をつけて各第２表面トレンチ２７の内面に注入される。これにより、第２内面注入層２８が形成される。第２内面注入層２８が形成された後、ハードマスク５２が除去される。
その後、図１５（ａ）（ｂ）に示すように、アノード電極１７がＳｉＣエピタキシャル層１０の表面に形成され、カソード電極１８がＳｉＣ基板９の裏面に形成される。以上の工程を経て、ショットキーバリアダイオード３が形成される。
以上のように、ショットキーバリアダイオード３によれば、電界緩和領域２６が第２ドリフト層２２に形成されている。第２電界緩和領域２６において、第２内面注入層２８と、第２ドリフト層２２との界面には、ｐｎ接合部が形成されている。したがって、第２内面注入層２８と第２ドリフト層２２との界面（ｐｎ接合部）では、トレンチ８の深さ方向に直交する方向に空乏層が形成される。そのため、ショットキー接合の界面部における電界強度を効果的に緩和できる。
また、ショットキーバリアダイオード３の構成と、ショットキーバリアダイオード２の構成とを組み合わせることにより、第１電界緩和領域２３および第２電界緩和領域２６を含むショットキーバリアダイオードを得ることができる。このような構成によれば、ショットキー接合の界面部における電界強度の緩和効果をより一層向上させることができる。
この場合、図２０（ａ）（ｂ）の工程において、ハードマスク５２に代えて、第２表面トレンチ２７を形成すべき領域に加えて、第１表面トレンチ２４を形成すべき領域に選択的に開口を有するハードマスクが形成される。次に、当該ハードマスクを介するエッチングにより、第１表面トレンチ２４および第２表面トレンチ２７が形成される。
次に、図２１（ａ）（ｂ）の工程と同様に、当該ハードマスクを利用して、第１表面トレンチ２４および第２表面トレンチ２７の内面にｐ型の不純物が注入される。これにより、第１電界緩和領域２３および第２電界緩和領域２６を形成できる。
図２２（ａ）（ｂ）は、本発明の第４実施形態のショットキーバリアダイオード４の模式的な断面図である。図２２（ａ）（ｂ）において、図３（ａ）（ｂ）に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、その説明を省略する。
ＳｉＣエピタキシャル層１０は、その表面から厚さ方向に向けて不純物濃度が高くなる濃度プロファイルを有している。ＳｉＣエピタキシャル層１０の濃度プロファイルは、異なる不純物濃度を有する複数の不純物領域が積層された構成によって形成されていてもよい。本実施形態では、ＳｉＣエピタキシャル層１０が、ｎ＋型の高濃度領域４１と、ｎ型の低濃度領域４２とを含む例について説明する。
高濃度領域４１は、ＳｉＣ基板９よりも低い不純物濃度で、当該ＳｉＣ基板９上に形成されている。高濃度領域４１は、ｐ型コラム領域１２の不純物濃度と同一（同程度）か、またはそれよりも高い不純物濃度（つまり、高濃度領域４１の不純物濃度≧ｐ型コラム領域１２の不純物濃度）を有していることが好ましい。低濃度領域４２は、高濃度領域４１上に形成され、高濃度領域４１の不純物濃度よりも低い不純物濃度を有している。高濃度領域４１の不純物濃度は、たとえば１×１０１６ｃｍ−３〜１×１０１９ｃｍ−３である。一方、低濃度領域４２の不純物濃度は、たとえば５×１０１４ｃｍ−３〜５×１０１７ｃｍ−３である。
トレンチ８は、その底部が高濃度領域４１の途中部に位置するように形成されている。トレンチ８の底部に沿うｐ型コラム領域１２は、高濃度領域４１内に形成されている。図２２（ａ）（ｂ）では、ｐ型コラム領域１２におけるトレンチ８の側面の一部、エッジ部、および底部に沿って形成された部分が、高濃度領域４１内に形成されている例を示している。ｐ型コラム領域１２は、少なくとも、トレンチ８の底部およびエッジ部に沿って形成された部分が、高濃度領域４１内に形成されていればよい。
本実施形態におけるｎ型コラム領域１３は、ＳｉＣエピタキシャル層１０の一部としての高濃度領域４１および低濃度領域４２によって構成されている。
このようなショットキーバリアダイオード４は、図４（ａ）（ｂ）の工程に代えて、図２３（ａ）（ｂ）〜図２５（ａ）（ｂ）の工程を実行することにより製造できる。図２３（ａ）（ｂ）〜図２５（ａ）（ｂ）は、図２２（ａ）（ｂ）のショットキーバリアダイオード４の製造工程の一部を示す図である。
まず、図２３（ａ）（ｂ）に示すように、ｎ＋型のＳｉＣ基板９が準備される。次に、図２４（ａ）（ｂ）に示すように、たとえば、ｎ型の不純物（たとえば、窒素（Ｎ））を選択的に注入しながらＳｉＣをエピタキシャル成長させて、ＳｉＣ基板９上に高濃度領域４１を形成する。
次に、図２５（ａ）（ｂ）に示すように、高濃度領域４１と同一のｎ型の不純物を選択的に注入しながらＳｉＣをエピタキシャル成長させて、高濃度領域４１上に低濃度領域４２を形成する。これにより、高濃度領域４１と、低濃度領域４２とを含むＳｉＣエピタキシャル層１０が形成される。その後、前述の図５（ａ）（ｂ）〜図７（ａ）（ｂ）と同様の工程を経て、ショットキーバリアダイオード４が形成される。
トレンチ８の内面に沿うｐ型コラム領域１２によって形成される電界は、トレンチ８の深さ方向に沿って均一であることが望ましい。しかし、トレンチ８の内面に対する不純物の注入によりｐ型コラム領域１２を形成する場合、トレンチ８の底部に沿うｐ型コラム領域１２の不純物濃度が比較的に高く形成されることがある。
ここで、ＳｉＣエピタキシャル層１０が一様な不純物濃度で形成されている場合、トレンチ８の底部に沿うｐ型コラム領域１２によって形成される電界が、トレンチ８の側部に沿うｐ型コラム領域１２によって形成される電界よりも高くなる。そのため、トレンチ８の底部およびエッジ部に電界が集中する場合がある。
ショットキーバリアダイオード４によれば、その表面から厚さ方向に向けて不純物濃度が高くなる濃度プロファイルを有するＳｉＣエピタキシャル層１０が形成されている。そして、トレンチ８の底部に沿うｐ型コラム領域１２は、低濃度領域４２の不純物濃度よりも不純物濃度が高い高濃度領域４１に形成されている。しかも、高濃度領域４１は、ｐ型コラム領域１２の不純物濃度と同一（同程度）か、またはそれよりも高い不純物濃度を有している。
これにより、高濃度領域４１内におけるｐ型コラム領域１２を、実質的に高濃度領域４１の一部の領域とみなすことができるので、トレンチ８の底部に沿うｐ型コラム領域１２によって形成される電界が高くなることを効果的に抑制することができる。その結果、トレンチ８の底部およびエッジ部におけるｐ型コラム領域１２の不純物濃度が高く形成されたとしても、トレンチ８の底部およびエッジ部における電界集中を効果的に緩和できる。
さらに、不純物が拡散し難いというＳｉＣの性質を利用することにより、高濃度領域４１および低濃度領域４２の不純物濃度および厚さを正確に制御できる。また、イオン注入後に活性化処理（たとえば、図６（ａ）（ｂ）において説明したアニール処理）等が実行されても、高濃度領域４１および低濃度領域４２の不純物が、ＳｉＣエピタキシャル層１０内で広く拡散するということがない。これにより、所望の濃度プロファイルを有するＳｉＣエピタキシャル層１０を形成できる。
むろん、前述の第２および第３実施形態において、図２３（ａ）（ｂ）〜図２５（ａ）（ｂ）の工程を実行することにより、高濃度領域４１および低濃度領域４２をさらに含むＳｉＣエピタキシャル層１０の構成を採用してもよい。
以上、本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、前述の各実施形態におけるｐ型コラム領域１２の厚さに関して、各トレンチ８の底部に沿って形成された部分と、各トレンチ８の側面に沿って形成された部分とが、同一厚さであってもよい。
また、前述の第２実施形態における第１内面注入層２５の厚さに関して、第１トレンチ２４の底部に沿って形成された部分と第１トレンチ２４の側面に沿って形成された部分とが、同一厚さであってもよい。
また、前述の第３実施形態における第２内面注入層２８の厚さに関して、第２トレンチ２７の底部に沿って形成された部分と第２トレンチ２７の側面に沿って形成された部分とが、同一厚さであってもよい。
また、前述の各実施形態では、ＳｉＣエピタキシャル層１０の表面に対して垂直なトレンチ８，２４，２７が形成された例について説明したが、トレンチ８，２４，２７は、開口から底部に向けて開口幅が狭まる断面視台形状（テーパ状）に形成されていてもよい。
また、前述の各実施形態における図５（ａ）（ｂ）、図１０（ａ）（ｂ）、および図１７（ａ）（ｂ）の各工程において、トレンチ８の内面にｐ型の不純物を注入した後、アニール処理に先立って、ハードマスク５０を利用して、トレンチ８をさらに掘り下げてもよい。これにより、トレンチ８の底部に注入されたｐ型の不純物が除去されて、その後のアニール処理において、トレンチ８の側面に沿うｐ型コラム領域１２を形成できる。
また、前述の各実施形態において、各半導体部分の導電型を反転した構成が採用されてもよい。つまり、前述の各実施形態において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
本発明のショットキーバリアダイオード１〜４は、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ ショットキーバリアダイオード
２ ショットキーバリアダイオード
３ ショットキーバリアダイオード
４ ショットキーバリアダイオード
６ ＳｉＣ半導体層
８ トレンチ
１２ ｐ型コラム領域
１３ ｎ型コラム領域
１４ 絶縁膜
１６ 表面注入層
１７ アノード電極
２３ 第１電界緩和領域
２４ 第１表面トレンチ
２５ 第１内面注入層
２６ 第２電界緩和領域
２７ 第２表面トレンチ
２８ 第２内面注入層
４１ 高濃度領域
Ｗ１ ｐ型コラム領域の幅
Ｗ２ ｎ型コラム領域の幅
Ｗ３ トレンチの幅

Claims (13)

  1. 第１導電型のＳｉＣからなる半導体層と、
    前記半導体層に形成された複数のトレンチと、
    各前記トレンチの内面に沿って形成された第２導電型コラム領域と、
    隣り合う前記第２導電型コラム領域の間に配置された第１導電型コラム領域と、
    前記トレンチに埋め込まれた絶縁膜とを含む、半導体装置。
  2. 前記第２導電型コラム領域は、一方表面および他方表面が前記トレンチの内面に沿うように形成されている、請求項１に記載の半導体装置。
  3. 前記半導体層の表面に沿う方向に関して、前記第１導電型コラム領域の幅Ｗ２と、前記第１導電型コラム領域の両側の前記第２導電型コラム領域の各幅Ｗ１および前記トレンチの幅Ｗ３とが、式：Ｗ２≦Ｗ１＋Ｗ１＋Ｗ３を満たしている、請求項１または２に記載の半導体装置。
  4. 前記絶縁膜は、ＳｉＣよりも低い比誘電率を有する材料からなる、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記絶縁膜は、ＳｉＯ２からなる、請求項４に記載の半導体装置。
  6. 前記半導体層上に配置され、前記第１導電型コラム領域と共にショットキー接合を形成する表面電極を含む、請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記第１導電型コラム領域は、前記ショットキー接合の界面部に、当該界面部の下方部よりも不純物濃度が低い低濃度領域を有している、請求項６に記載の半導体装置。
  8. 前記第１導電型コラム領域の表面部に選択的に形成され、当該表面部の電界強度を緩和するための電界緩和部をさらに含む、請求項１〜７のいずれか一項に記載の半導体装置。
  9. 前記電界緩和部は、前記第１導電型コラム領域の表面に対する不純物注入によって形成された第２導電型の表面注入層を含む、請求項８に記載の半導体装置。
  10. 前記電界緩和部は、
    前記第１導電型コラム領域の表面に選択的に形成された第２トレンチと、
    前記第２トレンチの内面に対する不純物注入によって形成された第２導電型の内面注入層とを含む、請求項８または９に記載の半導体装置。
  11. 前記半導体層は、その表面から厚さ方向に向けて不純物濃度が高くなる濃度プロファイルを有しており、
    前記トレンチの底部に沿う前記第２導電型コラム領域は、前記半導体層の表面部よりも不純物濃度が高い高濃度領域に形成されている、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 前記高濃度領域の不純物濃度は、前記第２導電型コラム領域の不純物濃度と同一か、またはそれよりも高い、請求項１１に記載の半導体装置。
  13. 第１導電型のＳｉＣからなる半導体層に複数のトレンチを形成する工程と、
    前記トレンチの内面に第２導電型不純物を注入することによって、各前記トレンチの内面に沿って第２導電型コラム領域を形成すると共に、隣り合う前記第２導電型コラム領域の間に第１導電型コラム領域を形成する工程と、
    前記トレンチに絶縁膜を埋め込む工程とを含む、半導体装置の製造方法。
JP2014098911A 2014-05-12 2014-05-12 半導体装置および半導体装置の製造方法 Pending JP2015216270A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014098911A JP2015216270A (ja) 2014-05-12 2014-05-12 半導体装置および半導体装置の製造方法
CN202110159765.XA CN113054038A (zh) 2014-05-12 2015-05-11 半导体装置及半导体装置的制造方法
PCT/JP2015/063520 WO2015174380A1 (ja) 2014-05-12 2015-05-11 半導体装置および半導体装置の製造方法
CN201580024779.3A CN106463546B (zh) 2014-05-12 2015-05-11 半导体装置及半导体装置的制造方法
US15/308,953 US9876124B2 (en) 2014-05-12 2015-05-11 Semiconductor device and semiconductor device manufacturing method
US15/839,103 US10109749B2 (en) 2014-05-12 2017-12-12 Semiconductor device and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014098911A JP2015216270A (ja) 2014-05-12 2014-05-12 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018231893A Division JP6679703B2 (ja) 2018-12-11 2018-12-11 ＳｉＣ半導体装置

Publications (1)

Publication Number Publication Date
JP2015216270A true JP2015216270A (ja) 2015-12-03

Family

ID=54479919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014098911A Pending JP2015216270A (ja) 2014-05-12 2014-05-12 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (2) US9876124B2 (ja)
JP (1) JP2015216270A (ja)
CN (2) CN113054038A (ja)
WO (1) WO2015174380A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020021298A1 (ja) * 2018-07-27 2021-08-19 日産自動車株式会社 半導体装置及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361262B (zh) * 2021-12-31 2022-09-20 先之科半导体科技(东莞)有限公司 一种具有深沟槽的肖特基二极管及其生产方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269518A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 電力用半導体素子及び半導体層の形成方法
JP2004119611A (ja) * 2002-09-25 2004-04-15 Toshiba Corp 電力用半導体素子
JP2006186145A (ja) * 2004-12-28 2006-07-13 Toshiba Corp 半導体装置及びその製造方法
JP2007042997A (ja) * 2005-08-05 2007-02-15 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2007173783A (ja) * 2005-11-25 2007-07-05 Denso Corp 半導体装置およびその製造方法
JP2008258313A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置およびその製造方法
JP2011521471A (ja) * 2008-05-21 2011-07-21 クリー インコーポレイテッド 電流サージ能力を有する接合型バリアショットキーダイオード
WO2013161116A1 (ja) * 2012-04-26 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332231A (ja) * 2005-05-25 2006-12-07 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2007134441A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置及びその製造方法
US7928470B2 (en) 2005-11-25 2011-04-19 Denso Corporation Semiconductor device having super junction MOS transistor and method for manufacturing the same
JP4182986B2 (ja) * 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
CN101510557B (zh) 2008-01-11 2013-08-14 艾斯莫斯技术有限公司 具有电介质终止的超结半导体器件及制造该器件的方法
JP2010050161A (ja) * 2008-08-19 2010-03-04 Nec Electronics Corp 半導体装置
WO2013014943A2 (en) * 2011-07-27 2013-01-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and mosfet

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269518A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 電力用半導体素子及び半導体層の形成方法
JP2004119611A (ja) * 2002-09-25 2004-04-15 Toshiba Corp 電力用半導体素子
JP2006186145A (ja) * 2004-12-28 2006-07-13 Toshiba Corp 半導体装置及びその製造方法
JP2007042997A (ja) * 2005-08-05 2007-02-15 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2007173783A (ja) * 2005-11-25 2007-07-05 Denso Corp 半導体装置およびその製造方法
JP2008258313A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置およびその製造方法
JP2011521471A (ja) * 2008-05-21 2011-07-21 クリー インコーポレイテッド 電流サージ能力を有する接合型バリアショットキーダイオード
WO2013161116A1 (ja) * 2012-04-26 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020021298A1 (ja) * 2018-07-27 2021-08-19 日産自動車株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN106463546B (zh) 2022-01-04
US20170077318A1 (en) 2017-03-16
CN113054038A (zh) 2021-06-29
CN106463546A (zh) 2017-02-22
US10109749B2 (en) 2018-10-23
WO2015174380A1 (ja) 2015-11-19
US20180114868A1 (en) 2018-04-26
US9876124B2 (en) 2018-01-23

Similar Documents

Publication Publication Date Title
JP4412344B2 (ja) 半導体装置およびその製造方法
US10062760B2 (en) Semiconductor device
JP5605073B2 (ja) 半導体装置
CN109314143B (zh) 半导体装置
JP6061181B2 (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
US9614106B2 (en) Semiconductor device
JP5981859B2 (ja) ダイオード及びダイオードを内蔵する半導体装置
JP6197294B2 (ja) 半導体素子
WO2013018760A1 (ja) 半導体装置およびその製造方法
JP2023101007A (ja) 絶縁ゲート型半導体装置の製造方法
US20130234201A1 (en) Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same
JP6415749B2 (ja) 炭化珪素半導体装置
CN111149213B (zh) 碳化硅半导体装置及其制造方法
JP6103839B2 (ja) 半導体装置および半導体装置の製造方法
JP5310291B2 (ja) 半導体装置およびその製造方法
WO2015040675A1 (ja) 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
US20150255629A1 (en) Semiconductor device
US10109749B2 (en) Semiconductor device and semiconductor device manufacturing method
JP6061175B2 (ja) 半導体装置
JP6679703B2 (ja) ＳｉＣ半導体装置
JP2021184499A (ja) 半導体装置
JP2019175984A (ja) 半導体装置
JP2018206870A (ja) 半導体素子及びその製造方法
JP2018064022A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180920