CN105977161A - 超结结构及其制备方法 - Google Patents
超结结构及其制备方法 Download PDFInfo
- Publication number
- CN105977161A CN105977161A CN201610454086.4A CN201610454086A CN105977161A CN 105977161 A CN105977161 A CN 105977161A CN 201610454086 A CN201610454086 A CN 201610454086A CN 105977161 A CN105977161 A CN 105977161A
- Authority
- CN
- China
- Prior art keywords
- super
- layer
- type
- junction structure
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000002513 implantation Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000009826 distribution Methods 0.000 claims description 6
- 230000001427 coherent effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000011218 segmentation Effects 0.000 abstract description 4
- 238000000407 epitaxy Methods 0.000 abstract 2
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种超结结构及其制备方法，利用多层外延生长技术，通过降低外延掺杂浓度，而主要通杂质注入方式控制超结结构的电荷平衡。本发明通过简单的工艺步骤实现了超结结构，大大降低了工艺难度，同时保证器件很好的特性；传统沟槽型的超结结构（trench‑SJ）需要非常好的机台刻蚀超过深约40um，宽仅几微米的沟槽，同时需要保持沟槽侧壁保持很大的角度，在填充外延（EPI）时需要填满具有很大深宽比的沟槽。而本发明利用多层外延生长技术，通过降低外延掺杂浓度，并通杂质注入方式可轻易控制超结结构的电荷平衡，提高击穿电压，同时分段还可以局部改变电荷量，为设计者提供更多优化器件特性的方法。本发明大大降低了超结结构工艺对外延生长工艺的要求，可实现更大的工艺窗口。
Description
技术领域
本发明涉及一种半导体结构及其制备方法，特别是涉及一种超结结构及其制备方法。
背景技术
超结(Super-Junction)晶体管以为独特的N/P交互结构，使得在同样的击穿电压下只需要更薄的外延层(EPI)，以及更高的EPI掺杂，从而大大降低了减小了器件的比导通电阻(Rsp)，以及提高品质因数(figure of merit—FOM)值。
如图1所示，现有技术中，通常使用多次外延+注入+退火的方式形成超结结构(Super-Junction)。但是此方法造成局部P型柱102的浓度过高，所以会造成器件提前击穿。同时因为需要退火造成了有效的N型柱101的浓度和面积都降低，很难进一步减小Rsp。
如图2～图6所示，为了进一步提高超结结构(Super-junction)的性能，现有的改进工艺是通过一次性刻蚀深槽(如图2～图3所示)，并填充P型外延来形成沟槽型的Super-Junction的结构(Trench-SJ)(如图4～图5所示)，最后制作超结结构的正面器件结构(如图6所示)。这样不再需要进行额外的退火，从而可以实现更低的Rsp。但是此方法需要刻蚀很深的沟槽(trench)，并需要保持沟槽(trench)宽度基本一致。之后需要填充P型外延以形成P柱，并且不能形成过多缺陷，而这些都对制造工艺提出了很高的要求，一般很难实现。特别是需要进一步同时缩小元胞尺寸来到达更小的比导通电阻(Rsp)，一般制造工艺只能望而却步。
基于以上所述，提供一种能够同时缩小元胞尺寸且能获得更小的比导通电阻的超结结构及其制备方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超结结构及其制备方法，用于解决现有技术中超结结构制备工艺复杂，元胞尺寸较大且比导通电阻较大的问题。
为实现上述目的及其他相关目的，本发明提供一种超结结构的制备方法，包括步骤：步骤1)，提供第一导电类型衬底，于所述第一导电类型衬底表面形成初始外延层；步骤2)采用离子注入工艺于所述初始外延层中注入第一导电类型注入层，于所述初始外延层表面形成带注入窗口的阻挡层，基于注入窗口采用离子注入工艺于所述初始外延层中形成间隔的第二导电类型注入区；步骤3)，去除所述阻挡层，于所述第一导电类型外延层表面形成第一外延层；步骤4)，采用离子注入工艺于所述第一外延层中注入第一导电类型注入层，于所述第一外延层表面形成带注入窗口的阻挡层，基于注入窗口采用离子注入工艺于所述第一外延层中形成间隔的第二导电类型注入区；步骤5)，重复进行步骤3)～步骤4)，形成多个具有第一导电类型注入层及第二导电类型注入区的外延层叠层结构；步骤6)，进行热扩散处理，使第一导电类型注入层扩散贯通，并使垂直方向对准的各第二导电类型注入区扩散连接贯通形成第二导电类型柱，各第二导电类型柱之间间隔出第一导电类型柱，形成超结结构。
作为本发明的超结结构的制备方法的一种优选方案，步骤1)中，所述初始外延层采用多次外延及多次离子注入的方法制备。
作为本发明的超结结构的制备方法的一种优选方案，所述初始外延层的电阻率为不小于1Ohm-cm，或者所述初始外延层的电阻率为不小于50Ohm-cm。
作为本发明的超结结构的制备方法的一种优选方案，步骤2)中，采用离子注入工艺于所述第二外延层中注入第一导电类型注入层的注入能量为不小于50kev。
作为本发明的超结结构的制备方法的一种优选方案，步骤2)中，采用离子注入工艺于所述初始外延层中形成间隔的第二导电类型注入区的注入能量为不小于80Kev，使得所述第二导电类型注入区的中心分布位置在第一导电类型注入层中心分布以下。
作为本发明的超结结构的制备方法的一种优选方案，步骤2)中，先形成所述第一导电类型注入层，然后形成所述第二导电类型注入区；或者先形成所述第二导电类型注入区，然后形成所述第一导电类型注入层。
作为本发明的超结结构的制备方法的一种优选方案，所述第一外延层的电阻率为不小于10Ohm-cm。
作为本发明的超结结构的制备方法的一种优选方案，所述第二导电类型柱与所述第一导电类型衬底之间具有间距。
作为本发明的超结结构的制备方法的一种优选方案，所述第一导电类型为N型，第二导电类型为P型，或者所述第一导电类型为P型，第二导电类型为N型。
作为本发明的超结结构的制备方法的一种优选方案，还包括步骤7)，于超结结构表面形成外延顶层，所述外延顶层的电阻率为不小于5Ohm-cm，厚度为不大于5μm。
优选地，还包括步骤8)，于所述外延顶层表面制作正面器件结构。
优选地，所述正面器件结构包括MOS器件结构。
本发明还提供一种超结结构，包括：第一导电类型衬底；第一导电类型外延层，形成于所述第一导电类型衬底表面，且由多个第一外延层堆叠而成；第二导电类型柱，由间隔形成于各第一外延层中的多个第二导电类型单元连贯而成，各第二导电类型柱之间间隔出第一导电类型柱，形成超结结构。
作为本发明的超结结构的一种优选方案，所述第一导电类型外延层还包括初始外延层形成于第一导电类型衬底及第一外延层之间，其电阻率为不小于1Ohm-cm，或者为不小于50Ohm-cm。
作为本发明的超结结构的一种优选方案，所述第一外延层的电阻率为不小于10Ohm-cm。
作为本发明的超结结构的一种优选方案，所述第二导电类型柱与所述第一导电类型衬底之间具有间距。
作为本发明的超结结构的一种优选方案，所述第一导电类型为N型，第二导电类型为P型，或者所述第一导电类型为P型，第二导电类型为N型。
作为本发明的超结结构的一种优选方案，还包括位于所述超结结构表面的外延顶层，所述外延顶层的电阻率为不小于5Ohm-cm，厚度为不大于5μm。
优选地，所述外延顶层中制备有MOS器件结构。
如上所述，本发明的超结结构及其制备方法，具有以下有益效果：本发明通过简单的工艺步骤实现了超结结构，大大降低了工艺难度，同时保证器件很好的特性；传统沟槽型的超结结构(trench-SJ)需要非常好的机台刻蚀超过深约40um，宽仅几微米的沟槽，同时需要保持沟槽侧壁保持很大的角度，在填充外延(EPI)时需要填满具有很大深宽比的沟槽。而本发明利用多层外延生长技术，通过降低外延掺杂浓度，并通杂质注入方式可轻易控制超结结构的电荷平衡，提高击穿电压，同时分段还可以局部改变电荷量，为设计者提供更多优化器件特性的方法。本发明大大降低了超结结构工艺对外延生长工艺的要求，可实现更大的工艺窗口。
附图说明
图1显示为现有技术中的使用多次外延+注入+退火的方式形成的超结结构的示意图。
图2～图6显示为现有技术中的沟槽型的超结结构的制作方法中各步骤所呈现的结构示意图。
图7～图15显示为本发明的超结结构的制备方法各步骤所呈现的结构示意图。
图16显示为本发明的超结结构的杂质分布曲线示意图。
元件标号说明
201 第一导电类型衬底
202 初始外延层
203 第一导电类型注入层
204 第二导电类型注入区
205 第一外延层
206 第二导电类型柱
207 第一导电类型柱
208 MOS器件结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图7～图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图7～图16所示，本实施例提供一种超结结构的制备方法，包括步骤：
如图7所示，首先进行步骤1)，提供第一导电类型衬底201，于所述第一导电类型衬底201表面形成初始外延层202。
作为示例，步骤1)中，所述初始外延层202采用多次外延及多次离子注入的方法制备。即将所述初始外延层202分为多次外延制备，且每次外延后都对每一层外延层进行离子注入，最后退火扩散形成所述初始外延层202。所述初始外延层202的电阻率为不小于1Ohm-cm，或者所述初始外延层202的电阻率为不小于50Ohm-cm，其电阻率的选择根据不同的工艺需求进行确定。另外，所述初始外延层202的厚度为不小于后续生长的第一外延层205的厚度。所述初始外延层202可以作为第一导电类型衬底201及后续第一外延层205的缓冲层，提高后续第一外延层205的生长质量。
如图8～图9所示，然后进行步骤2)采用离子注入工艺于所述初始外延层202中注入第一导电类型注入层203，于所述初始外延层202表面形成带注入窗口的阻挡层，基于注入窗口采用离子注入工艺于所述初始外延层202中形成间隔的第二导电类型注入区204。
作为示例，步骤2)中，采用离子注入工艺于所述第二外延层中注入第一导电类型注入层203的注入能量为不小于50kev。
作为示例，步骤2)中，采用离子注入工艺于所述初始外延层202中形成间隔的第二导电类型注入区204的注入能量为不小于80Kev，使得所述第二导电类型注入区204的中心分布位置在第一导电类型注入层203中心分布以下。
其中，需要说明的是，步骤2)中，可以先形成所述第一导电类型注入层203(此处不需要掩膜)，然后形成所述第二导电类型注入区204；或者可以先形成所述第二导电类型注入区204，去除所述阻挡层后，然后形成所述第一导电类型注入层203。
如图10～图11所示，接着进行步骤3)，去除所述阻挡层，于所述第一导电类型外延层表面形成第一外延层205。
作为示例，所述第一外延层205的电阻率为不小于10Ohm-cm。
如图12所示，接着进行步骤4)，采用离子注入工艺于所述第一外延层205中注入第一导电类型注入层203，于所述第一外延层205表面形成带注入窗口的阻挡层，基于注入窗口采用离子注入工艺于所述第一外延层205中形成间隔的第二导电类型注入区204。
需要说明的是，采用离子注入工艺于所述第一外延层205中注入第一导电类型注入层203的过程和于所述第一外延层205表面形成带注入窗口的阻挡层，基于注入窗口采用离子注入工艺于所述第一外延层205中形成间隔的第二导电类型注入区204的步骤在实际执行的过程中可以互换，即可以先于所述第一外延层205表面形成带注入窗口的阻挡层，基于注入窗口采用离子注入工艺于所述第一外延层205中形成间隔的第二导电类型注入区204，去除所述阻挡层后，然后于采用离子注入工艺于所述第一外延层205中注入第一导电类型注入层203。
如图13所示，接着进行步骤5)，重复进行步骤3)～步骤4)，形成多个具有第一导电类型注入层203及第二导电类型注入区204的外延层叠层结构。
其中，步骤3)～步骤4)的重复次数可以为1～10次，在本实施例中，步骤3)～步骤4)的重复次数为3次。
本发明通过降低外延时第一外延层205中的掺杂浓度(初始掺杂浓度)，而通过后续的注入第一导电类型注入层203来调节其最终的掺杂浓度，即采用注入第一导电类型注入层的方式最终控制超结结构中的电荷平衡，并且，通过离子注入及退火的方式形成超结结构的柱体，这种注入方式可以阻止P型的横向扩散，为实现更小的元胞尺寸设计提供了可能。
如图14所示，接着进行步骤6)，进行热扩散处理，使第一导电类型注入层203扩散贯通，并使垂直方向对准的各第二导电类型注入区204扩散连接贯通形成第二导电类型柱206，各第二导电类型柱206之间间隔出第一导电类型柱207，形成超结结构。
作为示例，所述第二导电类型柱206与所述第一导电类型衬底201之间具有间距。
在本实施例中，所述第一导电类型为N型，第二导电类型为P型。其中，N型的注入离子可以选择为磷(Phosphorus)，P型的注入离子可以选择为硼(Boron)。
如图15所示，接着进行步骤7)，于超结结构表面形成外延顶层，所述外延顶层的电阻率为不小于5Ohm-cm，厚度为不大于5μm。
需要说明的是，该步骤可以在步骤5)执行后进行，并不限定于此处所列举的步骤顺序。
如图15所示，最后进行步骤8)，于所述外延顶层表面制作正面器件结构。
优选地，所述正面器件结构包括MOS器件结构208。
本发明形成超结结构的浓度分布如图16所示，其中，浓度分布曲线是延Y1，Y2方向，由图16可以看出，N/P杂质浓度具有同步高低起伏。
本发明通过简单的工艺步骤实现了超结结构，大大降低了工艺难度，同时保证器件很好的特性；传统沟槽型的超结结构(trench-SJ)需要非常好的机台刻蚀超过深约40um，宽仅几微米的沟槽，同时需要保持沟槽侧壁保持很大的角度，在填充外延(EPI)时需要填满具有很大深宽比的沟槽。而本发明利用多层外延生长技术，通过降低外延掺杂浓度，通杂质注入方式可轻易控制超结结构的电荷平衡，提高击穿电压，同时分段还可以局部改变电荷量，为设计者提供更多优化器件特性的方法。本发明大大降低了超结结构工艺对外延生长工艺的要求，可实现更大的工艺窗口。
如图14～图15所示，本实施例还提供一种超结结构，包括：第一导电类型衬底201；第一导电类型外延层，形成于所述第一导电类型衬底201表面，且由多个第一外延层205堆叠而成；第二导电类型柱206，由间隔形成于各第一外延层205中的多个第二导电类型单元连贯而成，各第二导电类型柱206之间间隔出第一导电类型柱207，形成超结结构。
作为示例，所述第一导电类型外延层还包括初始外延层202形成于第一导电类型衬底201及第一外延层205之间，其电阻率为不小于1Ohm-cm，或者为不小于50Ohm-cm。
作为示例，所述第一外延层205的电阻率为不小于10Ohm-cm。
作为示例，所述第二导电类型柱206与所述第一导电类型衬底201之间具有间距。
作为示例，所述第一导电类型为N型，第二导电类型为P型
作为示例，如图15所示，还包括位于所述超结结构表面的外延顶层，所述外延顶层的电阻率为不小于5Ohm-cm，厚度为不大于5μm。另外，所述外延顶层中制备有MOS器件结构208。
实施例2
如图7～图15所示，本实施例提供一种超结结构的制备方法，其基本步骤如实施例1，其中，与实施例1的不同之处在于，所述第一导电类型为P型，第二导电类型为N型。
如图14～图15所示，本实施例还提供一种所述超结结构，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述第一导电类型为P型，第二导电类型为N型。
如上所述，本发明的超结结构及其制备方法，具有以下有益效果：本发明通过简单的工艺步骤实现了超结结构，大大降低了工艺难度，同时保证器件很好的特性；传统沟槽型的超结结构(trench-SJ)需要非常好的机台刻蚀超过深约40um，宽仅几微米的沟槽，同时需要保持沟槽侧壁保持很大的角度，在填充外延(EPI)时需要填满具有很大深宽比的沟槽。而本发明利用多层外延生长技术，通过降低外延掺杂浓度，通杂质注入方式可轻易控制超结结构的电荷平衡，提高击穿电压，同时分段还可以局部改变电荷量，为设计者提供更多优化器件特性的方法。本发明大大降低了超结结构工艺对外延生长工艺的要求，可实现更大的工艺窗口。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (19)
1.一种超结结构的制备方法，其特征在于，包括步骤：
步骤1)，提供第一导电类型衬底，于所述第一导电类型衬底表面形成初始外延层；
步骤2)采用离子注入工艺于所述初始外延层中注入第一导电类型注入层，于所述初始外延层表面形成带注入窗口的阻挡层，基于注入窗口采用离子注入工艺于所述初始外延层中形成间隔的第二导电类型注入区；
步骤3)，去除所述阻挡层，于所述第一导电类型外延层表面形成第一外延层；
步骤4)，采用离子注入工艺于所述第一外延层中注入第一导电类型注入层，于所述第一外延层表面形成带注入窗口的阻挡层，基于注入窗口采用离子注入工艺于所述第一外延层中形成间隔的第二导电类型注入区；
步骤5)，重复进行步骤3)～步骤4)，形成多个具有第一导电类型注入层及第二导电类型注入区的外延层叠层结构；
步骤6)，进行热扩散处理，使第一导电类型注入层扩散贯通，并使垂直方向对准的各第二导电类型注入区扩散连接贯通形成第二导电类型柱，各第二导电类型柱之间间隔出第一导电类型柱，形成超结结构。
2.根据权利要求1所述的超结结构的制备方法，其特征在于：步骤1)中，所述初始外延层采用多次外延及多次离子注入的方法制备。
3.根据权利要求1所述的超结结构的制备方法，其特征在于：所述初始外延层的电阻率为不小于1Ohm-cm，或者所述初始外延层的电阻率为不小于50Ohm-cm。
4.根据权利要求1所述的超结结构的制备方法，其特征在于：步骤2)中，采用离子注入工艺于所述第二外延层中注入第一导电类型注入层的注入能量为不小于50kev。
5.根据权利要求1所述的超结结构的制备方法，其特征在于：步骤2)中，采用离子注入工艺于所述初始外延层中形成间隔的第二导电类型注入区的注入能量为不小于80Kev，使得所述第二导电类型注入区的中心分布位置在第一导电类型注入层中心分布以下。
6.根据权利要求1所述的超结结构的制备方法，其特征在于：步骤2)中，先形成所述第一导电类型注入层，然后形成所述第二导电类型注入区；或者先形成所述第二导电类型注入区，然后形成所述第一导电类型注入层。
7.根据权利要求1所述的超结结构的制备方法，其特征在于：所述第一外延层的电阻率为不小于10Ohm-cm。
8.根据权利要求1所述的超结结构的制备方法，其特征在于：所述第二导电类型柱与所述第一导电类型衬底之间具有间距。
9.根据权利要求1所述的超结结构的制备方法，其特征在于：所述第一导电类型为N型，第二导电类型为P型，或者所述第一导电类型为P型，第二导电类型为N型。
10.根据权利要求1所述的超结结构的制备方法，其特征在于：还包括步骤7)，于超结结构表面形成外延顶层，所述外延顶层的电阻率为不小于5Ohm-cm，厚度为不大于5μm。
11.根据权利要求10所述的超结结构的制备方法，其特征在于：还包括步骤8)，于所述外延顶层表面制作正面器件结构。
12.根据权利要求11所述的超结结构的制备方法，其特征在于：所述正面器件结构包括MOS器件结构。
13.一种超结结构，其特征在于，包括：
第一导电类型衬底；
第一导电类型外延层，形成于所述第一导电类型衬底表面，且由多个第一外延层堆叠而成；
第二导电类型柱，由间隔形成于各第一外延层中的多个第二导电类型单元连贯而成，各第二导电类型柱之间间隔出第一导电类型柱，形成超结结构。
14.根据权利要求13所述的超结结构，其特征在于：所述第一导电类型外延层还包括初始外延层形成于第一导电类型衬底及第一外延层之间，其电阻率为不小于1Ohm-cm，或者为不小于50Ohm-cm。
15.根据权利要求13所述的超结结构，其特征在于：所述第一外延层的电阻率为不小于10Ohm-cm。
16.根据权利要求13所述的超结结构，其特征在于：所述第二导电类型柱与所述第一导电类型衬底之间具有间距。
17.根据权利要求13所述的超结结构，其特征在于：所述第一导电类型为N型，第二导电类型为P型，或者所述第一导电类型为P型，第二导电类型为N型。
18.根据权利要求13所述的超结结构，其特征在于：还包括位于所述超结结构表面的外延顶层，所述外延顶层的电阻率为不小于5Ohm-cm，厚度为不大于5μm。
19.根据权利要求18所述的超结结构，其特征在于：所述外延顶层中制备有MOS器件结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610454086.4A CN105977161A (zh) | 2016-06-21 | 2016-06-21 | 超结结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610454086.4A CN105977161A (zh) | 2016-06-21 | 2016-06-21 | 超结结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105977161A true CN105977161A (zh) | 2016-09-28 |
Family
ID=57021452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610454086.4A Pending CN105977161A (zh) | 2016-06-21 | 2016-06-21 | 超结结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105977161A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107611167A (zh) * | 2017-08-21 | 2018-01-19 | 无锡新洁能股份有限公司 | 一种具有多个浓度中心的超结半导体器件及其制造方法 |
| CN107665920A (zh) * | 2017-09-14 | 2018-02-06 | 中航（重庆）微电子有限公司 | 一种超结器件的制备方法 |
| CN108258045A (zh) * | 2016-12-29 | 2018-07-06 | 无锡华润华晶微电子有限公司 | 超结半导体器件的制备方法 |
| CN109637969A (zh) * | 2017-10-09 | 2019-04-16 | 无锡华润华晶微电子有限公司 | 超结半导体器件及其制备方法 |
| CN112447505A (zh) * | 2019-09-03 | 2021-03-05 | 华润微电子（重庆）有限公司 | 自平衡超结结构及其制备方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071822A (zh) * | 2002-09-25 | 2007-11-14 | 株式会社东芝 | 功率半导体元件 |
| US20090001460A1 (en) * | 2005-07-08 | 2009-01-01 | Stmicroelectronics S.R.L. | Process for manufacturing a multi-drain electronic power device integrated in semiconductor substrate and corresponding device |
| JP2011192823A (ja) * | 2010-03-15 | 2011-09-29 | Fuji Electric Co Ltd | 超接合半導体装置の製造方法 |
| JP2012004173A (ja) * | 2010-06-14 | 2012-01-05 | Fuji Electric Co Ltd | 超接合半導体装置の製造方法 |
| CN102800701A (zh) * | 2011-05-25 | 2012-11-28 | 快捷韩国半导体有限公司 | 具有超结的半导体装置及其制造方法 |
| US20130075855A1 (en) * | 2011-09-27 | 2013-03-28 | Lingpeng Guan | Manufacturing methods for accurately aligned and self-balanced superjunction devices |
| CN103178110A (zh) * | 2011-12-21 | 2013-06-26 | 上海华虹Nec电子有限公司 | 一种超级结工艺中的深沟槽结构及其制作方法 |
| US20140021590A1 (en) * | 2012-07-18 | 2014-01-23 | Infineon Technologies Ag | Method of Manufacturing Semiconductor Devices Using Ion Implantation |
| US20140167205A1 (en) * | 2012-12-13 | 2014-06-19 | Pfc Device Holdings Limited | Super junction for semiconductor device and method for manufacturing the same |
| JP2014158045A (ja) * | 2014-04-23 | 2014-08-28 | Fuji Electric Co Ltd | 超接合半導体装置の製造方法 |
| US20150357406A1 (en) * | 2011-09-27 | 2015-12-10 | Lingpeng Guan | Manufacturing methods for accurately aligned and self-balanced superjunction devices |
| CN105529272A (zh) * | 2015-12-23 | 2016-04-27 | 福建省福芯电子科技有限公司 | 一种半导体器件制造方法及由该方法制得的半导体器件 |
-
2016
- 2016-06-21 CN CN201610454086.4A patent/CN105977161A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071822A (zh) * | 2002-09-25 | 2007-11-14 | 株式会社东芝 | 功率半导体元件 |
| US20090001460A1 (en) * | 2005-07-08 | 2009-01-01 | Stmicroelectronics S.R.L. | Process for manufacturing a multi-drain electronic power device integrated in semiconductor substrate and corresponding device |
| JP2011192823A (ja) * | 2010-03-15 | 2011-09-29 | Fuji Electric Co Ltd | 超接合半導体装置の製造方法 |
| JP2012004173A (ja) * | 2010-06-14 | 2012-01-05 | Fuji Electric Co Ltd | 超接合半導体装置の製造方法 |
| CN102800701A (zh) * | 2011-05-25 | 2012-11-28 | 快捷韩国半导体有限公司 | 具有超结的半导体装置及其制造方法 |
| US20130075855A1 (en) * | 2011-09-27 | 2013-03-28 | Lingpeng Guan | Manufacturing methods for accurately aligned and self-balanced superjunction devices |
| US20150357406A1 (en) * | 2011-09-27 | 2015-12-10 | Lingpeng Guan | Manufacturing methods for accurately aligned and self-balanced superjunction devices |
| CN103178110A (zh) * | 2011-12-21 | 2013-06-26 | 上海华虹Nec电子有限公司 | 一种超级结工艺中的深沟槽结构及其制作方法 |
| US20140021590A1 (en) * | 2012-07-18 | 2014-01-23 | Infineon Technologies Ag | Method of Manufacturing Semiconductor Devices Using Ion Implantation |
| US20140167205A1 (en) * | 2012-12-13 | 2014-06-19 | Pfc Device Holdings Limited | Super junction for semiconductor device and method for manufacturing the same |
| JP2014158045A (ja) * | 2014-04-23 | 2014-08-28 | Fuji Electric Co Ltd | 超接合半導体装置の製造方法 |
| CN105529272A (zh) * | 2015-12-23 | 2016-04-27 | 福建省福芯电子科技有限公司 | 一种半导体器件制造方法及由该方法制得的半导体器件 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108258045A (zh) * | 2016-12-29 | 2018-07-06 | 无锡华润华晶微电子有限公司 | 超结半导体器件的制备方法 |
| CN107611167A (zh) * | 2017-08-21 | 2018-01-19 | 无锡新洁能股份有限公司 | 一种具有多个浓度中心的超结半导体器件及其制造方法 |
| CN107611167B (zh) * | 2017-08-21 | 2024-07-09 | 无锡新洁能股份有限公司 | 一种具有多个浓度中心的超结半导体器件及其制造方法 |
| CN107665920A (zh) * | 2017-09-14 | 2018-02-06 | 中航（重庆）微电子有限公司 | 一种超结器件的制备方法 |
| CN109637969A (zh) * | 2017-10-09 | 2019-04-16 | 无锡华润华晶微电子有限公司 | 超结半导体器件及其制备方法 |
| CN112447505A (zh) * | 2019-09-03 | 2021-03-05 | 华润微电子（重庆）有限公司 | 自平衡超结结构及其制备方法 |
| CN112447505B (zh) * | 2019-09-03 | 2022-11-22 | 华润微电子（重庆）有限公司 | 自平衡超结结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105977161A (zh) | 超结结构及其制备方法 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| CN101958283A (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN101989553B (zh) | 超级结mos管的纵向区的制造方法 | |
| CN107799419A (zh) | 超级结功率器件及其制备方法 | |
| CN103560086B (zh) | 可改善雪崩能力的超结半导体器件的制备方法 | |
| CN102237406A (zh) | 射频ldmos器件及其制造方法 | |
| DE102014107721A1 (de) | Leistungshalbleiter und zugehöriges Herstellungsverfahren | |
| KR102608860B1 (ko) | 자체 균형 초접합 구조 및 그 제조 방법 | |
| CN109713029A (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN105931952A (zh) | 一种雪崩二极管结构的制造方法 | |
| CN205789874U (zh) | 超结结构 | |
| CN105206516B (zh) | 一种在半导体器件中形成场截止层的方法 | |
| CN104576730B (zh) | 超级结器件及其制造方法 | |
| CN107507857B (zh) | 自对准超结结构及其制备方法 | |
| CN102983177B (zh) | 肖特基二极管及其制作方法 | |
| CN104183626A (zh) | 超结半导体器件的终端结构及其制造方法 | |
| CN104979214B (zh) | 一种超结结构的制备方法 | |
| CN105529355B (zh) | 沟槽型超级结外延填充方法 | |
| CN109065612A (zh) | 一种超级结mosfet结构及其制造方法 | |
| CN107611030A (zh) | 超级结的制造方法 | |
| CN104201099B (zh) | 超结器件制备工艺 | |
| CN102569426A (zh) | Pn结电压控制变容器及其制备方法 | |
| CN102751313B (zh) | 超级结器件及制造方法 | |
| CN105720089A (zh) | 超级结及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant after: CHINA RESOURCES MICROELECTRONICS (CHONGQING) Co.,Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Applicant before: SKYSILICON Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160928 |
|
| RJ01 | Rejection of invention patent application after publication |