CN113097298A - 一种绝缘栅双极型晶体管及其制备方法 - Google Patents

一种绝缘栅双极型晶体管及其制备方法 Download PDF

Info

Publication number
CN113097298A
CN113097298A CN202110354871.3A CN202110354871A CN113097298A CN 113097298 A CN113097298 A CN 113097298A CN 202110354871 A CN202110354871 A CN 202110354871A CN 113097298 A CN113097298 A CN 113097298A
Authority
CN
China
Prior art keywords
region
well region
gate structure
well
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110354871.3A
Other languages
English (en)
Inventor
刘江
高明超
李立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
Electric Power Research Institute of State Grid Shanxi Electric Power Co Ltd
Global Energy Interconnection Research Institute
Original Assignee
State Grid Corp of China SGCC
Electric Power Research Institute of State Grid Shanxi Electric Power Co Ltd
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, Electric Power Research Institute of State Grid Shanxi Electric Power Co Ltd, Global Energy Interconnection Research Institute filed Critical State Grid Corp of China SGCC
Priority to CN202110354871.3A priority Critical patent/CN113097298A/zh
Publication of CN113097298A publication Critical patent/CN113097298A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种绝缘栅双极型晶体管及其制备方法，绝缘栅双极型晶体管包括：半导体层，半导体层包括漂移区和位于漂移区顶部的阱区；栅极结构，栅极结构贯穿阱区且延伸至漂移区中，栅极结构具有相对的第一侧和第二侧；发射掺杂区，位于栅极结构的第一侧的阱区中部分顶部区域且与栅极结构邻接，发射掺杂区的导电类型和阱区的导电类型相反；所述栅极结构的第二侧的部分阱区中的凹槽；位于凹槽底部阱区中的欧姆接触区，欧姆接触区与栅极结构的第二侧的部分侧壁接触，欧姆接触区的导电类型和阱区的导电类型相同。绝缘栅双极型晶体管在保证阈值电压较小的同时能增强抗栓锁效应的能力。

Description

一种绝缘栅双极型晶体管及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种绝缘栅双极型晶体管及其制备方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor)又称作绝缘栅双极型晶体管，是目前最具代表性的电力电子器件。绝缘栅双极型晶体管是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件。IGBT同时集成了功率MOS器件的电压控制开关、工作频率高与驱动控制电路简单的优点和双极晶体管双极导电的优点，具有高输入阻抗和低导通压降，因此绝缘栅双极型晶体管作为一种重要的开关器件被广泛应用在各种开关电路结构中，如绝缘栅双极型晶体管应用在变频器和逆变器等电路结构中。
然而，现有的绝缘栅双极型晶体管无法兼顾阈值电压较小且增强抗栓锁效应的能力。
发明内容
本发明要解决的技术问题在于克服现有技术的绝缘栅双极型晶体管无法兼顾阈值电压较小且增强抗栓锁效应的能力问题。
为了解决上述技术问题，本发明提供一种绝缘栅双极型晶体管，包括：半导体层，所述半导体层包括漂移区和位于漂移区顶部的阱区，所述漂移区的导电类型与所述阱区的导电类型相反；栅极结构，所述栅极结构贯穿阱区且延伸至漂移区中，所述栅极结构具有相对的第一侧和第二侧；发射掺杂区，位于所述栅极结构的第一侧的阱区中部分顶部区域且与所述栅极结构邻接，所述发射掺杂区的导电类型和阱区的导电类型相反；位于所述栅极结构的第二侧的部分阱区中的凹槽；位于所述凹槽底部阱区中的欧姆接触区，所述欧姆接触区与所述栅极结构的第二侧的部分侧壁接触，所述欧姆接触区的导电类型和所述阱区的导电类型相同。
可选的，所述凹槽的深度大于所述发射掺杂区的纵向尺寸，所述发射掺杂区至所述欧姆接触区的纵向距离大于零。
可选的，所述凹槽的深度与所述发射掺杂区的纵向尺寸之差为0.2um～3.0um。
可选的，所述欧姆接触区的横向尺寸为所述发射掺杂区的横向尺寸的1.5倍～3倍。
可选的，所述半导体层还包括：缓冲层，位于所述漂移区背向所述阱区的一侧表面，所述缓冲层的导电类型和所述漂移区的导电类型相同；集电极层，位于缓冲层背向所述漂移区的一侧表面，所述集电极层的导电类型和所述漂移区的导电类型相反。
本发明还提供一种绝缘栅双极型晶体管的制备方法，包括：提供半导体层；在所述半导体层中形成漂移区、阱区和栅极结构，所述阱区位于漂移区的顶部，所述漂移区的导电类型与所述阱区的导电类型相反，所述栅极结构贯穿阱区且延伸至漂移区中，所述栅极结构具有相对的第一侧和第二侧；在所述栅极结构的第一侧的阱区中部分顶部区域中形成与所述栅极结构邻接的发射掺杂区，所述发射掺杂区的导电类型和阱区的导电类型相反；在所述栅极结构的第二侧的部分阱区中形成凹槽；在所述凹槽底部的阱区中形成欧姆接触区，所述欧姆接触区与所述栅极结构的第二侧的部分侧壁接触，所述欧姆接触区的导电类型和所述阱区的导电类型相同。
可选的，形成所述凹槽和所述发射掺杂区的步骤包括：在栅极结构两侧的所述阱区的顶部区域中形成初始发射掺杂区；刻蚀栅极结构的第二侧的部分初始发射掺杂区和初始发射掺杂区底部的部分阱区，以在所述栅极结构的第二侧的部分阱区中形成凹槽，位于所述凹槽一侧侧部且与栅极结构的第一侧的侧壁接触的初始发射掺杂区构成发射掺杂区。
可选的，还包括：在形成所述初始发射掺杂区之后，且在形成所述凹槽之前，在所述半导体层上形成图形化的掩膜层，所述图形化的掩膜层覆盖所述栅极结构的顶部表面和位于栅极结构第一侧的部分初始发射掺杂区；刻蚀栅极结构的第二侧的部分初始发射掺杂区和初始发射掺杂区底部的部分阱区的步骤为：以所述图形化的掩膜层为掩膜刻蚀所述栅极结构的第二侧的部分初始发射掺杂区和初始发射掺杂区底部的部分阱区；在所述凹槽底部阱区中的欧姆接触区的步骤为：以所述图形化的掩膜层为掩膜，采用离子注入工艺在所述所述凹槽底部的阱区中形成欧姆接触区。
可选的，还包括：在所述半导体层中形成缓冲层，所述缓冲层位于所述漂移区背向所述阱区的一侧表面，所述缓冲层的导电类型和所述漂移区的导电类型相同；在所述缓冲层背向所述漂移区的一侧表面集电极层，所述集电极层的导电类型和所述漂移区的导电类型相反。
可选的，所述凹槽的深度大于所述发射掺杂区的纵向尺寸，所述发射掺杂区至所述欧姆接触区的纵向距离大于零。
可选的，所述凹槽的深度与所述发射掺杂区的纵向尺寸之差为0.2um～3.0um。
可选的，所述欧姆接触区的横向尺寸为所述发射掺杂区的横向尺寸的1.5倍～3倍。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的绝缘栅双极型晶体管中，所述发射掺杂区、发射掺杂区和漂移区之间的阱区以及漂移区构成三级管，其中发射掺杂区和漂移区之间的阱区以及欧姆接触区和所述漂移区之间的阱区作为所述三级管的基极。由于所述欧姆接触区与所述栅极结构的第二侧的部分侧壁接触，因此所述欧姆接触区的横向尺寸增加，这样使得阱区作为基极的电阻较小。在绝缘栅双极型晶体管关断的过程中，从集电极层向流经漂移区和阱区的空穴电流不易使得发射掺杂区和作为所述基极的阱区之间的PN结打开，因此使得绝缘栅双极型晶体管的抗栓锁效应的能力得到增强。其次，位于栅极结构第一侧且与栅极结构邻接的阱区作为沟道区，而位于栅极结构第二侧且栅极结构邻接的阱区并不作为沟道区。由于沟道区位于栅极结构的单侧，欧姆接触区与栅极结构第二侧的侧壁接触，因此即使欧姆接触区横向的尺寸增加，栅极结构第二侧的欧姆接触区不会对栅极结构第一侧的沟道区有离子扩散的影响。对于相邻的栅极结构之间的欧姆接触区和沟道区，由于欧姆接触区距离沟道区具有一定的距离，因此欧姆接触区对沟道区的离子扩散影响较小，沟道区中的阈值电压受到欧姆接触区的影响较小，保证绝缘栅双极型晶体管的阈值电压较小以降低有效功耗。综上，本发明的绝缘栅双极型晶体管在保证阈值电压较小的同时能增强抗栓锁效应的能力。
本发明技术方案提供的绝缘栅双极型晶体管的形成方法中，在所述栅极结构第一侧的阱区中部分顶部区域中形成与所述栅极结构邻接的发射掺杂区，所述发射掺杂区的导电类型和阱区的导电类型相反；在所述栅极结构的第二侧的部分阱区中形成凹槽；在所述凹槽底部的阱区中形成欧姆接触区，所述欧姆接触区与所述栅极结构的第二侧的部分侧壁接触，所述欧姆接触区的导电类型和所述阱区的导电类型相同。所述发射掺杂区、发射掺杂区和漂移区之间的阱区以及漂移区构成三级管，其中发射掺杂区和漂移区之间的阱区以及欧姆接触区和所述漂移区之间的阱区作为所述三级管的基极。由于所述欧姆接触区与所述栅极结构的第二侧的部分侧壁接触，因此所述欧姆接触区的横向尺寸增加，这样使得阱区作为基极的电阻较小。在绝缘栅双极型晶体管关断的过程中，从集电极层向流经漂移区和阱区的空穴电流不易使得发射掺杂区和作为所述基极的阱区之间的PN结打开，因此使得绝缘栅双极型晶体管的抗栓锁效应的能力得到增强。其次，位于栅极结构第一侧且与栅极结构邻接的阱区作为沟道区，而位于栅极结构第二侧且栅极结构邻接的阱区并不作为沟道区。由于沟道区位于栅极结构的单侧，欧姆接触区与栅极结构第二侧的侧壁接触，因此即使欧姆接触区横向的尺寸增加，栅极结构第二侧的欧姆接触区不会对栅极结构第一侧的沟道区有离子扩散的影响。对于相邻的栅极结构之间的欧姆接触区和沟道区，由于欧姆接触区距离沟道区具有一定的距离，因此欧姆接触区对沟道区的离子扩散影响较小，沟道区中的阈值电压受到欧姆接触区的影响较小，保证绝缘栅双极型晶体管的阈值电压较小以降低有效功耗。综上，本发明的绝缘栅双极型晶体管在保证阈值电压较小的同时能增强抗栓锁效应的能力。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图；
图1是一种绝缘栅双极型晶体管的结构示意图；
图2至图9是本发明一实施例中绝缘栅双极型晶体管形成过程的结构示意图。
具体实施方式
一种绝缘栅双极型晶体管，参考图1，包括：半导体层，所述半导体层包括集电极层101、位于集电极层101上的缓冲层102、位于缓冲层102上的漂移区105；位于漂移区105上的阱区106；栅极结构130，贯穿阱区106且延伸至漂移区105中，所述漂移区105的导电类型分别与阱区106和集电极层101的导电类型相反；位于栅极结构130两侧阱区106中顶部区域的发射掺杂区140，所述发射掺杂区140的导电类型和阱区106的导电类型相反；位于阱区106中的凹槽150，所述发射掺杂区140分别位于所述凹槽150的两侧；位于所述凹槽150底部的阱区中的欧姆接触区141，所述欧姆接触区141的导电类型和所述阱区106的导电类型相同。
经发明人研究发现：
所述欧姆接触区141位于凹槽150底部的阱区中，这样的设置的目的是：使欧姆接触区141位于电流流经的路径中，这样使得短路电流耐受能力提高。
欧姆接触区141通过在部分阱区106中掺杂欧姆接触离子而形成。阱区106中具有阱离子。欧姆接触离子的导电类型和阱离子的导电类型相同。欧姆接触区141中离子总浓度大于阱区106中阱离子浓度。靠近栅极结构130的阱区106中具有沟道区，沟道区中离子浓度影响栅极结构的阈值电压。在形成欧姆接触区141的过程中，欧姆接触区141中的欧姆接触离子容易扩散至发射掺杂区140下方的沟道区中，进而增大栅极结构130的阈值电压。因此，为了保证绝缘栅双极型晶体管的整体的阈值电压较小以降低有效功耗，在工艺设计中需要降低欧姆接触区141中离子浓度对发射掺杂区140下方的沟道区中离子浓度的影响。因此在工艺设计中设置：发射掺杂区140的横向尺寸较大，相应的，欧姆接触区141的横向尺寸较小。
另外，发射掺杂区140、发射掺杂区140和漂移区105之间的阱区106、以及漂移区105构成三级管，其中发射掺杂区140和漂移区105之间的阱区106作为所述三级管的基极。由于发射掺杂区140的横向尺寸较大，欧姆接触区141的尺寸较小，因此发射掺杂区140和漂移区105之间阱区106作为基极的电阻较大。具体的，一方面，发射掺杂区140的尺寸较大，因此发射掺杂区140和漂移区105之间的阱区106作为所述三级管的基极的电阻长度较大；另一方面，欧姆接触区141的横向尺寸较小，欧姆接触区141的边缘到栅极结构130的距离较大，欧姆接触区141中的欧姆接触离子不易扩散进入发射掺杂区140和漂移区105之间的阱区106中。综上，导致发射掺杂区140和漂移区105之间阱区106作为基极的电阻较大。
在绝缘栅双极型晶体管关断的过程中，从集电极层101向流经漂移区105和阱区106的空穴电流流经电阻较大的所述基极，使得施加的发射掺杂区140和作为所述基极的阱区106之间的电压较大，容易使得发射掺杂区140和作为所述基极的阱区106之间的PN结打开，因此导致绝缘栅双极型晶体管的抗栓锁效应的能力较差。
在此基础上，本发明提供一种绝缘栅双极型晶体管，包括：半导体层，所述半导体层包括漂移区和位于漂移区顶部的阱区，所述漂移区的导电类型与所述阱区的导电类型相反；栅极结构，所述栅极结构贯穿阱区且延伸至漂移区中，所述栅极结构具有相对的第一侧和第二侧；发射掺杂区，位于所述栅极结构第一侧的阱区中部分顶部区域且与所述栅极结构邻接，所述发射掺杂区的导电类型和阱区的导电类型相反；位于所述栅极结构的第二侧的部分阱区中的凹槽；位于所述凹槽底部阱区中的欧姆接触区，所述欧姆接触区与所述栅极结构的第二侧的部分侧壁接触，所述欧姆接触区的导电类型和所述阱区的导电类型相同。所述绝缘栅双极型晶体管在保证阈值电压较小的同时能增强抗栓锁效应的能力。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9是本发明一实施例中绝缘栅双极型晶体管形成过程的结构示意图。
参考图2，提供半导体层200。
所述半导体层200包括元胞区。后续的漂移区、阱区、栅极结构、发射掺杂区、欧姆接触区和凹槽均形成在元胞区。
接着，在所述半导体层200中形成漂移区、阱区和栅极结构，所述阱区位于漂移区的顶部，所述漂移区的导电类型与所述阱区的导电类型相反，所述栅极结构贯穿阱区且延伸至漂移区中，所述栅极结构具有相对的第一侧和第二侧。
参考图3，在所述半导体层200中形成栅极结构230。
具体的，在所述半导体层200中形成沟槽(未图示)；在所述沟槽中形成栅极结构230。本实施例中，所述沟槽的数量为若干个，栅极结构230的数量为若干个。
所述栅极结构230包括栅介质层231和栅电极层232，栅介质层231至少位于所述沟槽底部表面和侧壁表面，栅电极层232被所述栅介质层231包围。需要说明的是，图3仅示意了半导体层200部分区域的栅极结构230，在图3中栅电极层232的顶面也被所述栅介质层231包裹。在半导体层200的其他区域的栅极结构，栅介质层覆盖栅电极层的侧壁和底面且暴露出栅电极层的顶面。
所述栅介质层231的材料为氧化硅。所述栅电极层232的材料为多晶硅。
参考图4，在所述半导体层200中形成漂移区205和阱区206，所述阱区206位于漂移区205的顶部，所述漂移区205的导电类型与所述阱区206的导电类型相反。
本实施例中，以所述阱区206的半导体材料的导电类型为P型，所述漂移区205的半导体材料的导电类型为N型为示例进行说明。在其它实施例中，所述阱区的半导体材料的导电类型为N型，所述漂移区的半导体材料的导电类型为P型。
本实施例中，形成漂移区205和阱区206的方法包括：对所述栅极结构侧部的半导体层200进行阱离子注入，在栅极结构230侧部的半导体层200中形成阱区206，阱区206和栅极结构230底部的半导体层200构成漂移区205。
所述漂移区205中具有漂移离子，所述漂移离子的导电类型与阱离子的导电类型相反。
在其它实施例中，形成阱区后形成栅极结构，形成栅极结构、阱区和漂移区的方法包括：在半导体层中形成阱区和漂移区；之后，在半导体层中形成若干栅极结构，所述栅极结构贯穿所述阱区且延伸至漂移区中。
所述栅极结构230贯穿阱区206且延伸至漂移区205中。所述栅极结构230具有相对的第一侧和第二侧。
需要说明的是，栅极结构230贯穿阱区206且延伸至部分厚度的漂移区205中，所述厚度指的是在自阱区206到漂移区205的方向上的尺寸。
接着，在所述栅极结构230第一侧的阱区206中部分顶部区域中形成与所述栅极结构230邻接的发射掺杂区，所述发射掺杂区的导电类型和阱区206的导电类型相反；在所述栅极结构230的第二侧的部分阱区206中形成凹槽。
形成所述凹槽和所述发射掺杂区的步骤包括：在栅极结构230两侧的所述阱区206的顶部区域中形成初始发射掺杂区；刻蚀栅极结构230的第二侧的部分初始发射掺杂区和初始发射掺杂区底部的部分阱区206，以在所述栅极结构230的第二侧的部分阱区206中形成凹槽，位于所述凹槽一侧侧部且与栅极结构的第一侧的侧壁接触的初始发射掺杂区构成发射掺杂区。
参考图5，在栅极结构230两侧的所述阱区206的顶部区域中形成初始发射掺杂区240a。
形成所述发射掺杂区240a的工艺为离子注入工艺，具体的，本实施例中，采用无掩膜的离子注入工艺形成初始发射掺杂区240a。
参考图6，在所述半导体层上形成图形化的掩膜层250，所述图形化的掩膜层250覆盖所述栅极结构230的顶部表面和位于栅极结构230第一侧的部分初始发射掺杂区240a。
所述图形化的掩膜层250暴露出栅极结构230第二侧的部分初始发射掺杂区240a。
所述图形化的掩膜层250的材料包括氧化硅或者氮化硅。
参考图7，刻蚀栅极结构230的第二侧的部分初始发射掺杂区240a和初始发射掺杂区240a底部的部分阱区206，以在所述栅极结构230的第二侧的部分阱区206中形成凹槽260，位于所述凹槽260一侧侧部且与栅极结构的第一侧的侧壁接触的初始发射掺杂区240a构成发射掺杂区240。
所述发射掺杂区240的导电类型和阱区206的导电类型相反。
所述发射掺杂区240中具有发射掺杂离子。所述发射掺杂离子的导电类型和所述阱离子的导电类型相反。本实施例中，当所述阱区206的导电类型为P型时，所述发射掺杂区240的导电类型为N型。
在一个实施例中，所述发射掺杂离子的浓度为5.0E19atom/cm3～5.0E20atom/cm3。
刻蚀栅极结构230的第二侧的部分初始发射掺杂区240a和初始发射掺杂区240a底部的部分阱区206的步骤为：以所述图形化的掩膜层250为掩膜刻蚀所述栅极结构230的第二侧的部分初始发射掺杂区240a和初始发射掺杂区240a底部的部分阱区206。
本实施例中，所述凹槽260的深度大于所述发射掺杂区240的纵向尺寸。
所述凹槽260的深度与所述发射掺杂区240的纵向尺寸之差为0.2um～3.0um，例如0.2um、0.5um、0.7um、1.0um、1.5um、2.0um、2.5um、3.0um。
在其他实施例中，所述凹槽的深度小于或等于所述发射掺杂区的纵向尺寸。
需要说明的是，在实际的刻蚀工艺中，对于凹槽另一侧侧部且与栅极结构的第二侧的侧壁接触的初始发射掺杂区会有部分残留，这部分初始发射掺杂区称为残留掺杂区。尽管残留掺杂区的导电类型和发射掺杂区240的导电类型相同，但是由于残留掺杂区位于后续的欧姆接触区241的上方，因此残留掺杂区不会作为绝缘栅双极型晶体管的发射极。
在其他实施例中，严格控制刻蚀工艺，完全去除凹槽另一侧侧部且与栅极结构的第二侧的侧壁接触的初始发射掺杂区，使得凹槽暴露出栅极结构的第二侧的侧壁。
参考图8，在所述凹槽260底部的阱区206中形成欧姆接触区241，所述欧姆接触区241与所述栅极结构230的第二侧的部分侧壁接触，所述欧姆接触区241的导电类型和所述阱区206的导电类型相同。
所述欧姆接触区141位于凹槽260底部的阱区206中，这样的设置的目的是：欧姆接触区141位于电流流经的路径中，这样使得短路电流耐受能力提高。
欧姆接触区241的导电类型和阱区206的导电类型相同。本实施例中，当所述阱区206的导电类型为P型时，所述欧姆接触区241的导电类型为P型。
所述欧姆接触区241的作用包括：降低阱区206和后续形成的导电连接层之间的接触势垒。
所述欧姆接触区241中具有欧姆接触离子。所述欧姆接触离子的导电类型与所述阱离子的导电类型相同，且所述欧姆接触离子的浓度大于所述阱离子的浓度。
具体的，所述欧姆接触离子的浓度为1E19atom/cm3～2.5E21atom/cm3。
在所述凹槽260底部阱区中的欧姆接触区的步骤为：以所述图形化的掩膜层250为掩膜，采用离子注入工艺在所述所述凹槽260底部的阱区中形成欧姆接触区241。
本实施例中，所述发射掺杂区240和所述欧姆接触区241的纵向距离大于零。所述欧姆接触区241与所述发射掺杂区240间隔，这样降低了凹槽260底部阱区的电阻，有利于增强抗栓锁效应的能力。
在其他实施例中，所述欧姆接触区的顶面低于所述发射掺杂区的顶面，且所述欧姆接触区的侧壁与发射掺杂区的侧壁部分重叠。
在一个具体的实施例中，所述欧姆接触区241的横向尺寸为所述发射掺杂区240的横向尺寸的1.5倍～3倍，如1.5倍、1.8倍、2.0倍、2.5倍、或3倍。这样使得欧姆接触区241的横向尺寸较大。
需要说明的是，欧姆接触区241中欧姆接触离子的浓度大于阱区206中的阱离子的浓度，且欧姆接触区241的导电类型和阱区206的导电类型相同。位于栅极结构230第一侧且与栅极结构230邻接的阱区206作为沟道区，而位于栅极结构230第二侧且栅极结构230邻接的阱区206并不作为沟道区。本实施例中，沟道区位于栅极结构230的单侧，因此沟道面积小，短路电流小，因此短路电流耐受能力提高。
需要说明的是，由于沟道区位于栅极结构230的单侧，欧姆接触区241与栅极结构第二侧的侧壁接触，因此即使欧姆接触区241的尺寸增加，栅极结构第二侧的欧姆接触区241不会对栅极结构230第一侧的沟道区有离子扩散的影响。对于相邻的栅极结构230之间的欧姆接触区241和沟道区，由于欧姆接触区241距离沟道区具有一定的距离，因此欧姆接触区241对沟道区的离子扩散影响较小。综上，沟道区中的阈值电压受到欧姆接触区241的影响较小，保证绝缘栅双极型晶体管的整体的阈值电压较小以降低有效功耗。
本实施例中，所述发射掺杂区、发射掺杂区和漂移区之间的阱区以及漂移区构成三级管，其中发射掺杂区和漂移区之间的阱区以及欧姆接触区和所述漂移区之间的阱区作为所述三级管的基极。由于所述欧姆接触区与所述栅极结构的第二侧的部分侧壁接触，因此所述欧姆接触区的横向尺寸增加，这样使得发射掺杂区和漂移区之间的阱区作为基极的电阻较小。具体的，欧姆接触区241与栅极结构230的第二侧侧壁接触，欧姆接触区241的横向尺寸较大，在形成欧姆接触区241过程中的退火处理的过程中，在姆接触离子扩散进入欧姆接触区和所述漂移区之间的阱区206的程度较大，阱区206中的阱离子和欧姆接触离子共同影响三级管的基极的电阻。综上，使得阱区206作为基极的电阻较小。由于阱区206作为基极的电阻较小，绝缘栅双极型晶体管关断的过程中，从集电极层向流经漂移区和阱区的空穴电流不易使得发射掺杂区和作为所述基极的阱区之间的PN结打开，因此使得绝缘栅双极型晶体管的抗栓锁效应的能力得到增强。
参考图9，在所述凹槽260中以及掩膜层250上形成导电连接层270。
所述导电连接层270的材料包括金属，如铜、钨、铝。
本实施例中，导电连接层270同时与所述欧姆接触区241和发射掺杂区240电学连接。具体的，在形成导电连接层270之前，在所述图形化的掩膜层250中形成通孔(未图示)，所述通孔的底部暴露出所述发射掺杂区240，然后在所述通孔中、图形化的掩膜层250的顶面以及凹槽260中形成导电连接层270。这样的好处在于：使得发射掺杂区240和所述阱区之间的电位差降低，进一步使得发射掺杂区和作为所述基极的阱区之间的PN结不易打开。
继续参考图9，在所述半导体层中形成缓冲层202，所述缓冲层202位于所述漂移区背向所述阱区的一侧表面，所述缓冲层202的导电类型和所述漂移区的导电类型相同；在所述缓冲层202背向所述漂移区的一侧表面集电极层201，所述集电极层201的导电类型和所述漂移区的导电类型相反。
所述缓冲层202的作用包括：避免集电极层201和阱区发生穿通，从而增强绝缘栅双极型晶体管在自漂移区到集电极层201方向上的耐压能力。
所述集电极层201的导电类型和缓冲层202的导电类型相反。具体的，集电极层201的半导体材料的导电类型和缓冲层202的半导体材料的导电类型相反。
本实施例中，以所述集电极层201的半导体材料的导电类型为P型，所述缓冲层202的半导体材料的导电类型为N型作为示例进行说明。在其它实施例中，所述集电极层的半导体材料的导电类型为N型，所述缓冲层的半导体材料的导电类型为P型。
所述集电极层201中具有集电离子，缓冲层202中具有缓冲离子，所述集电离子的导电类型和所述缓冲离子的导电类型相反，且所述集电离子的浓度大于所述缓冲离子的浓度。
相应的，本实施例还提供一种绝缘栅双极型晶体管，请参考图9，包括：半导体层，所述半导体层包括漂移区205和位于漂移区205顶部的阱区206，所述漂移区205的导电类型与所述阱区206的导电类型相反；栅极结构230，所述栅极结构230贯穿阱区206且延伸至漂移区205中，所述栅极结构230具有相对的第一侧和第二侧；发射掺杂区240，位于所述栅极结构230第一侧的阱区206中部分顶部区域且与所述栅极结构230邻接，所述发射掺杂区240的导电类型和阱区206的导电类型相反；位于所述栅极结构230的第二侧的部分阱区206中的凹槽260(参考图7)；位于所述凹槽260底部阱区206中的欧姆接触区241，所述欧姆接触区241与所述栅极结构230的第二侧的部分侧壁接触，所述欧姆接触区241的导电类型和所述阱区206的导电类型相同。
本实施例中，所述凹槽260的深度大于所述发射掺杂区240的纵向尺寸，所述发射掺杂区240至所述欧姆接触区241的纵向距离大于零。
在其他实施例中，所述凹槽的深度小于或等于所述发射掺杂区的纵向尺寸，所述欧姆接触区的顶面低于所述发射掺杂区的顶面，且所述欧姆接触区的侧壁与发射掺杂区的侧壁部分重叠。
所述凹槽260的深度与所述发射掺杂区240的纵向尺寸之差为0.2um～3.0um，例如0.2um、0.5um、0.7um、1.0um、1.5um、2.0um、2.5um、3.0um。
所述欧姆接触区241的横向尺寸为所述发射掺杂区240的横向尺寸的1.5倍～3倍，如1.5倍、1.8倍、2.0倍、2.5倍、或3倍。
所述半导体层还包括：缓冲层202，位于所述漂移区205背向所述阱区206的一侧表面，所述缓冲层202的导电类型和所述漂移区205的导电类型相同；集电极层201，位于缓冲层202背向所述漂移区205的一侧表面，所述集电极层201的导电类型和所述漂移区205的导电类型相反。
本实施例中，还包括：位于所述凹槽260中以及掩膜层250上的导电连接层270。
本实施例中，导电连接层270同时与所述欧姆接触区241和发射掺杂区240电学连接。这样的好处在于：使得发射掺杂区240和所述阱区之间的电位差降低，进一步使得发射掺杂区和作为所述基极的阱区之间的PN结不易打开。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (12)

1.一种绝缘栅双极型晶体管，其特征在于，包括：
半导体层，所述半导体层包括漂移区和位于漂移区顶部的阱区，所述漂移区的导电类型与所述阱区的导电类型相反；
栅极结构，所述栅极结构贯穿阱区且延伸至漂移区中，所述栅极结构具有相对的第一侧和第二侧；
发射掺杂区，位于所述栅极结构的第一侧的阱区中部分顶部区域且与所述栅极结构邻接，所述发射掺杂区的导电类型和阱区的导电类型相反；
位于所述栅极结构的第二侧的部分阱区中的凹槽；
位于所述凹槽底部阱区中的欧姆接触区，所述欧姆接触区与所述栅极结构的第二侧的部分侧壁接触，所述欧姆接触区的导电类型和所述阱区的导电类型相同。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述凹槽的深度大于所述发射掺杂区的纵向尺寸，所述发射掺杂区至所述欧姆接触区的纵向距离大于零。
3.根据权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述凹槽的深度与所述发射掺杂区的纵向尺寸之差为0.2um～3.0um。
4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述欧姆接触区的横向尺寸为所述发射掺杂区的横向尺寸的1.5倍～3倍。
5.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述半导体层还包括：缓冲层，位于所述漂移区背向所述阱区的一侧表面，所述缓冲层的导电类型和所述漂移区的导电类型相同；集电极层，位于缓冲层背向所述漂移区的一侧表面，所述集电极层的导电类型和所述漂移区的导电类型相反。
6.一种绝缘栅双极型晶体管的制备方法，其特征在于，包括：
提供半导体层；
在所述半导体层中形成漂移区、阱区和栅极结构，所述阱区位于漂移区的顶部，所述漂移区的导电类型与所述阱区的导电类型相反，所述栅极结构贯穿阱区且延伸至漂移区中，所述栅极结构具有相对的第一侧和第二侧；
在所述栅极结构的第一侧的阱区中部分顶部区域中形成与所述栅极结构邻接的发射掺杂区，所述发射掺杂区的导电类型和阱区的导电类型相反；
在所述栅极结构的第二侧的部分阱区中形成凹槽；
在所述凹槽底部的阱区中形成欧姆接触区，所述欧姆接触区与所述栅极结构的第二侧的部分侧壁接触，所述欧姆接触区的导电类型和所述阱区的导电类型相同。
7.根据权利要求6所述的绝缘栅双极型晶体管的制备方法，其特征在于，形成所述凹槽和所述发射掺杂区的步骤包括：在栅极结构两侧的所述阱区的顶部区域中形成初始发射掺杂区；刻蚀栅极结构的第二侧的部分初始发射掺杂区和初始发射掺杂区底部的部分阱区，以在所述栅极结构的第二侧的部分阱区中形成凹槽，位于所述凹槽一侧侧部且与栅极结构的第一侧的侧壁接触的初始发射掺杂区构成发射掺杂区。
8.根据权利要求7所述的绝缘栅双极型晶体管的制备方法，其特征在于，还包括：在形成所述初始发射掺杂区之后，且在形成所述凹槽之前，在所述半导体层上形成图形化的掩膜层，所述图形化的掩膜层覆盖所述栅极结构的顶部表面和位于栅极结构第一侧的部分初始发射掺杂区；
刻蚀栅极结构的第二侧的部分初始发射掺杂区和初始发射掺杂区底部的部分阱区的步骤为：以所述图形化的掩膜层为掩膜刻蚀所述栅极结构的第二侧的部分初始发射掺杂区和初始发射掺杂区底部的部分阱区；
在所述凹槽底部阱区中的欧姆接触区的步骤为：以所述图形化的掩膜层为掩膜，采用离子注入工艺在所述所述凹槽底部的阱区中形成欧姆接触区。
9.根据权利要求6所述的绝缘栅双极型晶体管的制备方法，其特征在于，还包括：在所述半导体层中形成缓冲层，所述缓冲层位于所述漂移区背向所述阱区的一侧表面，所述缓冲层的导电类型和所述漂移区的导电类型相同；在所述缓冲层背向所述漂移区的一侧表面集电极层，所述集电极层的导电类型和所述漂移区的导电类型相反。
10.根据权利要求6所述的绝缘栅双极型晶体管的制备方法，其特征在于，所述凹槽的深度大于所述发射掺杂区的纵向尺寸，所述发射掺杂区至所述欧姆接触区的纵向距离大于零。
11.根据权利要求10所述的绝缘栅双极型晶体管的制备方法，其特征在于，所述凹槽的深度与所述发射掺杂区的纵向尺寸之差为0.2um～3.0um。
12.根据权利要求6所述的绝缘栅双极型晶体管的制备方法，其特征在于，所述欧姆接触区的横向尺寸为所述发射掺杂区的横向尺寸的1.5倍～3倍。
CN202110354871.3A 2021-03-30 2021-03-30 一种绝缘栅双极型晶体管及其制备方法 Pending CN113097298A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110354871.3A CN113097298A (zh) 2021-03-30 2021-03-30 一种绝缘栅双极型晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110354871.3A CN113097298A (zh) 2021-03-30 2021-03-30 一种绝缘栅双极型晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN113097298A true CN113097298A (zh) 2021-07-09

Family

ID=76672492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110354871.3A Pending CN113097298A (zh) 2021-03-30 2021-03-30 一种绝缘栅双极型晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113097298A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4680330B2 (ja) * 1997-04-30 2011-05-11 クリー インコーポレイテッド シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ
CN103065968A (zh) * 2011-10-24 2013-04-24 英飞凌科技股份有限公司 具有穿孔接触的半导体器件及其制造方法
JP2015126080A (ja) * 2013-12-26 2015-07-06 株式会社豊田中央研究所 半導体装置
CN109192779A (zh) * 2018-08-28 2019-01-11 电子科技大学 一种碳化硅mosfet器件及其制造方法
CN109920854A (zh) * 2019-03-07 2019-06-21 中国科学院半导体研究所 Mosfet器件
US20190363166A1 (en) * 2016-06-29 2019-11-28 Abb Schweiz Ag Short channel trench power mosfet
CN111463269A (zh) * 2019-01-22 2020-07-28 上海新微技术研发中心有限公司 Mos栅晶体管及其构建方法
CN112201690A (zh) * 2020-09-24 2021-01-08 芜湖启源微电子科技合伙企业(有限合伙) Mosfet晶体管

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4680330B2 (ja) * 1997-04-30 2011-05-11 クリー インコーポレイテッド シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ
CN103065968A (zh) * 2011-10-24 2013-04-24 英飞凌科技股份有限公司 具有穿孔接触的半导体器件及其制造方法
JP2015126080A (ja) * 2013-12-26 2015-07-06 株式会社豊田中央研究所 半導体装置
US20190363166A1 (en) * 2016-06-29 2019-11-28 Abb Schweiz Ag Short channel trench power mosfet
CN109192779A (zh) * 2018-08-28 2019-01-11 电子科技大学 一种碳化硅mosfet器件及其制造方法
CN111463269A (zh) * 2019-01-22 2020-07-28 上海新微技术研发中心有限公司 Mos栅晶体管及其构建方法
CN109920854A (zh) * 2019-03-07 2019-06-21 中国科学院半导体研究所 Mosfet器件
CN112201690A (zh) * 2020-09-24 2021-01-08 芜湖启源微电子科技合伙企业(有限合伙) Mosfet晶体管

Similar Documents

Publication Publication Date Title
TWI591789B (zh) 用於製造具有一屏蔽電極結構之一絕緣閘極半導體裝置之方法
US7541642B2 (en) Semiconductor device with a gate electrode including a pair of polysilicon layers
US20200273981A1 (en) Power device having super junction and schottky diode
US7999343B2 (en) Semiconductor component with a space-saving edge termination, and method for production of such component
US8471331B2 (en) Method of making an insulated gate semiconductor device with source-substrate connection and structure
JP2002110978A (ja) 電力用半導体素子
US8921184B2 (en) Method of making an electrode contact structure and structure therefor
TWI685899B (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
CN114497201B (zh) 集成体继流二极管的场效应晶体管、其制备方法及功率器件
JP2023139265A (ja) 半導体装置
CN112331558A (zh) Ldmos晶体管及其制造方法
CN113644108A (zh) 沟槽栅半导体器件及其制备方法
KR100336200B1 (ko) 트렌치 게이트 구조를 갖는 반도체 장치
CN112670340B (zh) P型栅hemt器件
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
CN113097298A (zh) 一种绝缘栅双极型晶体管及其制备方法
WO2023127253A1 (ja) 半導体装置
CN116632052B (zh) 一种沟槽栅igbt器件及其制备方法
WO2024017136A1 (zh) 一种半导体器件结构及其制备方法
US20240096965A1 (en) Semiconductor device
EP1429391A1 (en) Insulated gate semiconductor device and method of making the same
KR20230148111A (ko) 반도체 장치 및 그 제조 방법
CN116598339A (zh) 一种功率半导体器件及其制备方法
CN114759090A (zh) 高压元件及其制造方法
KR20000050396A (ko) 트렌치 게이트형 전력 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination