CN109411346A - 肖特基二极管及其制造方法 - Google Patents

肖特基二极管及其制造方法 Download PDF

Info

Publication number
CN109411346A
CN109411346A CN201811505388.5A CN201811505388A CN109411346A CN 109411346 A CN109411346 A CN 109411346A CN 201811505388 A CN201811505388 A CN 201811505388A CN 109411346 A CN109411346 A CN 109411346A
Authority
CN
China
Prior art keywords
doped region
substrate
conduction type
metal layer
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811505388.5A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Intelligent Technology Co Ltd
Original Assignee
Quanzhou Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanzhou Intelligent Technology Co Ltd filed Critical Quanzhou Intelligent Technology Co Ltd
Priority to CN201811505388.5A priority Critical patent/CN109411346A/zh
Publication of CN109411346A publication Critical patent/CN109411346A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种肖特基二极管的制造方法，包括以下步骤：提供第一导电类型的衬底；形成在深度方向上贯穿所述衬底的第二导电类型的第一掺杂区；形成自所述衬底和所述第一掺杂区的上表面向下扩散的第一导电类型的第二掺杂区；形成自所述第一掺杂区的下表面向上扩散的第二导电类型的第三掺杂区；形成正面金属层及背面金属层，所述正面金属层与所述衬底及所述第一掺杂区的上表面电连接，背面金属层与所述衬底及所述第一掺杂区的下表面电连接。本发明还提供了一种肖特基二极管。所述肖特基二极管具有正向压降低、反向击穿电压高的特点。

Description

肖特基二极管及其制造方法
技术领域
本发明涉及半导体芯片制造领域，尤其涉及一种肖特基二极管及其制造方法。
背景技术
随着半导体技术的发展，功率二极管逐渐成为了电路系统中的关键部件。功率二极管正朝着两个重要方向发展：(1)超大电流，可应用于高温电弧风洞、电阻焊机等场合；(2)超快、超耐用，不仅应用于整流场合，而且应用于各种开关电路。为了满足低功耗、高频、高温、小型化等应用要求，超结技术广泛的应用于功率二极管中，但现有的超结二极管的超结结构实际只在外延层中，衬底内并未完全耗尽，因此正向压降偏高、反向击穿电压偏低。
发明内容
本发明所要解决的技术问题是如何提供一种正向压降更低、反向击穿电压更高的肖特基二极管及其制造方法。
为了解决上述问题，本发明提供一种肖特基二极管的制造方法，包括以下步骤：
步骤S10：提供第一导电类型的衬底；
步骤S20：形成在深度方向上贯穿所述衬底的第二导电类型的第一掺杂区；
步骤S30：形成自所述衬底和所述第一掺杂区的上表面向下扩散的第一导电类型的第二掺杂区；
步骤S40：形成自所述第一掺杂区的下表面向上扩散的第二导电类型的第三掺杂区；
步骤S50：形成正面金属层及背面金属层，所述正面金属层与所述衬底及所述第一掺杂区的上表面电连接，背面金属层与所述衬底及所述第一掺杂区的下表面电连接。
当所述肖特基二极管正向导通时，所述衬底与所述背面金属层之间形成的肖特基结率先开启，降低了所述肖特基二极管的正向压降，所述第一掺杂区与所述衬底内充满了非平衡的载流子产生电导调制效应，进一步降低了所述肖特基二极管的正向压降；当所述肖特基二极管反向导通时，所述第一掺杂区与所述衬底的耗尽区展宽并全部相连，即所述肖特基二极管在宽度方向上完全耗尽，提高了所述肖特基二极管的反向击穿电压并降低了漏电流。综上所述，本发明所提供的肖特基二极管的所述第一掺杂区贯穿所述衬底并与所述衬底之间形成全超结结构，降低了所述肖特基二极管的正向压降并提高了所述肖特基二极管的反向击穿电压。
进一步的，步骤S20中包括以下步骤：
步骤S20a：形成自所述衬底的上表面向下扩散的第二导电类型的第一子掺杂区及与所述第一子掺杂区对应的自所述衬底的下表面向上扩散的第二导电类型的第二子掺杂区；
步骤S20b：进行高温推阱工艺，使所述第一子掺杂区与所述第二子掺杂区连通形成所述第一掺杂区。
更进一步的，步骤S20a中，所述第一子掺杂区和所述第二子掺杂区通过采用高能离子注入设备进行硼元素注入而形成，注入能量为700～1000KeV，注入剂量为5E12～1E13CM-2。
本发明所提供的肖特基二极管的制造方法通过高能量离子注入和高温推阱使所述衬底和所述第一掺杂区互相交叠在一起，从所述衬底的上表面到下表面形成一种全超结的结构，其工艺过程比通常的半超结结构更为简单，不需要深槽刻蚀、填槽或重复多次外延等工艺，制造难度相对较低，对工艺参数的控制可以做到更加精确，提高了所述肖特基二极管的性能，其制造成本也更低。
进一步的，步骤S20和步骤S30之间，还包括以下步骤：
步骤S21：形成位于所述第二掺杂区与所述衬底之间的第一导电类型的第四掺杂区；
步骤S30和步骤S40之间，还包括以下步骤：
步骤S31：形成位于所述第三掺杂区与所述第一掺杂区之间的第二导电类型的第五掺杂区。
进一步的，步骤S50中，所述背面金属层的形成包括以下步骤：
步骤S50a:在所述衬底及所述第一掺杂区的下表面进行金属溅射形成第一金属层；
步骤S50b：在所述第一金属层的下表面进行快速热处理工艺形成硅化物层；
步骤S50c：在所述硅化物层的下表面进行金属溅射形成第二金属层。
本发明还提供了一种肖特基二极管，包括：
第一导电类型的衬底；
在深度方向上贯穿所述衬底的第二导电类型的第一掺杂区；
自所述衬底和所述第一掺杂区的上表面向下扩散的第一导电类型的第二掺杂区；
自所述第一掺杂区的下表面向上扩散的第二导电类型的第三掺杂区；
正面金属层及背面金属层，所述正面金属层与所述衬底及所述第一掺杂区的上表面电连接，背面金属层与所述衬底及所述第一掺杂区的下表面电连接。
当所述肖特基二极管正向导通时，所述衬底与所述背面金属层之间形成的肖特基结率先开启，降低了所述肖特基二极管的正向压降，所述第一掺杂区与所述衬底内充满了非平衡的载流子产生电导调制效应，进一步降低了所述肖特基二极管的正向压降；当所述肖特基二极管反向导通时，所述第一掺杂区与所述衬底的耗尽区展宽并全部相连，即所述肖特基二极管在宽度方向上完全耗尽，提高了所述肖特基二极管的反向击穿电压并降低了漏电流。综上所述，本发明所提供的肖特基二极管的所述第一掺杂区贯穿所述衬底并与所述衬底之间形成全超结结构，降低了所述肖特基二极管的正向压降并提高了所述肖特基二极管的反向击穿电压。
进一步的，所述第一掺杂区的数量至少为2个，且间隔设置。
进一步的，所述肖特基二极管还包括：
位于所述第二掺杂区与所述衬底之间的第一导电类型的第四掺杂区；位于所述第三掺杂区与所述第一掺杂区之间的第二导电类型的第五掺杂区。
进一步的，所述第四掺杂区的掺杂浓度大于所述衬底的掺杂浓度，且小于所述第二掺杂区的掺杂浓度；
所述第五掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度，且小于所述第三掺杂区的掺杂浓度。
所述第四掺杂区的掺杂浓度介于所述衬底和所述第二掺杂区的掺杂浓度之间，所述第五掺杂区的掺杂浓度介于所述第一掺杂区和第三掺杂区的掺杂浓度之间，可以起到缓冲层的作用，增强了所述衬底与所述背面金属层之间形成的肖特基结的电场屏蔽作用，减小漏电流，缩短反向恢复时间，从而使得所述肖特基二极管具有更短的反向恢复时间。
更进一步的，所述衬底的厚度为100～120μm，电阻率为150～250ohm*CM。
附图说明
下面结合附图和实施方式对本发明进一步说明。
图1为本发明实施方式提供的肖特基二极管的制造方法的流程示意图；
图2-图9为本发明实施方式提供的肖特基二极管的制造方法的详细过程示意图；
图中：1、衬底；2、第一掺杂区；2a、第一子掺杂区；2b、第二子掺杂区；3、第二掺杂区；4、第三掺杂区；5、正面金属层；6、背面金属层；7、第四掺杂区；8、第五掺杂区。
具体实施方式
为了使本发明的目的、技术方案和有益效果更加清晰明白，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
下面结合附图和实施方式进一步具体说明本发明的技术方案。
一种肖特基二极管100的制造方法，包括以下步骤：
步骤S10：提供第一导电类型的衬底1；
步骤S20：形成在深度方向上贯穿所述衬底1的第二导电类型的第一掺杂区2；
步骤S30：形成自所述衬底1和所述第一掺杂区2的上表面向下扩散的第一导电类型的第二掺杂区3；
步骤S40：形成自所述第一掺杂区2的下表面向上扩散的第二导电类型的第三掺杂区4；
步骤S50：形成正面金属层5及背面金属层6，所述正面金属层5与所述衬底1及所述第一掺杂区2的上表面电连接，背面金属层6与所述衬底1及所述第一掺杂区2的下表面电连接。
当所述肖特基二极管100正向导通时，所述衬底1与所述背面金属层6之间形成的肖特基结率先开启，降低了所述肖特基二极管100的正向压降，所述第一掺杂区2与所述衬底1内充满了非平衡的载流子产生电导调制效应，进一步降低了所述肖特基二极管100的正向压降；当所述肖特基二极管100反向导通时，所述第一掺杂区2与所述衬底1的耗尽区展宽并全部相连，即所述肖特基二极管100在宽度方向上完全耗尽，提高了所述肖特基二极管100的反向击穿电压并降低了漏电流。综上所述，本发明所提供的肖特基二极管100的所述第一掺杂区2贯穿所述衬底1并与所述衬底1之间形成全超结结构，降低了所述肖特基二极管100的正向压降并提高了所述肖特基二极管100的反向击穿电压。
请参考图1及图2-图9，图1所示的肖特基二极管100的制造方法，其具体步骤包括：
步骤S10：提供第一导电类型的衬底1。
具体的，所述衬底1为集成电路中的载体，所述衬底1起到支撑的作用，所述衬底1也参与所述集成电路的工作。所述衬底1为硅衬底，可以降低成本、保证大尺寸、且具有导电的特点，能够避免边缘效应，大幅度提高良率。
步骤S20：形成在深度方向上贯穿所述衬底1的第二导电类型的第一掺杂区2。
具体的，首先请参阅图2，形成自所述衬底1的上表面向下扩散的第二导电类型的第一子掺杂区2a及与所述第一子掺杂区2a对应的自所述衬底1的下表面向上扩散的第二导电类型的第二子掺杂区2b。在本实施方式中，通过先光刻然后再进行离子注入的方式形成所述第一子掺杂区2a与所述第二子掺杂区2b，注入元素为硼，注入能量为700～1000KeV，注入剂量为5E12～1E13CM-2。本步骤需使用高能离子注入设备，以满足能量需要，将杂质离子注得很深。优选的，在形成所述第一子掺杂区2a与所述第二子掺杂区2b时共用同一块光刻版，降低工艺成本。
其次，请参阅图3，进行高温推阱工艺，使所述第一子掺杂区2a与所述第二子掺杂区2b连通形成所述第一掺杂区2。在本实施方式中，先进行FSI清洗，然后送入高温炉管进行推阱，使得所述第一子掺杂区2a与所述第二子掺杂区2b扩散后上下连通。优选的，推阱温度为1200℃，在纯氮气或氮气加小量氧气的环境中进行24个小时以上的推阱，使所述第一子掺杂区2a与所述第二子掺杂区2b的结深至少达到60μm。
本发明所提供的肖特基二极管的制造方法通过高能量离子注入和高温推阱使所述衬底1和所述第一掺杂区2互相交叠在一起，从所述衬底1的上表面到下表面形成一种全超结的结构，其工艺过程比通常的半超结结构更为简单，不需要深槽刻蚀、填槽或重复多次外延等工艺，制造难度相对较低，对工艺参数的控制可以做到更加精确，提高了所述肖特基二极管的性能，其制造成本也更低。
步骤S21：形成位于所述第二掺杂区3与所述衬底1之间的第一导电类型的第四掺杂区7。
具体的，请参阅图4，所述第四掺杂区7可以通过离子注入或扩散的方式形成。在本实施方式中，先进行光刻，然后离子注入形成所述第四掺杂区7，从而能精确控制杂质的总剂量、深度分布和面均匀性，可防止原来杂质的再扩散等。优选的，注入元素为磷，注入能量为100～120KeV，注入剂量为4E12～8E12CM-2。
步骤S30：形成自所述衬底1和所述第一掺杂区2的上表面向下扩散的第一导电类型的第二掺杂区3；
具体的，请参阅图5，所述第二掺杂区3可以通过离子注入或扩散的方式形成。在本实施方式中，先进行光刻，然后离子注入形成所述第二掺杂区3，从而能精确控制杂质的总剂量、深度分布和面均匀性，可防止原来杂质的再扩散等。优选的，注入元素为砷，注入能量为80～100KeV，注入剂量为5E15～8E15CM-2。
步骤S31：形成位于所述第三掺杂区4与所述第一掺杂区2之间的第二导电类型的第五掺杂区8。
具体的，请参阅图6，所述第五掺杂区8可以通过离子注入或扩散的方式形成。在本实施方式中，通过光刻涂胶、曝光、显影、注入、去除光刻胶等步骤所述第五掺杂区8，从而能精确控制杂质的总剂量、深度分布和面均匀性，可防止原来杂质的再扩散等。优选的，注入元素为硼，注入能量为80～100KeV，注入剂量为4E12～6E12CM-2。在本发明的其他实施例中，所述第五掺杂区8也可以进入所述衬底1内。
步骤S40：形成自所述第一掺杂区2的下表面向上扩散的第二导电类型的第三掺杂区4；
具体的，请参阅图7，所述第三掺杂区4可以通过离子注入或扩散的方式形成。在本实施方式中，通过光刻涂胶、曝光、显影、注入、去除光刻胶等步骤所述第三掺杂区4，从而能精确控制杂质的总剂量、深度分布和面均匀性，可防止原来杂质的再扩散等。优选的，注入元素为二氟化硼(BF2)，注入能量为40～60KeV，注入剂量为3E15～5E15CM-2。在本发明的其他实施例中，所述第三掺杂区4也可以进入所述衬底1内。
步骤S50：形成正面金属层5及背面金属层6，所述正面金属层5与所述衬底1及所述第一掺杂区2的上表面电连接，背面金属层6与所述衬底1及所述第一掺杂区2的下表面电连接。
具体的，请参阅图8，形成正面金属层5：在圆片正面溅射金属，形成欧姆接触，作为阴极引出。作为优选，金属材质可以为铝，其厚度要求大于4μm。
然后，请参阅图9，形成背面金属层6：首先，在所述衬底1及所述第一掺杂区2的下表面进行金属溅射形成第一金属层，所述第一金属层的材质为钛，其厚度在0.4～1μm之间；其次，在所述第一金属层的下表面进行快速热处理工艺形成硅化物层，优选的，工艺温度为650～750℃，时间为10秒，便于形成良好的硅化钛做肖特基接触；最后，在所述硅化物层的下表面进行金属溅射形成第二金属层，所述第二金属层的材质为铝，优选的，硅化钛和铝的总厚度至少应大于4μm。
请参阅图9，本发明还提供了一种肖特基二极管100，包括：
第一导电类型的衬底1；
在深度方向上贯穿所述衬底1的第二导电类型的第一掺杂区2；
自所述衬底1和所述第一掺杂区2的上表面向下扩散的第一导电类型的第二掺杂区3；
自所述第一掺杂区2的下表面向上扩散的第二导电类型的第三掺杂区4；
正面金属层5及背面金属层6，所述正面金属层5与所述衬底1及所述第一掺杂区2的上表面电连接，背面金属层6与所述衬底1及所述第一掺杂区2的下表面电连接。
当所述肖特基二极管100正向导通时，所述衬底1与所述背面金属层6之间形成的肖特基结率先开启，降低了所述肖特基二极管100的正向压降，所述第一掺杂区2与所述衬底1内充满了非平衡的载流子产生电导调制效应，进一步降低了所述肖特基二极管100的正向压降；当所述肖特基二极管100反向导通时，所述第一掺杂区2与所述衬底1的耗尽区展宽并全部相连，即所述肖特基二极管100在宽度方向上完全耗尽，提高了所述肖特基二极管100的反向击穿电压并降低了漏电流。综上所述，本发明所提供的肖特基二极管100的所述第一掺杂区2贯穿所述衬底1并与所述衬底1之间形成全超结结构，降低了所述肖特基二极管100的正向压降并提高了所述肖特基二极管100的反向击穿电压。
具体的，在本实施方式中，所述衬底1为薄片，厚度为100～120μm，其电阻率较高，为150～250ohm*CM。所述第一掺杂区2的数量至少为2个，且间隔设置。
所述肖特基二极管100还包括：
位于所述第二掺杂区3与所述衬底1之间的第一导电类型的第四掺杂区7；位于所述第三掺杂区4与所述第一掺杂区2之间的第二导电类型的第五掺杂区8。
具体的，所述第四掺杂区7的掺杂浓度大于所述衬底1的掺杂浓度，且小于所述第二掺杂区3的掺杂浓度；
所述第五掺杂区8的掺杂浓度大于所述第一掺杂区2的掺杂浓度，且小于所述第三掺杂区4的掺杂浓度。
所述第四掺杂区7的掺杂浓度介于所述衬底1和所述第二掺杂区3的掺杂浓度之间，所述第五掺杂区8的掺杂浓度介于所述第一掺杂区2和第三掺杂区4的掺杂浓度之间，可以起到缓冲层的作用，增强了所述衬底1与所述背面金属层6之间形成的肖特基结的电场屏蔽作用，减小漏电流，缩短反向恢复时间，从而使得所述肖特基二极管100具有更短的反向恢复时间。
以上内容仅仅是对本发明的构思所作的举例和说明，所属本技术领域的技术人员对所描述的具体实施方式做各种各样的修改或补充或采用类似的方式替代，只要不偏离发明的构思或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。

Claims (10)

1.一种肖特基二极管的制造方法，其特征在于，包括以下步骤：
步骤S10：提供第一导电类型的衬底；
步骤S20：形成在深度方向上贯穿所述衬底的第二导电类型的第一掺杂区；
步骤S30：形成自所述衬底和所述第一掺杂区的上表面向下扩散的第一导电类型的第二掺杂区；
步骤S40：形成自所述第一掺杂区的下表面向上扩散的第二导电类型的第三掺杂区；
步骤S50：形成正面金属层及背面金属层，所述正面金属层与所述衬底及所述第一掺杂区的上表面电连接，背面金属层与所述衬底及所述第一掺杂区的下表面电连接。
2.根据权利要求1所述的肖特基二极管的制造方法，其特征在于，步骤S20中包括以下步骤：
步骤S20a：形成自所述衬底的上表面向下扩散的第二导电类型的第一子掺杂区及与所述第一子掺杂区对应的自所述衬底的下表面向上扩散的第二导电类型的第二子掺杂区；
步骤S20b：进行高温推阱工艺，使所述第一子掺杂区与所述第二子掺杂区连通形成所述第一掺杂区。
3.根据权利要求2所述的肖特基二极管的制造方法，其特征在于，步骤S20a和步骤S20b中，所述第一子掺杂区和所述第二子掺杂区通过采用高能离子注入设备进行硼元素注入而形成，注入能量为700～1000KeV，注入剂量为5E12～1E13CM-2。
4.根据权利要求3所述的肖特基二极管的制造方法，其特征在于，
步骤S20和步骤S30之间，还包括以下步骤：
步骤S21：形成位于所述第二掺杂区与所述衬底之间的第一导电类型的第四掺杂区；
步骤S30和步骤S40之间，还包括以下步骤：
步骤S31：形成位于所述第三掺杂区与所述第一掺杂区之间的第二导电类型的第五掺杂区。
5.根据权利要求4所述的肖特基二极管的制造方法，其特征在于，步骤S50中，所述背面金属层的形成包括以下步骤：
步骤S50a:在所述衬底及所述第一掺杂区的下表面进行金属溅射形成第一金属层；
步骤S50b：在所述第一金属层的下表面进行快速热处理工艺形成硅化物层；
步骤S50c：在所述硅化物层的下表面进行金属溅射形成第二金属层。
6.一种肖特基二极管，其特征在于，包括：
第一导电类型的衬底；
在深度方向上贯穿所述衬底的第二导电类型的第一掺杂区；
自所述衬底和所述第一掺杂区的上表面向下扩散的第一导电类型的第二掺杂区；
自所述第一掺杂区的下表面向上扩散的第二导电类型的第三掺杂区；
正面金属层及背面金属层，所述正面金属层与所述衬底及所述第一掺杂区的上表面电连接，背面金属层与所述衬底及所述第一掺杂区的下表面电连接。
7.根据权利要求6所述的肖特基二极管的制造方法，其特征在于，所述第一掺杂区的数量至少为2个，且间隔设置。
8.根据权利要求7所述的肖特基二极管，其特征在于，还包括：
位于所述第二掺杂区与所述衬底之间的第一导电类型的第四掺杂区；
位于所述第三掺杂区与所述第一掺杂区之间的第二导电类型的第五掺杂区。
9.根据权利要求8所述的肖特基二极管的制造方法，其特征在于，
所述第四掺杂区的掺杂浓度大于所述衬底的掺杂浓度，且小于所述第二掺杂区的掺杂浓度；
所述第五掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度，且小于所述第三掺杂区的掺杂浓度。
10.根据权利要求6-9中任意一项所述的肖特基二极管的制造方法，其特征在于，所述衬底的厚度为100～120μm，电阻率为150～250ohm*CM。
CN201811505388.5A 2018-12-10 2018-12-10 肖特基二极管及其制造方法 Withdrawn CN109411346A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811505388.5A CN109411346A (zh) 2018-12-10 2018-12-10 肖特基二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811505388.5A CN109411346A (zh) 2018-12-10 2018-12-10 肖特基二极管及其制造方法

Publications (1)

Publication Number Publication Date
CN109411346A true CN109411346A (zh) 2019-03-01

Family

ID=65458218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811505388.5A Withdrawn CN109411346A (zh) 2018-12-10 2018-12-10 肖特基二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN109411346A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120201A1 (en) * 2005-11-25 2007-05-31 Denso Corporation Semiconductor device having super junction MOS transistor and method for manufacturing the same
JP4770009B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合ショットキーダイオード
CN103208511A (zh) * 2012-01-13 2013-07-17 盛况 一种超结肖特基半导体装置及其制备方法
CN105870194A (zh) * 2016-05-31 2016-08-17 苏州同冠微电子有限公司 一种沟槽型CoolMOS及其制作方法
CN106158626A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 功率器件及其形成方法
CN106887467A (zh) * 2017-03-09 2017-06-23 西安电子科技大学 漏连接半超结氮化镓基垂直型异质结功率器件
CN107482049A (zh) * 2017-08-07 2017-12-15 电子科技大学 一种超结vdmos器件
CN108574016A (zh) * 2018-04-13 2018-09-25 华中科技大学 一种超结结构的碳化硅dsrd器件及脉冲功率发生器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4770009B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合ショットキーダイオード
US20070120201A1 (en) * 2005-11-25 2007-05-31 Denso Corporation Semiconductor device having super junction MOS transistor and method for manufacturing the same
CN103208511A (zh) * 2012-01-13 2013-07-17 盛况 一种超结肖特基半导体装置及其制备方法
CN106158626A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 功率器件及其形成方法
CN105870194A (zh) * 2016-05-31 2016-08-17 苏州同冠微电子有限公司 一种沟槽型CoolMOS及其制作方法
CN106887467A (zh) * 2017-03-09 2017-06-23 西安电子科技大学 漏连接半超结氮化镓基垂直型异质结功率器件
CN107482049A (zh) * 2017-08-07 2017-12-15 电子科技大学 一种超结vdmos器件
CN108574016A (zh) * 2018-04-13 2018-09-25 华中科技大学 一种超结结构的碳化硅dsrd器件及脉冲功率发生器

Similar Documents

Publication Publication Date Title
JP6471126B2 (ja) 改良されたショットキー整流器
US7880200B2 (en) Semiconductor device including a free wheeling diode
CN105684153B (zh) 半导体装置及制造所述半导体装置的方法
CN105185825A (zh) 一种改善半导体功率器件中的注入控制方法
CN102646722A (zh) 低泄露二极管
CN104518006B (zh) 一种耗尽型沟道超势垒整流器及其制造方法
CN113394279B (zh) 半导体装置
CN113571415B (zh) Igbt器件及其制作方法
CN102456690B (zh) 半导体器件及其制造方法
CN104332495A (zh) 一种绝缘栅双极晶体管及其制造方法
CN102610523A (zh) 在超级结mosfet中集成肖特基二极管的方法
CN109004022A (zh) 一种二极管及其制造方法
CN106129110A (zh) 一种双通道rc‑igbt器件及其制备方法
CN104241363B (zh) 沟渠式mos整流元件及其制造方法
CN104638021A (zh) 一种横向恒流二极管及其制造方法
CN104253152A (zh) 一种igbt及其制造方法
CN104253154A (zh) 一种具有内置二极管的igbt及其制造方法
CN109411346A (zh) 肖特基二极管及其制造方法
CN109860277A (zh) 一种jfet器件及其制作方法
CN103811336B (zh) 低功率应用的igbt功率器件及其制造方法
CN101789400A (zh) 一种半导体整流器件的制造方法及所得器件
CN102931228B (zh) 逆导igbt器件及制造方法
CN103346155B (zh) 一种超势垒整流器件及其制造方法
CN206685391U (zh) 功率半导体器件
CN102931215B (zh) 集成有低漏电肖特基二极管的igbt结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190301