JP4488984B2 - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオード Download PDFInfo
- Publication number
- JP4488984B2 JP4488984B2 JP2005244378A JP2005244378A JP4488984B2 JP 4488984 B2 JP4488984 B2 JP 4488984B2 JP 2005244378 A JP2005244378 A JP 2005244378A JP 2005244378 A JP2005244378 A JP 2005244378A JP 4488984 B2 JP4488984 B2 JP 4488984B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- conductivity type
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 325
- 239000012535 impurity Substances 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 23
- 239000010410 layer Substances 0.000 description 208
- 230000015556 catabolic process Effects 0.000 description 16
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明の第1の実施形態に係るパワー半導体装置(ショットキーバリアダイオード)について、図1〜図3を参照して説明する。図1は断面図、図2は上面図、図3はパターンの位置関係を示した平面図である。
ただし、
Na:p型半導体層22の単位体積あたりの不純物濃度
L:p型半導体層22の厚さ
Nd:n型半導体領域12の単位体積あたりの不純物濃度
ε:使用する半導体材料の誘電率
Eg:使用する半導体材料のバンドギャップ
e:電荷素量
である。
5.7×1012cm-2>Na×L>5.7×1011cm-2
であることが望ましい。
本発明の第2の実施形態に係るパワー半導体装置(ショットキーバリアダイオード)について、図7及び図8を参照して説明する。図7は断面図であり、図8はパターンの位置関係を示した平面図である。なお、基本的な構成は第1の実施形態と同様であるため、第1の実施形態で説明した事項については詳細な説明は説明する。
本発明の第3の実施形態に係るパワー半導体装置(ショットキーバリアダイオード)について、図9及び図10を参照して説明する。図9は断面図であり、図10はパターンの位置関係を示した平面図である。なお、基本的な構成は第1の実施形態と同様であるため、第1の実施形態で説明した事項については詳細な説明は説明する。
本発明の第4の実施形態に係るパワー半導体装置(ショットキーバリアダイオード)について、図12及び図13を参照して説明する。図12は断面図であり、図13はパターンの位置関係を示した平面図である。図12及び図13からわかるように、本実施形態のショットキーバリアダイオードは、第1〜第3の実施形態で示したショットキーバリアダイオードの構成を組み合わせたような構成を有している。したがって、第1〜第3の実施形態で説明した事項については詳細な説明は説明する。
本発明の第5の実施形態に係るパワー半導体装置(ショットキーバリアダイオード)について、図15の断面図を参照して説明する。なお、基本的な構成は第1の実施形態と同様であるため、第1の実施形態で説明した事項については詳細な説明は説明する。
13…カソード電極 14…アノード電極
15…p型埋め込み半導体層
21、22、23、25、27…p型半導体層
24…絶縁物 26、28…n型半導体層
Claims (7)
- 第1導電型の半導体基板と、
前記半導体基板の上面に形成された第1導電型の半導体領域と、
前記半導体基板の下面に形成されたカソード電極と、
前記半導体領域の上面に形成されたアノード電極と、
前記半導体領域内に形成された第2導電型の埋め込み半導体層と、
前記半導体領域の上面に形成され、前記アノード電極に接続された第1の第2導電型半導体層と、
前記半導体領域の側面に形成された積層構造であって、第1導電型半導体層と、前記埋め込み半導体層及び前記第1の第2導電型半導体層に接続された第2の第2導電型半導体層とで形成された積層構造と、
を備え、
前記第1導電型半導体層の第1導電型不純物濃度は、前記半導体領域の第1導電型不純物濃度よりも高く、
前記アノード電極と前記第1の第2導電型半導体層とはオーミック接触し、
前記第2の第2導電型半導体層は、逆方向バイアス状態において完全に空乏化され、ゼロバイアス状態において完全な空乏化はしない
ことを特徴とするショットキーバリアダイオード。 - 第1導電型の半導体基板と、
前記半導体基板の上面に形成された第1導電型の半導体領域と、
前記半導体基板の下面に形成されたカソード電極と、
前記半導体領域の上面に形成されたアノード電極と、
前記半導体領域内に形成された第2導電型の埋め込み半導体層と、
前記半導体領域に形成された穴の側面に形成された積層構造であって、第1導電型半導体層と、前記埋め込み半導体層及び前記アノード電極に接続された第2導電型半導体層とで形成された積層構造と、
を備え、
前記第1導電型半導体層の第1導電型不純物濃度は、前記半導体領域の第1導電型不純物濃度よりも高く、
前記アノード電極と前記第2導電型半導体層とはオーミック接触し、
前記第2導電型半導体層は、逆方向バイアス状態において完全に空乏化され、ゼロバイアス状態において完全な空乏化はしない
ことを特徴とするショットキーバリアダイオード。 - 前記第1導電型半導体層は、前記半導体領域と前記第2の第2導電型半導体層との間に形成されている
ことを特徴とする請求項1に記載のショットキーバリアダイオード。 - 前記第2の第2導電型半導体層は、前記半導体領域と前記第1導電型半導体層との間に形成されている
ことを特徴とする請求項1に記載のショットキーバリアダイオード。 - 前記第1導電型半導体層は、前記半導体領域と前記第2導電型半導体層との間に形成されている
ことを特徴とする請求項2に記載のショットキーバリアダイオード。 - 前記第2導電型半導体層は、前記半導体領域と前記第1導電型半導体層との間に形成されている
ことを特徴とする請求項2に記載のショットキーバリアダイオード。 - 前記半導体領域は、下層部分と、上層部分と、前記下層部分と上層部分との間に位置し且つ前記埋め込み半導体層によって区画された中間層部分とを含む
ことを特徴とする請求項1又は2に記載のショットキーバリアダイオード。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005244378A JP4488984B2 (ja) | 2005-08-25 | 2005-08-25 | ショットキーバリアダイオード |
US11/505,809 US20070045764A1 (en) | 2005-08-25 | 2006-08-18 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005244378A JP4488984B2 (ja) | 2005-08-25 | 2005-08-25 | ショットキーバリアダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007059698A JP2007059698A (ja) | 2007-03-08 |
JP4488984B2 true JP4488984B2 (ja) | 2010-06-23 |
Family
ID=37802888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005244378A Expired - Fee Related JP4488984B2 (ja) | 2005-08-25 | 2005-08-25 | ショットキーバリアダイオード |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070045764A1 (ja) |
JP (1) | JP4488984B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4189415B2 (ja) | 2006-06-30 | 2008-12-03 | 株式会社東芝 | 半導体装置 |
JP4148972B2 (ja) * | 2006-07-10 | 2008-09-10 | 三菱電機株式会社 | 回転台及び表示装置 |
DE112011104631B4 (de) * | 2010-12-28 | 2020-06-04 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
US11469333B1 (en) * | 2020-02-19 | 2022-10-11 | Semiq Incorporated | Counter-doped silicon carbide Schottky barrier diode |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5554561A (en) * | 1993-04-30 | 1996-09-10 | Texas Instruments Incorporated | Epitaxial overgrowth method |
DE19839970C2 (de) * | 1998-09-02 | 2000-11-02 | Siemens Ag | Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung |
JP4132011B2 (ja) * | 1998-10-09 | 2008-08-13 | 関西電力株式会社 | 電界効果半導体装置 |
DE19943143B4 (de) * | 1999-09-09 | 2008-04-24 | Infineon Technologies Ag | Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung |
JP4965756B2 (ja) * | 2000-04-12 | 2012-07-04 | 株式会社東芝 | 半導体装置 |
DE10061528C1 (de) * | 2000-12-11 | 2002-07-25 | Infineon Technologies Ag | Mittels Feldeffekt steuerbares Halbleiterbauelement |
US6424007B1 (en) * | 2001-01-24 | 2002-07-23 | Power Integrations, Inc. | High-voltage transistor with buried conduction layer |
JP3506676B2 (ja) * | 2001-01-25 | 2004-03-15 | Necエレクトロニクス株式会社 | 半導体装置 |
JP4830213B2 (ja) * | 2001-05-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
US6855998B2 (en) * | 2002-03-26 | 2005-02-15 | Kabushiki Kaisha Toshiba | Semiconductor device |
DE10226664B4 (de) * | 2002-06-14 | 2006-10-26 | Infineon Technologies Ag | Kompensations-Halbleiterbauelement |
-
2005
- 2005-08-25 JP JP2005244378A patent/JP4488984B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-18 US US11/505,809 patent/US20070045764A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070045764A1 (en) | 2007-03-01 |
JP2007059698A (ja) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4564516B2 (ja) | 半導体装置 | |
US9768248B2 (en) | Semiconductor device having diode characteristic | |
US7456484B2 (en) | Semiconductor device having IGBT and diode | |
KR100780967B1 (ko) | 고전압용 쇼트키 다이오드 구조체 | |
JP5113961B2 (ja) | バイポーラmosfet素子 | |
US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
US9570630B2 (en) | Schottky diode structure | |
US20160218101A1 (en) | Semiconductor device | |
US20130248882A1 (en) | Semiconductor device | |
US8415747B2 (en) | Semiconductor device including diode | |
JP5711646B2 (ja) | ダイオード | |
JP2013201237A (ja) | 半導体装置 | |
CN103022156A (zh) | 带有集成肖特基势垒二极管的沟槽mosfet器件 | |
JP2008187125A (ja) | 半導体装置 | |
KR20080095768A (ko) | 반도체 장치 | |
US20120205770A1 (en) | Schottky diode with high antistatic capability | |
JP7118033B2 (ja) | 半導体装置 | |
JP5487956B2 (ja) | 半導体装置 | |
JP4488984B2 (ja) | ショットキーバリアダイオード | |
US5077590A (en) | High voltage semiconductor device | |
WO2012124191A1 (ja) | 半導体装置 | |
JP2011176077A (ja) | 半導体装置 | |
US20150255629A1 (en) | Semiconductor device | |
JP2012216705A (ja) | 半導体装置 | |
JP7257912B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |