JP4132011B2 - 電界効果半導体装置 - Google Patents

電界効果半導体装置 Download PDF

Info

Publication number
JP4132011B2
JP4132011B2 JP2000576497A JP2000576497A JP4132011B2 JP 4132011 B2 JP4132011 B2 JP 4132011B2 JP 2000576497 A JP2000576497 A JP 2000576497A JP 2000576497 A JP2000576497 A JP 2000576497A JP 4132011 B2 JP4132011 B2 JP 4132011B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
gate
contact
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000576497A
Other languages
English (en)
Other versions
JPWO2000022679A1 (ja
Inventor
良孝 菅原
勝則 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Electric Power Co Inc
Original Assignee
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc filed Critical Kansai Electric Power Co Inc
Publication of JPWO2000022679A1 publication Critical patent/JPWO2000022679A1/ja
Application granted granted Critical
Publication of JP4132011B2 publication Critical patent/JP4132011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/021—Manufacture or treatment of gated diodes, e.g. field-controlled diodes [FCD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H10D12/212—Gated diodes having PN junction gates, e.g. field controlled diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/40—Thyristors with turn-on by field effect 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/60—Gate-turn-off devices 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0102—Manufacture or treatment of thyristors having built-in components, e.g. thyristor having built-in diode
    • H10D84/0105—Manufacture or treatment of thyristors having built-in components, e.g. thyristor having built-in diode the built-in components being field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H10D30/615—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel comprising a MOS gate electrode and at least one non-MOS gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)

Description

【０００１】
【技術分野】
本発明は、電界効果半導体装置の改良に関する。
【０００２】
【背景技術】
高速スイッチング特性に優れ、かつ高い入力インピーダンスをもち、入力損失が小さい電力用縦型半導体装置として、例えば絶縁ゲート電界効果トランジスタ（ＭＯＳＦＥＴ）が知られている。図８は従来例のトレンチゲート型ＭＯＳＦＥＴの断面図である。この従来例のトレンチゲート型ＭＯＳＦＥＴでは、凹部１１０にゲート１０６を形成するトレンチ型構造をとることにより、表面積の有効利用を図るとともに電力ロスを低くすることを図っている。最近、炭化珪素（ＳｉＣ）の単結晶材料を使用する電力用半導体装置が試作されており、図８のトレンチゲート型ＭＯＳＦＥＴも、ｎ型の炭化珪素の半導体基板１０１上にエピタキシャル法でｎ型ドリフト層１０２を形成している。ｎ型ドリフト層１０２上にｐ型ボディ層１０３を形成し、さらに、ｐ型ボディ層の所定の領域にｎ型ソース領域１０４を形成している。ｎ型ソース領域１０４とｐ型ボディ層１０３の両端部にｎ型ドリフト層１０２に達する凹部１１０を形成し、凹部１１０の表面に形成したゲート絶縁膜１０５を介してゲート電極１０６を形成している。Ｐ型ボディ層１０３とｎ型ソース領域１０４上にはソース電極１０８が形成されている。ｎ型炭化珪素半導体基板１０１の下面にはドレイン電極１０７が形成されている。
【０００３】
ゲート電極１０６に電圧を印加し、ゲート電極１０６と、凹部側壁部分のｐ型ボディ層１０３とに挟まれた凹部ゲート絶縁膜１０５に電界を与えることにより、ゲート絶縁膜１０５に接するｐ型ボディ層１０３の導電型がｎ型に反転し、ソースＳ−ドレインＤ間にキャリアを流すチャネルが形成される。
【０００４】
図９に、他の従来例の、ＳｉＣを用いたＡＣＣＵＦＥＴ(Accumulation Field Effect Transistor：蓄積型電界効果トランジスタ、IEEE Electron Device Letters, vol. 18, No. 12, December 1997）の断面図を示す。ＡＣＣＵＦＥＴは、ドリフト層１０２にイオンを注入することにより、ｐ＋型の埋込領域１０９を形成している。この埋込領域１０９を接続線１１５でソース領域１０４に接続してソース領域１０４と同電位にすることにより、ゲート絶縁膜１０５の下部の電界を緩和する。埋込領域１０９とソース領域１０４を同電位にすることにより、接合のビルトイン電圧の存在によりチャネル部１１１に空乏層が広がり、ゲートＧにゲート電圧を印加しなくても、ドレインＤ−ソースＳ間の電流を阻止できるノーマリオフ動作が可能になるとともに、高耐圧化にも有利となる。
【０００５】
図８のトレンチゲート型ＭＯＳＦＥＴ等のトレンチ構造を有する縦型半導体装置において、高耐圧化を図ろうとすると、トレンチ１１０の底部やコーナー部に電界が集中しやすく、高耐圧化が難しい。特に、ＳｉＣを用いた半導体装置では、絶縁破壊電界が高いために、ドリフト層１０２の不純物濃度を高くしその抵抗を低くできる。その結果、トレンチ１１０の底部のゲート絶縁膜１０５近傍の電界が高くなり、高耐圧化が難しい。また、低オン抵抗を実現するためには、ゲート電圧を高くする必要があるが、高いゲート電圧を印加するとゲート絶縁膜１０５近傍の電界が高くなり、装置の信頼性が低下する。
【０００６】
また、トレンチ構造を有する縦型半導体装置では、トレンチ１１０を形成するプロセスの影響により、ゲート絶縁膜１０５とドリフト層１０２との界面に存在する界面準位が大きくなるとともに界面の荒さが大きくなる。その影響でオン時の電流の通路であるチャネルの移動度が小さくなり、その結果として、オン抵抗が大きくなる。
【０００７】
図９のトレンチ構造を有しないＡＣＣＵＦＥＴ等の半導体装置では、トレンチを形成しないため、トレンチ構造の半導体装置のように界面準位が大きくなることや界面の荒さの影響は小さい。また、オフ時にドレインＤに高電圧が印加された場合、ｐ＋埋込領域１０９からドレイン電極１０７側に空乏層が広がり、埋込領域１０９とドリフト層の間をピンチオフ状態にして高電圧に耐えるため、ゲート絶縁膜１０５には、高い電界が印加されない。しかし、この構造でノーマリオフ、すなわちドレイン電圧が０Ｖでもオフ状態を維持するためには、埋込領域１０９とその上のチャネル領域１１１との接合部において、ビルトイン電圧で形成される空乏層により、チャネル領域１１１をピンチオフ状態にする必要がある。そのためチャネル領域１１１のチャネル幅を狭くしなければならない。一方、オン時、低オン抵抗を実現するためには、チャネル幅を広くする必要があり、したがって、ノーマリオフの維持と、オン時の低オン抵抗の両方を共に実現するのが困難である。
【発明の開示】
【０００８】
本発明は、ゲート絶縁膜１０５下部の電界を緩和し、オン抵抗の低い、耐圧の高い、かつ信頼性の高い半導体装置を提供することを目的としている。
【０００９】
本発明の半導体装置は、高不純物濃度の第１導電型のソース領域を備える低不純物濃度の第１導電型のチャネル領域を、その底部の一部分を除いて、第２導電型の、埋込ゲート領域、埋込ゲートコンタクト領域及び表面ゲートコンタクト領域に接するように設ける。さらに第１導電型のソース領域と第２導電型の表面ゲートコンタクト領域の間の前記チャネル領域に絶縁膜を介して対向するようにゲート電極を設ける構成を有する。
【００１０】
この構成により、オン時にゲート電極に接合のビルトイン電圧以下の電圧を印加したとき、前記チャネル領域に広がっている空乏層がチャネル領域の狭い範囲に縮少する。このため電流の流れるチャネル幅が広くなり、低いゲート電圧でも低いオン抵抗を実現できる。
【００１１】
オフ時には、第２導電型の埋込ゲート領域及び埋込ゲートコンタクト領域と、ドリフト層の接合からドレイン側に空乏層が広がり、両埋込領域間をピンチオフし電圧を分担するため、ゲート絶縁膜には高電界が印加されず、高い信頼性の半導体装置を実現できる。
【００１２】
さらに、第２導電型の埋込ゲート領域と第２導電型の埋込ゲートコンタクト領域の間において、オン抵抗を低い値に保ちつつゲート抵抗を低減させるために、第２導電型の埋込ゲート接続領域を所定の間隔を隔てて設ける。これにより３つの第２導電型領域は電気的に接続される。
【００１３】
この構造により、ゲートにビルトイン電圧以下の電圧を印加して、チャネル領域に広がる空乏層を上下のみならず四方からも狭い範囲に縮めることができる。その結果、チャネル幅を広くでき、低いゲート電圧においても低いオン抵抗を実現できる。またノーマリオフも容易に実現でき、かつ高耐圧化ができる。
【００１４】
特に、ゲートが、ＭＯＳ絶縁ゲートと埋込ゲートとに分離されているので、それぞれのゲートを独立に制御することもできる。ＭＯＳ絶縁ゲートに埋込ゲートより高い電圧を印加すれば、さらに大きなキャリアの蓄積効果が得られ、さらにオン抵抗を低くすることができる。
【００１５】
また、ゲートにビルトイン電圧以上の電圧を印加することにより、第２導電型の埋込ゲートからチャネル領域にホールが注入され、第１導電型の層を伝導度変調し、さらにオン抵抗を低減することができる。
【００１６】
特に、第２導電型の埋込ゲート領域を、活性化率の低い不純物のイオン打ち込みなどで形成し、第２導電型の埋込ゲートコンタクト領域を活性化率の高い不純物のイオン打ち込みなどで形成する。これにより、第２導電型の埋込ゲートコンタクト領域からホールが注入され、効率的に伝導度変調が起こり、さらにオン抵抗を低くすることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好適な実施例を図１から図７を参照して説明する。図１ないし図７は、それぞれ各実施例の半導体装置の１個のセグメントを示しており、このセグメントを図の左右方向に複数個連結して、大容量の半導体装置を構成する。各図において、図示された各要素の寸法は、実際の寸法とは対応していない。
【００１８】
《第１実施例》
図１は、本発明の第１実施例の耐圧５ｋＶのＳｉＣ（炭化珪素）電界効果トランジスタのセグメントの断面図であり、セグメントは紙面に垂直な方向に長いストライプ状である。図１において、厚さ約３００μｍの、高不純物濃度のｎ型のＳｉＣのドレイン領域１の上に厚さ約６０μｍの低不純物濃度のｎ型のＳｉＣドリフト層２が形成されている。ソース電極１２に接続されているｎ型のＳｉＣのソース領域４の厚さは０．２μｍであるが０．１μｍから０．３μｍ程度でもよい。ゲート絶縁膜８の厚さは０．１０μｍである。ｐ＋型ＳｉＣの埋込ゲート領域５の厚さの最適値は０．３μｍである。しかし０．１μｍから０．５μｍでもかまわない。ｎ−型のチャネル領域３の最適厚さは０．３μｍである。しかし０．１μｍから０．５μｍでもかまわない。ｐ＋型の埋込ゲート領域５の幅は、ｎ型のソース領域４より５μｍ程度長いのが望ましい。しかし３μｍから１０μｍ長ければよい。ｐ＋型の埋込ゲート領域５とｐ＋型の埋込ゲートコンタクト領域６との間の間隔は３μｍが最適である。しかし２μｍないし５μｍであればよい。本実施例では、ゲート電極１３は紙面に垂直な方向に長いストライプ状である。しかしその形状は例えば円形や四角形等であってもかまわない。
【００１９】
本実施例の電界効果トランジスタの製作方法の一例は、次のとおりである。ドレイン領域１として機能する１０１８から１０２０ａｔｍ／ｃｍ３の高不純物濃度のｎ型ＳｉＣ基板を用意し、この一方の表面に１０１４から１０１６ａｔｍ／ｃｍ３のＳｉＣ低不純物濃度のｎ型ドリフト層２を気相成長法等により形成する。次に、１０１８ａｔｍ／ｃｍ３程度のｐ＋型の埋込ゲート領域５、及びｐ＋型の埋込ゲートコンタクト領域６をアルミニウム等のイオン打ち込み等により形成し、その上に再度１０１４から１０１６ａｔｍ／ｃｍ３のＳｉＣ低不純物濃度のｎ型ドリフト層のチャネル領域３を気相成長法等により形成する。次に、チャネル領域３の両端部において、ｐ＋型埋込ゲートコンタクト領域６に達するｐ＋型ゲートコンタクト領域７を、アルミニウムのイオン打ち込み法等により形成する。
【００２０】
次に、チャネル領域３の中央部に１０１８から１０２０ａｔｍ／ｃｍ３の高不純物濃度のｎ型ソース領域４を窒素等のイオン打ち込み法により形成する。チャネル領域３、ｎ型ソース領域４及びｐ型ゲートコンタクト領域７の上にＳｉＯ２の絶縁膜８を形成した後、ｐ＋型ゲートコンタクト領域７上の両端部のＳｉＯ２絶縁膜８を取り除き、Ａｌ等の金属膜で、ｐ型ゲートコンタクト領域７に接続されたゲート電極１３を形成する。また、ｎ型ソース領域４の中央部のＳｉＯ２絶縁膜８を取り除き、アルミニウム、ニッケル等の金属膜で、ｎ型ソース領域４に接続されたソース電極１２を形成する。さらに、セグメントの奥行き方向（図１の紙面に垂直な方向）の１箇所の位置で埋込ゲート領域５の一部分を露出させ、露出した埋込ゲート領域５に電極Ｇ１を接続してソース電極１２側に取り出す。最後に、アルミニウム、ニッケル等でドレイン領域１に接続されたドレイン電極１１を形成し、完成する。
【００２１】
本実施例のＳｉＣ電界効果トランジスタでは、ドレインＤの電位がソースＳの電位より高い状態で、ゲートＧ１、Ｇ２とソースＳ間の電位を０Ｖとすると、埋込ゲート領域５とそれに接するｎ型ドリフト層２及びｎ型チャネル領域３の接合部からビルトイン電圧に対応した空乏層が広がり、チャネル領域３をピンチオフ状態にできる。その結果、ソースＳ−ドレインＤ間の電流を遮断できノーマリオフとなる。この時、ｐ＋型の埋込ゲート領域５及び埋込ゲートコンタクト領域６と、ドレインＤ側のｎ型ドリフト層２との接合から空乏層が広がり、埋込ゲート領域５と埋込ゲートコンタクト領域６の間のチャネル領域３をピンチオフ状態にする。空乏層はドレインＤ側にも広がりこのｎ型ドリフト層２の空乏層が電圧を分担するために、ゲート絶縁膜８に高電界が印加されることを防止でき、高い信頼性が得られる。また、ゲートＧ１に負電圧を印加することにより、高いドレイン電圧でチャネル領域３をピンチオフ状態にでき、高耐圧化ができる。
【００２２】
ドレインＤの電位がソースＳの電位より高く、かつゲートＧ１、Ｇ２の電位がソースＳの電位よりも高くなるようにゲート電圧を印加すると、チャネル領域３、及びｐ＋型埋込ゲート領域５とｐ＋型埋込ゲートコンタクト領域６の間の空乏層が狭くなり、オン抵抗が低減する。ゲート電極１３と、絶縁膜８を介して電極１３に対向するチャネル領域３とは、ＭＯＳ電界効果素子を形成している。従って上記の電圧印加状態においては、ＭＯＳの電界効果にもとづくキャリアの蓄積効果により、チャネル領域３のチャネル抵抗が低減され、オン抵抗がさらに低くなる。ゲート電圧を更に高くすれば、空乏層はさらに狭くなり、チャネル領域３にさらに多くの電子が蓄積されるために、オン抵抗はさらに低減する。
【００２３】
この実施例の電界効果トランジスタの耐圧はゲートＧ１、Ｇ２を０Ｖとした時、約５．３ｋＶであり、オン抵抗は、ゲート電圧をＭＯＳ蓄積効果の生じるしきい値電圧よりも高い２．５Ｖとしたとき、約６９ｍΩｃｍ２であった。ゲートＧ１に−２０Ｖを印加すると、耐圧を６ｋＶに向上させることができた。また、ゲート電圧をビルトイン電圧（ＳｉＣでは約２．５Ｖ）以下にすると、ゲートＧ１、Ｇ２には空乏層の容量分の電流しか流れず、駆動電力を低く抑えることができる。また、ゲート電圧をビルトイン電圧以上にすれば、ゲートＧ１、Ｇ２からホールが注入され、少ないホールの注入で伝導度変調をおこさせることができる。これにより、さらに低いオン抵抗、ひいては低いオン電圧を実現できる。また、本実施例の電界効果トランジスタは、トレンチを有しないので、トレンチ加工をするための反応性イオンエッチング処理を行わない。従ってトレンチ構造を有する電界効果トランジスタのトレンチ部で問題となるような界面準位や界面の荒れによる悪影響はほとんどない。
【００２４】
《第２実施例》
図２の（ａ）は、本発明の第２実施例の電界効果トランジスタの断面図、同（ｂ）は、ｐ＋型埋込ゲート領域５およびｐ＋型の埋込ゲートコンタクト領域６を含む図２の（ａ）のｂ−ｂ断面図である。図１に示す第１実施例の電界効果トランジスタでは、ｐ＋型の埋込ゲート領域５は、紙面に垂直な方向の所定の１箇所の位置でゲート端子Ｇ１に接続されている。従って紙面に垂直な方向に長い埋込領域５の、ゲート端子Ｇ１から離れた位置では、ゲート端子Ｇ１と埋込ゲート領域５間の抵抗（ゲート抵抗）が高くなる。第２実施例の電界効果トランジスタは、図２の（ｂ）に示すように、ｐ型埋込ゲート領域５とｐ型埋込ゲートコンタクト領域６との間に、両者を接続する複数のｐ＋型の埋込ゲート接続領域９を一定の間隔で設けている。この点を除けば両実施例の構造はほぼ同じである。複数の埋込ゲート接続領域９を設けることにより、ｐ＋型の埋込ゲート領域５とｐ＋型の埋込ゲートコンタクト領域６とが複数の箇所で電気的に接続される。この構成により、埋込ゲート領域５が、一定間隔毎に埋込ゲートコンタクト領域６とｐ＋型ゲートコンタクト領域７を介してゲートＧ２に接続されることになり、ｐ型埋込ゲート領域５のゲート抵抗を大幅に低減できる。例えば長さ１ｍｍの素子にｐ＋型埋込ゲート接続領域９を１００μｍ間隔で設けた場合、オン抵抗はほとんど増加せずに、ゲート抵抗を約１０分の１に低減できる。
【００２５】
また、この構造により、ゲートＧ２にｐ＋ｎ−接合のビルトイン電圧以下の電圧を印加して、チャネル領域３に広がる空乏層を、上下方向のみならず左右方向においても狭くすることにより、チャネル幅を広くでき、低いゲート電圧でも低いオン抵抗を実現できる。またノーマリオフも容易に実現できる。
【００２６】
《第３実施例》
図３は、本発明の第３実施例のＳｉＣ電界効果トランジスタのセグメントの断面図である。本実施例では、ゲート電極１３の全面に絶縁膜１７を形成し、絶縁膜１７の全面にソース電極１２Ａを形成している。上記のソース電極１２Ａを絶縁膜１７を介してゲート電極１３上に設けた点を除く他の構成は第１実施例と同じであるので重複する説明を省略する。図３の構成にすることにより、ソース電極１２Ａの面積が大きくなるので、その抵抗を大幅に低減することができる。本実施例では、ソース電極１２Ａにソース端子Ｓをワイヤボンディングにより接続してもよいが、ソース電極１２Ａの面に平板状のソース端子板１８を圧接してもよい。このようにすると、ゲート電極１３を含むゲート部に印加される圧力によるストレスが緩和され高い信頼性が得られる。
【００２７】
《第４実施例》
図４は、本発明の第４実施例の、ＳｉＣ電界効果トランジスタのセグメントの断面図である。本実施例では、ｐ型のゲートコンタクト領域７にゲート電極１３Ａを形成し、ゲート絶縁膜８の上に他のゲート電極のＭＯＳゲート１３Ｂを形成している。その他の構成は図１に示す第１実施例と同じであるので重複する説明は省略する。ゲート電極を、ゲート電極１３ＡとＭＯＳゲート１３Ｂとに分離したことにより、ゲート電極１３ＡとＭＯＳゲート１３Ｂに互いに異なるゲート電圧を印加することができ、埋込ゲートコンタクト領域６や埋込ゲート領域５の近傍のドリフト層２と、ＭＯＳゲート１３Ｂに絶縁膜８を介して対向するチャネル領域３とを独立に制御できる。従って、オンにする時、ＭＯＳゲート１３Ｂに、埋込ゲートコンタクト領域６につながるゲート電極１３Ａより大きな電圧を印加することにより、ＭＯＳ構造によるキャリアの蓄積効果がさらに大きくなり、さらにオン抵抗を低減できる。例えば、耐電圧５．３ｋＶの電界効果トランジスタで、ＭＯＳゲート１３Ｂに５Ｖ、ゲート電極１３Ａに２．５Ｖを印加すると、ＭＯＳゲート１３Ｂに２．５Ｖを印加した場合に比べ、オン抵抗は約２０％低減し、５４ｍΩｃｍ２になる。さらに、ゲート電極１３Ａの電圧をあげると、埋め込みゲート領域５、埋め込みゲートコンタクト領域６及びゲートコンタクト領域７からチャネル領域３にホールが注入され、伝導度変調が生じてオン抵抗はさらに低減し、１８ｍΩｃｍ２にできる。また、ゲート電極１３Ａに−２０Ｖの電圧を印加することにより、ドレイン電圧が高い場合でもチャネル領域３をピンチオフにできるので、高耐圧化が図れ、６ｋＶの高耐圧が実現できた。
【００２８】
《第５実施例》
図５は、本発明の第５実施例の、ＳｉＣ電界効果トランジスタのセグメントの断面図である。本実施例では、電界効果トランジスタのセグメントの両端部に段部を設けたトレンチ構造にしている。トレンチ構造にしたことにより、チャネル領域３はｎ型ドリフト層２から突出した形状となる。チャネル領域３の上面及び側面には絶縁膜８Ａを介してゲート電極１３Ｃが形成されている。ゲート電極１３Ｃの両端部は埋込ゲートコンタクト領域６に接している。その他の構成は図１に示す実施例１と同じであるので、重複する説明を省略する。ゲート電極１３Ｃに正の電圧を印加した時に、チャネル領域３の両側壁においてキャリアの蓄積効果が生じ、キャリアが蓄積される領域をｐ型埋込ゲートコンタクト領域６とｐ型埋込ゲート領域５の間までのばすことができる。これによりさらなるオン抵抗の低減が図れる。耐電圧５．３ｋＶの電界効果トランジスタ素子の場合、オン抵抗を６１ｍΩｃｍ２にすることができた。
【００２９】
なお、本構造において両側壁は埋込ゲート領域５と埋込ゲートコンタクト領域６の間に位置しているが、埋込ゲートコンタクト領域６の上に位置してもよい。これにより若干耐圧が下がるが、電流通路が広くなるのでオン抵抗を更に低減できる。
【００３０】
《第６実施例》
図６は、本発明の第６実施例のＳｉＣサイリスタのセグメントの断面図である。図において、アノード領域２１として機能する１０１８から１０２０ａｔｍ／ｃｍ３の高不純物濃度のｐ型ＳｉＣの基板に、１０１４から１０１６ａｔｍ／ｃｍ３の低不純物濃度のｎ型ドリフト層２を気相成長法等により形成する。ドリフト層２の上に、前記第１実施例の場合と同様に、ｐ型の埋込ゲート領域５及びｐ型の埋込ゲートコンタクト領域６を形成する。同様にしてｐ型のゲートコンタクト領域７、チャネル領域３及びｎ型のカソード領域２２を形成する。カソード領域２２にカソード電極１５を設ける。チャネル領域３に絶縁膜８を介してゲート電極１３を設ける。ゲート電極１３の端部はゲートコンタクト領域７に接している。アノード領域２１にはアノード電極１４が設けられている。
【００３１】
ゲートＧ及びカソードＫを０Ｖとし、アノードＡに正の電圧を印加すると、埋込ゲート領域５とチャネル領域３との接合部にビルトイン電圧に基づく空乏層が広がり、チャネル領域３をピンチオフ状態にする。これにより、順方向電圧に耐える耐電圧性が生じる。ゲートＧ及びカソードＫを０Ｖとし、アノードＡに負の電圧を印加すると、ｐ＋型アノード領域２１とドリフト層２との接合部に空乏層が広がり、逆方向電圧に耐える耐電圧性が生じる。したがって、本実施例のＳｉＣサイリスタは順方向および逆方向ともに高耐圧を実現できる。一方、アノードＡに正の電圧を印加し、ゲートＧにカソードＫを基準にしてビルトイン電圧以上の電圧を印加すると、ｐ＋型アノード領域２１、ｎ−型ドリフト層２、ｐ＋型埋込ゲート領域５及びｎ＋型カソード領域のサイリスタ部がオンとなる。ドリフト層２内にアノード領域２１から正孔が注入されるため、伝導度変調が生じ、高電流密度領域でオン抵抗が大幅に低減する。耐電圧５．３ｋＶのサイリスタ素子の場合で、電流立ち上がり後のオン抵抗を、１０ｍΩｃｍ２以下にすることができた。
【００３２】
本実施例において、ｐ＋型アノード領域２１の不純物濃度を１０１６から１０１８ａｔｍ／ｃｍ３の範囲に抑えるか、またはｐ＋型アノード領域２１とｎ−ドリフト領域２との間に点線で示すようにｎ型の高濃度領域２Ｂを設けるかして、ｐ＋型アノード領域２１からの正孔の注入量を抑えることによりＩＧＢＴとして動作させることが出来る。この場合のオン抵抗は、サイリスタのオン抵抗１０ｍΩｃｍ２より大きく４０ｍΩｃｍ２程度になるが、スイッチング速度が速くゲート信号をオンオフするだけで電流をオンオフできるという利点がある。
【００３３】
アノード領域２１となる初期材料のＳｉＣのｐ型基板は低抵抗にすることが困難である。そこでアノード２１とカソード１５間のオン抵抗（前記のように、サイリスタでは１０ｍΩｃｍ２、ＩＧＢＴでは４０ｍΩｃｍ２）を更に低減するためにはｐ＋型アノード領域２１を薄くするのが効果的である。上記の場合は８０〜２００μｍ程度の厚さであるが、例えばこれを０．３〜２０μｍ程度の厚さにすれば、製作を過度に難しくすることなくサイリスタやＩＧＢＴのオン抵抗を１／１０（０．３μｍのとき）から１／２（２０μｍのとき）程度に大幅に低減できる。この場合は、例えば実施例１の製作方法においてドレイン電極を形成する前にｐ＋型アノード領域２１を研削や研磨して前記の厚さにすることにより可能となる。また、ｐ＋型アノード領域２１を１μｍ以下にする場合は、研削や研磨によりアノード領域２１を完全に除去した後にアルミニウムや硼素のイオン打ち込みなどによりｎ−型ドリフト領域２の表面にｐ＋型領域を新たに形成するのが好ましい。
【００３４】
《第７実施例》
図７は、本発明の第７実施例のＳｉＣを用いたＧＴＯサイリスタ（Gate Turn Off Thyristor）のセグメントの断面図である。図７のＳｉＣを用いたＧＴＯサイリスタは、図６のＳｉＣサイリスタの各構成要素において、ｎ型をｐ型に変えｐ型をｎ型に変えたものである。図７において、下部のカソード領域２２Ａにカソード電極１５Ａが設けられ、上部のアノード領域２１にアノード電極１４Ａが設けられている。
【００３５】
ゲートＧ及びアノードＡを０Ｖとし、カソードＫに負の電圧を印加すると、埋込ゲート領域５とその上のチャネル領域３との接合部近傍にビルトイン電圧に基づく空乏層が広がり、チャネル領域３をピンチオフ状態にする。これにより順方向電圧に耐える耐電圧性が生じる。ゲートＧ及びアノードＡを０Ｖとし、カソードＫに正の電圧を印加すると、カソード領域２２Ａとドリフト層２との接合部近傍に空乏層が広がり、逆方向電圧に耐える耐電圧性が生じる。したがって、本実施例のＳｉＣを用いたＧＴＯサイリスタは順方向および逆方向ともに高耐圧を実現できる。一方、カソードＫに負の電圧を印加し、ゲートＧにアノードＡを基準にしてビルトイン電圧以下の電圧を印加すると、ＧＴＯサイリスタがオンとなる。ドリフト層２内にカソード領域２２から電子が注入されるため、伝導度変調が生じ、高電流密度領域のオン抵抗が大幅に低減する。ＧＴＯサイリスタがオンした状態において、ゲートＧに逆バイアスを印加し、アノードＡ−カソードＫ間を流れる電流の一部をゲートＧから引き抜くことにより、ＧＴＯサイリスタをオフ状態にすることができる。
【００３６】
《第８実施例》
本発明の第８実施例では、前記の第１実施例から第５実施例の電界効果トランジスタ及び第６及び第７実施例のＳｉＣサイリスタにおいて、埋込ゲート領域５をイオン活性化率の低いホウ素のイオン打ち込みにより形成し、埋込ゲートコンタクト領域６を活性化率の高いアルミニウム等のイオン打ち込みなどにより形成する。埋込ゲート領域５のイオン活性化率が低いために、埋込ゲート領域５からはほとんどホールが注入されず、活性化率の高い埋込ゲートコンタクト領域６からホールが注入される。このホールがチャネル領域３及びドリフト層２の伝導度を効率的に変調させるので、さらなるオン抵抗の低減が図れる。オン抵抗は、前記第１ないし第７実施例のものより約１０％低減できる。
【００３７】
以上、８つの実施例を説明したが、本発明はさらに多くの適用範囲あるいは派生構造をカバーするものである。例えば基本となる素子は、ＩＧＢＴ等でもよい。ＭＯＳゲート、埋め込みゲート領域及び埋め込みゲートコンタクト領域をそれぞれ分離し、例えば第４実施例のように、別々のゲートとする構成にしてもよい。
【００３８】
前記各実施例では、ＳｉＣを用いた素子の場合のみを述べたが、本発明はシリコン、ガリウムヒ素等の他の半導体材料を用いた素子にも適用できる。特に、ダイヤモンド、ガリウムナイトライドなどのワイドギャップ半導体材料を用いた素子にも有効に適用できる。
【００３９】
前記第１ないし第６実施例では低不純物濃度のドリフト層２がｎ型の素子の場合について述べたが、ドリフト層がｐ型の素子の場合には、他の要素のｎ型領域をｐ型領域に、ｐ型領域をｎ型領域に置き変えることにより、本発明の構成を適用できる。
【産業上の利用の可能性】
【００４０】
以上各実施例の説明から明らかなように、本発明の電界効果半導体装置は、第２導電型の埋込ゲート領域、第２導電型埋込ゲートコンタクト領域、第２導電型ゲートコンタクト領域及びＭＯＳゲートを設けることにより、ノーマリオフで高耐圧を保ち、かつオン時に低いゲート電圧でも低いオン抵抗を有する電界効果トランジスタを実現できる。ゲート電圧が低くてよいので、ゲート絶縁膜の信頼性が向上する。
【００４１】
ゲートを埋込ゲートとＭＯＳゲートに分離したものでは、各ゲートを独立に制御でき、さらにオン抵抗を低減することができる。
【００４２】
第２導電型埋込ゲート領域より第２導電型埋込ゲートコンタクト領域の方を活性化率の高い不純物により形成することにより、伝導度変調が効果的に行われ、さらにオン抵抗を低減することができる。
【図面の簡単な説明】
【図１】 図１は、本発明の第１実施例の電界効果トランジスタの断面図である。
【図２】 図２は、（ａ）は本発明の第２実施例の電界効果トランジスタの埋込ゲート領域を示す断面図である。（ｂ）は（ａ）のｂ−ｂ断面図である。
【図３】 図３は、本発明の第３実施例の電界効果トランジスタの断面図である。
【図４】 図４は、本発明の第４実施例の電界効果トランジスタの断面図である。
【図５】 図５は、本発明の第５実施例の電界効果トランジスタの断面図である。
【図６】 図６は、本発明の第６実施例のサイリスタの断面図である。
【図７】 図７は、本発明の第７実施例のＧＴＯの断面図である。
【図８】 図８は、従来のトレンチ型電界効果半導体装置の断面図である。
【図９】 図９は、従来の平面型電界効果半導体装置の断面図である。

Claims (12)

  1. 高不純物濃度の第１の導電型のドレイン領域の上に形成した、低不純物濃度の第１の導電型のドリフト領域、
    前記ドレイン領域の、前記ドリフト領域に接する面の反対面に形成したドレイン電極、
    前記ドリフト領域内の、前記ドレイン領域に接する面の反対面の近傍の中央領域に形成した第２の導電型の埋込ゲート領域、
    前記ドリフト領域内の、前記ドレイン領域に接する面の前記反対面の近傍の端部領域に形成した第２の導電型の埋込ゲートコンタクト領域、
    前記埋込ゲートコンタクト領域の上の一部分に形成した第２の導電型のゲートコンタクト領域、
    前記ドリフト領域の前記反対面と、前記ゲートコンタクト領域とに囲まれた領域に形成した第１の導電型のチャネル領域、
    前記チャネル領域の表面近傍の中央領域に形成した第１の導電型のソース領域、
    前記ゲートコンタクト領域の表面の一部分、前記チャネル領域の表面及び前記ソース領域の表面の一部分に形成した絶縁膜、
    前記絶縁膜の表面及びゲートコンタクト領域の表面に設けたゲート電極、及び
    前記ソース領域に設けたソース電極、
    を備え、
    前記ゲート電極は、前記絶縁膜を介して、前記ソース領域の表面の一部分まで延在しており、
    前記ゲート電極と前記ソース電極とは電気的に絶縁されている電界効果半導体装置。
  2. 前記第１の導電型のドリフト層内に、前記埋込ゲート領域と前記埋込ゲートコンタクト領域とを接続するための第２の導電型の埋込ゲート接続領域を形成したことを特徴とする請求項１記載の電界効果半導体装置。
  3. 前記ゲート電極の全面に絶縁膜を介して形成され、前記ソース領域に接続されているソース電極を備える請求項１記載の電界効果半導体装置。
  4. 前記ゲート電極が、前記ゲートコンタクト領域に接するように形成した第１のゲート電極と、前記絶縁膜を介して前記チャネル領域に対向するように形成した第２のゲート電極とからなる請求項１記載の電界効果半導体装置。
  5. 高不純物濃度の第１の導電型のドレイン領域の上に形成した、低不純物濃度の第１の導電型のドリフト領域、
    前記ドレイン領域の、前記ドリフト領域に接する面の反対面に形成したドレイン電極、
    前記ドリフト領域内の、前記ドレイン領域に接する面の反対面の近傍の中央領域に形成した第２の導電型の埋込ゲート領域、
    前記ドリフト領域内の、前記ドレイン領域に接する面の前記反対面の近傍の端部領域に形成した第２の導電型の埋込ゲートコンタクト領域、
    前記埋込ゲート領域の上にこの埋込ゲート領域より広い範囲に形成した第１の導電型のチャネル領域、
    前記チャネル領域の表面近傍の中央領域に形成した第１の導電型のソース領域、
    前記ドリフト領域の表面、前記チャネル領域の側面及び表面及び前記ソース領域の表面の一部分に形成した絶縁膜、
    前記絶縁膜及び前記埋込ゲートコンタクト領域の上に形成したゲート電極、及び
    前記ソース領域に形成したソース電極、
    を備え、
    前記ゲート電極は、前記絶縁膜を介して、前記ソース領域の表面の一部分まで延在しており、
    前記ゲート電極と前記ソース電極とは電気的に絶縁されている電界効果半導体装置。
  6. 高不純物濃度の第２の導電型のアノード領域の上に形成した、低不純物濃度の第１の導電型のドリフト領域、
    前記アノード領域の前記ドリフト領域に接する面の反対面に形成したアノード電極、
    前記ドリフト領域内の、前記アノード領域に接する面の反対面の近傍の中央領域に形成した第２の導電型の埋込ゲート領域、
    前記ドリフト領域内の、前記ドレイン領域に接する面の前記反対面の近傍の端部領域に形成した第２の導電型の埋込ゲートコンタクト領域、
    前記埋込ゲートコンタクト領域の上の一部分に形成した第２の導電型のゲートコンタクト領域、
    前記ドリフト領域の前記反対面と、前記ゲートコンタクト領域とに囲まれた領域に形成した第１の導電型のチャネル領域、
    前記チャネル領域の表面近傍の中央領域に形成した第１の導電型のカソード領域、
    前記ゲートコンタクト領域の表面の一部分、前記チャネル領域の表面及び前記カソード領域の表面に形成した絶縁膜、
    前記絶縁膜の表面及び前記ゲートコンタクト領域の表面に設けたゲート電極、及び
    前記カソード領域に設けたカソード電極、
    を備え、
    前記ゲート電極は、前記絶縁膜を介して、前記カソード領域の表面の一部分まで延在しており、
    前記ゲート電極と前記カソード電極とは電気的に絶縁されている電界効果半導体装置。
  7. 前記第２の導電型のアノード領域と第１の導電型のドリフト領域との間に、第１の導電型の高濃度領域を形成したことを特徴とする請求項６記載の電界効果半導体装置。
  8. 高不純物濃度の第１の導電型のカソード領域の上に形成した、低不純物濃度の第２の導電型のドリフト領域、
    前記カソード領域の前記ドリフト領域に接する面の反対面に形成したカソード電極、
    前記ドリフト領域内の、前記カソード領域に接する面の反対面の近傍の中央領域に形成した第１の導電型の埋込ゲート領域、
    前記ドリフト領域内の、前記カソード領域に接する面の前記反対面の近傍の端部領域に形成した第１の導電型の埋込ゲートコンタクト領域、
    前記埋込ゲートコンタクト領域の上の一部分に形成した第１導電型のゲートコンタクト領域、
    前記ドリフト領域の前記反対面と、前記ゲートコンタクト領域とに囲まれた領域に形成した第２の導電型のチャネル領域、
    前記チャネル領域の表面近傍の中央領域に形成した第２の導電型のアノード領域、
    前記ゲートコンタクト領域の表面の一部分、前記チャネル領域の表面及び前記アノード領域の表面に形成した絶縁膜、
    前記絶縁膜の表面及び前記ゲートコンタクト領域の表面に設けたゲート電極、及び
    前記アノード領域に設けたアノード電極、
    を備え、
    前記ゲート電極は、前記絶縁膜を介して、前記アノード領域の表面の一部分まで延在しており、
    前記ゲート電極と前記アノード電極とは電気的に絶縁されている電界効果半導体装置。
  9. 高不純物濃度の第１の導電型のドレイン領域として働く炭化珪素基板の上に、低不純物濃度の第１の導電型のドリフト領域を形成するステップ、
    前記ドレイン領域の、前記ドリフト領域に接する面の反対面にドレイン電極を形成するステップ、
    前記ドリフト領域内の、前記ドレイン領域に接する面の反対面の近傍の中央領域に第２の導電型の埋込ゲート領域を形成するステップ、
    前記ドリフト領域内の、前記ドレイン領域に接する面の前記反対面の近傍の端部領域に第２の導電型の埋込ゲートコンタクト領域を形成するステップ、
    前記埋込ゲートコンタクト領域の上の一部分に第２の導電型のゲートコンタクト領域を形成するステップ、
    前記ドリフト領域の前記反対面と、前記ゲートコンタクト領域とに囲まれた領域に第１の導電型のチャネル領域を形成するステップ、
    前記チャネル領域の表面近傍の中央領域に第１の導電型のソース領域を形成するステップ、
    前記ゲートコンタクト領域の表面の一部分、前記チャネル領域の表面及び前記ソース領域の表面に絶縁膜を形成するステップ、
    前記絶縁膜の表面及びゲートコンタクト領域の表面にゲート電極を形成するステップ、及び
    前記ソース領域にソース電極を形成するステップ、
    を備え、
    前記ゲート電極は、前記絶縁膜を介して前記ソース領域の表面の一部分まで延在するように、形成し、
    前記ゲート電極と前記ソース電極とは電気的に絶縁されるように形成する電界効果半導体装置の製造方法。
  10. 高不純物濃度の第２の導電型のアノード領域として働く炭化珪素基板の上に、低不純物濃度の第１の導電型のドリフト領域を形成するステップ、
    前記アノード領域の前記ドリフト領域に接する面の反対面にアノード電極を形成するステップ、
    前記ドリフト領域内の、前記アノード領域に接する面の反対面の近傍の中央領域に第２の導電型の埋込ゲート領域を形成するステップ、
    前記ドリフト領域内の、前記ドレイン領域に接する面の前記反対面の近傍の端部領域に第２の導電型の埋込ゲートコンタクト領域を形成するステップ、
    前記埋込ゲートコンタクト領域の上の一部分に第２の導電型のゲートコンタクト領域を形成するステップ、
    前記ドリフト領域の前記反対面と、前記ゲートコンタクト領域とに囲まれた領域に第１の導電型のチャネル領域を形成するステップ、
    前記チャネル領域の表面近傍の中央領域に第１の導電型のカソード領域を形成するステップ、
    前記ゲートコンタクト領域の表面の一部分、前記チャネル領域の表面及び前記カソード領域の表面に絶縁膜を形成するステップ、
    前記絶縁膜の表面及び前記ゲートコンタクト領域の表面にゲート電極を形成するステップ、及び
    前記カソード領域にカソード電極を形成するステップ、
    を備え、
    前記ゲート電極は、前記絶縁膜を介して前記カソード領域の表面の一部分まで延在するように、形成し、
    前記ゲート電極と前記カソード電極とは電気的に絶縁されるように形成する電界効果半導体装置の製造方法。
  11. 前記アノード領域を除去するステップ、
    前記アノード領域を除去したドリフト領域にイオン打ち込みにより第２の導電型の領域を形成するステップ
    を更に備える請求項１０記載の電界効果半導体装置の製造方法。
  12. 高不純物濃度の第１の導電型のカソード領域として働く炭化珪素基板の上に、低不純物濃度の第２の導電型のドリフト領域を形成するステップ、
    前記カソード領域の前記ドリフト領域に接する面の反対面にカソード電極を形成するステップ、
    前記ドリフト領域内の、前記カソード領域に接する面の反対面の近傍の中央領域に第１の導電型の埋込ゲート領域を形成するステップ、
    前記ドリフト領域内の、前記カソード領域に接する面の前記反対面の近傍の端部領域に第１の導電型の埋込ゲートコンタクト領域を形成するステップ、
    前記埋込ゲートコンタクト領域の上の一部分に第１導電型のゲートコンタクト領域を形成するステップ、
    前記ドリフト領域の前記反対面と、前記ゲートコンタクト領域とに囲まれた領域に第２の導電型のチャネル領域を形成するステップ、
    前記チャネル領域の表面近傍の中央領域に第２の導電型のアノード領域を形成するステップ、
    前記ゲートコンタクト領域の表面の一部分、前記チャネル領域の表面及び前記アノード領域の表面に絶縁膜を形成するステップ、
    前記絶縁膜の表面及び前記ゲートコンタクト領域の表面にゲート電極を形成するステップ、及び
    前記アノード領域にアノード電極を形成するステップ、
    を備え、
    前記ゲート電極は、前記絶縁膜を介して前記アノード領域の表面の一部分まで延在するように、形成し、
    前記ゲート電極と前記アノード電極とは電気的に絶縁されるように形成する電界効果半導体装置製造方法。
JP2000576497A 1998-10-09 1999-10-07 電界効果半導体装置 Expired - Fee Related JP4132011B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP28840298 1998-10-09
JP10-288402 1998-10-09
PCT/JP1999/005551 WO2000022679A1 (en) 1998-10-09 1999-10-07 Field-effect semiconductor device

Publications (2)

Publication Number Publication Date
JPWO2000022679A1 JPWO2000022679A1 (ja) 2002-01-15
JP4132011B2 true JP4132011B2 (ja) 2008-08-13

Family

ID=17729752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000576497A Expired - Fee Related JP4132011B2 (ja) 1998-10-09 1999-10-07 電界効果半導体装置

Country Status (5)

Country Link
US (1) US6600192B1 (ja)
EP (1) EP1128443B1 (ja)
JP (1) JP4132011B2 (ja)
DE (1) DE69941879D1 (ja)
WO (1) WO2000022679A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6815767B2 (en) * 2001-02-01 2004-11-09 Mitsubishi Denki Kabushiki Kaisha Insulated gate transistor
JP3916874B2 (ja) * 2001-02-06 2007-05-23 関西電力株式会社 半導体装置
JP4797274B2 (ja) * 2001-04-18 2011-10-19 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4830213B2 (ja) * 2001-05-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4848595B2 (ja) * 2001-05-16 2011-12-28 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4288907B2 (ja) * 2001-08-29 2009-07-01 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
US7275357B2 (en) * 2004-03-30 2007-10-02 Cnh America Llc Cotton module program control using yield monitor signal
US7820511B2 (en) 2004-07-08 2010-10-26 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
US7202528B2 (en) * 2004-12-01 2007-04-10 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
US7598134B2 (en) 2004-07-28 2009-10-06 Micron Technology, Inc. Memory device forming methods
US7119380B2 (en) * 2004-12-01 2006-10-10 Semisouth Laboratories, Inc. Lateral trench field-effect transistors in wide bandgap semiconductor materials, methods of making, and integrated circuits incorporating the transistors
JP5087818B2 (ja) * 2005-03-25 2012-12-05 日亜化学工業株式会社 電界効果トランジスタ
US7476594B2 (en) * 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
JP4488984B2 (ja) * 2005-08-25 2010-06-23 株式会社東芝 ショットキーバリアダイオード
JP2007115861A (ja) * 2005-10-20 2007-05-10 Toyota Motor Corp へテロ接合トランジスタ
JP5082260B2 (ja) * 2006-03-02 2012-11-28 日産自動車株式会社 炭化珪素半導体装置
CN101976684B (zh) * 2006-11-20 2014-02-12 松下电器产业株式会社 半导体装置及其驱动方法
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8421148B2 (en) * 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
US8084813B2 (en) * 2007-12-03 2011-12-27 Cree, Inc. Short gate high power MOSFET and method of manufacture
KR101565750B1 (ko) * 2009-04-10 2015-11-05 삼성전자 주식회사 고감도 이미지 센서
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
JP6120550B2 (ja) * 2011-12-22 2017-04-26 日本碍子株式会社 半導体装置
JP2013149956A (ja) * 2011-12-22 2013-08-01 Ngk Insulators Ltd 半導体装置
US8994078B2 (en) * 2012-06-29 2015-03-31 Infineon Technologies Austria Ag Semiconductor device
US9123533B2 (en) 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
US20140055901A1 (en) * 2012-08-25 2014-02-27 North Carolina State University Solid state fault isolation devices and methods
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
CN104701370A (zh) * 2013-12-06 2015-06-10 上海华虹宏力半导体制造有限公司 稳流管及其制造方法
US9711660B2 (en) * 2014-03-13 2017-07-18 Infineon Technologies Ag JFET and method of manufacturing thereof
US10388746B2 (en) 2017-07-06 2019-08-20 Teledyne Scientific & Imaging, Llc FET with buried gate structure
JP6862381B2 (ja) * 2018-03-02 2021-04-21 株式会社東芝 半導体装置
CN110164975A (zh) * 2019-03-26 2019-08-23 电子科技大学 一种积累型碳化硅功率mosfet器件
CN113629128B (zh) * 2020-05-06 2022-08-19 苏州东微半导体股份有限公司 半导体器件
US20260047160A1 (en) * 2024-08-12 2026-02-12 Microchip Technology Incorporated Planar jfet with enhanced channel control

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5858815B2 (ja) 1976-02-06 1983-12-27 日本電気株式会社 イオン注入法
JPS57172765A (en) 1981-04-17 1982-10-23 Semiconductor Res Found Electrostatic induction thyristor
US5554561A (en) 1993-04-30 1996-09-10 Texas Instruments Incorporated Epitaxial overgrowth method
US5610085A (en) 1993-11-29 1997-03-11 Texas Instruments Incorporated Method of making a vertical FET using epitaxial overgrowth
KR950015809A (ko) 1993-11-29 1995-06-17 윌리엄 이. 힐러 에피택셜 과성장 방법 및 디바이스
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5912497A (en) * 1997-08-06 1999-06-15 North Carolina State University Semiconductor switching devices having buried gate electrodes and methods of forming same
US6281521B1 (en) * 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices

Also Published As

Publication number Publication date
EP1128443A1 (en) 2001-08-29
EP1128443A4 (en) 2007-08-01
EP1128443B1 (en) 2009-12-30
WO2000022679A1 (en) 2000-04-20
DE69941879D1 (de) 2010-02-11
US6600192B1 (en) 2003-07-29

Similar Documents

Publication Publication Date Title
JP4132011B2 (ja) 電界効果半導体装置
JPWO2000022679A1 (ja) 電界効果半導体装置
US6157049A (en) Electronic device, in particular for switching electric currents, for high reverse voltages and with low on-state losses
US7235439B2 (en) Method of forming a MOS-controllable power semiconductor device for use in an integrated circuit
US6303410B1 (en) Methods of forming power semiconductor devices having T-shaped gate electrodes
KR100474214B1 (ko) 실리콘 카바이드 수평 채널이 버퍼된 게이트 반도체 소자
US7719080B2 (en) Semiconductor device with a conduction enhancement layer
US7893457B2 (en) Bipolar mosfet devices and methods for their use
WO1999065082A1 (en) Field-controlled high-power semiconductor devices
KR102870812B1 (ko) 트렌치 하단 차폐 구조체들을 갖는 트렌치 반도체 디바이스들
GB2418063A (en) SOI power device
JP2005011846A (ja) 半導体装置
JP7512920B2 (ja) 半導体装置およびその製造方法
JP3706267B2 (ja) 電圧制御型半導体装置とその製法及びそれを用いた電力変換装置
US7470960B1 (en) High-voltage power semiconductor device with body regions of alternating conductivity and decreasing thickness
KR100523118B1 (ko) 반도체소자
JP4237086B2 (ja) 電圧制御型半導体装置
WO2021100206A1 (ja) スイッチング素子
JPH1027899A (ja) 電圧駆動型炭化ケイ素サイリスタ
CN113644133A (zh) 一种半导体器件及其制备方法
JP3977518B2 (ja) 静電誘導半導体装置
JP4700148B2 (ja) 電圧駆動型バイポーラ半導体装置
JP2024071835A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051108

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080430

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140606

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees