JP5082260B2

JP5082260B2 - 炭化珪素半導体装置

Info

Publication number: JP5082260B2
Application number: JP2006056033A
Authority: JP
Inventors: 秀明田中; 正勝星; 哲也林; 良雄下井田
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2006-03-02
Filing date: 2006-03-02
Publication date: 2012-11-28
Anticipated expiration: 2026-03-02
Also published as: JP2007234938A

Description

本発明は炭化珪素半導体装置に関する。

炭化珪素半導体装置の従来例が下記特許文献１に記載されている。この炭化珪素半導体装置においては、ソース領域と、ベース領域と、ドレイン領域とが設けられ、ベース領域の表層には、ソース領域とドレイン領域を繋ぐように表面チャネル領域が形成され、ゲート電極が、ゲート絶縁膜を介して、ソース領域とドレイン領域と表面チャネル領域に接し、ソース領域とベース領域とドレイン領域とは、それぞれ、ソース電極とベース電極とドレイン電極とに接続している。

この炭化珪素半導体装置において、ソース電極を接地し、ドレイン電極に正の電圧を印加した状態で、ゲート電極に正の電圧を印加することによって、ゲート電極とベース領域とのビルトインポテンシャルを制御、すなわちゲート電極とベース領域とから表面チャネル領域中に伸延している空乏層幅を制御し、ソース電極−ドレイン電極間に電流を流し、トランジスタ動作を行わせることができる。この場合に、ベース電極がソース電極と同電位であるＭＯＳＦＥＴと比較して、ベース領域のビルトインポテンシャルを制御可能であるため、ベース領域の不純物濃度を高く設定することができ、ノーマリーオフ型を実現し易く、且つ、オン抵抗の低減が可能となる。
特開２００２−２６１２８０号公報

しかしながら、このような炭化珪素半導体装置においては、単位セルあたりのソース領域−ドレイン領域間の電流経路は、表面チャネル領域のみであり、より多くのオン電流を流すには限界があった。すなわち、オン抵抗の低減には限界があった。

本発明は、上記問題を鑑みてなされたものであり、本発明が解決しようとする課題は、単位セルあたりにより多くの電流を流すことが可能な炭化珪素半導体装置、すなわちオン抵抗をより低減可能な炭化珪素半導体装置を提供することである。

第一導電型のドレイン領域と、前記ドレイン領域に接する第二導電型のベース領域と、前記ベース領域に接する第一導電型のソース領域と、ゲート電極とを有する炭化珪素半導体装置において、前記ベース領域が、前記ドレイン領域の所定領域を介して対向する第一及び第二のベース領域からなり、前記第一ベース領域の表面には、前記ソース領域と前記ドレイン領域とを接続する第一導電型の炭化珪素半導体からなる表面チャネル領域が配設され、前記ゲート電極は、少なくとも前記ソース領域と前記ドレイン領域とに挟まれる前記第一ベース領域の表面にゲート絶縁膜を介して接していることを特徴とする炭化珪素半導体装置を構成する。

オン状態の際に、ゲート絶縁膜を介してゲート電極と接している、第一ベース領域とドレイン領域との接合部のみに電流を流すだけではなく、第一ベース領域と第二ベース領域とによって挟まれたドレイン領域にも電流を流すことが可能であるため、単位セルあたりのチャネル密度を高くすることができ、その結果として、単位セルあたりに、より多くの電流を流すことが可能な炭化珪素半導体装置、すなわちオン抵抗をより低減可能な炭化珪素半導体装置を提供することが可能となる。

以下に、実施の形態例によって、発明を実施するための最良の形態を説明する。

［第１の実施の形態例］
図１の（Ａ）は、本発明における第１の実施の形態例である炭化珪素半導体装置の連続した単位セル２つの断面を示したものであり、この炭化珪素半導体装置は蓄積型パワーＭＯＳＦＥＴと呼ばれるものである。

図１の（Ａ）において、Ｎ＋型炭化珪素基板１上にＮ−型炭化珪素エピタキシャル層２が成長し、炭化珪素エピタキシャル層２の上部は下記各領域（別の符号で示す）に変換されている。炭化珪素基板１と炭化珪素エピタキシャル層２とが、第一導電型の炭化珪素半導体からなるＮ型のドレイン領域３となる。

ドレイン領域３に接して、第二導電型の炭化珪素半導体であるＰ型の炭化珪素半導体からなる第一ベース領域４が形成され、第一ベース領域４に接するように、第一導電型の炭化珪素半導体であるＮ＋型の炭化珪素半導体からなるソース領域５が形成されている。

ソース領域５に接し、ドレイン領域３の所定領域を介して第一ベース領域４に対向するように、第二導電型の炭化珪素半導体であるＰ型の炭化珪素半導体からなる第二ベース領域６が形成されている。

第一ベース領域４と第二ベース領域６との間に介在するドレイン領域３の少なくとも一部分は、第一ベース領域４及び第二ベース領域６から伸びるビルトイン電界により完全空乏化している。

第一ベース領域４の表面上には、ソース領域５とドレイン領域３を接続するように第一導電型の炭化珪素半導体であるＮ型の炭化珪素半導体からなる表面チャネル領域７が形成されている。表面チャネル領域７は、第一ベース領域４から伸びるビルトイン電界、及び、ゲート絶縁膜８を介してゲート電極９から伸びるビルトイン電界により完全空乏化している。

ゲート電極９が、ゲート絶縁膜８を介して、少なくともソース領域５とドレイン領域３との間に介在するチャネル領域７の表面に接するように形成されている。ソース領域５に接続するようにソース電極１０が形成され、ドレイン領域３に接続するようにドレイン電極１１が形成されている。Ｐ＋型コンタクト領域１２を介して第二ベース領域６に接続するように第二ベース電極１４が形成されている。また、図１の（Ａ）の断面図には描かれていないが、図１の（Ｂ）の平面図および紙面奥行き方向の断面図（図１の（Ｂ）のＸ−Ｙ垂直面による断面図）を示した図２にあるように、Ｐ＋型コンタクト領域１２を介して第一ベース領域４に接続するように第一ベース電極１３が形成されている。なお、図１の（Ｂ）において、ゲート絶縁膜８、ゲート電極９、ソース電極１０、第一ベース電極１３、第二ベース電極１４は、それぞれの輪郭を示す点線のみで表されている。

第一ベース電極１３と第二ベース電極１４はゲート電極９に電気的に接続されている。ここで、ゲート電極９に所定の電圧を印加した際における第一ベース電極１３と第二ベース電極１４の電位は、ドレイン領域３と第一ベース領域４との境界及びドレイン領域３と第二ベース領域６との境界に形成されるＰＮ接合のビルトイン電圧より低い電位となるように設定されている。

次に、この炭化珪素半導体装置の動作について説明する。

この炭化珪素半導体装置は、ソース電極１０を接地状態とし、ドレイン電極１１に正の電圧を印加して使用する。

まず、ソース電極１０を接地状態とし、ドレイン電極１１に正の電圧を印加した状態で、ゲート電極９を接地状態にすると、表面チャネル領域７、及び、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３の一部は、完全空乏化しているため、ソース電極−ドレイン電極間は、電気的に遮断された状態になり、オフ状態になる。

次に、ゲート電極９に所定の正の電圧を印加すると、第一ベース領域４及びゲート電極９からゲート絶縁膜８を介して表面チャネル領域７中へ伸びているビルトイン電界が弱まり、表面チャネル領域７中を通って電子がソース領域５からドレイン領域３へ流れるようになる。すなわちソース電極−ドレイン電極間に電流が流れ、オン状態になる。また、第一ベース電極１３と第二ベース電極１４にドレイン領域３と第一ベース領域４との境界及びドレイン領域３と第二ベース領域６との境界に形成されるＰＮ接合のビルトイン電圧より低い電圧が印加されることによって、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３中のビルトイン電界も弱まるため、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３中を通ってソース領域５からドレイン領域３へ電子が流れる。

次に、ゲート電極９を接地状態にすると、表面チャネル領域７、及び、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３の一部は、ゲート電極９、及び、第一ベース領域４と第二ベース領域６とから伸びるビルトイン電界によって完全空乏化し、ソース電極−ドレイン電極間は完全に遮断され、オフ状態になる。

このように、第１の実施の形態例である炭化珪素半導体装置はスイッチ動作を示すと同時に、従来技術による炭化珪素半導体装置のようにオン状態の際に表面チャネル領域７のみに電流が流れる（ＭＯＳＦＥＴ動作）だけではなく、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３にも電流を流すことが可能（ＪＦＥＴ動作）であるため、単位セルあたりのチャネル密度を高くすることができ、より大電流を流すことができる。すなわち、オン抵抗をより低減することができる。

また、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３は、第一ベース領域４及び第二ベース領域６から第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３に伸びるビルトイン電界によって完全空乏化しているため、ノーマリーオフ特性を実現することができる。

さらに、第一ベース電極１３と第二ベース電極１４は、ゲート電極９に電気的に接続されているため、ゲート電極９に印加する電圧によって、第一ベース領域４及び第二ベース領域６の電位を制御することができる。すなわち、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域中３のビルトイン電界を制御することができるため、通常のＭＯＳＦＥＴと同様に三端子デバイスとして扱うことができる。

［第２の実施の形態例］
図３の（Ａ）は、第２の実施の形態例である炭化珪素半導体装置の連続した単位セル２つの断面を示した図である。

図３の（Ａ）において、Ｎ＋型炭化珪素基板１上にＮ−型炭化珪素エピタキシャル層２が成長し、炭化珪素エピタキシャル層２の上部は下記各領域（別の符号で示す）に変換されている。炭化珪素基板１と炭化珪素エピタキシャル層２とが、第一導電型の炭化珪素半導体からなるＮ型のドレイン領域３となる。

ドレイン領域３に接して、第二導電型の炭化珪素半導体であるＰ型の炭化珪素半導体からなる第一ベース領域４が形成され、第一ベース領域４に接するように第一導電型の炭化珪素半導体であるＮ＋型の炭化珪素からなるソース領域５が形成されている。

第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３は、第一ベース領域４及び第二ベース領域６から伸びるビルトイン電界により完全空乏化している。

ゲート電極９が、ゲート絶縁膜８を介して、少なくともソース領域５とドレイン領域３とに挟まれる第一ベース領域４の表面に接するように形成されている。ソース領域５に接続するようにソース電極１０が形成され、ドレイン領域３に接続するようにドレイン電極１１が形成されている。Ｐ＋型コンタクト領域１２を介して第二ベース領域６に接続するように第二ベース電極１４が形成されている。また、図３の（Ａ）の断面図には描かれていないが、図３の（Ｂ）の平面図および紙面奥行き方向の断面図（図３の（Ｂ）のＸ−Ｙ垂直面による断面図）を示した図４にあるように、Ｐ＋型コンタクト領域１２を介して第一ベース領域４に接続するように第一ベース電極１３が形成されている。なお、図３の（Ｂ）において、ゲート絶縁膜８、ゲート電極９、ソース電極１０、第一ベース電極１３、第二ベース電極１４は、それぞれの輪郭を示す点線のみで表されている。

第一ベース電極１３は、ソース電極１０と電気的に接続されており、ソース電極１０と同電位になっている。第二ベース電極１４はゲート電極９に電気的に接続されている。ここで、ゲート電極９に所定の電圧を印加した際における第二ベース電極１４の電位は、ドレイン領域３と第二ベース領域６との境界に形成されるＰＮ接合のビルトイン電圧より低い電位となるように設定されている。なお、このような接続は第１の実施の形態例において行ってもよい。

本実施の形態例の炭化珪素半導体装置は、図１に示した第１の実施の形態例の炭化珪素半導体装置における蓄積型の表面チャネル領域７を反転型チャネル領域にしたものであり、第１の実施の形態例の半導体装置と同様の動作を行うことに加えて、ＭＯＳ動作を行う箇所に反転型チャネル領域を用いているので、ノーマリーオフ特性がより実現し易い。

以上の実施の形態例においては、第一導電型をＮ型、第二導電型をＰ型として説明しているが、第一導電型をＰ型、第二導電型をＮ型としても、同様の効果を得ることができる。

第１の実施の形態例である炭化珪素半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。図１の（Ｂ）のＸ−Ｙ垂直面による断面図である。第２の実施の形態例である炭化珪素半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。図３の（Ｂ）のＸ−Ｙ垂直面による断面図である。

符号の説明

１：炭化珪素基板、２：炭化珪素エピタキシャル層、３：ドレイン領域、４：第一ベース領域、５：ソース領域、６：第二ベース領域、７：表面チャネル領域、８：ゲート絶縁膜、９：ゲート電極、１０：ソース電極、１１：ドレイン電極、１２：Ｐ＋型コンタクト領域、１３：第一ベース電極、１４：第二ベース電極。

Claims

第一導電型の炭化珪素半導体からなるドレイン領域と、
前記ドレイン領域に接し、第二導電型の炭化珪素半導体からなる第一ベース領域と、
前記第一ベース領域に接し、第一導電型の炭化珪素半導体からなるソース領域と、
前記第一ベース領域の表面に配設され、前記ソース領域と前記ドレイン領域とを接続する、第一導電型の炭化珪素半導体からなる表面チャネル領域と、
前記ソース領域に接し、前記ドレイン領域の所定領域を介して前記第一ベース領域に対向する、第二導電型の炭化珪素半導体からなる第二ベース領域と、
少なくとも前記ソース領域と前記ドレイン領域とに挟まれる前記第一ベース領域の表面にゲート絶縁膜を介して接するゲート電極と、
前記ドレイン領域に接続するドレイン電極と、
前記ソース領域に接続するソース電極と、
前記第一ベース領域に接続する第一ベース電極と、
前記第二ベース領域に接続する第二ベース電極とを有することを特徴とする炭化珪素半導体装置。
第一導電型の炭化珪素半導体からなるドレイン領域と、
前記ドレイン領域に接し、第二導電型の炭化珪素半導体からなる第一ベース領域と、
前記第一ベース領域に接する第一導電型の炭化珪素半導体からなるソース領域と、
前記第一ベース領域の表面に配設され、前記ソース領域と前記ドレイン領域とを接続する、第一導電型の炭化珪素半導体からなる表面チャネル領域と、
前記ソース領域に接し、前記ドレイン領域の所定領域を介して前記第一ベース領域に対向する、第二導電型の炭化珪素半導体からなる第二ベース領域と、
少なくとも前記ソース領域と前記ドレイン領域との間に介在する前記表面チャネル領域の表面にゲート絶縁膜を介して接するゲート電極と、
前記ドレイン領域に接続するドレイン電極と、
前記ソース領域に接続するソース電極と、
前記第一ベース領域に接続する第一ベース電極と、
前記第二ベース領域に接続する第二ベース電極とを有することを特徴とする炭化珪素半導体装置。
前記第一ベース電極と前記ソース電極とが同電位であることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
前記第二ベース電極が前記ゲート電極に電気的に接続されていることを特徴とする請求項１、２または３に記載の炭化珪素半導体装置。
前記第一ベース電極及び第二ベース電極が前記ゲート電極に電気的に接続されていることを特徴とする請求項２に記載の炭化珪素半導体装置。
前記第一ベース領域と前記第二ベース領域との間に介在する前記ドレイン領域の少なくとも一部分が、
前記第一ベース領域及び第二ベース領域から伸びるビルトイン電界によって完全空乏化していることを特徴とする請求項１乃至５のいずれかに記載の炭化珪素半導体装置。