JP5082260B2 - Silicon carbide semiconductor device - Google Patents

Silicon carbide semiconductor device Download PDF

Info

Publication number
JP5082260B2
JP5082260B2 JP2006056033A JP2006056033A JP5082260B2 JP 5082260 B2 JP5082260 B2 JP 5082260B2 JP 2006056033 A JP2006056033 A JP 2006056033A JP 2006056033 A JP2006056033 A JP 2006056033A JP 5082260 B2 JP5082260 B2 JP 5082260B2
Authority
JP
Japan
Prior art keywords
region
base
silicon carbide
carbide semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006056033A
Other languages
Japanese (ja)
Other versions
JP2007234938A (en
Inventor
秀明 田中
正勝 星
哲也 林
良雄 下井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2006056033A priority Critical patent/JP5082260B2/en
Publication of JP2007234938A publication Critical patent/JP2007234938A/en
Application granted granted Critical
Publication of JP5082260B2 publication Critical patent/JP5082260B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

本発明は炭化珪素半導体装置に関する。   The present invention relates to a silicon carbide semiconductor device.

炭化珪素半導体装置の従来例が下記特許文献１に記載されている。この炭化珪素半導体装置においては、ソース領域と、ベース領域と、ドレイン領域とが設けられ、ベース領域の表層には、ソース領域とドレイン領域を繋ぐように表面チャネル領域が形成され、ゲート電極が、ゲート絶縁膜を介して、ソース領域とドレイン領域と表面チャネル領域に接し、ソース領域とベース領域とドレイン領域とは、それぞれ、ソース電極とベース電極とドレイン電極とに接続している。   A conventional example of a silicon carbide semiconductor device is described in Patent Document 1 below. In this silicon carbide semiconductor device, a source region, a base region, and a drain region are provided, a surface channel region is formed on the surface layer of the base region so as to connect the source region and the drain region, and a gate electrode is formed. The source region, the drain region, and the surface channel region are in contact with each other through the gate insulating film, and the source region, the base region, and the drain region are connected to the source electrode, the base electrode, and the drain electrode, respectively.

この炭化珪素半導体装置において、ソース電極を接地し、ドレイン電極に正の電圧を印加した状態で、ゲート電極に正の電圧を印加することによって、ゲート電極とベース領域とのビルトインポテンシャルを制御、すなわちゲート電極とベース領域とから表面チャネル領域中に伸延している空乏層幅を制御し、ソース電極−ドレイン電極間に電流を流し、トランジスタ動作を行わせることができる。この場合に、ベース電極がソース電極と同電位であるＭＯＳＦＥＴと比較して、ベース領域のビルトインポテンシャルを制御可能であるため、ベース領域の不純物濃度を高く設定することができ、ノーマリーオフ型を実現し易く、且つ、オン抵抗の低減が可能となる。
特開２００２−２６１２８０号公報 In this silicon carbide semiconductor device, the built-in potential between the gate electrode and the base region is controlled by applying a positive voltage to the gate electrode with the source electrode grounded and a positive voltage applied to the drain electrode. The width of the depletion layer extending from the gate electrode and the base region into the surface channel region is controlled, and a current is allowed to flow between the source electrode and the drain electrode, whereby the transistor operation can be performed. In this case, since the built-in potential of the base region can be controlled compared to a MOSFET whose base electrode is at the same potential as the source electrode, the impurity concentration of the base region can be set high, and the normally-off type is This is easy to realize and the on-resistance can be reduced.
JP 2002-261280 A

しかしながら、このような炭化珪素半導体装置においては、単位セルあたりのソース領域−ドレイン領域間の電流経路は、表面チャネル領域のみであり、より多くのオン電流を流すには限界があった。すなわち、オン抵抗の低減には限界があった。   However, in such a silicon carbide semiconductor device, the current path between the source region and the drain region per unit cell is only the surface channel region, and there is a limit in flowing more on-current. That is, there is a limit to the reduction of on-resistance.

本発明は、上記問題を鑑みてなされたものであり、本発明が解決しようとする課題は、単位セルあたりにより多くの電流を流すことが可能な炭化珪素半導体装置、すなわちオン抵抗をより低減可能な炭化珪素半導体装置を提供することである。   The present invention has been made in view of the above problems, and the problem to be solved by the present invention is that a silicon carbide semiconductor device capable of allowing more current to flow per unit cell, that is, the on-resistance can be further reduced. A silicon carbide semiconductor device is provided.

第一導電型のドレイン領域と、前記ドレイン領域に接する第二導電型のベース領域と、前記ベース領域に接する第一導電型のソース領域と、ゲート電極とを有する炭化珪素半導体装置において、前記ベース領域が、前記ドレイン領域の所定領域を介して対向する第一及び第二のベース領域からなり、前記第一ベース領域の表面には、前記ソース領域と前記ドレイン領域とを接続する第一導電型の炭化珪素半導体からなる表面チャネル領域が配設され、前記ゲート電極は、少なくとも前記ソース領域と前記ドレイン領域とに挟まれる前記第一ベース領域の表面にゲート絶縁膜を介して接していることを特徴とする炭化珪素半導体装置を構成する。 In a silicon carbide semiconductor device comprising: a first conductivity type drain region; a second conductivity type base region in contact with the drain region; a first conductivity type source region in contact with the base region; and a gate electrode. The region comprises first and second base regions facing each other through a predetermined region of the drain region, and a first conductivity type connecting the source region and the drain region on the surface of the first base region A surface channel region made of a silicon carbide semiconductor is provided, and the gate electrode is in contact with at least the surface of the first base region sandwiched between the source region and the drain region via a gate insulating film. A characteristic silicon carbide semiconductor device is formed.

オン状態の際に、ゲート絶縁膜を介してゲート電極と接している、第一ベース領域とドレイン領域との接合部のみに電流を流すだけではなく、第一ベース領域と第二ベース領域とによって挟まれたドレイン領域にも電流を流すことが可能であるため、単位セルあたりのチャネル密度を高くすることができ、その結果として、単位セルあたりに、より多くの電流を流すことが可能な炭化珪素半導体装置、すなわちオン抵抗をより低減可能な炭化珪素半導体装置を提供することが可能となる。   In the ON state, not only the current flows only to the junction between the first base region and the drain region, which is in contact with the gate electrode through the gate insulating film, but also by the first base region and the second base region. Since current can also flow through the sandwiched drain region, the channel density per unit cell can be increased, and as a result, carbonization that allows more current to flow per unit cell. It is possible to provide a silicon semiconductor device, that is, a silicon carbide semiconductor device that can further reduce the on-resistance.

以下に、実施の形態例によって、発明を実施するための最良の形態を説明する。   Hereinafter, the best mode for carrying out the invention will be described by way of embodiments.

［第１の実施の形態例］
図１の（Ａ）は、本発明における第１の実施の形態例である炭化珪素半導体装置の連続した単位セル２つの断面を示したものであり、この炭化珪素半導体装置は蓄積型パワーＭＯＳＦＥＴと呼ばれるものである。 [First Embodiment]
FIG. 1A shows a cross section of two continuous unit cells of a silicon carbide semiconductor device according to the first embodiment of the present invention. This silicon carbide semiconductor device includes a storage power MOSFET and It is what is called.

図１の（Ａ）において、Ｎ＋型炭化珪素基板１上にＮ−型炭化珪素エピタキシャル層２が成長し、炭化珪素エピタキシャル層２の上部は下記各領域（別の符号で示す）に変換されている。炭化珪素基板１と炭化珪素エピタキシャル層２とが、第一導電型の炭化珪素半導体からなるＮ型のドレイン領域３となる。   In FIG. 1A, an N− type silicon carbide epitaxial layer 2 is grown on an N + type silicon carbide substrate 1, and the upper portion of the silicon carbide epitaxial layer 2 is converted into the following regions (indicated by different symbols). Yes. Silicon carbide substrate 1 and silicon carbide epitaxial layer 2 become N-type drain region 3 made of the first conductivity type silicon carbide semiconductor.

ドレイン領域３に接して、第二導電型の炭化珪素半導体であるＰ型の炭化珪素半導体からなる第一ベース領域４が形成され、第一ベース領域４に接するように、第一導電型の炭化珪素半導体であるＮ＋型の炭化珪素半導体からなるソース領域５が形成されている。   A first base region 4 made of a P-type silicon carbide semiconductor, which is a second-conductivity-type silicon carbide semiconductor, is formed in contact with the drain region 3, and the first-conductivity-type carbonization carbon is formed so as to be in contact with the first base region 4. Source region 5 made of an N + type silicon carbide semiconductor which is a silicon semiconductor is formed.

ソース領域５に接し、ドレイン領域３の所定領域を介して第一ベース領域４に対向するように、第二導電型の炭化珪素半導体であるＰ型の炭化珪素半導体からなる第二ベース領域６が形成されている。   A second base region 6 made of a P-type silicon carbide semiconductor, which is a second conductivity type silicon carbide semiconductor, is in contact with the source region 5 and faces the first base region 4 through a predetermined region of the drain region 3. Is formed.

第一ベース領域４と第二ベース領域６との間に介在するドレイン領域３の少なくとも一部分は、第一ベース領域４及び第二ベース領域６から伸びるビルトイン電界により完全空乏化している。   At least a portion of the drain region 3 interposed between the first base region 4 and the second base region 6 is completely depleted by a built-in electric field extending from the first base region 4 and the second base region 6.

第一ベース領域４の表面上には、ソース領域５とドレイン領域３を接続するように第一導電型の炭化珪素半導体であるＮ型の炭化珪素半導体からなる表面チャネル領域７が形成されている。表面チャネル領域７は、第一ベース領域４から伸びるビルトイン電界、及び、ゲート絶縁膜８を介してゲート電極９から伸びるビルトイン電界により完全空乏化している。   On the surface of first base region 4, surface channel region 7 made of an N-type silicon carbide semiconductor that is a silicon carbide semiconductor of the first conductivity type is formed so as to connect source region 5 and drain region 3. . The surface channel region 7 is completely depleted by a built-in electric field extending from the first base region 4 and a built-in electric field extending from the gate electrode 9 via the gate insulating film 8.

ゲート電極９が、ゲート絶縁膜８を介して、少なくともソース領域５とドレイン領域３との間に介在するチャネル領域７の表面に接するように形成されている。ソース領域５に接続するようにソース電極１０が形成され、ドレイン領域３に接続するようにドレイン電極１１が形成されている。Ｐ＋型コンタクト領域１２を介して第二ベース領域６に接続するように第二ベース電極１４が形成されている。また、図１の（Ａ）の断面図には描かれていないが、図１の（Ｂ）の平面図および紙面奥行き方向の断面図（図１の（Ｂ）のＸ−Ｙ垂直面による断面図）を示した図２にあるように、Ｐ＋型コンタクト領域１２を介して第一ベース領域４に接続するように第一ベース電極１３が形成されている。なお、図１の（Ｂ）において、ゲート絶縁膜８、ゲート電極９、ソース電極１０、第一ベース電極１３、第二ベース電極１４は、それぞれの輪郭を示す点線のみで表されている。   A gate electrode 9 is formed so as to contact at least the surface of the channel region 7 interposed between the source region 5 and the drain region 3 with the gate insulating film 8 interposed therebetween. A source electrode 10 is formed so as to be connected to the source region 5, and a drain electrode 11 is formed so as to be connected to the drain region 3. A second base electrode 14 is formed so as to be connected to the second base region 6 through the P + type contact region 12. Although not shown in the cross-sectional view of FIG. 1A, the plan view of FIG. 1B and the cross-sectional view in the depth direction of the drawing (the cross section taken along the XY vertical plane of FIG. 1B). As shown in FIG. 2, the first base electrode 13 is formed so as to be connected to the first base region 4 through the P + type contact region 12. In FIG. 1B, the gate insulating film 8, the gate electrode 9, the source electrode 10, the first base electrode 13, and the second base electrode 14 are represented only by dotted lines indicating their respective outlines.

第一ベース電極１３と第二ベース電極１４はゲート電極９に電気的に接続されている。ここで、ゲート電極９に所定の電圧を印加した際における第一ベース電極１３と第二ベース電極１４の電位は、ドレイン領域３と第一ベース領域４との境界及びドレイン領域３と第二ベース領域６との境界に形成されるＰＮ接合のビルトイン電圧より低い電位となるように設定されている。   The first base electrode 13 and the second base electrode 14 are electrically connected to the gate electrode 9. Here, the potential of the first base electrode 13 and the second base electrode 14 when a predetermined voltage is applied to the gate electrode 9 is the boundary between the drain region 3 and the first base region 4 and the drain region 3 and the second base electrode. The potential is set to be lower than the built-in voltage of the PN junction formed at the boundary with the region 6.

次に、この炭化珪素半導体装置の動作について説明する。   Next, the operation of this silicon carbide semiconductor device will be described.

この炭化珪素半導体装置は、ソース電極１０を接地状態とし、ドレイン電極１１に正の電圧を印加して使用する。   This silicon carbide semiconductor device is used with the source electrode 10 grounded and a positive voltage applied to the drain electrode 11.

まず、ソース電極１０を接地状態とし、ドレイン電極１１に正の電圧を印加した状態で、ゲート電極９を接地状態にすると、表面チャネル領域７、及び、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３の一部は、完全空乏化しているため、ソース電極−ドレイン電極間は、電気的に遮断された状態になり、オフ状態になる。   First, when the source electrode 10 is grounded and the gate electrode 9 is grounded with a positive voltage applied to the drain electrode 11, the surface channel region 7, the first base region 4, and the second base region 6. Since part of the drain region 3 sandwiched between and is completely depleted, the source electrode and the drain electrode are electrically cut off and turned off.

次に、ゲート電極９に所定の正の電圧を印加すると、第一ベース領域４及びゲート電極９からゲート絶縁膜８を介して表面チャネル領域７中へ伸びているビルトイン電界が弱まり、表面チャネル領域７中を通って電子がソース領域５からドレイン領域３へ流れるようになる。すなわちソース電極−ドレイン電極間に電流が流れ、オン状態になる。また、第一ベース電極１３と第二ベース電極１４にドレイン領域３と第一ベース領域４との境界及びドレイン領域３と第二ベース領域６との境界に形成されるＰＮ接合のビルトイン電圧より低い電圧が印加されることによって、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３中のビルトイン電界も弱まるため、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３中を通ってソース領域５からドレイン領域３へ電子が流れる。 Next, when a predetermined positive voltage is applied to the gate electrode 9, the built-in electric field extending from the first base region 4 and the gate electrode 9 into the surface channel region 7 through the gate insulating film 8 is weakened. 7, electrons flow from the source region 5 to the drain region 3 . That is, current flows between the source electrode and the drain electrode, and the device is turned on. Further, the built-in voltage of the PN junction formed on the boundary between the drain region 3 and the first base region 4 and the boundary between the drain region 3 and the second base region 6 on the first base electrode 13 and the second base electrode 14 is lower. When the voltage is applied, the built-in electric field in the drain region 3 sandwiched between the first base region 4 and the second base region 6 is also weakened. Therefore, the voltage is sandwiched between the first base region 4 and the second base region 6. Electrons flow from the source region 5 to the drain region 3 through the drain region 3 .

次に、ゲート電極９を接地状態にすると、表面チャネル領域７、及び、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３の一部は、ゲート電極９、及び、第一ベース領域４と第二ベース領域６とから伸びるビルトイン電界によって完全空乏化し、ソース電極−ドレイン電極間は完全に遮断され、オフ状態になる。   Next, when the gate electrode 9 is grounded, the surface channel region 7 and a part of the drain region 3 sandwiched between the first base region 4 and the second base region 6 The built-in electric field extending from the one base region 4 and the second base region 6 is completely depleted, and the source electrode and the drain electrode are completely cut off and turned off.

このように、第１の実施の形態例である炭化珪素半導体装置はスイッチ動作を示すと同時に、従来技術による炭化珪素半導体装置のようにオン状態の際に表面チャネル領域７のみに電流が流れる（ＭＯＳＦＥＴ動作）だけではなく、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３にも電流を流すことが可能（ＪＦＥＴ動作）であるため、単位セルあたりのチャネル密度を高くすることができ、より大電流を流すことができる。すなわち、オン抵抗をより低減することができる。   As described above, the silicon carbide semiconductor device according to the first embodiment exhibits a switching operation, and at the same time, a current flows only in the surface channel region 7 in the ON state as in the conventional silicon carbide semiconductor device ( Since the current can flow not only in the MOSFET operation) but also in the drain region 3 sandwiched between the first base region 4 and the second base region 6 (JFET operation), the channel density per unit cell is increased. And a larger current can flow. That is, the on-resistance can be further reduced.

また、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３は、第一ベース領域４及び第二ベース領域６から第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３に伸びるビルトイン電界によって完全空乏化しているため、ノーマリーオフ特性を実現することができる。   The drain region 3 sandwiched between the first base region 4 and the second base region 6 is sandwiched between the first base region 4 and the second base region 6 from the first base region 4 and the second base region 6. Since it is completely depleted by the built-in electric field extending to the drain region 3, normally-off characteristics can be realized.

さらに、第一ベース電極１３と第二ベース電極１４は、ゲート電極９に電気的に接続されているため、ゲート電極９に印加する電圧によって、第一ベース領域４及び第二ベース領域６の電位を制御することができる。すなわち、第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域中３のビルトイン電界を制御することができるため、通常のＭＯＳＦＥＴと同様に三端子デバイスとして扱うことができる。   Furthermore, since the first base electrode 13 and the second base electrode 14 are electrically connected to the gate electrode 9, the potentials of the first base region 4 and the second base region 6 are determined by the voltage applied to the gate electrode 9. Can be controlled. That is, since the built-in electric field in the drain region 3 sandwiched between the first base region 4 and the second base region 6 can be controlled, it can be handled as a three-terminal device like a normal MOSFET.

［第２の実施の形態例］
図３の（Ａ）は、第２の実施の形態例である炭化珪素半導体装置の連続した単位セル２つの断面を示した図である。 [Second Embodiment]
FIG. 3A is a diagram showing a cross section of two continuous unit cells of the silicon carbide semiconductor device according to the second embodiment.

図３の（Ａ）において、Ｎ＋型炭化珪素基板１上にＮ−型炭化珪素エピタキシャル層２が成長し、炭化珪素エピタキシャル層２の上部は下記各領域（別の符号で示す）に変換されている。炭化珪素基板１と炭化珪素エピタキシャル層２とが、第一導電型の炭化珪素半導体からなるＮ型のドレイン領域３となる。   In FIG. 3A, an N− type silicon carbide epitaxial layer 2 is grown on an N + type silicon carbide substrate 1, and the upper portion of the silicon carbide epitaxial layer 2 is converted into the following regions (indicated by different symbols). Yes. Silicon carbide substrate 1 and silicon carbide epitaxial layer 2 become N-type drain region 3 made of the first conductivity type silicon carbide semiconductor.

ドレイン領域３に接して、第二導電型の炭化珪素半導体であるＰ型の炭化珪素半導体からなる第一ベース領域４が形成され、第一ベース領域４に接するように第一導電型の炭化珪素半導体であるＮ＋型の炭化珪素からなるソース領域５が形成されている。   A first base region 4 made of a P-type silicon carbide semiconductor, which is a second conductivity type silicon carbide semiconductor, is formed in contact with drain region 3, and the first conductivity type silicon carbide is in contact with first base region 4. Source region 5 made of N + type silicon carbide, which is a semiconductor, is formed.

ソース領域５に接し、ドレイン領域３の所定領域を介して第一ベース領域４に対向するように、第二導電型の炭化珪素半導体であるＰ型の炭化珪素半導体からなる第二ベース領域６が形成されている。   A second base region 6 made of a P-type silicon carbide semiconductor, which is a second conductivity type silicon carbide semiconductor, is in contact with the source region 5 and faces the first base region 4 through a predetermined region of the drain region 3. Is formed.

第一ベース領域４と第二ベース領域６とによって挟まれたドレイン領域３は、第一ベース領域４及び第二ベース領域６から伸びるビルトイン電界により完全空乏化している。   The drain region 3 sandwiched between the first base region 4 and the second base region 6 is completely depleted by a built-in electric field extending from the first base region 4 and the second base region 6.

ゲート電極９が、ゲート絶縁膜８を介して、少なくともソース領域５とドレイン領域３とに挟まれる第一ベース領域４の表面に接するように形成されている。ソース領域５に接続するようにソース電極１０が形成され、ドレイン領域３に接続するようにドレイン電極１１が形成されている。Ｐ＋型コンタクト領域１２を介して第二ベース領域６に接続するように第二ベース電極１４が形成されている。また、図３の（Ａ）の断面図には描かれていないが、図３の（Ｂ）の平面図および紙面奥行き方向の断面図（図３の（Ｂ）のＸ−Ｙ垂直面による断面図）を示した図４にあるように、Ｐ＋型コンタクト領域１２を介して第一ベース領域４に接続するように第一ベース電極１３が形成されている。なお、図３の（Ｂ）において、ゲート絶縁膜８、ゲート電極９、ソース電極１０、第一ベース電極１３、第二ベース電極１４は、それぞれの輪郭を示す点線のみで表されている。   The gate electrode 9 is formed so as to be in contact with at least the surface of the first base region 4 sandwiched between the source region 5 and the drain region 3 via the gate insulating film 8. A source electrode 10 is formed so as to be connected to the source region 5, and a drain electrode 11 is formed so as to be connected to the drain region 3. A second base electrode 14 is formed so as to be connected to the second base region 6 through the P + type contact region 12. Further, although not shown in the cross-sectional view of FIG. 3A, the plan view of FIG. 3B and the cross-sectional view in the depth direction of the drawing (the cross section taken along the XY vertical plane of FIG. 3B). As shown in FIG. 4, the first base electrode 13 is formed so as to be connected to the first base region 4 through the P + type contact region 12. In FIG. 3B, the gate insulating film 8, the gate electrode 9, the source electrode 10, the first base electrode 13, and the second base electrode 14 are represented only by dotted lines indicating their respective outlines.

第一ベース電極１３は、ソース電極１０と電気的に接続されており、ソース電極１０と同電位になっている。第二ベース電極１４はゲート電極９に電気的に接続されている。ここで、ゲート電極９に所定の電圧を印加した際における第二ベース電極１４の電位は、ドレイン領域３と第二ベース領域６との境界に形成されるＰＮ接合のビルトイン電圧より低い電位となるように設定されている。なお、このような接続は第１の実施の形態例において行ってもよい。   The first base electrode 13 is electrically connected to the source electrode 10 and has the same potential as the source electrode 10. The second base electrode 14 is electrically connected to the gate electrode 9. Here, the potential of the second base electrode 14 when a predetermined voltage is applied to the gate electrode 9 is lower than the built-in voltage of the PN junction formed at the boundary between the drain region 3 and the second base region 6. Is set to Such connection may be made in the first embodiment.

本実施の形態例の炭化珪素半導体装置は、図１に示した第１の実施の形態例の炭化珪素半導体装置における蓄積型の表面チャネル領域７を反転型チャネル領域にしたものであり、第１の実施の形態例の半導体装置と同様の動作を行うことに加えて、ＭＯＳ動作を行う箇所に反転型チャネル領域を用いているので、ノーマリーオフ特性がより実現し易い。   The silicon carbide semiconductor device according to the present embodiment is obtained by replacing the storage type surface channel region 7 in the silicon carbide semiconductor device according to the first embodiment shown in FIG. In addition to performing the same operation as that of the semiconductor device of the present embodiment, the normally-off characteristics are more easily realized because the inversion channel region is used at the place where the MOS operation is performed.

以上の実施の形態例においては、第一導電型をＮ型、第二導電型をＰ型として説明しているが、第一導電型をＰ型、第二導電型をＮ型としても、同様の効果を得ることができる。   In the above embodiments, the first conductivity type is described as N-type and the second conductivity type is defined as P-type. However, the same applies to the case where the first conductivity type is P-type and the second conductivity type is N-type. The effect of can be obtained.

第１の実施の形態例である炭化珪素半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。It is a figure which shows the silicon carbide semiconductor device which is the example of 1st Embodiment, (A) is sectional drawing, (B) is a top view. 図１の（Ｂ）のＸ−Ｙ垂直面による断面図である。It is sectional drawing by the XY perpendicular plane of (B) of FIG. 第２の実施の形態例である炭化珪素半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。It is a figure which shows the silicon carbide semiconductor device which is a 2nd embodiment, (A) is sectional drawing, (B) is a top view. 図３の（Ｂ）のＸ−Ｙ垂直面による断面図である。It is sectional drawing by the XY perpendicular plane of (B) of FIG.

符号の説明Explanation of symbols

１：炭化珪素基板、２：炭化珪素エピタキシャル層、３：ドレイン領域、４：第一ベース領域、５：ソース領域、６：第二ベース領域、７：表面チャネル領域、８：ゲート絶縁膜、９：ゲート電極、１０：ソース電極、１１：ドレイン電極、１２：Ｐ＋型コンタクト領域、１３：第一ベース電極、１４：第二ベース電極。   1: silicon carbide substrate, 2: silicon carbide epitaxial layer, 3: drain region, 4: first base region, 5: source region, 6: second base region, 7: surface channel region, 8: gate insulating film, 9 : Gate electrode, 10: source electrode, 11: drain electrode, 12: P + type contact region, 13: first base electrode, 14: second base electrode.

Claims (6)

第一導電型の炭化珪素半導体からなるドレイン領域と、
前記ドレイン領域に接し、第二導電型の炭化珪素半導体からなる第一ベース領域と、
前記第一ベース領域に接し、第一導電型の炭化珪素半導体からなるソース領域と、
前記第一ベース領域の表面に配設され、前記ソース領域と前記ドレイン領域とを接続する、第一導電型の炭化珪素半導体からなる表面チャネル領域と、
前記ソース領域に接し、前記ドレイン領域の所定領域を介して前記第一ベース領域に対向する、第二導電型の炭化珪素半導体からなる第二ベース領域と、
少なくとも前記ソース領域と前記ドレイン領域とに挟まれる前記第一ベース領域の表面にゲート絶縁膜を介して接するゲート電極と、
前記ドレイン領域に接続するドレイン電極と、
前記ソース領域に接続するソース電極と、
前記第一ベース領域に接続する第一ベース電極と、
前記第二ベース領域に接続する第二ベース電極とを有することを特徴とする炭化珪素半導体装置。 A drain region made of a silicon carbide semiconductor of the first conductivity type;
A first base region in contact with the drain region and made of a silicon carbide semiconductor of a second conductivity type;
A source region made of a silicon carbide semiconductor of a first conductivity type in contact with the first base region;
A surface channel region made of a silicon carbide semiconductor of a first conductivity type, disposed on the surface of the first base region and connecting the source region and the drain region;
A second base region made of a silicon carbide semiconductor of a second conductivity type, in contact with the source region and facing the first base region via a predetermined region of the drain region;
A gate electrode in contact with a surface of the first base region sandwiched between at least the source region and the drain region via a gate insulating film;
A drain electrode connected to the drain region;
A source electrode connected to the source region;
A first base electrode connected to the first base region;
A silicon carbide semiconductor device comprising: a second base electrode connected to the second base region. 第一導電型の炭化珪素半導体からなるドレイン領域と、
前記ドレイン領域に接し、第二導電型の炭化珪素半導体からなる第一ベース領域と、
前記第一ベース領域に接する第一導電型の炭化珪素半導体からなるソース領域と、
前記第一ベース領域の表面に配設され、前記ソース領域と前記ドレイン領域とを接続する、第一導電型の炭化珪素半導体からなる表面チャネル領域と、
前記ソース領域に接し、前記ドレイン領域の所定領域を介して前記第一ベース領域に対向する、第二導電型の炭化珪素半導体からなる第二ベース領域と、
少なくとも前記ソース領域と前記ドレイン領域との間に介在する前記表面チャネル領域の表面にゲート絶縁膜を介して接するゲート電極と、
前記ドレイン領域に接続するドレイン電極と、
前記ソース領域に接続するソース電極と、
前記第一ベース領域に接続する第一ベース電極と、
前記第二ベース領域に接続する第二ベース電極とを有することを特徴とする炭化珪素半導体装置。 A drain region made of a silicon carbide semiconductor of the first conductivity type;
A first base region in contact with the drain region and made of a silicon carbide semiconductor of a second conductivity type;
A source region made of a silicon carbide semiconductor of a first conductivity type in contact with the first base region;
A surface channel region made of a silicon carbide semiconductor of a first conductivity type, disposed on the surface of the first base region and connecting the source region and the drain region;
A second base region made of a silicon carbide semiconductor of a second conductivity type, in contact with the source region and facing the first base region via a predetermined region of the drain region;
A gate electrode in contact with a surface of the surface channel region interposed between at least the source region and the drain region via a gate insulating film;
A drain electrode connected to the drain region;
A source electrode connected to the source region;
A first base electrode connected to the first base region;
A silicon carbide semiconductor device comprising: a second base electrode connected to the second base region. 前記第一ベース電極と前記ソース電極とが同電位であることを特徴とする請求項１または２に記載の炭化珪素半導体装置。   The silicon carbide semiconductor device according to claim 1, wherein the first base electrode and the source electrode have the same potential. 前記第二ベース電極が前記ゲート電極に電気的に接続されていることを特徴とする請求項１、２または３に記載の炭化珪素半導体装置。   The silicon carbide semiconductor device according to claim 1, wherein the second base electrode is electrically connected to the gate electrode. 前記第一ベース電極及び第二ベース電極が前記ゲート電極に電気的に接続されていることを特徴とする請求項２に記載の炭化珪素半導体装置。   The silicon carbide semiconductor device according to claim 2, wherein the first base electrode and the second base electrode are electrically connected to the gate electrode. 前記第一ベース領域と前記第二ベース領域との間に介在する前記ドレイン領域の少なくとも一部分が、
前記第一ベース領域及び第二ベース領域から伸びるビルトイン電界によって完全空乏化していることを特徴とする請求項１乃至５のいずれかに記載の炭化珪素半導体装置。 At least a portion of the drain region interposed between the first base region and the second base region,
6. The silicon carbide semiconductor device according to claim 1, wherein the silicon carbide semiconductor device is completely depleted by a built-in electric field extending from the first base region and the second base region.
JP2006056033A 2006-03-02 2006-03-02 Silicon carbide semiconductor device Active JP5082260B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006056033A JP5082260B2 (en) 2006-03-02 2006-03-02 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006056033A JP5082260B2 (en) 2006-03-02 2006-03-02 Silicon carbide semiconductor device

Publications (2)

Publication Number Publication Date
JP2007234938A JP2007234938A (en) 2007-09-13
JP5082260B2 true JP5082260B2 (en) 2012-11-28

Family

ID=38555204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006056033A Active JP5082260B2 (en) 2006-03-02 2006-03-02 Silicon carbide semiconductor device

Country Status (1)

Country Link
JP (1) JP5082260B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163333A (en) * 1997-11-28 1999-06-18 Nec Corp Semiconductor device and manufacture thereof
JP4132011B2 (en) * 1998-10-09 2008-08-13 関西電力株式会社 Field effect semiconductor device
JP2002231820A (en) * 2001-01-30 2002-08-16 Sanyo Electric Co Ltd Power semiconductor device and method for manufacturing semiconductor device
JP3711989B2 (en) * 2003-06-24 2005-11-02 日産自動車株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2007234938A (en) 2007-09-13

Similar Documents

Publication Publication Date Title
JP4066946B2 (en) Semiconductor device
US9318547B2 (en) Wide bandgap insulated gate semiconductor device
EP1396890B1 (en) Lateral junction type field effect transistor
JP5900698B2 (en) Semiconductor device
US10276666B2 (en) Semiconductor device
JP2007013058A (en) Semiconductor device
JP2008091450A (en) Semiconductor element
JP5833277B1 (en) Semiconductor device
JP2005011846A (en) Semiconductor device
JP2012069797A (en) Insulated gate transistor
JP2017195224A (en) Switching element
JP2005259766A (en) Semiconductor device
JP4131193B2 (en) Semiconductor device
JP7051890B2 (en) Wide gap semiconductor device
JP2004031519A (en) Semiconductor device
JP2016207829A (en) Insulated gate type switching element
US20150069415A1 (en) Semiconductor device
JP5082260B2 (en) Silicon carbide semiconductor device
JP3376294B2 (en) Semiconductor device
WO2022190444A1 (en) Field effect transistor
KR102394547B1 (en) Semiconductor device
JP6950714B2 (en) Semiconductor device
WO2022085151A1 (en) Semiconductor device
JP7110821B2 (en) switching element
JP2018046254A (en) Switching element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090204

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101018

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5082260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3