DE102016105041A1 - Diode und Verfahren zum Herstellen einer Diode - Google Patents

Diode und Verfahren zum Herstellen einer Diode Download PDF

Info

Publication number
DE102016105041A1
DE102016105041A1 DE102016105041.5A DE102016105041A DE102016105041A1 DE 102016105041 A1 DE102016105041 A1 DE 102016105041A1 DE 102016105041 A DE102016105041 A DE 102016105041A DE 102016105041 A1 DE102016105041 A1 DE 102016105041A1
Authority
DE
Germany
Prior art keywords
region
doped
density
contact
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016105041.5A
Other languages
English (en)
Inventor
Hiroki Miyake
Tatsuji Nagaoka
Shinichiro Miyahara
Sachiko Aoi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of DE102016105041A1 publication Critical patent/DE102016105041A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Diode hat ein Halbleitersubstrat; eine Anodenelektrode, die an der Vorderseite des Halbleitersubstrats angeordnet ist; und eine Kathodenelektrode, die an der Rückseite des Halbleitersubstrats angeordnet ist. Ein jeder von p-dotierten Kontaktbereichen umfasst: einen ersten Bereich, der mit der Anodenelektrode in Kontakt steht; einen zweiten Bereich, der an der zur Rückseite gerichteten Seite des ersten Bereichs angeordnet ist und eine p-Störstellendichte bzw. -konzentration hat, die niedriger als eine p-Störstellendichte bzw. -konzentration im ersten Bereich ist; und einen dritten Bereich, der an der zur Rückseite gerichteten Seite des zweiten Bereichs angeordnet ist und eine p-Störstellendichte bzw. -konzentration hat, die niedriger als eine p-Störstellendichte bzw. -konzentration im zweiten Bereich ist. Eine Dicke des zweiten Bereichs ist dicker als eine Dicke des ersten Bereichs.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der am 9. April 2015 eingereichten japanischen Patentanmeldung JP 2015-080217 , deren Offenbarungsgehalt in dieser Anmeldung vollständig durch Bezugnahme aufgenommen ist.
  • TECHNISCHES GEBIET
  • Die in dieser Anmeldung offenbarte Technologie betrifft eine Diode und ein Verfahren zum Herstellen einer Diode.
  • BESCHREIBUNG DES STANDES DER TECHNIK
  • Die offengelegte japanische Patentanmeldung JP 2009-094433 A offenbart eine Diode mit einer Mehrzahl von p-dotierten Kontaktbereichen, n-dotierten Kontaktbereichen und einem n-dotierten Kathodenbereich. Jeder er n-dotierten Kontaktbereiche ist zwischen zwei angrenzenden p-dotierten Kontaktbereichen angeordnet. Die p-dotierten Kontaktbereiche und die n-dotierten Kontaktbereiche stehen mit einer Anodenelektrode in Kontakt. Der Kathodenbereich ist an einer zur Rückseite gerichteten Seite der p-dotierten Kontaktbereiche und der n-dotierten Kontaktbereiche angeordnet und steht mit einer Kathodenelektrode in Kontakt. Eine n-Störstellendichte bzw. -konzentration der n-dotierten Kontaktbereiche ist niedrig. Eine p-Störstellendichte bzw. -konzentration der p-dotierten Kontaktbereiche ist hoch. Wenn eine Sperrspannung an diese Diode angelegt wird, dehnt sich eine Sperrschicht bzw. Raumladungszone oder Verarmungszone von den p-dotierten Kontaktbereichen zu den n-dotierten Kontaktbereichen aus. Die n-dotierten Kontaktbereiche werden dabei von der Sperrschicht abgeklemmt. Daher fließt in der Diode kein Strom, während die Sperrspannung angelegt ist. Wenn eine Durchlassspannung an die Diode angelegt wird, fließen Löcher von der Anodenelektrode in die p-dotierten Kontaktbereiche. Einhergehend mit dem Einströmen von Löchern in die p-dotierten Kontaktbereiche geht die Sperrschicht von jedem n-dotierten Kontaktbereich zur Seite des p-dotierten Kontaktbereichs zurück und die Sperrschicht verschwindet schließlich im n-dotierten Kontaktbereich. Wenn die Durchlassspannung an die Diode angelegt wird, fließt daher der Strom von der Anodenelektrode über die n-dotierten Kontaktbereiche zur Kathodenelektrode. Das bedeutet, die p-dotierten Kontaktbereiche werden keine Stromleitungen, stattdessen werden die n-dotierten Kontaktbereiche Stromleitungen und die Diode schaltet ein. Zu beachten ist, dass eine Barriere zwischen der Anodenelektrode und den p-dotierten Kontaktbereichen aufgrund der vorstehend beschriebenen hohen p-Störstellendichte der p-dotierten Kontaktbereiche gering ist. Wenn die Barriere zwischen der Anodenelektrode und den p-dotierten Kontaktbereichen wie vorstehend beschrieben gering ist, neigen die Löcher beim Anlegen der Durchlassspannung dazu, von der Anodenelektrode in die p-dotierten Kontaktbereiche zu fließen und die Sperrschicht verschwindet aus den n-dotierten Kontaktbereichen in kurzer Zeit. Aufgrund dessen hat die Diode eine hohe bzw. schnelle Ansprechgeschwindigkeit.
  • Daneben offenbart die offengelegte japanische Patentanmeldung JP 2013-120784 A eine Diode, die ähnlich zu der in der offengelegten japanischen Patentanmeldung JP 2009-094433 A ist, bei der p-dotierte Kontaktbereiche zweilagig ausgebildet sind. Bei dieser Diode haben die p-dotierten Kontaktbereiche einen Bereich hoher Dichte, der in einem Bereich vorgesehen ist, der mit der Anodenelektrode in Kontakt steht, und einen Bereich niedriger Dichte, der an der zur Rückseite gerichteten Seite des Bereichs mit hoher Dichte angeordnet ist. Bei der in der offengelegten japanischen Patentanmeldung JP 2013-120784 A offenbarten Diode ist eine Barriere zwischen der Anodenelektrode und den p-dotierten Kontaktbereichen aufgrund der p-Störstellendichte des Bereichs mit hoher Dichte, der mit der Anodenelektrode in Kontakt steht, gering. Aufgrund dessen hat die in der offengelegten japanischen Patentanmeldung JP 2013-120784 A offenbarte Diode ebenfalls eine hohe bzw. schnelle Ansprechgeschwindigkeit.
  • KURZFASSUNG
  • Die in der offengelegten japanischen Patentanmeldung JP 2009-094433 A offenbarte Diode hat eine hohe p-Störstellendichte in den p-dotierten Kontaktbereichen. Aufgrund dessen verarmen (EN: deplete) die n-dotierten Kontaktbereiche, wenn eine Sperrspannung an die Diode angelegt wird, während die p-dotierten Kontaktbereiche nicht verarmen. Daher kommt es zu einer Konzentration des elektrischen Feldes in der Nähe der Enden der p-dotierten Kontaktbereiche. Daher hat die in der japanischen Patentanmeldung JP 2009-094433 A offenbarte Diode einen niedrigen Spannungswiderstand in Sperrrichtung. Wenn die p-Störstellendichte der p-dotierten Kontaktbereiche gesenkt wird, um die Konzentration des elektrischen Feldes zu unterdrücken, verarmen die p-dotierten Kontaktbereiche beim Anlegen der Sperrspannung. Wenn die p-dotierten Kontaktbereiche verarmen, kann sich die Sperrschicht nicht in die n-dotierten Kontaktbereiche ausdehnen, wodurch es schwierig wird, die n-dotierten Kontaktbereiche abzuklemmen bzw. abzuschnüren.
  • Bei der in der offengelegten japanischen Patentanmeldung JP 2013-120784 A offenbarten Diode haben die p-dotierten Kontaktbereiche den Bereich hoher Dichte, der an einer zur Vorderseite gerichteten Seite angeordnet ist, und den Bereich niedriger Dichte, der an der zur Rückseite gerichteten Seite angeordnet ist. Da der Bereich niedriger Dichte beim Anlegen einer Sperrspannung verarmt, trägt der Bereich niedriger Dichte kaum zur Verarmung der n-dotierten Kontaktbereiche bei. Daher muss der Bereich hoher Dichte relativ dick ausgestaltet werden, um die n-dotierten Kontaktbereiche zuverlässig abzuklemmen bzw. abzuschnüren. Der Bereich niedriger Dichte verarmt, wenn die Sperrspannung an die Diode angelegt wird, der Bereich hoher Dichte verarmt dagegen nicht. Das bedeutet, dass beim Anlegen der Sperrspannung der Bereich hoher Dichte nicht verarmt, wohingegen der Bereich niedriger Dichte und die n-dotierten Kontaktbereiche verarmen. Da der nicht verarmende Bereich hoher Dichte dick ist, kommt es zu einer Konzentration des elektrischen Feldes in der Nähe eines Endes des Bereichs mit hoher Dichte, wenn die Sperrspannung angelegt wird. Die Diode der offengelegten japanischen Patentanmeldung JP 2013-120784 A hat ebenso einen niedrigen Spannungswiderstand in Sperrrichtung.
  • Zu beachten ist, dass die Dioden des vorstehend genannten Standes der Technik Dioden von dem Typ sind, bei dem Löcher beim Einschalten nicht von den p-dotierten Kontaktbereichen in n-dotierte Driftbereiche fließen. Eine derartige Diode wird als JBSD (Junction Barrier Schottky-Diode) bezeichnet. Daneben gibt es auch eine Art von Diode, bei der Löcher beim Einschalten von den p-dotierten Kontaktbereichen in n-dotierte Driftbereiche fließen (d. h. eine Art von Diode, bei der sowohl Elektronen als auch Löcher zum Strom beitragen). Eine derartige Diode wird als MPSD (Merged PIN Schottky-Diode) bezeichnet. Ein ähnliches Problem wie bei der JBSD tritt auch bei der MPSD auf. Daher wird mit der vorliegenden Anmeldung eine Technologie geschaffen, die einen Spannungswiderstand in Sperrrichtung in einer Diode mit p-dotierten Kontaktbereichen und einem n-dotierten Kontaktbereich an einer Kontaktfläche zwischen einem Halbleitersubstrat und einer Anodenelektrode verbessert.
  • Eine hier offenbarte Diode hat ein Halbleitersubstrat; eine Anodenelektrode, die an der Vorderseite des Halbleitersubstrats angeordnet ist; und eine Kathodenelektrode, die an der Rückseite des Halbleitersubstrats angeordnet ist. Das Halbleitersubstrat hat eine Mehrzahl von p-dotierten Kontaktbereichen, einen n-dotierten Kontaktbereich und einen n-dotierten Kathodenbereich. Die Mehrzahl von p-dotierten Kontaktbereichen steht mit der Anodenelektrode in Kontakt. Der n-dotierte Kontaktbereich ist zwischen angrenzenden p-dotierten Kontaktbereichen angeordnet steht und mit der Anodenelektrode in Kontakt. Der n-dotierten Kathodenbereich ist an der zur Rückseite gerichteten Seite der p-dotierten Kontaktbereiche und der n-dotierten Kontaktbereiche angeordnet und steht mit der Kathodenelektrode in Kontakt. Jeder der p-dotierten Kontaktbereiche hat erste bis dritte Bereiche. Der erste Bereich steht mit der Anodenelektrode in Kontakt. Der zweite Bereich ist an der zur Rückseite gerichteten Seite des ersten Bereichs angeordnet und hat eine p-Störstellendichte, die niedriger als eine p-Störstellendichte im ersten Bereich ist. Die p-Störstellendichte im zweiten Bereich liegt in einem Bereich von minus 30% bis plus 30% bezüglich eines Mittelwerts der p-Störstellendichte im zweiten Bereich (ist darin verteilt). Der dritte Bereich ist an der zur Rückseite gerichteten Seite des zweiten Bereichs angeordnet ist und hat eine p-Störstellendichte, die niedriger als eine p-Störstellendichte im zweiten Bereich ist. Eine Dicke des zweiten Bereichs ist dicker als eine Dicke des ersten Bereichs.
  • Die Diode hat p-dotierte Kontaktbereiche, die den ersten Bereich umfassen, der eine hohe p-Störstellendichte hat, den zweiten Bereich, der eine mittlere p-Störstellendichte hat, und den dritten Bereich, der eine niedrige p-Störstellendichte hat. Im zweiten Bereich ist die p-Störstellendichte in einem Bereich von minus 30% bis plus 30% verteilt, was bedeutet, dass eine Differenz der p-Störstellendichte gering ist. Zudem ist der zweite Bereich dicker als der erste Bereich. Das bedeutet, dass bei dieser Diode der zweite Bereich, in dem die p-Störstellendichte in einem mittleren Grad verteilt ist, dick ist. Der erste Bereich, der die hohe Störstellendichte hat, wird geschaffen, indem seine Barriere zwischen der Anodenelektrode und den p-dotierten Kontaktbereichen verringert wird, um die Ansprechgeschwindigkeit der Diode zu erhöhen. Wenn eine Sperrspannung an diese Diode angelegt wird, dehnt sich eine Sperrschicht von den p-dotierten Kontaktbereichen zum n-dotierten Kontaktbereich aus, wodurch der n-dotierte Kontaktbereich abgeklemmt wird. Der dritte Bereich mit der niedrigen p-Störstellendichte trägt dabei kaum zur Ausdehnung der Sperrschicht zu den n-dotierten Kontaktbereichen bei, da der dritte Bereich sofort verarmt, der erste Bereich mit der hohen p-Störstellendichte und der zweite Bereich mit der mittleren p-Störstellendichte tragen jedoch zur Ausdehnung der Sperrschicht in den n-dotierten Kontaktbereich bei. Obgleich die Dicke des ersten Bereichs dünn ist, kann der n-dotierte Kontaktbereich zuverlässig abgeschnürt bzw. abgeklemmt werden, da die Dicke des zweiten Bereichs dick ist. Wenn die Sperrspannung angelegt wird, verarmt zudem der dritte Bereich mit der niedrigen p-Störstellendichte. Wenn dann eine höhere Sperrspannung angelegt wird, verarmt der zweite Bereich mit der mittleren p-Störstellendichte zusätzlich zum dritten Bereich. Der erste Bereich mit der hohen p-Störstellendichte verarmt nicht. Da die Dicke des ersten Bereichs jedoch dünn ist, tritt eine Konzentration des elektrischen Feldes weniger wahrscheinlich am Ende des ersten Bereichs auf, obwohl der erste Bereich nicht verarmt ist. Das bedeutet, die Diode verhindert die Konzentration des elektrischen Feldes selbst wenn eine hohe Sperrspannung angelegt wird. Daher hat die Diode einen hohen Spannungswiderstand in Sperrrichtung. Wie vorstehend beschrieben ist, kann der Spannungswiderstand der Diode in Sperrrichtung durch Vorsehen des dicken zweiten Bereichs mit einer kleinen Differenz der p-Störstellendichte verbessert werden.
  • Ein anderer Aspekt der vorliegenden Anmeldung betrifft ein Verfahren zum Herstellen einer Diode, wobei das Verfahren erste bis vierte Prozesse aufweist. Im ersten Prozess werden p-dotierte Störstellen mit einer ersten Dichte in eine Mehrzahl von Bereichen in einer Vorderseite eines n-dotierten Halbleitersubstrats eingebracht, so dass die p-dotierten Störstellen in einer ersten Tiefe enden, wobei die Bereiche in Intervallen in der Vorderseite angeordnet sind. Im zweiten Prozess werden p-dotierte Störstellen mit einer zweiten Dichte in die Mehrzahl von Bereichen eingebracht, so dass die p-dotierten Störstellen in einem Tiefenbereich enden, der tiefer liegt als die erste Tiefe, wobei die zweite Dichte niedriger ist als die erste Dichte. Das Einbringen der p-dotierten Störstellen mit der zweiten Dichte umfasst eine Mehrzahl von Einbringungen, bei der p-dotierte Störstellen in einer Mehrzahl von Tiefen in dem Tiefenbereich enden. Im dritten Prozess wird eine Anodenelektrode derart ausgebildet, dass diese mit der Vorderseite in Kontakt steht, welche die Mehrzahl von Bereichen umfasst. Im vierten Prozess wird eine Kathodenelektrode auf der Rückseite des Halbleitersubstrats ausgebildet.
  • Die vorstehend beschriebenen Prozesse sind nicht auf die Reihenfolge beschränkt, in der sie beschrieben wurden.
  • Bei diesem Verfahren kann der erste Bereich mit der hohen p-Störstellendichte durch den ersten Prozess gebildet werden. Der zweite Bereich mit der geringen Differenz der p-Störstellendichte und der dünnen Dicke, der an der zur Rückseite gerichteten Seite des ersten Bereichs angeordnet ist, kann im zweiten Prozess gebildet werden. Der dritte Bereich mit der niedrigen p-Störstellendichte, der an der zur Rückseite gerichteten Seite des zweiten Bereichs angeordnet ist, wird durch Diffundieren eines Teils der p-Störstellen, die bei der zweiten Einbringung eingebracht wurden, an eine tiefere Stelle ausgebildet. Es gilt zu beachten, dass zudem ein anderer Prozess zum Einbringen der p-Störstellen mit niedriger Dichte in den dritten Bereich vorgesehen sein kann. Gemäß diesem Verfahren kann eine Diode mit einem hohen Spannungswiderstand in Sperrrichtung hergestellt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • 1 zeigt eine vertikale Schnittansicht einer Diode 10 (eine vertikale Schnittansicht entlang einer Linie I-I in 2);
  • 2 zeigt eine Draufsicht, die eine Vorderseite 12a eines Halbleitersubstrats 12 zeigt;
  • 3 zeigt eine vergrößerte Schnittansicht von p-dotierten Kontaktbereichen 20 und n-dotierten Kontaktbereichen 25;
  • 4 zeigt einen Graph, der eine Verteilung der p-Störstellendichte in jedem p-dotierten Kontaktbereich 20 zeigt;
  • 5 zeigt eine vergrößerte Schnittansicht einer Potenzialverteilung, wenn eine Sperrspannung an die Diode 10 angelegt wird;
  • 6 zeigt eine vergrößerte Schnittansicht einer Potenzialverteilung, wenn eine Sperrspannung an eine Diode gemäß eines Vergleichsbeispiels angelegt wird;
  • 7 zeigt eine erläuternde Darstellung eines Verfahrens zum Herstellen der Diode 10;
  • 8 zeigt eine vergrößerte Schnittansicht einer Diode gemäß einer ersten Abwandlung; und
  • 9 zeigt eine vergrößerte Schnittansicht einer Diode gemäß einer zweiten Abwandlung.
  • DETALLIERTE BESCHREIBUNG
  • Eine Diode 10 einer in den 1 und 2 gezeigten Ausführungsform hat ein Halbleitersubstrat 12. In 2 ist ein p-dotierter Bereich schräg schraffiert dargestellt. Das Halbleitersubstrat 12 besteht aus einem Halbleiter mit großer Lücke (z. B. SiC). Eine Anodenelektrode 14 und eine Isolierschicht 18 sind an einer vorderen Fläche bzw. Vorderseite 12a des Halbleitersubstrats 12 vorgesehen. Eine gestrichelte Linie 14 in 2 zeigt eine Kontur eines Bereichs, in dem die Anodenelektrode 14 vorgesehen ist (d. h. eine Kontaktfläche 15, an der das Halbleitersubstrat 12 und die Anodenelektrode 14 in Kontakt stehen). Die Anodenelektrode 14 ist in einem Mittelabschnitt der Vorderseite 12a des Halbleitersubstrats 12 vorgesehen. Ein Bereich auf der Vorderseite 12a, der nicht von der Anodenelektrode 14 bedeckt ist (d. h. ein Bereich an einer Außenseite der gestrichelten Linie 14; nachfolgend als Peripheriebereich 13 bezeichnet), wird von der Isolierschicht 18 bedeckt. Eine Kathodenelektrode 16 ist an der hinteren Fläche bzw. Rückseite 12b des Halbleitersubstrats 12 vorgesehen.
  • Ein n-dotierter Bereich und ein p-dotierter Bereich sind innerhalb des Halbleitersubstrats 12 vorgesehen. Der p-dotierte Bereich hat p-dotierte Kontaktbereiche 20, die mit der Anodenelektrode 14 in Kontakt stehen, sowie FLRs 24, die nicht mit der Anodenelektrode 14 in Kontakt stehen. Wie in 1 gezeigt ist, ist der p-dotierte Bereich nur an einem vorderen Schichtabschnitt in der Nähe der Vorderseite 12a des Halbleitersubstrats 12 vorgesehen. Der n-dotierte Bereich umfasst den größten Teil des Halbleitersubstrats 12.
  • Die p-dotierten Kontaktbereiche 20 haben streifenförmige p-dotierte Kontaktbereiche 20a und ringförmige p-dotierte Kontaktbereiche 20b. Wie in 2 gezeigt ist, sind die streifenförmigen p-dotierten Kontaktbereiche 20a und die ringförmigen p-dotierten Kontaktbereiche 20b in der Kontaktfläche 15 in der Vorderseite 12a des Halbleitersubstrats 12 angeordnet. Jeder der p-dotierten Kontaktbereiche 20 steht mit der Anodenelektrode 14 in Kontakt. Die FLRs 24 sind an der Außenseite der Kontaktfläche 15 in der Vorderseite 12a des Halbleitersubstrats 12 angeordnet. Das bedeutet, die FLRs 24 befinden sich innerhalb des Peripheriebereichs 13. Oberflächen der FLRs 24 sind durch die Isolierschicht 18 bedeckt.
  • Wie in 2 gezeigt ist, verläuft jeder der ringförmigen p-dotierten Kontaktbereiche 20 ringförmig in der Kontaktfläche 15. Die Mehrzahl ringförmiger p-dotierter Kontaktbereiche 20b ist in Intervallen von einer Außenumfangsseite zu einer Innenumfangsseite angeordnet. Die ringförmigen p-dotierten Kontaktbereiche 20b an der äußersten Umfangsseite hat eine größere Breite als die anderen ringförmigen p-dotierten Kontaktbereiche 20b. Der ringförmige p-dotierte Kontaktbereich 20b an der äußersten Umfangsseite hat einen Abschnitt an der Innenumfangsseite seines Breitenmittelpunkts der innerhalb der Kontaktfläche 15 liegt, und einen Abschnitt an der Außenumfangsseite seines Breitenmittelpunkts, der außerhalb der Kontaktfläche 15 liegt. Andere ringförmige p-dotierte Kontaktbereiche 20b sind vollständig in der Kontaktfläche 15 angeordnet.
  • Wie in den 1 und 2 gezeigt ist, befinden sich die streifenförmigen p-dotierten Kontaktbereiche 20a an einem Innenumfangsabschnitt des ringförmigen p-dotierten Kontaktbereichs 20b an der innersten Umfangsseite. Jeder der streifenförmigen p-dotierten Kontaktbereiche 20a verläuft linear parallel zueinander. Die streifenförmigen p-dotierten Kontaktbereiche 20a sind mit den ringförmigen p-dotierten Kontaktbereichen 20b an der innersten Umfangsseite an beiden Enden verbunden.
  • 3 zeigt eine vergrößerte Schnittansicht der p-dotierten Kontaktbereiche 20. Jeder p-dotierte Kontaktbereich 20 (d. h. jeder der streifenförmigen p-dotierten Kontaktbereiche 20a und jeder der ringförmigen p-dotierten Kontaktbereiche 20b) hat eine Dreilagenstruktur mit einem ersten Bereich 21, einem zweiten Bereich 22 und einem dritten Bereich 23. Die ersten Bereiche 21 liegen an der Vorderseite bzw. der vorderen Fläche 12a des Halbleitersubstrats 12 frei und stehen mit der Anodenelektrode 14 in Kontakt. Die zweiten Bereiche befinden sich unter den entsprechenden ersten Bereichen 21. Die dritten Bereiche 23 befinden sich unter den entsprechenden zweiten Bereichen 22. 4 zeigt eine Verteilung der p-Störungsstellendichte in Tiefenrichtung (Dickenrichtung des Halbleitersubstrats 12) bei jedem der p-dotierten Kontaktbereiche 20. Wie in 4 gezeigt ist, ist die p-Störstellendichte im ersten Bereich 21 hoch. Die p-Störstellendichte im zweiten Bereich 22 ist niedriger als die p-Störstellendichte im ersten Bereich 21. Die p-Störstellendichte im dritten Bereich 23 ist niedriger als die p-Störstellendichte im zweiten Bereich 22. Ferner sind die p-Störstellen im Wesentlichen mit einheitlicher Dichte im zweiten Bereich 22 verteilt. Ein Durchschnittswert der p-Störstellendichte im zweiten Bereich liegt bei einer Dichte Nb. Die Dichte Nb ist vorzugsweise ein Wert in einem Beriech von 1 × 1017 bis 1 × 1018 Atome/cm3. Der zweite Bereich 22 ist ein Bereich, in dem die p-Störstellendichte innerhalb eines Bereichs von minus 30% bis plus 30% der Dichte Nb verteilt ist. Der erste Bereich 21 ist ein Bereich mit einer p-Störstellendichte, die gleich oder größer als das 1,3-fache der Dichte Nb ist (Nb + 30%). Der dritte Bereich 23 ist ein Bereich mit einer p-Störstellendichte, die gleich oder größer als das 0,7-fache der Dichte Nb ist (Nb – 30%). Wie in den 3 und 4 gezeigt ist, ist eine Dicke T2 des zweiten Bereichs 22 dicker als sowohl die Dicke T1 des ersten Bereichs 21 als auch die Dicke T3 des dritten Bereichs 23. Jedoch kann die Dicke T3 dicker sein als die Dicke T2. Die Dicke T1 ist vorzugsweise 0,2 μm oder weniger. Die Dickte T2 ist vorzugsweise in einem Bereich von 0,3 bis 0,5 μm. Die Dicke T3 ist vorzugsweise in einem Bereich von 0,3 bis 0,5 μm.
  • Die FLRs 24 sind p-dotierte Halbleiterbereiche. Jeder der FLRs 24 ist im Peripheriebereich 13 vorgesehen und verläuft ringförmig, um den Umfang der Anodenelektrode 14 zu umgeben.
  • Der n-dotierte Bereich hat n-dotierte Kontaktbereiche 25 und einen Kathodenbereich 30.
  • Jeder der n-dotierten Kontaktbereiche 25 ist in einem Bereich zwischen zwei angrenzenden p-dotierten Kontaktbereichen 20 vorgesehen. Jeder n-dotierte Kontaktbereich 25 steht mit dem p-dotierten Kontaktbereich 20 an seinen beiden Seiten in Kontakt. Die n-dotierten Kontaktbereiche 25 stehen mit den ersten Beriechen 21, den zweiten Bereichen 22 und den dritten Bereichen 23 in Kontakt. Eine n-Störstellendichte der n-dotierten Kontaktbereiche 25 ist niedrig und ist in der vorliegenden Ausführungsform 9,5 × 1015 Atome/cm3 oder weniger. Die n-dotierten Kontaktbereiche 25 stehen mit der Anodenelektrode 14 in Kontakt. Die n-dotierten Kontaktbereiche 25 bilden Schottky-Kontakte mit der Anodenelektrode 14.
  • Der Kathodenbereich 30 ist unter den p-dotierten Kontaktbereichen 20 und den n-dotierten Kontaktbereichen 25 angeordnet. Der Kathodenbereich 30 ist durchgehend mit jedem der n-dotierten Kontaktbereiche 25 verbunden. Darüber hinaus steht der Kathodenbereich 30 mit unteren Enden der p-dotierten Kontaktbereiche 20 in Kontakt. Der Kathodenbereich 30 verläuft zur Rückseite 12b des Halbleitersubstrats 12 und steht mit der Kathodenelektrode 16 in Kontakt. Darüber hinaus ist der Kathodenbereich 30 auch unter den FLRs 24 angeordnet. Der Kathodenbereich 30 hat einen Driftbereich 26 und einen Kathodenkontaktbereich 28.
  • Die n-Störstellendichte des Driftbereichs 26 ist niedrig und ist bei der vorliegenden Ausführungsform 9,5 × 1015 Atome/cm3 oder weniger. Die n-Störstellendichte des Driftbereichs 26 ist im Wesentlichen gleich der n-Störstellendichte der n-dotierten Kontaktbereiche 25. Der Driftbereich 26 ist an einer Stelle vorgesehen, wo er vertikal an die p-dotierten Kontaktbereiche 20, die n-dotierten Kontaktbereiche 25 und die FLRs 24 angrenzt.
  • Der Kathodenkontaktbereich 28 hat eine höhere n-Störstellendichte als die n-Störstellendichte des Driftbereichs 26. In der vorliegenden Ausführungsform ist die n-Störstellendichte des Kathodenkontaktbereichs 28 gleich oder größer als 3,0 × 1018 Atome/cm3. Der Kathodenkontaktbereich 28 ist unter dem Driftbereich 26 angeordnet. Der Kathodenkontaktbereich 28 ist in einem Bereich im Halbleitersubstrat 12 angeordnet, der an der Rückseite 12b freiliegt. Der Kathodenkontaktbereich 28 bildet einen ohmschen Kontakt mit der Kathodenelektrode 16. Der Kathodenkontaktbereich 28 ist durch den Driftbereich 26 von den p-dotierten Kontaktbereichen 20, den n-dotierten Kontaktbereichen 25 und den FLRs 24 getrennt.
  • Nachfolgend wird ein Betrieb der Diode 10 beschrieben. In einem Zustand, bei welchem eine Sperrspannung (d. h. ein Potenzial, bei welchem die Kathodenelektrode 16 ein höheres Potenzial annimmt als die Anodenelektrode 14) an die Diode 10 angelegt wird, dehnt sich eine Sperrschicht über die p-dotierten Kontaktbereiche 20 und die n-dotierten Kontaktbereiche 25 aus. Die n-dotierten Kontaktbereiche 25 verarmen entlang ihrer Breitenrichtung vollständig. Darüber hinaus verarmen die gesamten zweiten Bereiche 22 und dritten Bereiche 23 der p-dotierten Kontaktbereiche 20. Die ersten Bereiche 21 verarmen nur teilweise, wobei der größte Anteil derselben nicht verarmt. Wenn dann eine Durchlassspannung an die Diode 10 angelegt wird, fließen Löcher von der Anodenelektrode 14 in die p-dotierten Kontaktbereiche 20. Die Sperrschicht schrumpft durch die in die p-dotierten Kontaktbereiche 20 einfließenden Löcher. Genauer gesagt zieht sich die Sperrschicht in jedem der n-dotierten Kontaktbereiche 25 zu p-n-Übergängen 32 an Schnittstellen zwischen dem n-dotierten Kontaktbereich 25 und den n-dotierten Kontaktbereichen 20 zurück. Als Ergebnis verschwindet die Sperrschicht aus dem n-dotierten Kontaktbereich 25. Zudem zieht sich die Sperrschicht in jedem p-dotierten Kontaktbereich 20 zu den p-n-Übergängen 32 zurück. Als Ergebnis verschwindet die Sperrschicht aus dem p-dotierten Kontaktbereich 20. Wenn die Sperrschicht in den n-dotierten Kontaktbereichen 25 verschwindet, fließen Elektronen vom Driftbereich 26 durch die Schottky-Schnittstellen zwischen der Anodenelektrode 14 und den n-dotierten Kontaktbereichen 25 zur Anodenelektrode 14. Das bedeutet, die Elektroden fließen durch den Kathodenkontaktbereich 28, den Driftbereich 26 und die n-dotierten Kontaktbereiche 25 von der Kathodenelektrode 16 zur Anodenelektrode 14. Aufgrund dessen schaltet die Diode 10 ein. Es gilt zu beachten, dass, da die p-Störstellendichte des ersten Bereichs hoch ist, die Barriere zwischen dem ersten Bereich 21 und der Anodenelektrode 14 gering ist. Aufgrund dessen fließen, wenn die Diode einschaltet, die Löcher leicht von der Anodenelektrode 14 in die p-dotierten Kontaktbereiche 20. Daher verschwindet die Sperrschicht mit hoher Geschwindigkeit aus den n-dotierten Kontaktbereichen 25 und den p-dotierten Kontaktbereichen 20 wenn die Diode einschaltet. Aufgrund dessen hat diese Diode eine hohe Ansprechgeschwindigkeit. Darüber hinaus fließt bei dieser Diode 10 kein Strom in den p-dotierten Kontaktbereichen 20, wenn die Diode an ist. Das bedeutet, die Diode 10 ist eine JBSD.
  • Wenn anschließend die Sperrspannung an die Diode 10 angelegt wird, dehnt sich die Sperrschicht von den p-n-Übergängen 32 zu den n-dotierten Kontaktbereichen 25 und den p-dotierten Kontaktbereichen 20 aus. Die Sperrschicht dehnt sich von den p-dotierten Kontaktbereichen 20 in jeden n-dotierten Kontaktbereich 25 an beiden Seiten aus (d. h. die p-n-Übergänge 32 an beiden Seiten). Sperrschichten, die sich von beiden Seiten in den n-dotierten Kontaktbereich 25 ausdehnen, sind im n-dotierten Kontaktbereich 25 verbunden. Das bedeutet, der n-dotierte Kontaktbereich 25 verarmt über seine gesamte Breitenrichtung. Dementsprechend stoppt, da die n-dotierten Kontaktbereiche 25 durch die Sperrschicht abgeklemmt sind, der Strom, der in den n-dotierten Kontaktbereiche 25 geflossen ist, und die Diode 10 wird ausgeschaltet. Zu diesem Zeitpunkt werden die gesamten dritten Bereiche 23 sofort durch die Sperrschichten, die von den p-n-Übergängen 32 verlaufen, aufgrund der niedrigen p-Störstellendichte in den dritten Bereichen 23 verarmt bzw. gesperrt. Aufgrund dessen tragen die dritten Bereiche 23 kaum zur Ausdehnung der Sperrschicht in die n-dotierten Kontaktbereiche 25 bei. Die ersten Bereiche 21 verarmen nur teilweise, da die ersten Bereiche 21 eine hohe p-Störstellendichte haben. Zudem verarmen die zweiten Bereiche 22 nicht sofort, da die zweiten Bereiche 22 eine relativ hohe p-Störstellendichte haben. Aufgrund dessen tragen die ersten Bereiche 21 und die zweiten Bereiche 22 zum Ausdehnen der Sperrschicht in die n-dotierten Kontaktbereiche 25 bei. Um die n-dotierten Kontaktbereiche 25 abzuklemmen, müssen die p-dotierten Bereiche, die zur Ausdehnung der Sperrschicht in die n-dotierten Kontaktbereiche 25 beitragen, eine bestimmte Dicke in Dickenrichtung des Halbleitersubstrats 12 haben. In der vorliegenden Ausführungsform ist eine Dicke T1 der ersten Bereiche 21 dünn, aber eine Dicke T2 der zweiten Bereiche 22 ist dick. Aufgrund dessen werden die n-dotierten Kontaktbereiche 25 durch das Ausdehnen der Sperrschicht von den ersten Bereichen 21 und den zweiten Bereichen 22 abgeklemmt.
  • Wenn die Sperrspannung weiter ansteigt, nachdem die n-dotierten Kontaktbereiche 25 verarmt sind, verarmen die gesamten zweiten Bereiche 22 durch die sich von den p-n-Übergängen 32 ausdehnende Sperrschicht. Gestrichelte Linien in 5 zeigen die Potenzialverteilung, wenn die zweiten Bereiche 22 verarmt sind. Wenn die zweiten Bereiche 22 verarmt sind, sind die ersten Bereiche 21 die einzigen Bereiche in der Nähe der Elektrodenanode 14, die nicht verarmt sind. Die ersten Bereiche 21, die nicht verarmt (depleted) sind, befinden sich in einem Zustand, in welchen sie aus den verarmten Bereichen ragen. Aufgrund dessen konzentriert sich das elektrische Feld in der Nähe der unteren Enden der ersten Bereiche 21 (insbesondere in der Nähe der Ecken der unteren Enden). Jedoch ist, wie vorstehend beschrieben, die Dicke T1 der ersten Bereiche 21 dünn. Das bedeutet, der Betrag, um den die nicht verarmten ersten Bereiche 21 in die verarmten Bereichen ragen, ist gering. Aufgrund dessen wird verhindert, dass sich das elektrische Feld in der Nähe der unteren Enden der ersten Bereiche 21 konzentriert. 6 zeigt die Potenzialverteilungen in einem Fall, bei dem alle p-dotierten Kontaktbereiche 20 eine hohe p-Störstellendichte haben (d. h. einen Fall, bei dem im Wesentlichen alle p-dotierten Kontaktbereiche 20 nicht verarmen) als Vergleichsbeispiel. Wie in 6 gezeigt ist, werden, wenn die Dicke der nicht verarmten p-dotierten Kontaktbereiche 20 dick ist, Äquipotenzialkurven in der Nähe von Ecken von unteren Enden der p-dotierten Kontaktbereiche 20 dicht und es wird ein hohes elektrisches Feld in einem derartigen Bereich erzeugt. Demgegenüber ist es, wie in 5 gezeigt ist, bei der Diode 10 der vorliegenden Ausführungsform unwahrscheinlich, dass ein derart hohes elektrisches Feld in der Nähe der unteren Enden der ersten Bereiche 21 auftritt, da die Dicke T1 der nicht verarmten ersten Bereiche 21 dünn ist. Aufgrund dessen erreicht die Diode 10 der vorliegenden Ausführungsform einen hohen Spannungswiderstand in Sperrrichtung.
  • Wenn die zweiten Bereiche 22 und die dritten Bereiche 23 unter den ersten Bereichen 21 verarmt sind, wird zudem verhindert, dass ein Kriechstrom durch die ersten Bereiche 21 fließt, wenn die Sperrspannung angelegt wird. Insbesondere kann, da die zweiten Bereiche 22 mit der dicken Dicke T2 verarmt sind, der Kriechstrom in der Diode 10 effektiv unterdrückt werden.
  • Nachfolgend wird ein Verfahren zum Herstellen der Diode 10 beschrieben. Die Diode 10 wird aus einem n-dotierten Halbleitersubstrat 12 (nicht bearbeitetes Halbleitersubstrat 12) gebildet, das im Wesentlichen die gleiche n-Störstellendichte wie der Driftbereich 26 hat. Zuerst wird, wie in 7 gezeigt ist, eine Maskierung bzw. Schablone 62 mit Öffnungen 60 auf der Vorderseite des Halbleitersubstrats 12 ausgebildet. Die Öffnungen 60 sind derart ausgestaltet, dass sie über Bereichen angeordnet sind, in denen die p-dotierten Kontaktbereiche 20 ausgebildet werden sollen, und Bereichen, in denen die FLRs 24 ausgebildet werden sollen. Dann werden p-dotierte Störstellenionen auf die Vorderseite 12a bzw. vordere Fläche 12a des Halbleitersubstrats 12 gestrahlt. Die aufgestrahlten p-dotierten Störstellenionen werden in die Vorderseite 12a des Halbleitersubstrats 12 innerhalb der Öffnungen 60 eingebracht. Hierbei werden erste bis dritte Einbringungsschritte ausgeführt.
  • Im ersten Einbringungsschritt werden p-dotierte Störstellen mit niedriger Bestrahlungsenergie über eine lange Zeitspanne aufgestrahlt. Aufgrund dessen werden p-dotierte Störstellen mit einer hohen Dichte in einer Tiefe D1 von 7 eingebracht (d. h. dem vordersten Schichtabschnitt).
  • Im zweiten Einbringungsschritt werden p-dotierte Störstellen mehrfach durch Verändern der Bestrahlungsenergie aufgestrahlt. Aufgrund dessen werden p-dotierte Störstellen in Tiefen D2, D3, D4 und D5 von 7 eingebracht (d. h. einem Tiefenbereich, der tiefer ist als die Tiefe D1). Hierbei wird die Einbringung durch Verkürzen der Bestrahlungszeit im Vergleich zum ersten Einbringungsschritt ausgeführt, so dass die p-Störstellendichte in den jeweiligen Tiefen D2, D3, D4 und D5 niedriger wird als die p-Störstellendichte in der Tiefe D1. Zudem wird die Einbringung derart ausgeführt, dass die p-Störstellendichten in den jeweiligen Tiefen D2, D3, D4 und D5 im Wesentlichen gleich wird.
  • Im dritten Einbringungsschritt werden p-Störstellen mit hoher Bestrahlungsenergie für eine kurze Zeitspanne aufgestrahlt. Aufgrund dessen werden die p-Störstellen mit niedriger Dichte in einer Tiefe D6, die tiefer liegt als die Tiefe D5, eingebracht.
  • Anschließend werden die p-Störstellen, die in das Halbleitersubstrat 12 eingebracht wurden, durch Tempern des Halbleitersubstrats 12 aktiviert. Wenn das Tempern ausgeführt wird, diffundieren die p-Störstellen im Halbleitersubstrat 12. Aufgrund dessen werden die p-Störstellen entsprechend der in 4 gezeigten Verteilung verteilt. Das bedeutet, die ersten Bereiche 21 werden in einer Tiefe ausgebildet, in welcher die p-Störstellen im ersten Einbringungsschritt eingebracht wurden. Die zweiten Bereiche 22 werden in einer Tiefe ausgebildet, in welcher die p-Störstellen im zweiten Einbringungsschritt eingebracht wurden. Die dritten Bereiche 23 werden in einer Tiefe ausgebildet, in welcher die p-Störstellen im dritten Einbringungsschritt eingebracht wurden. Da die p-Störstellen im zweiten Einbringungsschritt mit im Wesentlichen der gleichen Dichte über mehrere Tiefen eingebracht wurden, werden die zweiten Bereiche 22 mit einer im Wesentlichen einheitlichen p-Störstellendichte und der Dicke T2 ausgebildet.
  • Anschließend wird die Diode 10, wie in den 1 bis 3 dargestellt ist, durch Ausbilden der Anodenelektrode 14, der Isolierschicht 18, der Kathodenkontaktbereichs 28 und der Kathodenelektrode 16 fertiggestellt.
  • Es sei angemerkt, dass bei dem vorstehend beschriebenen Herstellungsverfahren die p-Störstellen in der Tiefe D6 beim dritten Einbringungsschritt eingebracht werden. Alternativ kann auf den dritten Einbringungsschritt verzichtet werden. Selbst bei einer derartigen Konfiguration können die dritten Bereiche 23 ausgebildet werden, indem die p-Störstellen, die im zweiten Einbringungsschritt eingebracht wurden, während des Temperns verteilt wurden.
  • Ferner haben bei der vorstehend beschriebenen Ausführungsform die ersten Bereiche 21 im Wesentlichen die gleiche Breite wie die zweiten Berieche 22. Alternativ kann, wie in den 8 und 9 gezeigt ist, eine Breite W1 der ersten Bereiche 21 schmäler sein als eine Breite W2 der zweiten Bereiche 22.
  • Darüber hinaus fließen bei der Diode 10 der vorstehend beschriebenen Ausführungsform die Löcher nicht von den p-dotierten Kontaktbereichen 20 in den Kathodenbereich 30, wenn die Diode an ist. Alternativ können die Löcher von den p-dotierten Kontaktbereichen 20 in den Kathodenbereich 30 fließen, wenn die Diode an ist. Das bedeutet, die Diode kann eine MPSD sein.
  • Einige der in der vorstehenden Beschreibung offenbarten technischen Merkmale sind nachfolgend genannt. Ein jedes der technischen Merkmale ist einzeln anwendbar.
  • Bei der hier beispielhaft beschriebenen Diode kann eine Dicke des zweiten Bereichs dicker sein als eine Dicke des dritten Bereichs.
  • Bei der hier beispielhaft beschriebenen Diode kann eine Breite des ersten Bereichs schmäler sein als eine Breite des zweiten Bereichs.
  • Vorstehend wurden bestimmte Beispiele der Erfindung im Detail beschrieben, wobei diese jedoch nur beispielhaft sind und nicht dazu gedacht sind, den Umfang der Ansprüche zu beschränken. Die in den Ansprüchen beschriebene Technologie umfasst Abwandlungen und Variationen der vorstehend beschriebenen Beispiele. Die in der Beschreibung und den Zeichnungen wiedergegebenen technischen Merkmale können für sich alleine oder in verschiedenen Kombinationen miteinander zur Anwendung kommen und sind nicht auf die ursprünglich beanspruchten Kombinationen beschränkt. Zudem kann die den der Beschreibung und den Zeichnungen beschriebene Technologie gleichzeitig mehrere Ziele erreichen und der technische Nutzen zeigt sich bereits bei der Erzielung eines dieser Ziele.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015-080217 [0001]
    • JP 2009-094433 A [0003, 0004, 0005, 0005]
    • JP 2013-120784 A [0004, 0004, 0004, 0006, 0006]

Claims (5)

  1. Diode (10), aufweisend: ein Halbleitersubstrat (12); eine Anodenelektrode (14), die an der Vorderseite (12a) des Halbleitersubstrats (12) angeordnet ist; und eine Kathodenelektrode (16), die an der Rückseite (12b) des Halbleitersubstrats (12) angeordnet ist, wobei das Halbleitersubstrat (12) aufweist: eine Mehrzahl von p-dotierten Kontaktbereichen (20), die mit der Anodenelektrode (14) in Kontakt stehen; einen n-dotierten Kontaktbereich (25), der zwischen angrenzenden p-dotierten Kontaktbereichen (20) angeordnet ist und mit der Anodenelektrode (14) in Kontakt steht; und einen n-dotierten Kathodenbereich (30), der an der zur Rückseite (12b) gerichteten Seite der p-dotierten Kontaktbereiche (20) und der n-dotierten Kontaktbereiche (25) angeordnet ist und mit der Kathodenelektrode (16) in Kontakt steht, wobei ein jeder der p-dotierten Kontaktbereiche (20) aufweist: einen ersten Bereich (21), der mit der Anodenelektrode (14) in Kontakt steht; einen zweiten Bereich (22), der an der zur Rückseite (12b) gerichteten Seite des ersten Bereichs angeordnet (21) ist und eine p-Störstellendichte hat, die niedriger als eine p-Störstellendichte im ersten Bereich (21) ist, wobei die p-Störstellendichte im zweiten Bereich (22) in einem Bereich von minus 30% bis plus 30% bezüglich eines Mittelwerts der p-Störstellendichte im zweiten Bereich (22) liegt; und einen dritten Bereich (23), der an der zur Rückseite (12b) gerichteten Seite des zweiten Bereichs (22) angeordnet ist und eine p-Störstellendichte hat, die niedriger als eine p-Störstellendichte im zweiten Bereich (22) ist, und eine Dicke des zweiten Bereichs (22) dicker ist als eine Dicke des ersten Bereichs (21).
  2. Diode (10) nach Anspruch 1, wobei die Dicke des zweiten Bereichs (22) dicker ist als eine Dicke des dritten Bereichs (23).
  3. Diode (10) nach Anspruch 1 oder 2, wobei eine Breite des ersten Bereichs (21) schmäler ist als eine Breite des zweiten Bereichs (22).
  4. Verfahren zum Herstellen einer Diode (10), aufweisend: Einbringen von p-dotierten Störstellen mit einer ersten Dichte in eine Mehrzahl von Bereichen in einer Vorderseite (12a) eines n-dotierten Halbleitersubstrats (12), so dass die p-dotierten Störstellen in einer ersten Tiefe (D1) enden, wobei die Bereiche in Intervallen in der Vorderseite (12a) angeordnet sind; Einbringen von p-dotierten Störstellen mit einer zweiten Dichte in die Mehrzahl von Bereichen, so dass die p-dotierten Störstellen in einem Tiefenbereich enden, der tiefer liegt als die erste Tiefe (D1), wobei die zweite Dichte niedriger ist als die erste Dichte, und wobei das Einbringen der p-dotierten Störstellen mit der zweiten Dichte eine Mehrzahl von Einbringungen umfasst, bei der p-dotierte Störstellen in einer Mehrzahl von Tiefen (D2–D5) in dem Tiefenbereich enden; Ausbilden einer Anodenelektrode (14) derart, dass diese mit der Vorderseite (12a) in Kontakt steht, welche die Mehrzahl von Bereichen umfasst; und Ausbilden einer Kathodenelektrode (16) auf der Rückseite (12b) des Halbleitersubstrats (12).
  5. Verfahren nach Anspruch 4, weiter aufweisend Einbringen von p-dotierten Störstellen mit einer dritten Dichte in die Mehrzahl von Bereiche derart, dass die p-dotierten Störstellen in einer Tiefe (D6) enden, die tiefer ist als der Tiefenbereich, wobei die dritte Dichte niedriger ist als die zweite Dichte.
DE102016105041.5A 2015-04-09 2016-03-18 Diode und Verfahren zum Herstellen einer Diode Withdrawn DE102016105041A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-080217 2015-04-09
JP2015080217A JP2016201448A (ja) 2015-04-09 2015-04-09 ダイオード及びダイオードの製造方法

Publications (1)

Publication Number Publication Date
DE102016105041A1 true DE102016105041A1 (de) 2016-10-13

Family

ID=56986559

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016105041.5A Withdrawn DE102016105041A1 (de) 2015-04-09 2016-03-18 Diode und Verfahren zum Herstellen einer Diode

Country Status (4)

Country Link
US (1) US20160300960A1 (de)
JP (1) JP2016201448A (de)
CN (1) CN106057912A (de)
DE (1) DE102016105041A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018073638A1 (en) * 2016-10-21 2018-04-26 Toyota Jidosha Kabushiki Kaisha Semiconductor device and production method thereof
DE102017127848A1 (de) * 2017-11-24 2019-05-29 Infineon Technologies Ag Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子
DE112015006098T5 (de) * 2015-05-15 2017-11-30 Hitachi, Ltd. Leistungshalbleiterelement und Leistungshalbleitermodul, welches dieses verwendet
JP7103154B2 (ja) * 2018-10-19 2022-07-20 株式会社デンソー 半導体装置とその製造方法
CN111477689A (zh) * 2019-01-24 2020-07-31 中国科学院半导体研究所 高雪崩耐量的碳化硅jbs结构及制备方法
WO2021019888A1 (ja) * 2019-07-29 2021-02-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11817478B2 (en) * 2020-12-23 2023-11-14 Semiconductor Components Industries, Llc Termination structures with reduced dynamic output capacitance loss
US11646382B2 (en) * 2021-05-11 2023-05-09 Taipei Anjet Corporation Junction barrier Schottky diode device and method for fabricating the same
JP2023141100A (ja) * 2022-03-23 2023-10-05 Tdk株式会社 ジャンクションバリアショットキーダイオード
CN116779440A (zh) * 2022-05-06 2023-09-19 南通电发新能源科技有限公司 一种基于电源管理系统的肖特基二极管制备方法
CN117747675A (zh) * 2024-02-20 2024-03-22 北京怀柔实验室 肖特基二极管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094433A (ja) 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology 炭化珪素装置
JP2013120784A (ja) 2011-12-06 2013-06-17 Toyota Motor Corp 半導体装置
JP2015080217A (ja) 2009-12-07 2015-04-23 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 通信デバイスのための位相トラッキングを可能にすること

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4892787B2 (ja) * 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
JP4844125B2 (ja) * 2006-01-04 2011-12-28 住友電気工業株式会社 半導体装置およびその製造方法
TWM410990U (en) * 2011-02-11 2011-09-01 Pynmax Technology Co Ltd High Antistatic capability schottky diode
CN103178120A (zh) * 2011-12-26 2013-06-26 江苏宏微科技有限公司 外延型快速恢复二极管及其制备方法
US9496344B2 (en) * 2012-03-30 2016-11-15 Mitsubishi Electric Corporation Semiconductor device including well regions with different impurity densities
CN103618006B (zh) * 2013-10-30 2017-02-01 国家电网公司 一种快恢复二极管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094433A (ja) 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology 炭化珪素装置
JP2015080217A (ja) 2009-12-07 2015-04-23 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 通信デバイスのための位相トラッキングを可能にすること
JP2013120784A (ja) 2011-12-06 2013-06-17 Toyota Motor Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018073638A1 (en) * 2016-10-21 2018-04-26 Toyota Jidosha Kabushiki Kaisha Semiconductor device and production method thereof
US10985241B2 (en) 2016-10-21 2021-04-20 Toyota Jidosha Kabushiki Kaisha Semiconductor device and production method thereof
DE102017127848A1 (de) * 2017-11-24 2019-05-29 Infineon Technologies Ag Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
US11145755B2 (en) 2017-11-24 2021-10-12 Infineon Technologies Ag Silicon carbide semiconductor component with edge termination structure

Also Published As

Publication number Publication date
US20160300960A1 (en) 2016-10-13
CN106057912A (zh) 2016-10-26
JP2016201448A (ja) 2016-12-01

Similar Documents

Publication Publication Date Title
DE102016105041A1 (de) Diode und Verfahren zum Herstellen einer Diode
DE102009029692B4 (de) Robustes Leistungshalbleiterbauelement
DE112013007576B4 (de) Halbleitereinrichtung
DE112014005981B4 (de) Halbleitereinrichtung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112014006031B4 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE112015002028T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102006002439B4 (de) Halbleitervorrichtung
DE112013004146T5 (de) Halbleitervorrichtung
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE112015000206T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102015221466A1 (de) Leistungshalbleitervorrichtung
DE102015102756A1 (de) Halbleitereinrichtung
WO2006048354A1 (de) Halbleitereinrichtung und verfahren für deren herstellung
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE112015000610T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE102016103243A1 (de) Halbleitereinrichtung und verfahren zum herstellten derselben
DE112011104631T5 (de) Halbleitervorrichtung
DE112012001565T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112015002153T5 (de) Halbleitervorrichtung
DE112015003330T5 (de) Schaltvorrichtung
DE102018124708A1 (de) Schaltelement und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R002 Refusal decision in examination/registration proceedings