JP5609939B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5609939B2 JP5609939B2 JP2012196549A JP2012196549A JP5609939B2 JP 5609939 B2 JP5609939 B2 JP 5609939B2 JP 2012196549 A JP2012196549 A JP 2012196549A JP 2012196549 A JP2012196549 A JP 2012196549A JP 5609939 B2 JP5609939 B2 JP 5609939B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- region
- base
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 239000010410 layer Substances 0.000 claims description 442
- 239000002344 surface layer Substances 0.000 claims description 21
- 238000004891 communication Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 230000000737 periodic effect Effects 0.000 claims description 2
- 230000001965 increasing effect Effects 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 3
- 240000004050 Pentaglottis sempervirens Species 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
互いに直交するx方向とy方向とによって規定されるx−y平面、および該x−y平面に直交するz方向に対して、
x−y平面に沿って層状にされた第1導電型のコレクタ層(11)と
該コレクタ層上に形成された第2導電型のドリフト層(13)と
該ドリフト層上に形成された第1導電型のベース層(14)と、
ベース層のx−y平面に沿う表面から、ベース層をz方向に貫通して、ドリフト層の途中まで達し、y方向にストライプ状に延設された複数のトレンチ(15)、該トレンチの壁面に形成されたゲート絶縁膜(16)、およびゲート絶縁膜上に形成されたゲート電極(17)を有するトレンチゲート(18)と、
ベース層の表層において、トレンチゲートのy方向に沿う側部に接して形成された第2導電型のエミッタ層(19)と、
コレクタ層におけるドリフト層が形成された面と反対側の裏面に形成され、コレクタ層と電気的に接続されたコレクタ電極(23)と、
エミッタ層およびベース層に電気的に接続されたエミッタ電極(22)と、
を備えた半導体装置であって、
トレンチゲートは、ドリフト層に形成された底部(18b)と、ベース層の表面から、底部に連通して形成された連通部(18a)と、を備え、
隣り合う底部のx方向の間隔が、隣り合う連通部のx方向の間隔より短くされ、
ゲート絶縁膜は、底部における厚さが、連通部における厚さより厚くされ、
隣り合うトレンチゲートの間の領域が、y方向において、
ゲート電極に電圧が印加されることによってドリフト層への電荷の注入源となるエミッタ層に対応する有効領域(P)と、
ゲート電極に電圧が印加されることによっても電荷の注入源を生じない無効領域(Q)と、に分割され、
y方向における無効領域の幅をL1(>0)、前記連通部のz方向の長さをD1、前記底部のz方向の長さをD2とするとき、
L1≦2(D1+D2)
の関係を満たすことを特徴としている。
無効領域として、ベース層のうち、z方向においてエミッタ層と接し、且つx方向においてトレンチゲートに接する位置に、y方向に間隔L1の長さをもって断続的に分割して形成され、ベース層よりも不純物濃度が高く、エミッタ層よりも不純物濃度の低い、第1導電型の第2高濃度ベース領域(28)が形成された領域を有し、
有効領域として、隣り合う第2高濃度ベース領域に挟まれた領域を有する構成とすることができる。
最初に、図1および図2を参照して、本実施形態に係る半導体装置10の構成について説明する。
第1実施形態では、連通部18aおよび底部18bのz方向の長さを、それぞれ、D1≒3.0μm、D2≒2.0μmとする例を示した。これに対して、本実施形態では、D1≒2.4μm、D2≒1.6μm(第1実施形態の寸法に対して0.8倍)とし、ベース層14、エミッタ層19、ベースコンタクト層20が形成されるベース層14の表面からの深さも0.8倍とした例を示す。
上記の各実施形態では、隣り合うゲートトレンチ18の間において、ベース層14が隣り合うエミッタ層19に挟まれた例を示した。これに対して、本実施形態では、図8に示すように、エミッタ層19が、隣り合うトレンチゲート18間で、x方向に連続した例を示す。
上記の各実施形態では、エミッタ電極22が、ベース層14の表面において、ベース層14、エミッタ層19およびベースコンタクト層20に接続されている例を示した。これに対して、本実施形態では、エミッタ電極22が、エミッタ層19と概ね同じ深さまで形成された例を示す。
第4実施形態を除く、上記した各実施形態では、隣り合うトレンチゲート18の間において、一つのトレンチゲート18の側部に分割されて形成された各エミッタ層19が、その隣のトレンチゲート18の側部に形成された各エミッタ層19と、y方向において同一位置に形成された例を示した。しかしながら、上記の各エミッタ層19は、y方向において同一位置に形成される構成に限定されない。
上記した各実施形態では、y方向において隣り合うエミッタ層19の間のベース層14の表面にベースコンタクト層20が露出した構成を示した。上記した各実施形態におけるベースコンタクト層20は、y方向において、有効領域Pおよび無効領域Qを貫くように延びて形成されており、トレンチゲート18に接しない。これに対して、本実施形態では、図14に示すように、ベース層14よりも高濃度であってエミッタ層19よりも低濃度のP+型の第1高濃度ベース領域26が、無効領域Qにおけるベース層14の表層に形成されている。この第1高濃度ベース領域26は、ベース層14の表面からエミッタ層19よりも深い位置まで形成され、且つ、トレンチゲート18の側部に接して形成されている。なお、有効領域Pにおけるエミッタ層19は、隣り合うトレンチゲート18の間であってベース層14の表層にx方向に連続に形成されている。
上記した各実施形態では、y方向に分割して形成されたエミッタ層19に対応する領域を有効領域Pとする例を示した。これに対して、本実施形態では、図16に示すように、エミッタ層19がy方向に連続的に延設されている。そして、隣り合うトレンチゲート18の間のベース層14の表層部に、y方向の距離L1をもって第2高濃度ベース領域28が形成されている。エミッタ層19および第2高濃度ベース領域28を除く部分については、第1実施形態と同様の構成であるため、詳細の記載を省略する。
本実施形態では、第1実施形態に対する第4実施形態のように、第7実施形態に対して、エミッタ電極22が、エミッタ層19と概ね同じ深さまで形成された例を示す。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。また、各実施形態の様態を組み合わせて実施することが可能である。
11・・・コレクタ層
12・・・バッファ層
13・・・ドリフト層
14・・・ベース層
15・・・トレンチ
16・・・ゲート絶縁膜
17・・・ゲート電極
18・・・トレンチゲート
19・・・エミッタ層
20・・・ベースコンタクト層
23・・・コレクタ電極
Claims (8)
- 互いに直交するx方向とy方向とによって規定されるx−y平面、および該x−y平面に直交するz方向に対して、
前記x−y平面に沿って層状にされた第1導電型のコレクタ層(11)と
該コレクタ層上に形成された第2導電型のドリフト層(13)と
該ドリフト層上に形成された第1導電型のベース層(14)と、
前記ベース層のx−y平面に沿う表面から、前記ベース層をz方向に貫通して、前記ドリフト層の途中まで達し、y方向にストライプ状に延設された複数のトレンチ(15)、該トレンチの壁面に形成されたゲート絶縁膜(16)、および前記ゲート絶縁膜上に形成されたゲート電極(17)を有するトレンチゲート(18)と、
前記ベース層の表層において、前記トレンチゲートのy方向に沿う側部に接して形成された第2導電型のエミッタ層(19)と、
前記コレクタ層における前記ドリフト層が形成された面と反対側の裏面に形成され、前記コレクタ層と電気的に接続されたコレクタ電極(23)と、
前記エミッタ層および前記ベース層に電気的に接続されたエミッタ電極(22)と、
を備えた半導体装置であって、
前記トレンチゲートは、前記ドリフト層に形成された底部(18b)と、前記ベース層の表面から、前記底部に連通して形成された連通部(18a)と、を備え、
隣り合う前記底部のx方向の間隔が、隣り合う前記連通部のx方向の間隔より短くされ、
前記ゲート絶縁膜は、前記底部における厚さが、前記連通部における厚さより厚くされ、
隣り合う前記トレンチゲートの間の領域が、y方向において、
前記ゲート電極に電圧が印加されることによって前記ドリフト層への電荷の注入源となる前記エミッタ層に対応する有効領域(P)と、
前記ゲート電極に電圧が印加されることによっても電荷の注入源を生じない無効領域(Q)と、に分割され、
y方向における前記無効領域の幅をL1(>0)、前記連通部のz方向の長さをD1、前記底部のz方向の長さをD2とするとき、
L1≦2(D1+D2)
の関係を満たすことを特徴とする半導体装置。 - 前記有効領域として、隣り合う前記トレンチゲートの間の領域のうち、y方向に前記間隔L1をもって複数に分割して形成された前記エミッタ層に対応する領域を有し、
前記無効領域として、y方向において、隣り合う前記有効領域に挟まれた領域を有することを特徴とする請求項1に記載の半導体装置。 - 前記無効領域における前記ベース層の表層部に、前記ベース層よりも不純物濃度の高い第1導電型の第1高濃度ベース領域(26)が形成されることを特徴とする請求項2に記載の半導体装置。
- 前記エミッタ層は、前記トレンチゲートに沿ってy方向に連続的に延設され、
前記無効領域として、前記ベース層のうち、z方向において前記エミッタ層と接し、且つx方向において前記トレンチゲートに接する位置に、y方向に前記間隔L1の長さをもって断続的に分割して形成され、前記ベース層よりも不純物濃度が高く、前記エミッタ層よりも不純物濃度の低い、第1導電型の第2高濃度ベース領域(28)が形成された領域を有し、
前記有効領域として、隣り合う前記第2高濃度ベース領域に挟まれた領域を有することを特徴とする請求項1に記載の半導体装置。 - 前記L1と、前記D1とが
L1≦2D1
の関係を満たすことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。 - 前記L1と、前記D1とが
D1≦L1
の関係を満たすことを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。 - 前記有効領域は、前記L1と、前記有効領域におけるy方向の長さL2とが、それぞれ一定の長さとなる周期構造を有することを特徴とする請求項1〜6いずれか1項に記載の半導体装置。
- 前記ベース層の表層部のうち、隣り合う前記トレンチゲートの間であって、前記エミッタ層の間に、前記エミッタ層よりも深い位置まで形成されて、かつ、x方向の長さが、隣り合う前記底部の間隔より長くされている第1導電型のベースコンタクト層(20)が形成されていることを特徴とする請求項1〜7いずれか1項に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012196549A JP5609939B2 (ja) | 2011-09-27 | 2012-09-06 | 半導体装置 |
PCT/JP2012/005823 WO2013046578A1 (ja) | 2011-09-27 | 2012-09-13 | 半導体装置 |
DE112012004026.0T DE112012004026T5 (de) | 2011-09-27 | 2012-09-13 | Halbleitervorrichtung |
CN201280047137.1A CN103828060B (zh) | 2011-09-27 | 2012-09-13 | 半导体器件 |
US14/347,077 US9178050B2 (en) | 2011-09-27 | 2012-09-13 | Load-short-circuit-tolerant semiconductor device having trench gates |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011211072 | 2011-09-27 | ||
JP2011211072 | 2011-09-27 | ||
JP2012196549A JP5609939B2 (ja) | 2011-09-27 | 2012-09-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013084922A JP2013084922A (ja) | 2013-05-09 |
JP5609939B2 true JP5609939B2 (ja) | 2014-10-22 |
Family
ID=47994667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012196549A Expired - Fee Related JP5609939B2 (ja) | 2011-09-27 | 2012-09-06 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9178050B2 (ja) |
JP (1) | JP5609939B2 (ja) |
CN (1) | CN103828060B (ja) |
DE (1) | DE112012004026T5 (ja) |
WO (1) | WO2013046578A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101452098B1 (ko) * | 2013-03-29 | 2014-10-16 | 삼성전기주식회사 | 전력 반도체 소자 및 그 제조 방법 |
JP5884772B2 (ja) * | 2013-05-23 | 2016-03-15 | トヨタ自動車株式会社 | 半導体装置 |
CN105531825B (zh) | 2013-12-16 | 2019-01-01 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
CN106062964B (zh) * | 2014-04-21 | 2019-07-26 | 三菱电机株式会社 | 功率用半导体装置 |
US9570577B2 (en) * | 2014-05-12 | 2017-02-14 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas |
JP2015225976A (ja) * | 2014-05-28 | 2015-12-14 | 株式会社東芝 | 半導体装置 |
DE102014108913B4 (de) * | 2014-06-25 | 2021-09-30 | Infineon Technologies Ag | Bipolartransistorvorrichtung mit isoliertem Gate und Halbleitervorrichtung |
WO2016042955A1 (ja) * | 2014-09-17 | 2016-03-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6524666B2 (ja) * | 2015-01-15 | 2019-06-05 | 富士電機株式会社 | 半導体装置 |
JP6406361B2 (ja) * | 2015-02-03 | 2018-10-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP6458994B2 (ja) * | 2015-03-30 | 2019-01-30 | サンケン電気株式会社 | 半導体装置 |
US10249614B2 (en) * | 2015-05-28 | 2019-04-02 | Macronix International Co., Ltd. | Semiconductor device |
CN104882477B (zh) * | 2015-06-03 | 2018-04-06 | 杭州士兰集成电路有限公司 | 沟槽栅型igbt器件及其制造方法 |
JP6472714B2 (ja) * | 2015-06-03 | 2019-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6509673B2 (ja) * | 2015-08-10 | 2019-05-08 | 株式会社東芝 | 半導体装置 |
US9570605B1 (en) * | 2016-05-09 | 2017-02-14 | Nxp B.V. | Semiconductor device having a plurality of source lines being laid in both X and Y directions |
CN106057877B (zh) * | 2016-08-01 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 载流子存储型igbt及其制造方法 |
CN108604594B (zh) | 2016-08-12 | 2021-10-08 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
JP6797005B2 (ja) * | 2016-11-24 | 2020-12-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6950186B2 (ja) * | 2017-01-17 | 2021-10-13 | 富士電機株式会社 | 半導体装置 |
JP7009933B2 (ja) * | 2017-11-03 | 2022-01-26 | 株式会社デンソー | 半導体装置 |
JP6958575B2 (ja) * | 2019-01-16 | 2021-11-02 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP6969586B2 (ja) * | 2019-04-23 | 2021-11-24 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2021034726A (ja) * | 2019-08-13 | 2021-03-01 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7486399B2 (ja) * | 2020-10-21 | 2024-05-17 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7475265B2 (ja) * | 2020-12-14 | 2024-04-26 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7517218B2 (ja) | 2021-03-24 | 2024-07-17 | 株式会社デンソー | 半導体装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4532534A (en) * | 1982-09-07 | 1985-07-30 | Rca Corporation | MOSFET with perimeter channel |
US4672407A (en) * | 1984-05-30 | 1987-06-09 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
JPH0783112B2 (ja) | 1985-01-17 | 1995-09-06 | 株式会社東芝 | 導電変調型mosfet |
JPH02312280A (ja) * | 1989-05-26 | 1990-12-27 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
US5321281A (en) | 1992-03-18 | 1994-06-14 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device and method of fabricating same |
US5904525A (en) | 1996-05-08 | 1999-05-18 | Siliconix Incorporated | Fabrication of high-density trench DMOS using sidewall spacers |
JP4521643B2 (ja) * | 1997-05-07 | 2010-08-11 | シリコニックス・インコーポレイテッド | 側壁スペーサを用いる高密度トレンチ形dmosの製造 |
WO2002015254A2 (en) * | 2000-08-17 | 2002-02-21 | Koninklijke Philips Electronics N.V. | Method of manufacturing a trench-gate semiconductor device and corresponding device |
JP2002270842A (ja) | 2001-03-06 | 2002-09-20 | Toshiba Corp | 半導体装置 |
US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP2005158850A (ja) | 2003-11-21 | 2005-06-16 | Toyota Industries Corp | 半導体装置 |
JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
JP2006324488A (ja) * | 2005-05-19 | 2006-11-30 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2007043123A (ja) | 2005-07-01 | 2007-02-15 | Toshiba Corp | 半導体装置 |
JP4910489B2 (ja) * | 2006-06-07 | 2012-04-04 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
JP4979309B2 (ja) | 2006-08-29 | 2012-07-18 | 三菱電機株式会社 | 電力用半導体装置 |
JP5200373B2 (ja) * | 2006-12-15 | 2013-06-05 | トヨタ自動車株式会社 | 半導体装置 |
KR100819562B1 (ko) * | 2007-01-15 | 2008-04-08 | 삼성전자주식회사 | 레트로그레이드 영역을 갖는 반도체소자 및 그 제조방법 |
JP5246302B2 (ja) * | 2010-09-08 | 2013-07-24 | 株式会社デンソー | 半導体装置 |
JP5594276B2 (ja) * | 2010-12-08 | 2014-09-24 | 株式会社デンソー | 絶縁ゲート型半導体装置 |
JP5644793B2 (ja) * | 2012-03-02 | 2014-12-24 | 株式会社デンソー | 半導体装置 |
JP5825201B2 (ja) | 2012-03-05 | 2015-12-02 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2012
- 2012-09-06 JP JP2012196549A patent/JP5609939B2/ja not_active Expired - Fee Related
- 2012-09-13 US US14/347,077 patent/US9178050B2/en active Active
- 2012-09-13 WO PCT/JP2012/005823 patent/WO2013046578A1/ja active Application Filing
- 2012-09-13 DE DE112012004026.0T patent/DE112012004026T5/de not_active Withdrawn
- 2012-09-13 CN CN201280047137.1A patent/CN103828060B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN103828060A (zh) | 2014-05-28 |
DE112012004026T5 (de) | 2014-07-24 |
US20140217464A1 (en) | 2014-08-07 |
WO2013046578A1 (ja) | 2013-04-04 |
CN103828060B (zh) | 2017-02-22 |
JP2013084922A (ja) | 2013-05-09 |
US9178050B2 (en) | 2015-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5609939B2 (ja) | 半導体装置 | |
US9425271B2 (en) | Insulated-gate bipolar transistor | |
US9024382B2 (en) | Semiconductor device | |
WO2018079417A1 (ja) | 半導体装置 | |
JP6720569B2 (ja) | 半導体装置 | |
US8975690B2 (en) | Semiconductor device | |
JP5865618B2 (ja) | 半導体装置 | |
WO2013168366A1 (ja) | 半導体装置 | |
JP2014187141A (ja) | 半導体装置 | |
JPWO2014174911A1 (ja) | 半導体装置 | |
JP2013080796A (ja) | 半導体装置 | |
WO2018135224A1 (ja) | 半導体装置、及びそれを用いた電力変換装置 | |
US20140015044A1 (en) | Semiconductor device and method for manufacturing same | |
JP2010016309A (ja) | 半導体装置 | |
TW201839999A (zh) | 溝槽式閘極igbt | |
US20100102381A1 (en) | Power semiconductor device | |
US9530874B2 (en) | Semiconductor device | |
CN104218088A (zh) | 基于折叠漂移区的soi耐压结构及功率器件 | |
JP2014154739A (ja) | 半導体装置 | |
WO2018092680A1 (ja) | 半導体装置 | |
JP7484093B2 (ja) | 半導体装置 | |
CN108305893B (zh) | 半导体装置 | |
CN203941904U (zh) | 基于折叠漂移区的soi耐压结构及功率器件 | |
JP2014060336A (ja) | 半導体装置 | |
JP5292157B2 (ja) | 横型絶縁ゲートバイポーラトランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5609939 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |