JP5609939B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5609939B2
JP5609939B2 JP2012196549A JP2012196549A JP5609939B2 JP 5609939 B2 JP5609939 B2 JP 5609939B2 JP 2012196549 A JP2012196549 A JP 2012196549A JP 2012196549 A JP2012196549 A JP 2012196549A JP 5609939 B2 JP5609939 B2 JP 5609939B2
Authority
JP
Japan
Prior art keywords
layer
emitter
region
base
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012196549A
Other languages
English (en)
Other versions
JP2013084922A (ja
Inventor
安史 樋口
安史 樋口
正清 住友
正清 住友
深津　重光
重光 深津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012196549A priority Critical patent/JP5609939B2/ja
Priority to PCT/JP2012/005823 priority patent/WO2013046578A1/ja
Priority to DE112012004026.0T priority patent/DE112012004026T5/de
Priority to CN201280047137.1A priority patent/CN103828060B/zh
Priority to US14/347,077 priority patent/US9178050B2/en
Publication of JP2013084922A publication Critical patent/JP2013084922A/ja
Application granted granted Critical
Publication of JP5609939B2 publication Critical patent/JP5609939B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、トレンチゲート構造の絶縁ゲート型バイポーラトランジスタ（以下、単にＩＧＢＴという）が形成された半導体装置に関する。
ＩＧＢＴが形成された半導体装置は、モータ等の誘導性負荷を駆動させるための電子回路に使用される。一般的なＩＧＢＴが形成された半導体装置は次のように構成されている。
すなわち、Ｐ＋型のコレクタ層の上に、Ｎ−型ドリフト層が形成されており、Ｎ−型ドリフト層の表層部にＰ型ベース層が形成され、Ｐ型ベース層の表層部にＮ＋型エミッタ層が形成されている。また、Ｐ型ベース層およびＮ＋エミッタ層を貫通してＮ−ドリフト層に達する複数のトレンチがストライプ状に延設されている。そして、各トレンチの壁面にはゲート絶縁膜とゲート電極とが順に形成され、これらのトレンチ、ゲート絶縁膜、ゲート電極からなるトレンチゲートが構成されている。また、Ｐ型ベース層およびＮ＋型エミッタ層上には、層間絶縁膜を介してエミッタ電極が設けられており、層間絶縁膜に形成されたコンタクトホールを介して、Ｐ型ベース層およびＮ＋エミッタ層とエミッタ電極とが電気的に接続されている。また、コレクタ層の裏面には、該コレクタと電気的に接続されるコレクタ電極が備えられている。
このような半導体装置では、ゲート電極に対して所定のゲート電圧が印加されると、Ｐ型ベース層のうち、トレンチに配置されたゲート絶縁膜と接する部分にＮ型となる反転層が形成されるとともに、Ｎ−ドリフト層のうち、トレンチに配置されたゲート絶縁膜と接する部分に電子の蓄積層が形成される。そして、Ｎ＋エミッタ層から反転層および蓄積層を介して電子がＮ−ドリフト層に流入するとともに、コレクタ層から正孔がＮ−型ドリフト層に流入し、伝導度変調により抵抗値が低下してオン状態となる。
このようなＩＧＢＴが形成された半導体装置では、ＭＯＳＦＥＴが形成された半導体装置に較べて、より低いオン電圧を実現することができる。しかしながら、近年では、更なるオン電圧の低減が求められている。
このため、例えば、特許文献１には、隣接するゲート電極の幅を０．５５ｎｍ〜０．３μｍと、極めて狭くすることが開示されている。
また、特許文献２には、トレンチゲートのうち、Ｎ−型ドリフト層に位置する拡幅部の幅が、拡幅部以外の幅より広くなるように形成することにより、隣接するトレンチゲートの拡幅部の間隔が、拡幅部以外の部分よりも狭くなるようにすることが開示されている。
これら特許文献１，２のような半導体装置では、Ｎ−型ドリフト層に流入した正孔が隣接するトレンチゲートの間を通過してＰ型ベース層内に抜けにくくなり、Ｎ−型ドリフト層内に多くの正孔を蓄積することができる。これにより、Ｎ＋型エミッタ層から、反転層および蓄積層を介して、Ｎ−型ドリフト層に流入する電子の供給量を増加させることができ、電子の移動度は正孔の移動度よりも大きいため、さらにオン電圧を低減させることができる。
特開２００７−４３１２３号公報 特開２００８−１５３３８９号公報
上記特許文献１および２では、低いオン電圧を実現することができる。しかしながら、近年では、低いオン電圧を実現しつつ、更に負荷短絡耐量を向上させた半導体装置が望まれている。
すなわち、このような半導体装置は、負荷短絡時において、素子が制限する飽和電流まで電流が流れることになる。そして、この飽和電流に比例するジュール熱が発生して半導体装置の温度を上昇させ、半導体装置が破壊されてしまう虞がある。
本発明は、上記点に鑑みて、低いオン電圧を実現しつつ、負荷短絡耐量を向上させることのできる半導体装置を提供することを目的とする。
上記目的を達成するために、請求項１に記載の発明は、
互いに直交するｘ方向とｙ方向とによって規定されるｘ−ｙ平面、および該ｘ−ｙ平面に直交するｚ方向に対して、
ｘ−ｙ平面に沿って層状にされた第１導電型のコレクタ層（１１）と
該コレクタ層上に形成された第２導電型のドリフト層（１３）と
該ドリフト層上に形成された第１導電型のベース層（１４）と、
ベース層のｘ−ｙ平面に沿う表面から、ベース層をｚ方向に貫通して、ドリフト層の途中まで達し、ｙ方向にストライプ状に延設された複数のトレンチ（１５）、該トレンチの壁面に形成されたゲート絶縁膜（１６）、およびゲート絶縁膜上に形成されたゲート電極（１７）を有するトレンチゲート（１８）と、
ベース層の表層において、トレンチゲートのｙ方向に沿う側部に接して形成された第２導電型のエミッタ層（１９）と、
コレクタ層におけるドリフト層が形成された面と反対側の裏面に形成され、コレクタ層と電気的に接続されたコレクタ電極（２３）と、
エミッタ層およびベース層に電気的に接続されたエミッタ電極（２２）と、
を備えた半導体装置であって、
トレンチゲートは、ドリフト層に形成された底部（１８ｂ）と、ベース層の表面から、底部に連通して形成された連通部（１８ａ）と、を備え、
隣り合う底部のｘ方向の間隔が、隣り合う連通部のｘ方向の間隔より短くされ、
ゲート絶縁膜は、底部における厚さが、連通部における厚さより厚くされ、
隣り合うトレンチゲートの間の領域が、ｙ方向において、
ゲート電極に電圧が印加されることによってドリフト層への電荷の注入源となるエミッタ層に対応する有効領域（Ｐ）と、
ゲート電極に電圧が印加されることによっても電荷の注入源を生じない無効領域（Ｑ）と、に分割され、
ｙ方向における無効領域の幅をＬ１（＞０）、前記連通部のｚ方向の長さをＤ１、前記底部のｚ方向の長さをＤ２とするとき、
Ｌ１≦２（Ｄ１＋Ｄ２）
の関係を満たすことを特徴としている。
本発明では、隣り合うトレンチゲートの間隔が、ｚ方向において一定ではない。すなわち、隣り合うトレンチゲートで挟まれたベース層の表層部の長さで一定ではない。具体的には、隣り合う底部の間隔が、隣り合う連通部の間隔より短くされている。このため、隣り合うトレンチゲートの間隔が、隣り合うトレンチゲートで挟まれたベース層の表層部の長さで一定とされている場合と較べて、ドリフト層に注入された正孔の移動を制限することができる。すなわち、ドリフト層に多くの正孔を蓄積することができる。そして、この蓄積された正孔により、反転層および蓄積層を通じてエミッタ層からドリフト層に注入される電子の供給量を増加させることができ、オン電圧を低減することができる。
ところで、隣り合う底部の間隔が、隣り合う連通部の間隔より短くされているとは、換言すると、隣り合う連通部で挟まれたベース層の表層部の長さが、隣り合う底部の間隔よりも長くされているということである。このため、隣り合うトレンチゲートの間隔が極めて狭い間隔で一定とされている半導体装置、例えば、特許文献１に記載の半導体装置と比較して、次の効果を得ることができる。すなわち、オン時に形成される隣り合う反転層が互いに接合してしまうことを抑制することができ、飽和電流の増加を抑制することができる。また、エミッタ電極と接続されるエミッタ層およびベース層のコンタクト面積を広くすることができ、接触抵抗を下げることができるため、オン電圧を下げることができる。加えて、エミッタ電極と接続されるエミッタ層およびベース層のコンタクト面積を広くすることができることから、電極形成時のアライメント調整等を行いやすくすることができ、製造工程を簡略化することができる。
また、ゲート絶縁膜は、トレンチのうち、底部を構成する壁面に形成されている部分の厚さが、トレンチのうち連通部を構成する壁面に形成されている部分の厚さより厚くされている。このため、ゲート絶縁膜の厚さが、連通部を構成する壁面に形成されているゲート絶縁膜の部分の厚さで一定とされている場合に較べて、ドリフト層のうち、トレンチゲートに形成されたゲート絶縁膜と接する部分に形成される蓄積層の厚さを薄くすることができる。すなわち、飽和電流を低下することができ、負荷短絡耐量を向上させることができる。
また、本発明では、有効領域と無効領域とが形成されている。有効領域とは、ゲート電極に電圧が印加されることによって、ドリフト層に電子を注入できるエミッタ層を該領域の表層部に有する領域である。また、無効領域とは、ゲート電極に電圧が印加されたとしても、該領域における表層部のうち、トレンチゲートに接する領域からドリフト層への電子の注入が生じない領域である。本発明では、トレンチゲートの延設方向、すなわちｙ方向において、有効領域が分割して設けられている。換言すれば、ｙ方向において、隣り合う有効領域の間に無効領域を有する。このため、ｙ方向におけるトレンチゲート長に対する有効領域の幅の占める割合は、有効領域が連続した従来の構造に較べて小さくなる。すなわち、エミッタ層からドリフト層に注入される電子による電流密度は、有効領域が連続した構造に較べて小さくなる。したがって、ＩＧＢＴの飽和電流を低減することができる。
また、エミッタ層からドリフト層へ注入される電子は、ｚ方向だけでなく、ｘ−ｙ平面と平行な方向にも広がって移動する。本発明では、ＩＧＢＴの構成として、Ｌ１≦２（Ｄ１＋Ｄ２）の関係を満たすような構造となっている。このような構成においては、分割された各有効領域のエミッタ層からドリフト層へ向かって移動する電子の移動経路が、トレンチゲートのｚ方向の長さ（Ｄ１＋Ｄ２）に相当する深さ以下の浅い位置で重なる。すなわち、ドリフト層のうち、ベース層の表面からｚ方向の長さ（Ｄ１＋Ｄ２）よりも深い部分における電圧降下を、有効領域が連続した構造と略同等とすることができる。一般に、ＩＧＢＴ素子では、その電圧降下成分のうち、ドリフト層が占める割合が高い。ドリフト層におけるオン電圧を低減することにより、ＩＧＢＴのオン電圧を効率良く低減することができる。したがって、本発明では、ドリフト層における電圧降下を低減してオン電圧の上昇を抑制しつつ、有効領域と無効領域とを有する構造とすることにより、飽和電流を低減することができ、負荷短絡耐量を向上させることができる。
有効領域および無効領域の一つの構成として、請求項２に記載のように、有効領域として、隣り合うトレンチゲートの間の領域のうち、ｙ方向に間隔Ｌ１をもって複数に分割して形成されたエミッタ層に対応する領域を有し、無効領域として、ｙ方向において、隣り合う有効領域に挟まれた領域を有する構成とすることができる。
本発明では、トレンチゲートの延設方向、すなわちｙ方向において、エミッタ層が分割して設けられている。換言すれば、ｙ方向において、隣り合うエミッタ層の間にベース層を有する。ゲート電極に電圧を印加した際に、エミッタ層が形成された領域では、エミッタ層からドリフト層へ電子が注入される。一方、エミッタ層が形成されていない領域では、トレンチゲートに接するベース層表層部からドリフト層への電子の注入は生じない。すなわち、ｙ方向において、電子の注入源としてのエミッタ層が形成された領域が有効領域に相当し、隣り合う有効領域の間の領域が無効領域に相当する。この構成においては、ｙ方向におけるトレンチゲート長に対するエミッタ層の幅の占める割合が、エミッタ層が連続した構造に較べて小さくなる。すなわち、エミッタ層からドリフト層に注入される電子による電流密度は、エミッタ層が連続した構造に較べて小さくなる。したがって、ＩＧＢＴの飽和電流を低減することができる。
このような構成においては、ドリフト層のうち、ベース層の表面からｚ方向の長さ（Ｄ１＋Ｄ２）よりも深い部分における電圧降下を、エミッタ層が連続した構造と略同等とすることができる。したがって、本発明では、ドリフト層における電圧降下を低減してオン電圧の上昇を抑制しつつ、分割エミッタ構造とすることにより飽和電流を低減することができ、負荷短絡耐量を向上させることができる。
より好ましい構成として、請求項３に記載のように、無効領域におけるベース層の表層部に、ベース層よりも不純物濃度の高い第１導電型の第１高濃度ベース領域（２６）が形成された構成とすることができる。
この構成では、エミッタ層およびベース層の表面に形成されるエミッタ電極と、ベース層との間の接触抵抗を、第１高濃度ベース領域が形成されない構成に較べて下げることができる。このため、ベース層の電位を安定化させることができ、電気サージに対する耐性を向上させることができる。
また、有効領域および無効領域の別の構成として、請求項４に記載のように、エミッタ層は、トレンチゲートに沿ってｙ方向に連続的に延設され、
無効領域として、ベース層のうち、ｚ方向においてエミッタ層と接し、且つｘ方向においてトレンチゲートに接する位置に、ｙ方向に間隔Ｌ１の長さをもって断続的に分割して形成され、ベース層よりも不純物濃度が高く、エミッタ層よりも不純物濃度の低い、第１導電型の第２高濃度ベース領域（２８）が形成された領域を有し、
有効領域として、隣り合う第２高濃度ベース領域に挟まれた領域を有する構成とすることができる。
本発明では、ｚ方向においてエミッタ層と接し、且つｘ方向においてトレンチゲートに接する位置に、第２高濃度ベース領域がｙ方向に分割して形成されている。第２高濃度ベース領域は、ベース層よりも不純物濃度が高い。このため、第２高濃度ベース領域は、ゲート電極に電圧を印加した際に、ベース層よりも反転しにくい。すなわち、ｙ方向において、隣り合うトレンチゲートの間に領域のうち、第２高濃度ベース領域が形成された領域は、トレンチゲートに接する領域からドリフト層への電子の注入が生じない無効領域である。そして、ｙ方向において、隣り合う第２高濃度ベース領域の間の領域では、エミッタ層からドリフト層への電子の注入が生じる。すなわち、この領域は、エミッタ層を注入源とする有効領域である。この構成においても、無効領域が分割されて形成されている、すなわち、有効領域も分割されて形成されている。このため、ｙ方向におけるトレンチゲート長に対する注入源としてのエミッタ層の幅の占める割合が、有効領域が連続した構造に較べて小さくなる。すなわち、エミッタ層からドリフト層に注入される電子による電流密度は、有効領域が連続した構造に較べて小さくなる。したがって、ＩＧＢＴの飽和電流を低減することができる。
また、請求項２に示した構成と同様、ドリフト層のうち、ベース層の表面からｚ方向の長さ（Ｄ１＋Ｄ２）よりも深い部分における電圧降下を、エミッタ層が連続した構造と略同等とすることができる。したがって、本発明では、ドリフト層における電圧降下を低減してオン電圧の上昇を抑制しつつ、飽和電流を低減することができ、負荷短絡耐量を向上させることができる。
好ましくは、請求項５に記載のように、Ｌ１≦２Ｄ１の関係を満たすと良い。
本発明では、分割された各有効領域のエミッタ層からドリフト層へ向かって移動する電子の移動経路が、貫通部のｚ方向の長さＤ１に相当する深さ以下の浅い位置で重なる。換言すると、電子の移動経路はベース層において重なる。これにより、ドリフト層全域およびドリフト層より深い部分における電圧降下を、有効領域が連続した構造と略同等とすることができる。すなわち、請求項１に記載のように、Ｌ１≦２（Ｄ１＋Ｄ２）の関係を満たすような構造に較べて、底部に対応するドリフト層における電圧降下を、より効果的に抑制することができる。したがって、有効領域が分割された構造とすることにより飽和電流を低減させつつ、オン電圧の上昇を抑制することができる。
また、請求項６に記載のように、Ｌ１とＤ１とが、Ｄ１≦Ｌ１の関係を満たすことが好ましい。Ｄ１≦Ｌ１の関係を満たす構造とすると、飽和電流を効果的に低減することができる。発明者は、コンピュータシミュレーションを用いて、飽和電流のエミッタ間隔Ｌ１依存性を確認している（後述する［発明を実施するための形態］の図６参照）。これによれば、飽和電流は、Ｌ１の増加に伴って減少する。その変化率、すなわち傾きの絶対値は、Ｌ１の増加に伴って増加し、Ｄ１≦Ｌ１の領域で一定となる。したがって、Ｌ１とＤ１とが、Ｄ１≦Ｌ１の関係を満たすことにより、飽和電流を効果的に低減できる。
請求項７に記載のように、有効領域は、Ｌ１と有効領域におけるｙ方向の長さＬ２とが、それぞれ一定の長さとなる周期構造を有することが好ましい。
この構成では、ｘ−ｙ平面において、オン電圧および飽和電流の位置依存性を小さくすることができる。したがって、オン電圧および飽和電流を安定させることができる。
請求項８に記載のように、ベース層の表層部のうち、隣り合うトレンチゲートの間であって、エミッタ層の間に、エミッタ層よりも深い位置まで形成されて、かつ、ｘ方向の長さが、隣り合う底部の間隔より長くされている第１導電型のベースコンタクト層（２０）が形成されているとよい。
このような構成とすると、ベースコンタクト層が形成されていない場合、または、ベースコンタクト層がエミッタ層よりも浅い位置に形成されている場合、およびｘ方向の長さが隣り合う底部の間隔よりも短く形成されている場合に較べて、ゲート電極に電圧が印加されないオフ時に、正孔を抜けやすくすることができる。したがって、ラッチアップの発生を抑制することができる。
第１実施形態に係る半導体装置の俯瞰図である。 半導体装置のｘ−ｚ平面の断面図である。 飽和電流のエミッタ幅依存性を示すグラフである。 半導体装置において電子の移動経路を模式的に表した俯瞰図である。 第２トレンチに隣接するドリフト層におけるオン電圧のエミッタ幅依存性を示すグラフである。 飽和電流および第２トレンチに隣接するドリフト層におけるオン電圧のエミッタ間隔依存性を示すグラフである。 第２実施形態において、第２トレンチに隣接するドリフト層のオン電圧に対するエミッタ間隔依存性を示すグラフである。 第３実施形態に係る半導体装置の俯瞰図である。 第３実施形態の変形例におけるｘ−ｚ平面の断面図である。 第４実施形態に係る半導体装置の断面図であり、（ａ）はベース層の表面におけるｘ−ｙ平面の断面図、（ｂ）はＢ−Ｂ線に沿うｘ−ｚ平面の断面図、（ｃ）はＣ−Ｃ線に沿うｘ−ｚ平面の断面図である。 第５実施形態に係る半導体装置のベース層の表面におけるｘ−ｙ平面の断面図である。 第５実施形態の変形例に係る半導体装置のベース層の表面におけるｘ−ｙ平面の断面図である。 第５実施形態の変形例に係る半導体装置のベース層の表面におけるｘ−ｙ平面の断面図である。 第６実施形態に係る半導体装置の俯瞰図である。 第６実施形態に係る半導体装置の、図１４におけるＸＶ−ＸＶ線に沿うｙ−ｚ平面の断面図である。 第７実施形態に係る半導体装置の俯瞰図である。 第７実施形態に係る半導体装置の、図１６におけるＸＶＩＩ−ＸＶＩＩ線の沿うｘ−ｚ平面の断面図である。 第８実施形態に係る半導体装置の断面図であり、（ａ）はベース層の表面におけるｘ−ｙ平面の断面図、（ｂ）はＢ−Ｂ線に沿うｘ−ｚ平面の断面図、（ｃ）はＣ−Ｃ線に沿うｘ−ｚ平面の断面図である。
以下、本発明の実施の形態を図面に基づいて説明する。なお、方向の定義について、互いに直交するｘ方向とｙ方向によって規定される平面をｘ−ｙ平面とし、ｘ−ｙ平面に直交する方向をｚ方向とする。また、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
（第１実施形態）
最初に、図１および図２を参照して、本実施形態に係る半導体装置１０の構成について説明する。
図１に示すように、ｚ方向に所定の厚さを有し、ｘ−ｙ平面に沿って形成されたＰ＋型のコレクタ層１１の表面上に、ｚ方向に所定の厚さを有してＮ＋型のバッファ層１２が形成されている。そして、バッファ層１２の表面上に、バッファ層１２よりも不純物濃度の低いＮ−型のドリフト層１３が形成され、該ドリフト層１３の表面上に、Ｐ型のベース層１４が形成されている。すなわち、コレクタ層１１、バッファ層１２およびドリフト層１３が、この順で積層されている。
また、ベース層１４の表面から、ベース層１４を貫通してドリフト層１３に達する複数のトレンチ１５がｙ方向にストライプ状に延設されている。本実施形態において、このトレンチ１５は、同じゲートピッチ（例えば５．０μｍ）を以ってｘ方向に繰り返し形成されている。そして、このトレンチ１５の側壁には、それぞれ酸化膜等からなるゲート絶縁膜１６とＰｏｌｙ−Ｓｉ等からなるゲート電極１７とが順に形成されている。すなわち、トレンチ１５、ゲート絶縁膜１６、ゲート電極１７からなるトレンチゲート１８が形成されている。
各トレンチゲート１８は、ドリフト層１３に底部１８ｂを有するとともに、ベース層１４の表面から、底部１８ｂに連通して形成された連通部１８ａを有している。そして、底部１８ｂは連通部１８ａに対してｘ方向に拡幅している。すなわち、隣り合う底部１８ｂのｘ方向の間隔（図１中Ａ）は、連通部１８ａのｘ方向の間隔（図１中Ｂ）よりも短くされている。特に限定されるものではないが、例えば、Ａ≒０．５μｍ、Ｂ≒１．５μｍとすることができる。
なお、連通部１８ａのｘ方向の間隔とは、換言すると、隣り合うトレンチゲート１８で挟まれたベース層１４のｘ方向の長さのことである。また、ドリフト層１３に底部１８ｂを備えているとは、底部１８ｂがドリフト層１３のみに形成されている場合に加えて、底部１８ｂが、ベース層１４からドリフト層１３に渡って形成されている場合を含むものである。本実施形態において、底部１８ｂは、ベース層１４からドリフト層１３に渡って形成されている。
また、特に限定されるものではないが、例えば、トレンチゲート１８のうち、連通部１８ａのｚ方向の長さをＤ１とし、底部１８ｂのｚ方向の長さをＤ２とすると、Ｄ１≒３．０μｍ、Ｄ２≒２．０μｍとすることができる。
本実施形態において、トレンチゲート１８を構成するトレンチ１５は、ドリフト層１３に形成された第２トレンチ１５ｂと、ベース層１４の表面から第２トレンチ１５ｂに連通して形成された第１トレンチ１５ａとを有している。そして、第１トレンチ１５ａは、対向する壁面のｘ方向の間隔が、第２トレンチ１５ｂの対向する壁面の間隔よりも短くされている。すなわち、第１トレンチ１５ａの開口幅は第２トレンチ１５ｂの開口幅よりも短くされており、トレンチ１５はいわゆる壺形状とされている。トレンチゲート１８は、第１トレンチ１５ａと、第２トレンチ１５ｂに形成されたゲート絶縁膜１６と、トレンチ１５に埋め込まれたゲート電極１７とにより形成されている。
また、ゲート絶縁膜１６は、第２トレンチ１５ｂを構成する壁面に形成されている部分の厚さが、第１トレンチ１５ａを構成する壁面に形成されている部分の厚さよりも厚くされている。ここで、第１トレンチ１５ａおよび第２トレンチ１５ｂを構成する壁面に形成されている部分の厚さとは、ゲート絶縁膜１６におけるｙ方向に垂直な方向の厚さのことを指している。特に限定されるものではないが、第１トレンチ１５ａを構成する壁面に形成されている部分の厚さを略１００ｎｍ、第２トレンチ１５ｂを構成する壁面に形成されている部分の厚さを略２００ｎｍとすることができる。
また、ベース層１４の表層のうち、トレンチゲート１８の側部に、ドリフト層１３よりも不純物濃度の高いＮ＋型のエミッタ層１９が形成されている。このエミッタ層１９は、エミッタ層１９のｙ方向の長さＬ２（以下、エミッタ幅と示す）と、分割された各エミッタ層１９間のｙ方向の間隔Ｌ１（以下、エミッタ間隔と示す）とをもって、複数に分割され、ｙ方向に周期的に形成されている。そして、本実施形態では、Ｄ１≦Ｌ１≦２（Ｄ１＋Ｄ２）の関係を満たすように、Ｌ１が規定されている。すなわち、本実施形態では、Ｄ１≒３．０μｍ、Ｄ２≒２．０μｍであるから、Ｌ１は、３μｍ≦Ｌ１≦１０μｍを満たすような距離となっている。Ｌ１は前記の関係を満足すればよく、特定の値に限定されるものではないが、本実施形態では、例えば、Ｌ１≒６．０μｍ、Ｌ２≒２．０μｍとすることができる。
隣り合うトレンチゲート１８の間のうち、ｙ方向において、エミッタ層１９が形成された長さＬ２の領域が、特許請求の範囲に記載の有効領域（図１中にＰと示す）に相当する。また、ｙ方向において、隣り合う有効領域Ｐの間の長さＬ１の領域が、特許請求の範囲に記載の無効領域（図１中にＱと示す）に相当する。
また、隣り合うトレンチゲート１８の間であって、トレンチゲート１８の側部に形成されたエミッタ層１９の間に、ベース層１４よりも不純物濃度の高いＰ＋型のベースコンタクト層２０が形成されている。本実施形態において、このベースコンタクト層２０は、ベース層１４の表面からエミッタ層１９よりも深い位置まで形成されている。また、ベースコンタクト層２０のｘ方向の長さ（図１中Ｃ）が、隣り合う底部１８ｂのｘ方向の間隔（図１中Ａ）よりも長くされている。本実施形態では、例えば、Ｃ≒０．８μｍとすることができる。
また、図２に示すように、ベース層１４におけるエミッタ層１９などが形成された一面上には、層間絶縁膜２１が形成されている。この層間絶縁膜２１にはコンタクトホールが形成されており、エミッタ電極２２は、このコンタクトホールを介してエミッタ層１９、ベース層１４およびベースコンタクト層２０と電気的に接続されている。なお、ゲート電極１７とエミッタ電極２２とは、層間絶縁膜２１により絶縁されている。そして、コレクタ層１１の裏面側には、該コレクタ層１１と電気的に接続されるコレクタ電極２３が形成されている。
次に、図３〜図６を参照して、本実施形態に係る半導体装置１０の作用効果について説明する。
本実施形態における半導体装置１０では、ゲート電極１７に対して、所定のゲート電圧が印加されると、ベース層１４のうち、トレンチ１５に側壁に形成されたゲート絶縁膜１６と接する部分にＮ型の反転層が形成される。また、ドリフト層１３のうち、トレンチ１５の側壁に形成されたゲート絶縁膜１６と接する部分に電子の蓄積層が形成される。そして、エミッタ層１９から反転層および蓄積層を介して、電子がドリフト層１３内に流れ込むとともに、コレクタ層１１から正孔がドリフト層１３内に流れ込む。このため、伝導度変調によりドリフト層１３の抵抗値が低下してオン状態となる。
本実施形態においては、隣り合う底部１８ｂのｘ方向の間隔Ａが、隣り合う連通部１８ａのｘ方向の間隔Ｂより短くされている。このため、隣り合うトレンチゲート１８の間隔が、ｚ方向において、隣り合うトレンチゲート１８で挟まれたベース層１４の表層部の長さＢでほぼ均一とされている場合に較べて、ドリフト層１３に注入された正孔の移動を制限することができる。すなわち、ドリフト層１３に多くの正孔を蓄積させることができる。そして、この蓄積された正孔により、反転層および蓄積層を通じてエミッタ層１９からドリフト層１３に注入される電子の供給量を増加させることができる。したがって、オン電圧を低減することができる。
また、本実施形態において、ゲート絶縁膜１６は、第２トレンチ１５ｂに形成された部分の厚さが、第１トレンチ１５ａに形成された部分の厚さよりも厚くされている。このため、ゲート絶縁膜１６の厚さが、第１トレンチ１５ａに形成されたゲート絶縁膜の厚さで一定とされている場合に較べて、蓄積層の厚さを薄くすることができる。したがって、コレクタ−エミッタ間電流の電流経路を狭くすることができ、飽和電流を下げることができる。すなわち、負荷短絡耐量を向上させることができる。
さらに、本実施形態において、エミッタ層１９は、エミッタ幅Ｌ２と、エミッタ間隔Ｌ１とをもって、複数に分割され、ｙ方向に周期的に形成されている。換言すれば、ｙ方向において、隣り合うエミッタ層１９の間にベース層１４を有する。このため、ｙ方向におけるトレンチゲート１８の長さに対するエミッタ層１９の幅の占める割合は、エミッタ層１９が連続した構造に較べて小さくなる。すなわち、エミッタ層１９からドリフト層１３に注入される電子による電流密度は、エミッタ層１９が連続した構造に較べて小さくなる。したがって、半導体装置１０の飽和電流を低減することができ、負荷短絡耐量を向上させることができる。図３は、ゲート−エミッタ間電圧Ｖｇを１５Ｖとし、コレクタ−エミッタ間電圧Ｖｃｅを２０Ｖとし、使用温度を１５０℃としたときの、飽和電流Ｉｃｅ（ｓａｔ）に関するシミュレーション結果である。このシミュレーションは、エミッタ層１９のｙ方向のピッチ（Ｌ１＋Ｌ２）を一定とし、エミッタ幅Ｌ２を変数として実施されている。図３では、本実施形態の構成（Ｌ１＋Ｌ２＝８μｍ）の他に、Ｌ１＋Ｌ２＝１２μｍの場合も示してある。図３に示すように、ピッチに対して、エミッタ幅Ｌ２を小さくする（エミッタ間隔Ｌ１を大きくする）ことにより、飽和電流Ｉｃｅ（ｓａｔ）を低減できていることがわかる。
また、図４に示すように、エミッタ層１９からドリフト層１３へ注入される電子の移動経路２４には、ｚ方向だけでなく、ｘ−ｙ平面と平行な方向も含まれる。すなわち、エミッタ層１９が分割された構造であるために、表層部にエミッタ層１９が存在しないベース層１４の直下のドリフト層１３にも電子の移動経路２４が存在する。そして、ｙ方向において、隣り合うエミッタ層１９から移動する電子の移動経路２４が重なる深さよりも深い場所における電圧降下は、エミッタ層が連続した構造と略同等となる。
図５は、ゲート−エミッタ間電圧Ｖｇを１５Ｖとし、コレクタ電流を４００Ａ/ｃｍ２、使用温度を１５０℃としたときの、第２トレンチ１５ｂに隣接するドリフト層１３におけるオン電圧Ｖｏｎに関するシミュレーション結果である。このシミュレーションは、エミッタ層１９のｙ方向のピッチ（Ｌ１＋Ｌ２）を一定とし、エミッタ幅Ｌ２を変数として実施されている。図５では、本実施形態の構成（Ｌ１＋Ｌ２＝８μｍ）の他に、Ｌ１＋Ｌ２＝１２μｍの場合も示してある。図５に示すように、トレンチ１５に隣接するドリフト層１３におけるオン電圧Ｖｏｎは、エミッタ幅Ｌ２を小さくすると、増加傾向にあるものの、ほとんど依存せず、ほぼ一定に保たれていることがわかる。すなわち、エミッタ層１９を分割構造としても、オン電圧の上昇を抑制することができていることがわかる。
本実施形態では、Ｌ１≦２（Ｄ１＋Ｄ２）の関係を満たすように、エミッタ間隔Ｌ１が規定されている。このような構成においては、分割された各エミッタ層１９からドリフト層１３へ向かって移動する電子の移動経路２４が、トレンチゲート１８のｚ方向の長さ（Ｄ１＋Ｄ２）に相当する深さ以下の浅い位置で重なる。すなわち、ドリフト層１３のうち、ベース層１４の表面からｚ方向の長さ（Ｄ１＋Ｄ２）よりも深い部分における電圧降下を、エミッタ層１９が連続した構造と略同等とすることができる。一般に、ＩＧＢＴ素子では、その電圧降下成分のうち、ドリフト層１３における電圧降下が占める割合が高い。本実施形態では、Ｌ１≦２（Ｄ１＋Ｄ２）の関係を満たすように、エミッタ間隔Ｌ１が規定されることにより、ドリフト層１３における電圧降下を低減して、オン電圧の上昇を抑制することができる。
また、本実施形態では、Ｄ１≦Ｌ１の関係を満たすような構造となっている。エミッタ層１９が分割された構造において、飽和電流は、エミッタ層１９から反転層を経てドリフト層１３に移動する電子による電流密度に依存する。すなわち、エミッタ層１９のピッチ（Ｌ１＋Ｌ２）が一定である場合には、エミッタ間隔Ｌ１に依存する。そして、以下、図６を参照して詳述するように、Ｄ１≦Ｌ１の関係を満たす構造とすると、飽和電流を効果的に低減することができる。
図６は、図３および図５の横軸をエミッタ間隔Ｌ１とし、トレンチ１５に隣接するドリフト層１３におけるオン電圧Ｖｏｎと、飽和電流Ｉｃｅ（ｓａｔ）を二軸表示したものである。前述したように、エミッタ間隔Ｌ１を大きくする（エミッタ幅Ｌ２を小さくする）と、オン電圧Ｖｏｎは増加し、飽和電流Ｉｃｅ（ｓａｔ）は減少する。図６に示すように、オン電圧Ｖｏｎは、Ｌ１＞２（Ｄ１＋Ｄ２）の場合にエミッタ間隔Ｌ１と線形関係にあるが、エミッタ間隔Ｌ１が２（Ｄ１＋Ｄ２）以下になるように小さくしていくと、Ｖｏｎの最小値（本実施形態では略０．１７Ｖ）に近づく。すなわち、Ｌ１≦２（Ｄ１＋Ｄ２）の関係を満たすことにより、オン電圧Ｖｏｎの上昇を抑制することができる。また、飽和電流Ｉｃｅ（ｓａｔ）は、Ｌ１の増加に伴って減少する。その変化率、すなわち傾きの絶対値は、Ｌ１の増加に伴って増加し、その後、一定（線形）となる。この一定となった領域の直線と、エミッタ間隔Ｌ１がゼロ（エミッタ層が分割されていない従来構造）の点における接線の交点は、そのエミッタ間隔Ｌ１がＤ１と略同等となる。したがって、Ｌ１とＤ１とが、Ｄ１≦Ｌ１の関係を満たすことにより、飽和電流を効果的に低減できる。したがって、本実施形態のように、Ｄ１≦Ｌ１≦２（Ｄ１＋Ｄ２）の関係を満たす構成とすることにより、低いオン電圧を実現しつつ、飽和電流を低減することができる。すなわち、負荷短絡耐量を向上させることができる。
なお、本実施形態では、エミッタ間隔Ｌ１≒６．０μｍであり、Ｄ１≦Ｌ１≦２Ｄ１の関係を満たしている。図６に示すように、エミッタ間隔Ｌ１がＤ１≦Ｌ１≦２Ｄ１の関係を満たす領域では、トレンチ１５に隣接するドリフト層１３におけるオン電圧Ｖｏｎが、その最小値（本実施形態では略０．１７Ｖ）で一定になり始める。すなわち、より効果的にオン電圧の上昇を抑制することができる。
（第２実施形態）
第１実施形態では、連通部１８ａおよび底部１８ｂのｚ方向の長さを、それぞれ、Ｄ１≒３．０μｍ、Ｄ２≒２．０μｍとする例を示した。これに対して、本実施形態では、Ｄ１≒２．４μｍ、Ｄ２≒１．６μｍ（第１実施形態の寸法に対して０．８倍）とし、ベース層１４、エミッタ層１９、ベースコンタクト層２０が形成されるベース層１４の表面からの深さも０．８倍とした例を示す。
なお、上記寸法以外の構成については、第１実施形態と同じであるため、詳細の記載を省略する。また、作用効果に関し、オン電圧以外の要素については、Ｄ１、Ｄ２、および、ベース層１４、エミッタ層１９、ベースコンタクト層２０が形成されるベース層１４の表面からの深さに対する依存性が、オン電圧と較べて小さく、第１実施形態の場合と同じであるため、詳細の記載を省略する。よって、ここでは、本実施形態におけるオン電圧に関して、詳細を説明する。
図７に示すように、本実施形態における、トレンチ１５に隣接するドリフト層１３におけるオン電圧Ｖｏｎのエミッタ間隔Ｌ１依存性も、第１実施形態と同様の傾向を示す。すなわち、オン電圧Ｖｏｎは、Ｌ１＞２（Ｄ１＋Ｄ２）の場合にエミッタ間隔Ｌ１と線形関係にあるが、エミッタ間隔Ｌ１が２（Ｄ１＋Ｄ２）以下になるように小さくしていくと、Ｖｏｎの最小値（本実施形態では略０．１４Ｖ）に近づく。本実施形態でも、Ｌ１＝６μｍであり、オン電圧Ｖｏｎは線形関係から外れて、Ｖｏｎの最小値０．１４Ｖに近づく領域にある。すなわち、Ｌ１≦２（Ｄ１＋Ｄ２）の関係を満たす。したがって、オン電圧Ｖｏｎの上昇を抑制することができる。
なお、図７に示すように、本実施形態においても、Ｌ１≦２Ｄ２の関係を満たすようにエミッタ間隔Ｌ１を決めれば、第１実施形態と同様に、トレンチ１５に隣接するドリフト層１３におけるオン電圧Ｖｏｎが、その最小値（本実施形態では略０．１４Ｖ）で一定になり始める。したがって、より効果的にオン電圧の上昇を抑制することができる。
（第３実施形態）
上記の各実施形態では、隣り合うゲートトレンチ１８の間において、ベース層１４が隣り合うエミッタ層１９に挟まれた例を示した。これに対して、本実施形態では、図８に示すように、エミッタ層１９が、隣り合うトレンチゲート１８間で、ｘ方向に連続した例を示す。
本実施形態で、エミッタ層１９は、ベース層１４の表層であって、隣り合うトレンチゲート１８間において、ｘ方向に連続して形成されている。ベースコンタクト層２０は、ｘ方向の幅が、第１実施形態と同じく、Ｃ≒０．８μｍとされ、トレンチゲート１８から離間して形成されている。そして、ベース層１４からのｚ方向の厚さは、エミッタ層１９と同じとされている。このように、ｙ方向において、エミッタ層１９およびベースコンタクト層２０は、互いにベース層１４の表面から同じ深さまで形成され、ｙ方向に交互に並んで形成されている。
本実施形態に係る構成では、隣り合うトレンチゲート１８の間の領域のうち、エミッタ層１９に対応する領域が有効領域Ｐに相当する。また、ｙ方向において、隣り合うエミッタ層１９の間の領域、すなわち、ベース層１４の表面にベースコンタクト層２０が露出している領域が無効領域Ｑに相当する。
この構成によれば、エミッタ層１９とエミッタ電極２２との接触面積を、上記各実施形態の構成よりも大きくすることができる。これにより、エミッタ層１９とエミッタ電極２２との接触抵抗を小さくすることができ、オン電圧を低減することができる。したがって、素子動作時の発熱や消費電力を低減することができる。
なお、本実施形態におけるベースコンタクト層２０は、ベース層１４の表面からエミッタ層１９と同じ深さまで形成された例を示したが、図９に示すように、ベースコンタクト層２０は、エミッタ層１９よりも深い位置まで形成されていてもよい。この構成では、各ベースコンタクト層２０は、ｙ方向において連続して一体的に形成される。すなわち、ｙ方向において、エミッタ層１９の間の領域だけでなく、エミッタ層１９の直下にも形成されている。これにより、ベースコンタクト層２０およびベース層１４の電位について、ｙ方向依存性を小さくすることができ、電位を安定化させることができる。したがって、ベースコンタクト層２０がｙ方向に分割して形成されている場合に較べて、電気サージに対する耐性を向上することができる。
（第４実施形態）
上記の各実施形態では、エミッタ電極２２が、ベース層１４の表面において、ベース層１４、エミッタ層１９およびベースコンタクト層２０に接続されている例を示した。これに対して、本実施形態では、エミッタ電極２２が、エミッタ層１９と概ね同じ深さまで形成された例を示す。
図１０（ａ）に示すように、本実施形態において、エミッタ層１９は、第１実施形態および第２実施形態と同様に、ｘ方向に不連続に形成されている。また、図１０（ｂ）に示すように、ベースコンタクト層２０は、第１実施形態および第２実施形態と同様に、ベース層１４のうちエミッタ層１９よりも深い位置まで形成されている。そして、隣り合うトレンチゲート１８の間であって、ベース層１４におけるエミッタ層１９に挟まれた領域、すなわち、本実施形態ではベースコンタクト層２０が形成された領域には、コンタクトトレンチ２５が設けられている。このコンタクトトレンチ２５は、ベース層１４の表面からエミッタ層１９と概ね同じ深さを有しつつ、ｙ方向に延びて形成されている。このコンタクトトレンチ２５の側面には、エミッタ層１９の側面が接し、コンタクトトレンチ２５の底面には、ベースコンタクト層２０が接している。一方、ｙ方向において、エミッタ層１９の間の領域では、コンタクトトレンチ２５の側面および底面にベースコンタクト層２０が接しており、ベースコンタクト層２０は、図１０（ｃ）に示すように、ｘ−ｚ断面においてコの字型になっている。そして、エミッタ電極２２は、ベース層１４の表面およびコンタクトトレンチ２５内に形成されている。なお、トレンチゲート１８におけるゲート電極１７の表面には、第１実施形態および第２実施形態と同様に、層間絶縁膜２１が形成されて、ゲート電極１７とエミッタ電極２２とが絶縁されている。
第１および第２実施形態と同様に、隣り合うトレンチゲート１８の間のうち、ｙ方向において、エミッタ層１９が形成された領域が、特許請求の範囲に記載の有効領域Ｐに相当する。また、ｙ方向において、隣り合う有効領域Ｐの間の領域が、特許請求の範囲に記載の無効領域Ｑに相当する。
このような構成においては、エミッタ電極２２が、エミッタ層１９におけるベース層１４の表面に平行なｘ−ｙ平面に加えて、ｙ−ｚ平面に平行な側面にも接する。すなわち、エミッタ層１９とエミッタ電極２２との接触面積を、ベース層１４の表面に平行なｘ−ｙ平面のみで接続する場合に較べて大きくすることができる。これにより、エミッタ層１９とエミッタ電極２２との接触抵抗を小さくすることができ、オン電圧を低減することができる。したがって、素子動作時の発熱や消費電力を低減することができる。また、ベースコンタクト層２０とエミッタ電極２２との接触面積についても、ベース層１４の表面に平行なｘ−ｙ平面のみで接続する場合に較べて大きくすることができる。これにより、ベース層１４およびベースコンタクト層２０の電位を安定化させることができ、電気サージに対する耐性を向上することができる。
（第５実施形態）
第４実施形態を除く、上記した各実施形態では、隣り合うトレンチゲート１８の間において、一つのトレンチゲート１８の側部に分割されて形成された各エミッタ層１９が、その隣のトレンチゲート１８の側部に形成された各エミッタ層１９と、ｙ方向において同一位置に形成された例を示した。しかしながら、上記の各エミッタ層１９は、ｙ方向において同一位置に形成される構成に限定されない。
本実施形態では、図１１に示すように、隣り合うトレンチゲート１８の間において、一つのトレンチゲート１８の側部に形成されたエミッタ層１９と、その隣のトレンチゲート１８の側部に形成されたエミッタ層１９とが互い違いに形成されている。すなわち、エミッタ層１９において、Ｌ１およびＬ２が、それぞれｘ方向に隣り合うエミッタ層１９のＬ１およびＬ２と同一にされつつ、エミッタ層１９同士がｙ方向にずれて形成されている。
本実施形態においては、エミッタ層１９が形成された領域が有効領域Ｐに相当し、ｙ方向において、隣り合うエミッタ層１９の間の領域が無効領域Ｑに相当する。
このような構成においては、エミッタ−ドリフト間の電流密度の、ｘ−ｙ平面内依存性を、上記の各実施形態の構成に較べて小さくすることができる。すなわち、エミッタ−ドリフト間の電流を、ｘ−ｙ平面の位置に依らず均一にすることができる。これにより、ＩＧＢＴ素子の飽和電流およびオン電圧の、素子間のばらつきを抑制することができる。なお、本実施形態では、ｘ方向に隣り合うエミッタ層１９が互い違いに形成された例をしめしたが、この例に限定されるものではない。例えば、エミッタ層１９において、Ｌ１およびＬ２が、それぞれｘ方向に隣り合うエミッタ層１９のＬ１およびＬ２と異なる長さとされてもよいし、ｙ方向にずらされる量も限定されるものではない。また、図１１では、ｘ方向において、隣り合うトレンチゲート１８の間の領域において、２つのトレンチゲート１８のいずれの側部にもエミッタ層１９が形成された例を示したが、これに限定されるものではない。例えば、図１２に示すように、トレンチゲート１８の片方の側部のみにエミッタ層１９が形成されていてもよい。具体的には、ｘ方向において、各トレンチゲートの一方の側部であり、互いに同一の側の側部にエミッタ層１９が形成されていてもよい。若しくは、図１３に示すように、エミッタ層１９が両側部に形成されたトレンチゲート１８と、エミッタ層１９が形成されていないトレンチゲート１８とをｘ方向に交互に配置する構成としてもよい。図１２および図１３に示した構成では、図１１に示した構成に較べてエミッタ層１９の面積割合を小さくすることができるため、飽和電流をより低減させることができる。
（第６実施形態）
上記した各実施形態では、ｙ方向において隣り合うエミッタ層１９の間のベース層１４の表面にベースコンタクト層２０が露出した構成を示した。上記した各実施形態におけるベースコンタクト層２０は、ｙ方向において、有効領域Ｐおよび無効領域Ｑを貫くように延びて形成されており、トレンチゲート１８に接しない。これに対して、本実施形態では、図１４に示すように、ベース層１４よりも高濃度であってエミッタ層１９よりも低濃度のＰ＋型の第１高濃度ベース領域２６が、無効領域Ｑにおけるベース層１４の表層に形成されている。この第１高濃度ベース領域２６は、ベース層１４の表面からエミッタ層１９よりも深い位置まで形成され、且つ、トレンチゲート１８の側部に接して形成されている。なお、有効領域Ｐにおけるエミッタ層１９は、隣り合うトレンチゲート１８の間であってベース層１４の表層にｘ方向に連続に形成されている。
この構成では、エミッタ層１９およびベース層１４の表面に形成されるエミッタ電極２２と、ベース層１４との間の接触抵抗を、第１高濃度ベース領域２６が形成されない構成に較べて下げることができる。このため、ベース層１４の電位を安定化させることができ、電気サージに対する耐性を向上させることができる。なお、高濃度ベース領域２６は必ずしもトレンチゲート１８に接して形成されなくてもよいが、本実施形態のように、第１高濃度ベース領域２６が、ｘ方向においてトレンチゲート１８に接するように形成されることにより、無効領域Ｑにおいてトレンチゲート１８近傍のベース層１４（第１高濃度ベース領域２６）を反転しにくくすることができる。また、高濃度ベース領域２６は必ずしもエミッタ層１９よりも深い位置まで形成されていなくてもよい。また、本実施形態は、ベースコンタクト層２０を有さない構成であるが、ベースコンタクト層２０が形成されていてもよい。その場合、ベースコンタクト層２０は、ｚ方向において、エミッタ層１９に接しつつ、トレンチゲート１８に接しないように、有効領域Ｐと無効領域Ｑをｙ方向に貫いて形成されるとよい。
本実施形態では、この第１高濃度ベース領域２６は、ベース層１４の表面からエミッタ層１９よりも深い位置まで形成されている。このため、図１５に示すように、第１高濃度ベース領域２６のドーパントが、エミッタ層１９の下部２７、すなわち、ｚ方向においてエミッタ層１９の一部に接する位置、に熱拡散することがある。これにより、図１５に示すように、ベース層１４のうちエミッタ層１９の下部２７が、この部分以外のベース層１４よりも不純物濃度が高くなることがある。これにより、ドリフト層１３へ電子を注入する注入源（エミッタ層１９）の、実効的なｙ方向の幅Ｌ３を、実際のエミッタ層１９の幅Ｌ２よりも小さくすることができる。これにより、飽和電流を低減させることができる。
（第７実施形態）
上記した各実施形態では、ｙ方向に分割して形成されたエミッタ層１９に対応する領域を有効領域Ｐとする例を示した。これに対して、本実施形態では、図１６に示すように、エミッタ層１９がｙ方向に連続的に延設されている。そして、隣り合うトレンチゲート１８の間のベース層１４の表層部に、ｙ方向の距離Ｌ１をもって第２高濃度ベース領域２８が形成されている。エミッタ層１９および第２高濃度ベース領域２８を除く部分については、第１実施形態と同様の構成であるため、詳細の記載を省略する。
第２高濃度ベース領域２８は、ベース層１４よりも不純物濃度の高いＰ＋型とされ、その濃度はエミッタ層１９よりも低くされている。また、第２高濃度ベース領域２８は、ｚ方向においてエミッタ層１９と接し、且つ、ｘ方向においてトレンチゲート１８に接する位置に形成されている。そして、ｙ方向に間隔Ｌ２をもって分割して形成されている。図１７に示すように、第２高濃度ベース領域２８は、エミッタ層１９よりも深い位置まで形成され、トレンチゲート１８に接している。第２高濃度ベース領域２８はベース層１４よりも高濃度とされているため、ゲート電極１７に電圧が印加された際に、エミッタ層１９とドリフト層１３との間の領域は、第２高濃度ベース領域２８を有さない場合に較べて反転しにくい。これにより、第２高濃度ベース領域２８に対応する領域は電子がドリフト層１３に注入されない無効領域Ｑである。そして、ｙ方向において、隣り合う無効領域Ｑの間の領域は、ゲート電極１７への電圧の印加によってエミッタ層１９からドリフト層１２へ電子が注入される有効領域Ｐである。なお、本実施形態では、図１６および図１７に示すように、ベースコンタクト層２０が有効領域Ｐおよび無効領域Ｑを貫いて、ｙ方向に延びて形成されている。
本実施形態においても、有効領域Ｐがｙ方向の長さＬ１の間隔をもって分割して形成されている。このため、第１実施形態および第２実施形態と同様の作用効果を奏することができる。
（第８実施形態）
本実施形態では、第１実施形態に対する第４実施形態のように、第７実施形態に対して、エミッタ電極２２が、エミッタ層１９と概ね同じ深さまで形成された例を示す。
図１８（ａ）に示すように、本実施形態において、エミッタ層１９は、第７実施形態と同様に、ｙ方向に連続に延設されている。また、図１８（ｂ）に示すように、有効領域Ｐにおいて、ベースコンタクト層２０は、第７実施形態と同様に、ベース層１４のうちエミッタ層１９よりも深い位置まで形成されている。そして、隣り合うトレンチゲート１８の間であって、ベース層１４におけるエミッタ層１９に挟まれた領域、すなわち、本実施形態ではベースコンタクト層２０が形成された領域には、コンタクトトレンチ２５が設けられている。このコンタクトトレンチ２５は、ベース層１４の表面からエミッタ層１９と概ね同じ深さを有しつつ、ｙ方向に延びて形成されている。このコンタクトトレンチ２５の側面には、エミッタ層１９の側面が接し、コンタクトトレンチ２５の底面には、ベースコンタクト層２０が接している。一方、無効領域Ｑにおいて、エミッタ層１９の間の領域では、図１８（ｃ）に示すように、ベースコンタクト層２０が、ベース層１４のうちエミッタ層１９よりも深い位置まで形成されている。そして、第２高濃度ベース領域２８が、エミッタ層１９よりも深い位置まで形成され、エミッタ層１９とトレンチゲート１８の側部に接するように形成されている。なお、トレンチゲート１８におけるゲート電極１７の表面には、第１実施形態および第２実施形態と同様に、層間絶縁膜２１が形成されて、ゲート電極１７とエミッタ電極２２とが絶縁されている。
この構成においても、有効領域Ｐがｙ方向において分割して形成されている。加えて、第４実施形態と同様に、トレンチコンタクト２５が形成されている。このため、第４実施形態の作用効果と同様の作用効果を奏することができる。
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。また、各実施形態の様態を組み合わせて実施することが可能である。
第６実施形態では、無効領域Ｑに第１高濃度ベース領域２６を有する構成を示した。第６実施形態では、有効領域Ｐとしてのエミッタ層１９が、隣り合うトレンチゲートの間であってベース層１４の表層に、ｘ方向に連続して形成されている。しかしながら、第１高濃度ベース領域２６を有する構成として、エミッタ層１９は必ずしもｘ方向に連続して形成されていなくともよい。第１実施形態のように、エミッタ層１９がｘ方向において分割して形成されつつ、無効領域Ｑにおいて、第１高濃度ベース領域２６を有する構成としてもよい。
また、上記した各実施形態では、ＩＧＢＴ素子が形成される基板として、コレクタ層１１上にバッファ層１２が形成された例を示したが、上記例に限定されるものではない。例えば、バッファ層１２に替えてフィールドストップ層が形成されてもよいし、バッファ層１２が形成されない構成としてもよい。
１０・・・半導体装置
１１・・・コレクタ層
１２・・・バッファ層
１３・・・ドリフト層
１４・・・ベース層
１５・・・トレンチ
１６・・・ゲート絶縁膜
１７・・・ゲート電極
１８・・・トレンチゲート
１９・・・エミッタ層
２０・・・ベースコンタクト層
２３・・・コレクタ電極

Claims (8)

  1. 互いに直交するｘ方向とｙ方向とによって規定されるｘ−ｙ平面、および該ｘ−ｙ平面に直交するｚ方向に対して、
    前記ｘ−ｙ平面に沿って層状にされた第１導電型のコレクタ層（１１）と
    該コレクタ層上に形成された第２導電型のドリフト層（１３）と
    該ドリフト層上に形成された第１導電型のベース層（１４）と、
    前記ベース層のｘ−ｙ平面に沿う表面から、前記ベース層をｚ方向に貫通して、前記ドリフト層の途中まで達し、ｙ方向にストライプ状に延設された複数のトレンチ（１５）、該トレンチの壁面に形成されたゲート絶縁膜（１６）、および前記ゲート絶縁膜上に形成されたゲート電極（１７）を有するトレンチゲート（１８）と、
    前記ベース層の表層において、前記トレンチゲートのｙ方向に沿う側部に接して形成された第２導電型のエミッタ層（１９）と、
    前記コレクタ層における前記ドリフト層が形成された面と反対側の裏面に形成され、前記コレクタ層と電気的に接続されたコレクタ電極（２３）と、
    前記エミッタ層および前記ベース層に電気的に接続されたエミッタ電極（２２）と、
    を備えた半導体装置であって、
    前記トレンチゲートは、前記ドリフト層に形成された底部（１８ｂ）と、前記ベース層の表面から、前記底部に連通して形成された連通部（１８ａ）と、を備え、
    隣り合う前記底部のｘ方向の間隔が、隣り合う前記連通部のｘ方向の間隔より短くされ、
    前記ゲート絶縁膜は、前記底部における厚さが、前記連通部における厚さより厚くされ、
    隣り合う前記トレンチゲートの間の領域が、ｙ方向において、
    前記ゲート電極に電圧が印加されることによって前記ドリフト層への電荷の注入源となる前記エミッタ層に対応する有効領域（Ｐ）と、
    前記ゲート電極に電圧が印加されることによっても電荷の注入源を生じない無効領域（Ｑ）と、に分割され、
    ｙ方向における前記無効領域の幅をＬ１（＞０）、前記連通部のｚ方向の長さをＤ１、前記底部のｚ方向の長さをＤ２とするとき、
    Ｌ１≦２（Ｄ１＋Ｄ２）
    の関係を満たすことを特徴とする半導体装置。
  2. 前記有効領域として、隣り合う前記トレンチゲートの間の領域のうち、ｙ方向に前記間隔Ｌ１をもって複数に分割して形成された前記エミッタ層に対応する領域を有し、
    前記無効領域として、ｙ方向において、隣り合う前記有効領域に挟まれた領域を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記無効領域における前記ベース層の表層部に、前記ベース層よりも不純物濃度の高い第１導電型の第１高濃度ベース領域（２６）が形成されることを特徴とする請求項２に記載の半導体装置。
  4. 前記エミッタ層は、前記トレンチゲートに沿ってｙ方向に連続的に延設され、
    前記無効領域として、前記ベース層のうち、ｚ方向において前記エミッタ層と接し、且つｘ方向において前記トレンチゲートに接する位置に、ｙ方向に前記間隔Ｌ１の長さをもって断続的に分割して形成され、前記ベース層よりも不純物濃度が高く、前記エミッタ層よりも不純物濃度の低い、第１導電型の第２高濃度ベース領域（２８）が形成された領域を有し、
    前記有効領域として、隣り合う前記第２高濃度ベース領域に挟まれた領域を有することを特徴とする請求項１に記載の半導体装置。
  5. 前記Ｌ１と、前記Ｄ１とが
    Ｌ１≦２Ｄ１
    の関係を満たすことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記Ｌ１と、前記Ｄ１とが
    Ｄ１≦Ｌ１
    の関係を満たすことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記有効領域は、前記Ｌ１と、前記有効領域におけるｙ方向の長さＬ２とが、それぞれ一定の長さとなる周期構造を有することを特徴とする請求項１〜６いずれか１項に記載の半導体装置。
  8. 前記ベース層の表層部のうち、隣り合う前記トレンチゲートの間であって、前記エミッタ層の間に、前記エミッタ層よりも深い位置まで形成されて、かつ、ｘ方向の長さが、隣り合う前記底部の間隔より長くされている第１導電型のベースコンタクト層（２０）が形成されていることを特徴とする請求項１〜７いずれか１項に記載の半導体装置。
JP2012196549A 2011-09-27 2012-09-06 半導体装置 Expired - Fee Related JP5609939B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012196549A JP5609939B2 (ja) 2011-09-27 2012-09-06 半導体装置
PCT/JP2012/005823 WO2013046578A1 (ja) 2011-09-27 2012-09-13 半導体装置
DE112012004026.0T DE112012004026T5 (de) 2011-09-27 2012-09-13 Halbleitervorrichtung
CN201280047137.1A CN103828060B (zh) 2011-09-27 2012-09-13 半导体器件
US14/347,077 US9178050B2 (en) 2011-09-27 2012-09-13 Load-short-circuit-tolerant semiconductor device having trench gates

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011211072 2011-09-27
JP2011211072 2011-09-27
JP2012196549A JP5609939B2 (ja) 2011-09-27 2012-09-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2013084922A JP2013084922A (ja) 2013-05-09
JP5609939B2 true JP5609939B2 (ja) 2014-10-22

Family

ID=47994667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012196549A Expired - Fee Related JP5609939B2 (ja) 2011-09-27 2012-09-06 半導体装置

Country Status (5)

Country Link
US (1) US9178050B2 (ja)
JP (1) JP5609939B2 (ja)
CN (1) CN103828060B (ja)
DE (1) DE112012004026T5 (ja)
WO (1) WO2013046578A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452098B1 (ko) * 2013-03-29 2014-10-16 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
JP5884772B2 (ja) * 2013-05-23 2016-03-15 トヨタ自動車株式会社 半導体装置
CN105531825B (zh) 2013-12-16 2019-01-01 富士电机株式会社 半导体装置及半导体装置的制造方法
CN106062964B (zh) * 2014-04-21 2019-07-26 三菱电机株式会社 功率用半导体装置
US9570577B2 (en) * 2014-05-12 2017-02-14 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas
JP2015225976A (ja) * 2014-05-28 2015-12-14 株式会社東芝 半導体装置
DE102014108913B4 (de) * 2014-06-25 2021-09-30 Infineon Technologies Ag Bipolartransistorvorrichtung mit isoliertem Gate und Halbleitervorrichtung
WO2016042955A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6524666B2 (ja) * 2015-01-15 2019-06-05 富士電機株式会社 半導体装置
JP6406361B2 (ja) * 2015-02-03 2018-10-17 富士電機株式会社 半導体装置及びその製造方法
JP6458994B2 (ja) * 2015-03-30 2019-01-30 サンケン電気株式会社 半導体装置
US10249614B2 (en) * 2015-05-28 2019-04-02 Macronix International Co., Ltd. Semiconductor device
CN104882477B (zh) * 2015-06-03 2018-04-06 杭州士兰集成电路有限公司 沟槽栅型igbt器件及其制造方法
JP6472714B2 (ja) * 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6509673B2 (ja) * 2015-08-10 2019-05-08 株式会社東芝 半導体装置
US9570605B1 (en) * 2016-05-09 2017-02-14 Nxp B.V. Semiconductor device having a plurality of source lines being laid in both X and Y directions
CN106057877B (zh) * 2016-08-01 2019-06-11 上海华虹宏力半导体制造有限公司 载流子存储型igbt及其制造方法
CN108604594B (zh) 2016-08-12 2021-10-08 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6797005B2 (ja) * 2016-11-24 2020-12-09 ルネサスエレクトロニクス株式会社 半導体装置
JP6950186B2 (ja) * 2017-01-17 2021-10-13 富士電機株式会社 半導体装置
JP7009933B2 (ja) * 2017-11-03 2022-01-26 株式会社デンソー 半導体装置
JP6958575B2 (ja) * 2019-01-16 2021-11-02 株式会社デンソー 半導体装置およびその製造方法
JP6969586B2 (ja) * 2019-04-23 2021-11-24 株式会社デンソー 半導体装置およびその製造方法
JP2021034726A (ja) * 2019-08-13 2021-03-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7486399B2 (ja) * 2020-10-21 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7475265B2 (ja) * 2020-12-14 2024-04-26 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP7517218B2 (ja) 2021-03-24 2024-07-17 株式会社デンソー 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532534A (en) * 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JPH0783112B2 (ja) 1985-01-17 1995-09-06 株式会社東芝 導電変調型ｍｏｓｆｅｔ
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
US5321281A (en) 1992-03-18 1994-06-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device and method of fabricating same
US5904525A (en) 1996-05-08 1999-05-18 Siliconix Incorporated Fabrication of high-density trench DMOS using sidewall spacers
JP4521643B2 (ja) * 1997-05-07 2010-08-11 シリコニックス・インコーポレイテッド 側壁スペーサを用いる高密度トレンチ形ｄｍｏｓの製造
WO2002015254A2 (en) * 2000-08-17 2002-02-21 Koninklijke Philips Electronics N.V. Method of manufacturing a trench-gate semiconductor device and corresponding device
JP2002270842A (ja) 2001-03-06 2002-09-20 Toshiba Corp 半導体装置
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2005158850A (ja) 2003-11-21 2005-06-16 Toyota Industries Corp 半導体装置
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP2006324488A (ja) * 2005-05-19 2006-11-30 Nec Electronics Corp 半導体装置及びその製造方法
JP2007043123A (ja) 2005-07-01 2007-02-15 Toshiba Corp 半導体装置
JP4910489B2 (ja) * 2006-06-07 2012-04-04 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP4979309B2 (ja) 2006-08-29 2012-07-18 三菱電機株式会社 電力用半導体装置
JP5200373B2 (ja) * 2006-12-15 2013-06-05 トヨタ自動車株式会社 半導体装置
KR100819562B1 (ko) * 2007-01-15 2008-04-08 삼성전자주식회사 레트로그레이드 영역을 갖는 반도체소자 및 그 제조방법
JP5246302B2 (ja) * 2010-09-08 2013-07-24 株式会社デンソー 半導体装置
JP5594276B2 (ja) * 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
JP5644793B2 (ja) * 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
JP5825201B2 (ja) 2012-03-05 2015-12-02 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN103828060A (zh) 2014-05-28
DE112012004026T5 (de) 2014-07-24
US20140217464A1 (en) 2014-08-07
WO2013046578A1 (ja) 2013-04-04
CN103828060B (zh) 2017-02-22
JP2013084922A (ja) 2013-05-09
US9178050B2 (en) 2015-11-03

Similar Documents

Publication Publication Date Title
JP5609939B2 (ja) 半導体装置
US9425271B2 (en) Insulated-gate bipolar transistor
US9024382B2 (en) Semiconductor device
WO2018079417A1 (ja) 半導体装置
JP6720569B2 (ja) 半導体装置
US8975690B2 (en) Semiconductor device
JP5865618B2 (ja) 半導体装置
WO2013168366A1 (ja) 半導体装置
JP2014187141A (ja) 半導体装置
JPWO2014174911A1 (ja) 半導体装置
JP2013080796A (ja) 半導体装置
WO2018135224A1 (ja) 半導体装置、及びそれを用いた電力変換装置
US20140015044A1 (en) Semiconductor device and method for manufacturing same
JP2010016309A (ja) 半導体装置
TW201839999A (zh) 溝槽式閘極igbt
US20100102381A1 (en) Power semiconductor device
US9530874B2 (en) Semiconductor device
CN104218088A (zh) 基于折叠漂移区的soi耐压结构及功率器件
JP2014154739A (ja) 半導体装置
WO2018092680A1 (ja) 半導体装置
JP7484093B2 (ja) 半導体装置
CN108305893B (zh) 半导体装置
CN203941904U (zh) 基于折叠漂移区的soi耐压结构及功率器件
JP2014060336A (ja) 半導体装置
JP5292157B2 (ja) 横型絶縁ゲートバイポーラトランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R151 Written notification of patent or utility model registration

Ref document number: 5609939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees