CN103828060A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN103828060A
CN103828060A CN201280047137.1A CN201280047137A CN103828060A CN 103828060 A CN103828060 A CN 103828060A CN 201280047137 A CN201280047137 A CN 201280047137A CN 103828060 A CN103828060 A CN 103828060A
Authority
CN
China
Prior art keywords
layer
gate
emitter
trench
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280047137.1A
Other languages
English (en)
Other versions
CN103828060B (zh
Inventor
樋口安史
深津重光
住友正清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN103828060A publication Critical patent/CN103828060A/zh
Application granted granted Critical
Publication of CN103828060B publication Critical patent/CN103828060B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在半导体器件中，沟槽栅极（18）具有在漂移层（13）中的底部（18b）和从基极层（14）的表面延伸以与底部连通的连通部（18a）。在x方向上相邻底部之间的距离小于相邻连通部之间的距离。在连通部中的栅极绝缘层（16）厚于在底部中的栅极绝缘层（16）。将相邻的沟槽栅极之间的区域在y方向上分割为有效区（P）和无效区（Q），所述有效区（P）对应于发射极层，所述发射极层作为用于在施加栅极电压时将电子注入到漂移层中的注入源，所述无效区（Q）即使在施加栅极电压时也不用作注入源。无效区在y方向上的间隔L1（>0）、连通部在z方向上的长度D1、以及底部在z方向上的长度D2满足L1≤2（D1+D2）。z方向正交于由彼此正交的x方向和y方向所定义的x-y平面。

Description

半导体器件
相关申请的交叉引用
本申请基于在2011年9月27日提交的日本专利申请No.2011-211072和2012年9月6日提交的日本专利申请No.2012-196549，通过引用来将上述日本专利申请的内容并入于此。
技术领域
本公开内容涉及具有绝缘栅双极晶体管（下文简化为IGBT）的半导体器件。
背景技术
具有IGBT的半导体器件被用在电子电路中，以驱动诸如电机的电感负载。具有典型IGBT的半导体器件具有以下结构。
N-型漂移层形成在P+型集电极层上，P型基极层形成在N-型漂移层的表面部分中，并且N+型发射极层形成在P型基极层的表面部分中。通过贯穿P型基极层和N+发射极层到达N-型漂移层的多个沟槽形成条纹图案。栅极绝缘层和栅电极在每个沟槽的壁上按顺序形成，从而可利用沟槽、栅极绝缘层和栅电极来形成沟槽栅极。此外，发射极电极通过层间介电膜形成在P型基极层和N+型发射极层上。发射极电极通过层间介电膜的接触孔电连接到P型基极层和N+型发射极层。此外，集电极电极形成在集电极层的背面上，并电连接到集电极。
在这种半导体器件中，当预定的栅极电压施加至栅电极时，N型反转层形成在P型基极层中的在与沟槽中的栅极绝缘层的界面处，并且电子累积层形成在N-型漂移层中的在与沟槽中的栅极绝缘层的界面处。电子通过反转层和累积层从N+型发射极层流入N-型漂移层中，并且空穴流入N-型漂移层中。因此，由于电导率调制使电阻减小，从而其可以改变为导通状态。
在这种具有IGBT的半导体器件中，与具有MOSFET的半导体器件相比，可以降低导通电压。然而近年来，已需要导通电压的进一步减小。
为了上述原因，例如，专利文献1公开了相邻的栅电极之间的距离被减小至从0.55nm到0.3μm的非常小的值。
另外，专利文献2公开了沟槽栅极具有位于N-型漂移层中的扩大部分，并且该扩大部分的宽度宽于除了扩大部分以外的部分的宽度。因此，相邻的沟槽栅极的扩大部分之间的距离小于相邻的沟槽栅极的其它部分之间的距离。
在如专利文献1、2中所公开的半导体器件中，流入N-型漂移层中的空穴不太可能通过相邻的沟槽栅极之间的空间被吸引到P型基极层，而使得大量空穴被累积在N-型漂移层中。因此，通过反转层和累积层从N+型发射极层流入N-型漂移层中的电子数量被增加。因为电子迁移率大于空穴迁移率，所以导通电压被进一步减小。
在专利文献1、2中，实现了低的导通电压。然而近年来，已需要半导体器件不仅具有低的导通电压，而且具有提高的负载短路耐受性。
也就是说，在这种半导体器件中，当负载短路发生时，电流增加至受器件限制的饱和度。随后，产生与饱和电流成比例的焦耳热，从而增加了半导体器件的温度。因此，可能会毁坏半导体器件。
现有技术
专利文献
专利文献1：JP-A-2007-43123
专利文献2：JP-A-2008-153389
发明内容
鉴于上述内容，本公开内容的目的是提供一种不仅具有低导通电压而且具有改善的负载短路耐受性的半导体。
根据本公开内容的第一方面，一种半导体器件包括：沿着x-y平面的第一导电型集电极层，该x-y平面由彼此正交的x方向和y方向所定义；第二导电型漂移层，其形成在集电极层的正面；第一导电型基极层，其形成在漂移层上；沟槽栅极；第二导电型发射极层，其形成在基极层的表面部分中，并位于沟槽栅极的侧面；集电极电极，其形成在集电极层的背面，并电连接至集电极层；以及发射极电极，其电连接至发射极层和基极层。沟槽栅极包括在y方向上延伸以形成条纹图案的沟槽、形成在沟槽的壁上的栅极绝缘层、以及形成在栅极绝缘层上的栅电极。沟槽通过在与x-y平面正交的z方向上贯穿基极层而从基极层的沿着x-y平面的表面延伸至漂移层的内部。每一沟槽栅极包括位于漂移层中的底部和从基极层的表面延伸以与底部连通的连通部。相邻的底部之间在x方向上的距离小于相邻的连通部之间在x方向上的距离。在底部中的栅极绝缘厚于在连通部中的栅极绝缘。在相邻的沟槽栅极之间的区域在y方向上被分割成有效区和无效区。有效区对应于发射极层，并用作在电压施加至栅电极时将电荷注入漂移层中的注入源。无效区即使在电压施加至栅电极时也不用作注入源。无效区在y方向上的间隔L1（>0）、连通部在z方向上的长度D1、以及底部在z方向上的长度D2满足以下关系：L1≤2（D1+D2）。
根据第一方面，相邻的沟槽栅极之间的距离在z方向上不恒定。也就是说，相邻的沟槽栅极之间的基极层的表面部分的长度不是恒定的。具体来说，相邻的底部之间的距离小于相邻的连通部之间的距离。因此，相比相邻的沟槽栅极之间的距离恒定在相邻的沟槽栅极之间的基极层的表面部分的长度而言，注入漂移层中的空穴的迁移受到限制。因此，许多空穴可累积在漂移层中。因为所累积的空穴，因此增大了从发射极层通过反转层和累积层供应到漂移层的电子数量，从而减小了导通电压。
相邻的底部之间的距离小于相邻的连通部之间的距离这一事实意味着在相邻的连通部之间的基极层的表面部分的长度大于相邻的底部之间的距离。因此，相比诸如专利文献1中所公开的半导体器件，其中相邻的沟槽栅极之间的距离恒定在非常小的值，可以实现以下优点。因为在导通时段期间产生的相邻的反转层不太可能彼此接触，因此可减小饱和电流的增大。另外，增大了连接至发射极电极的基极层和发射极层的接触面积，从而减小了接触电阻。因此，减小了导通电压。此外，增大了连接至发射极电极的基极层和发射极层的接触面积。因此，例如，在形成电极时进行的对准调整变得容易，从而可简化制造过程。
此外，根据第一方面，形成在沟槽的底部的壁上的栅极绝缘层的厚度大于形成在沟槽的连通部的壁上的栅极绝缘层的厚度。因此，相比栅极绝缘层的厚度恒定在形成在连通部的壁上的栅极绝缘层的厚度而言，累积层（其形成在与沟槽栅极的栅极绝缘层接触的漂移层的部分中）的厚度被减小。因此，减小了饱和电流，并提高了负载短路耐受性。
另外，根据第一方面，有效区在沟槽栅极的延伸方向上，即，在y方向上被分割开。换言之，无效区在y方向上位于相邻的有效区之间。因此，相比有效区是连续的传统结构而言，有效区宽度与沟槽栅极长度之比较小。也就是说，相比有效区是连续的结构而言，由于从发射极层注入到漂移层中的电子而导致电流密度较小。因此，减小了IGBT的饱和电流。
另外，根据第一方面，作为IGBT的结构满足以下关系：L1≤2(D1+D2）。在该结构中，用于从分割开的发射极层迁移到漂移层的电子的迁移路径重叠在一深度，该深度比与沟槽栅极在z方向上的长度（D1+D2）的深度浅。也就是说，在漂移层的位于比从基极层的表面在z方向上测量的长度（D1+D2）深的深度的部分处的电压降可以与在发射极层具有连续结构时的几乎相同。通常，在IGBT元件中，在漂移层的电压降与电压降成分之比是高的。可通过减小在漂移层的导通电压来有效减小IGBT的导通电压。因此，可通过减小在漂移层的电压降来减小导通电压的增大。此外，因为结构具有有效区和无效区这两者，因此减小了饱和电流，并提高了负载短路耐受性。
根据本公开内容的第二方面，有效区在y方向上以间隔L1布置，并且无效区在y方向上位于相邻的有效区之间。
根据第二实施例，在沟槽栅极的延伸方向上，即，在y方向上分割开发射极层。换言之，基极层在y方向上位于相邻的发射极层之间。在形成发射极层的区域中，当电压施加至栅电极时，电子从发射极层注入到漂移层中。相反，在未形成发射极层的区域中，没有电子从与沟槽栅极接触的基极层的表面部分注入到漂移层中。也就是说，在y方向上，形成作为电子注入源的发射极层的区域对应于有效区，而相邻的有效区之间的区域对应于无效区。在该结构中，相比发射极是连续的结构而言，发射极层宽度与沟槽栅极长度之比较小。也就是说，相比发射极层是连续的结构而言，由于从发射极层注入到漂移层中的电子而导致电流密度较小。因此，减小了IGBT的饱和电流。
在该结构中，在漂移层的位于比从基极层的表面在z方向上测量的长度（D1+D2）深的深度的部分处的电压降可以与在发射极层具有连续结构时的几乎相同。因此，减小了在漂移层的电压降，从而可减小导通电压的增大。另外，因为所分割开的发射极结构，因此减小了饱和电流，并提高了负载短路耐受性。
根据本实施例的第三方面，第一导电型的第一高浓度基极区形成在无效区中的基极层的表面部分中，并且第一高浓度基极区的杂质浓度高于基极层的杂质浓度。
在该结构中，相比没有第一高浓度基极区的结构而言，发射极电极（其形成在发射极层和基极层的表面上）与基极层之间的接触电阻被减小。因此，稳定了基极层的电位，并提高了电涌耐受性。
根据本实施例的第四方面，发射极层沿着沟槽栅极在y方向上连续延伸，并且无效区包括第一导电型的第二高浓度基极区，所述第一导电型的第二高浓度基极区的杂质浓度高于基极层的杂质浓度并低于发射极层的杂质浓度。第二高浓度基极区被间断地分割开，并在y方向上以间隔L1布置。第二高浓度基极区位于基极层中。第二高浓度基极区在z方向上与发射极层接触且在x方向上与沟槽栅极接触。有效区位于相邻的第二高浓度基极区之间。
根据第四方面，第二高浓度基极区在y方向上被分割开，在z方向上与发射极层接触，并在x方向上与沟槽栅极接触。第二高浓度基极区的杂质浓度高于基极层的杂质浓度。因此，当电压施加至栅电极时，第二高浓度基极区比起基极层而言不太可能被反转。也就是说，在y方向上位于相邻沟槽栅极之间且形成第二高浓度基极区的区域对应于无效区，在无效区中，没有电子从与沟槽栅极接触的区域注入到漂移层中。在y方向上相邻的第二高浓度基极区之间的区域中，电子从发射极层注入到漂移层中。也就是说，该区域对应于发射极层用作电子注入源的有效区。即使在该结构中，也分割开无效区。因此，也分割开有效区。因此，相比有效区是连续的结构而言，作为注入源的发射极层的宽度与沟槽栅极长度之比较小。也就是说，相比有效区是连续的结构而言，由于从发射极层注入到漂移层中的电子而导致的电流密度较小。因此，减小了IGBT的饱和电流。
另外，根据第四方面，在漂移层的位于比从基极层的表面在z方向上测量的长度（D1+D2）深的深度的部分处的电压降可以与在发射极层具有连续结构时的几乎相同。因此，减小了在漂移层的电压降，减小导通电压的增大，减小了饱和电流，并提高了负载短路耐受性。
根据本公开内容的第五方面，满足以下关系：L1≤2D1。
根据第五方面，用于从分割开的有源区的发射极层迁移到漂移层的电子的迁移路径重叠在一深度，该深度比与连通部在z方向上的长度（D1）相对应的深度浅。换言之，电子迁移路径重叠在基极层中。因此，在整个漂移层和深于漂移层的部分处的电压降可几乎与有效区具有连续结构时的相同。也就是说，可有效减少在与底部相对应的漂移层处的电压降。因此，减小导通电压的增大，同时由于所分割开的有效区而减小了饱和电流。
根据本公开内容的第六方面，L1和D1满足以下关系：D1≤L1。当满足关系D1≤L1时，有效减少了饱和电流。饱和电流随L1的增大而减小。变化率的绝对值，即，斜率随L1的增大而增大，并变得恒定在D1≤L1的区域内。因此，当L1和D1满足关系D1≤L1时，有效减少了饱和电流。
根据本公开内容的第七方面，有效区具有周期性结构，从而使L1和有效区在y方向上的长度L2的每一个是恒定的。
在该结构中，导通电压和饱和电流与x-y平面上的位置的依存关系被减小。因此，稳定了导通电压和饱和电流。
根据本公开内容的第八方面，第一导电型的基极接触层形成在基极层的表面部分中的在相邻的沟槽栅极之间且在所述发射极层之间。基极接触层所延伸的深度深于发射极层所延伸的深度，并且基极接触层在x方向上的长度大于相邻的底部之间的距离。
在该结构中，相比未形成基极接触层、基极接触层的深度小于发射极的深度、或基极接触层在x方向上的长度小于相邻底部之间的距离而言，空穴在没有电压施加至栅电极的关断时段期间更可能被吸入。因此，可以减小闭锁的发生。
附图说明
根据下列参照附图所做出的详细描述，本公开内容的上述和其它目的、特征及优点将变得更加明显。在图中：
图1是根据第一实施例的半导体器件的俯视图；
图2是在x-z平面中半导体器件的截面图；
图3是示出饱和电流与发射极宽度的依存关系的曲线图；
图4是示出在半导体器件中的电子迁移路径的俯视图；
图5是示出在与第二沟槽相邻的漂移层中导通电压与发射极宽度的依存关系的曲线图；
图6是示出在与第二沟槽相邻的漂移层中导通电压与饱和电流及发射极宽度的依存关系的曲线图；
图7是示出根据第二实施例的在与第二沟槽相邻的漂移层处的导通电压与发射极间隔的依存关系的曲线图；
图8是根据第三实施例的半导体器件的俯视图；
图9是在x-z平面中的根据第三实施例的变形的半导体器件的截面图；
图10A是根据第四实施例的半导体器件的截面图，并示出在x-y平面中的基极层的表面的截面图，图10B是沿XB-XB线截取的x-z平面中的截面图，以及图10C是沿XC-XC线截取的x-z平面中的截面图；
图11是根据第五实施例的半导体器件的截面图，并示出在x-y平面中的基极层的表面的截面图；
图12是根据第五实施例的变形的半导体器件的截面图，并示出基极层的表面在x-y平面中的截面图；
图13是根据第五实施例的另一变形的半导体器件的截面图，并示出基极层的表面在x-y平面中的截面图；
图14是根据第六实施例的半导体器件的俯视图；
图15是沿图14中的XV-XV线截取的y-z平面中的根据第六实施例的半导体期间的截面图；
图16是根据第七实施例的半导体器件的俯视图；
图17是沿图16中的XVII-XVII线截取的x-z平面中的根据第七实施例的半导体期间的截面图；以及
图18A是根据第八实施例的半导体器件的截面图，并示出基极层的表面在x-y平面中的截面图，图18B是沿XVIIIB-XVIIIB线截取的x-z平面中的截面图，以及图18C是沿XVIIIC-XVIIIC线截取的x-z平面中的截面图。
具体实施方式
以下参照附图来描述本公开内容的实施例，在附图中，相同的附图标记表示相同或等价的部分。由x方向和与x方向正交的y方向所定义的平面被定义为x-y平面，而与x-y平面正交的方向被定义为z方向。
（第一实施例）
首先，参照图1和图2来描述根据本实施例的半导体器件10的结构。
如图1所示，在z方向上具有预定厚度的N+型缓冲层12形成在P+型集电极层11的表面上，该P+型集电极层11沿着x-y平面形成，并在x方向上具有预定的厚度。杂质浓度低于缓冲层12的杂质浓度的N-型漂移层13形成在缓冲层12的表面上。P型基极层14形成在漂移层13的表面上。也就是说，以该顺序堆叠集电极层11、缓冲层12，以及漂移层13。
贯穿基极层14并到达漂移层13的多个沟槽15在y方向上延伸，以形成条形图案。根据本实施例，沟槽15在x方向上以规则的栅极间距（例如，5.0μm）重复形成。由例如氧化膜制成的栅极绝缘层16和由例如多晶硅制成的栅电极17按顺序形成在沟槽15的侧壁上。因此，沟槽15、栅极绝缘层16以及栅电极17形成沟槽栅极18。
每一沟槽栅极18具有连通部18a和底部18b。连通部18a从基极层14的表面延伸，以与底部18b连通。底部18b位于漂移层13中。底部18b的宽度在x方向上大于连通部18a的宽度。也就是说，相邻的底部18b之间在x方向上的距离（图1中由“A”表示）小于相邻的连通部18a之间在x方向上的距离（图1中由“B”表示）。例如，“A”可以为大约0.5μm，而“B”可以为大约1.5μm。
连通部18a之间在x方向上的距离可以转化为相邻的沟槽栅极18之间的基极层14在x方向上的长度。底部18b位于漂移层13中这一事实不仅意味着底部18b只形成在漂移层13中，而且还意味着底部18b跨越基极层14和漂移层13之间的界面而形成。根据本实施例，底部18b跨越基极层14和漂移层13之间的界面而形成。
例如，沟槽栅极18的连通部18a在z方向上的长度D1可大约为3.0μm，而沟槽栅极18的底部18b在z方向上的长度D2可大约为2.0μm。
根据本实施例，沟槽栅极18的沟槽15包括位于漂移层13中的第二沟槽15b、以及从基极层14的表面延伸以与第二沟槽15b连通的第一沟槽15a。在x方向上第一沟槽15a的相对壁之间的距离小于第二沟槽15b的相对壁之间的距离。也就是说，第一沟槽15a的开口的宽度小于第二沟槽15b的开口的宽度，从而使沟槽15的形状可以像花瓶。沟槽栅极18包括形成在第一沟槽15a和第二沟槽15b中的栅极绝缘层16、以及插入沟槽15中的栅电极17。
栅极绝缘层16形成在第二沟槽15b的壁上的厚度大于栅极绝缘层16形成在第一沟槽15a的壁上的厚度。栅极绝缘层16形成在第一沟槽15a和第二沟槽15b的壁上的厚度是栅极绝缘层16在与y方向垂直的方向上的厚度。例如，栅极绝缘层16形成在第一沟槽15a的壁上的厚度可以为大约100nm，而栅极绝缘层16形成在第二沟槽15b的壁上的厚度可以为大约200nm。
杂质浓度高于漂移层13的杂质浓度的N+型发射极层19形成在基极层14的表面部分中、沟槽栅极18的侧面。发射极层19被分割成多个部分，从而使发射极层19可在y方向上具有长度L2（下文称为发射极宽度），并使得发射极层19可在y方向上以间隔L1周期性布置（下文称为发射极间隔）。根据本实施例，将L1设定成满足以下关系：D1≤L1≤2（D1+D2）。也就是说，根据本实施例，因为D1为大约3.0μm，而D2为大约2.0μm，因此L1满足3μm≤L1≤10μm。L1可以是任意值，只要L1满足上述关系。例如，根据本实施例，L1可以为大约6.0μm，而L2可以为大约2.0μm。
在y方向上具有长度L2的区域对应于权利要求书中记载的有效区（由图1中的“P”表示），该区域位于相邻沟槽栅极18之间，并且发射极层19形成在该区域中。在y方向上具有长度L1的区域对应于权利要求书中记载的无效区（由图1中的“Q”表示），该区域位于相邻的有效区P之间。
杂质浓度高于基极层14的杂质浓度的P+型基极接触层20形成在相邻的沟槽栅极18之间的发射极层19之间。根据本实施例，基极接触层20从基极层14的表面延伸至比发射极层19的深度深的深度。另外，基极接触层20在x方向上的长度（由图1中的“C”表示）大于相邻的底部18b之间在x方向上的距离（由图1中的“A”表示）。根据本实施例，例如，“C”可以为大约0.8μm。
另外，如图2所示，层间介电膜21形成在基极层14的形成发射极层19的表面上。层间介电膜21具有接触孔。发射极电极22通过接触孔电连接至发射极层19、基极层14、以及基极接触层20。注意的是，栅电极17和发射极电极22通过层间介电膜21彼此绝缘。集电极电极23形成在集电极层11的背面并电连接至集电极层11。
参照图3-6来描述根据本实施例的半导体器件10的优点。
在根据本实施例的半导体器件10中，当预定栅极电压施加至栅电极17时，N型反转层形成在基极层14中的在与沟槽15中的栅极绝缘层16的界面处。另外，电子累积层形成在漂移层13中的在与沟槽15中的栅极绝缘层16的界面处。电子从发射极层19通过反转层和累积层流入漂移层13中，而空穴从集电极层11流入漂移层13中。因此，漂移层13的电阻由于电导调制而减小，从而其可以改变为导通状态。
根据本实施例，相邻的底部18b之间在x方向上的距离“A”小于相邻的连通部18a之间在x方向上的距离“B”。因此，相比在相邻的沟槽栅极18之间的距离在z方向上几乎恒定在相邻的沟槽栅极18之间的基极层14的表面部分的长度“B”而言，注入漂移层13中的空穴的迁移受到限制。因此，许多空穴可能累积在漂移层13中。因为所累积的空穴，因此可以增加从发射极层19通过反转层和累积层供应到漂移层13的电子量。因此，可减小导通电压。
此外，根据本实施例，在第二沟槽15b中的栅极绝缘层16厚于在第一沟槽15a中的栅极绝缘层16。因此，相比栅极绝缘层16的厚度恒定在形成在第一沟槽15a中的栅极绝缘层的厚度时，可减小累积层的厚度。因此，用于集电极-发射极电流的电流路径变窄，从而可减小饱和电流。因此，可提高负载短路耐受性。
此外，根据本实施例，将发射极层19分割成多个部分，从而使发射极层19可具有发射极宽度L2，并使得发射极层19可在y方向上以发射极间隔L1周期性布置。换言之，基极层14在y方向上位于相邻的发射极层19之间。因此，相比发射极层19具有连续结构而言，在y方向上发射极层19的宽度与沟槽栅极18的长度之比较小。也就是说，相比发射极层19具有连续结构而言，由于从发射极层19注入漂移层13中的电子而导致的电流密度较小。因此，在半导体器件10中，饱和电流减小，并且提高了负载短路耐受性。图3示出在栅极-发射极电压Vg为15V、集电极-发射极电压Vce为20V、并且操作温度为150℃的条件下进行评价饱和电流Ice（sat）的仿真结果。在该仿真中，发射极层19的间距（L1+L2）在y方向上是恒定的，而发射极宽度L2是可变的。除了本实施例（L1+L2=8μm）的情况之外，图3还示出了L1+L2=12μm的情况。从图3可以看出，当发射极宽度L2与间距之比被减小时（当发射极间隔L1与间距之比被增大时），饱和电流Ice（sat）减小了。
如图4所示，从发射极层19注入到漂移层13中的电子的迁移路径24不仅包括z方向，而且包括平行于x-y平面的方向。也就是说，因为发射极层19具有分割开的结构，因此，迁移路径24甚至存在于表面部分并没有发射极层19的基极层14正下方的漂移层13中。比在y方向上用于从相邻发射极层19迁移的电子的迁移路径24重叠所处的深度深的深度处的电压降几乎与发射极层具有连续结构时的相同。
图5示出在栅极-发射极电压Vg为15V、集电极电流为400A/cm2、并且操作温度为150℃的条件下进行评价在与第二沟槽15b相邻的漂移层13处的导通电压Von的仿真结果。在该仿真中，发射极层19在y方向上的间距（L1+L2）是恒定的，而发射极宽度L2是可变的。除了本实施例（L1+L2=8μm）的情况之外，图5还示出了L1+L2=12μm的情况。从图5中可以看出，尽管在与第二沟槽15b相邻的漂移层13处的导通电压Von趋向于随着发射极宽度L2的减小而增大，然而导通电压Von很少取决于发射极宽度L2，并保持几乎恒定。也就是说，即使当发射极层19具有分割开的结构时，也可减小导通电压的增大。
根据本实施例，将发射极间隔L1设定为满足关系D1≤L1≤2（D1+D2）。在该结构中，从分割开的发射极层19迁移到漂移层13的电子的迁移路径24重叠在比与沟槽栅极18在z方向上的长度（D1+D2）相对应的深度浅的深度处。也就是说，在漂移层13的位于比从基极层14的表面在z方向上测量的长度（D1+D2）深的深度的部分处的电压降可以与在发射极层19具有连续结构时的几乎相同。通常而言，在IGBT元件中，在漂移层13处的电压降与电压降成分之比是高的。根据本实施例，因为将发射极间隔L1设定为满足关系D1≤L1≤2（D1+D2），因此减小了在漂移层13处的电压降，从而减小了导通电压的增大。
此外，根据本实施例，该结构满足关系D1≤L1。在发射极层19具有分割开的结构时，饱和电流取决于由于从发射极层19通过反转层迁移到偏移层13的电子而导致的电流密度。也就是说，当发射极层19的间距（L1+L2）恒定时，饱和电流取决于发射极间隔L1。另外，如稍后参照图6所描述的，当结构满足关系D1≤L1时，有效地减少了饱和电流。
图6是通过将图3和图5的水平轴改变为发射极间隔L1来示出在与沟槽15相邻的漂移层13处的导通电压Von和饱和电流Ice(sat）的双轴曲线图。如前所述，当发射极间隔L1增大时（当发射极宽度L2减小时），导通电压Von增大，而饱和电流Ice（sat）减小。如图6所示，当L1>2（D1+D2）时，导通电压Von与发射极间隔L1具有线性关系。然而，当发射极间隔L1减小至不大于2（D1+D2）的值时，导通电压Von接近其最小值（在本实施例中大约0.17V）。也就是说，当满足关系L1≤2（D1+D2）时，可减小导通电压Von的增大。饱和电流Ice（sat）随L1的增大而减小。变化率的绝对值，即，斜率随L1的增大而增大，并随后变为恒定（线性）。在恒定区域内的直线与在发射极间隔L1为零（发射极层未被分割开的常规结构）的点处的切线之间的交点处，发射极间隔L1几乎与D1相同。因此，当L1和D1具有关系D1≤L1时，有效减少了饱和电流。因此，像本实施例中的一样，当结构满足关系D1≤L1≤2（D1+D2）时，可实现低导通电压，并还可减少饱和电流。也就是说，可提高负载短路耐受性。
根据本实施例，发射极间隔L1为大约6.0μm，并满足关系D1≤L1≤2D1。如图6所示，在发射极间隔L1满足关系D1≤L1≤2D1的区域中，在与沟槽15相邻的漂移层13处的导通电压Von变为恒定在其最小值（在本实施例中的大约0.17V）。因此，将更有效地减少导通电压的增大。
（第二实施例）
在第一实施例中，连通部18a在z方向上的长度D1为大约3.0μm，而底部18b在z方向上的长度D2为大约2.0μm。相反，根据本实施例，长度D1为大约2.4μm，而长度D2为大约1.6μm（是第一实施例的长度D2的0.8倍），从而使基极层14、发射极层19、以及基极层14从表面形成基极接触层20的深度是第一实施例的那些的0.8倍。
因为除了上述尺寸之外的结构均与第一实施例相同，因此省略其它结构的详细描述。另外，关于优点，因为，除了导通电压之外的因素与D1、D2、基极层14、发射极层19、以及基极层14从表面形成基极接触层20的深度的依存关系相比导通电压而言是小的，并与第一实施例的那些相同，因此省略详细描述。因此，这里将详细描述本实施例的导通电压。
如图7所示，根据本实施例，在与沟槽15相邻的漂移层13处的导通电压Von与发射极间隔L1的依存关系示出与第一实施例相同的趋势。也就是说，当L1>2（D1+D2）时，导通电压Von与发射极间隔L1具有线性关系。然而，当发射极间隔L1减小至不大于2（D1+D2）的值时，导通电压Von接近其最小值（在本实施例中大约0.14V）。即使在本实施例中，发射极间隔L1为6μm，而导通电压Von在外面是线性关系，并存在于导通电压Von接近其最小值0.14V的区域中。也就是说，满足了关系L1≤2（D1+D2）。因此，可减小导通电压Von的增大。
如图7所示，即使在本实施例中，当将发射极间隔L1设定为满足关系L1≤2D2时，在与沟槽15相邻的漂移层13处的导通电压Von变得恒定在其最小值（在本实施例中大约0.14），像第一实施例中的一样。因此，可更有效地减少导通电压的增大。
（第三实施例）
在前述实施例中，基极层14位于相邻的栅极沟槽18之间且在相邻的发射极层19之间。相反，根据本实施例，如图8所示，发射极层19在相邻的沟槽栅极18之间在x方向上是连续的。
根据本实施例，发射极层19形成在基极层14的表面部分中，并在相邻的沟槽栅极18之间在x方向上是连续的。像在第一实施例中的一样，基极接触层20的长度“C”在x方向上为大约0.8μm，并与沟槽栅极18间隔开。基极接触层20从基极层14起在z方向上的厚度与发射极层19的厚度相同。以这种方式，发射极层19和基极接触层20在y方向上交替布置，并从基极层14的表面延伸至相同深度。
根据本实施例，位于相邻的沟槽栅极18之间且对应于发射极层19的区域与在权利要求中所记载的有效区P相对应。在y方向上相邻的发射极层19之间的区域，即，在基极接触层20暴露于基极层14的表面的区域对应于权利要求书中记载的无效区Q。
该结构相比前述实施例的结构而言，允许增大发射极层19与发射极电极22之间的接触面积。因此，减少发射极层19与发射极电极22之间的接触电阻，从而减小导通电压。因此，减少了在器件操作期间的热生成和功耗。
根据本实施例，基极接触层20从基极层14的表面延伸至与发射极层19相同的深度。可替换地，如图9所示，基极接触层20可延伸至比发射极层19所延伸的深度深的深度。在该结构中，每一基极接触层20在y方向上接合在一起。也就是说，在y方向上，基极接触层20不仅位于发射极层19之间，而且位于发射极层19的正下方。因此，基极接触层20和基极层14的电位与y方向的依存关系被减小，从而使电位稳定。因此，相比基极接触层20在y方向上被分割开时，提高了电涌耐受性。
（第四实施例）
在前述实施例中，发射极电极22连接至基极层14、发射极层19、以及在基极层14表面处的基极接触层20。相反，根据本实施例，发射极电极22延伸至与发射极层19几乎相同的深度。
如图10A所示，根据本实施例，像第一和第二实施例中的一样，发射极层19在x方向上不连续。此外，如图10B所示，像第一和第二实施例中的一样，基极接触层20位于基极层14中，并延伸至比发射极层19所延伸的深度深的深度。另外，根据本实施例，接触沟槽25形成在相邻的沟槽栅极18之间且在发射极层19之间的基极层14中，即，形成在基极接触层20所形成的区域中。接触沟槽25从基极层14的表面延伸至几乎与发射极层19相同的深度，并还在y方向上延伸。接触沟槽25的侧面与发射极层19的侧面接触，并且接触沟槽25的底部与基极接触层20接触。相反，在发射极层19之间y方向上的区域中，基极接触层20与接触沟槽25的侧面和底部接触。因此，如图10C所示，基极接触层20在沿x-z平面的截面上具有矩形的U形状。发射极电极22形成在基极层14的表面上，且在接触沟槽25的内部。像第一和第二实施例中的一样，层间介电膜21形成在沟槽栅极18的栅电极17的表面上，以将栅电极17与发射极电极22绝缘。
像第一和第二实施例中的一样，位于相邻的沟槽栅极18之间且在y方向上形成发射极层19的区域对应于权利要求书所记载的有效区P。在y方向上位于相邻的有效区P之间的区域对应于权利要求书所记载的无效区Q。
在该结构中，发射极电极22不仅在平行于基极层14的表面的x-y平面上与发射极层19接触，而且在平行于发射极层19的侧面的y-z平面上与发射极层19接触。因此，相比发射极电极22仅在平行于基极层14的表面的x-y平面上连接至发射极层19时，增大了发射极层19与发射极电极22之间的接触面积。因此，减小了发射极层19与发射极电极22之间的接触电阻，并减小了导通电压。此外，相比发射极电极22仅在平行于基极层14的表面的x-y平面上连接至基极接触层20，增大了基极接触层20与发射极电极22之间的接触面积。因此，稳定了基极层14和基极接触层20的电位，从而提高了电涌耐受性。
（第五实施例）
在除了第四实施例之外的前述实施例中，形成在一个沟槽栅极18的侧面的分割开的发射极层19在y方向上位于与形成在相邻的沟槽栅极18之间的另一沟槽栅极的侧面上的分割开的发射极层19相同的部分。然而，发射极层19在y方向上位于相同的位置并不总是必要的。
根据本实施例，如图11所示，形成在一个沟槽栅极18的侧面的发射极层19可与形成在相邻的沟槽栅极18之间的另一沟槽栅极18的侧面的发射极层19交替。也就是说，在x方向上彼此相邻的发射极层19具有相同的L1和L2，而在y方向上彼此错位。
根据本实施例，形成发射极层19的区域对应于权利要求书中记载的有效区P。在y方向上位于相邻的有效区P之间的区域对应于权利要求书中记载的无效区Q。
在该结构中，相比前述实施例的结构，减少了发射极-漂移电流密度与x-y平面的依存关系。也就是说，发射极-漂移电流可以是恒定的，而不管在x-y平面上的位置。因此，可减小IGBT当中饱和电流和导通电压的变化。根据本实施例，在x方向上彼此相邻的发射极层19彼此交替。然而，并不限于该示例。例如，在x方向上彼此相邻的发射极层19可具有不同的L1和L2，而在y方向上的位移量不限于特定值。根据本实施例，如图11所示，发射极层19形成在每一相邻的沟槽栅极18的每一侧。然而，并不限于该示例。例如，如图12所示，发射极层19可形成在沟槽栅极18的一侧。具体来说，发射极层19可形成在每一相邻的沟槽栅极18的在x方向上的同一侧。可替换地，如图13所示，每一侧均形成发射极层19的沟槽栅极18和每一侧均未形成发射极层19的沟槽栅极18可在x方向上交替布置。在图12和13所示的结构中，相比图11所示的结构，减小了发射极层19的面积比。因此，可进一步减小饱和电流。
（第六实施例）
在前述实施例中，基极接触层20在y方向上暴露于相邻的发射极层19之间的基极层14的表面。在前述实施例中，基极接触层20在y方向上延伸，以贯穿有效区P和无效区Q，而不与沟槽栅极18接触。相反，根据本实施例，如图14所示，P+型第一高浓度基极区26形成在无效区Q中的基极层14的表面部分中。第一高浓度基极区26的浓度高于基极层14的浓度，而低于发射极层19的浓度。第一高浓度基极区26与沟槽栅极18的侧面接触，并从基极层14的表面延伸至比发射极层19所延伸的深度深的深度。在有效区P中的发射极层19形成在相邻的沟槽栅极18之间的基极层14的表面部分中，并在x方向上是连续的。
相比没有第一高浓度基极区26的结构，该结构允许发射极电极22（其形成在发射极层19和基极层14的表面上）与基极层14之间的接触电阻减小。因此，稳定基极层14的电位，从而提高了电涌耐受性。高浓度基极区26与沟槽栅极18接触并不总是必要的。然而，像本实施例中的一样，当第一高浓度基极区26在x方向上与沟槽栅极18接触时，在沟槽栅极18附近在无效区Q中的基极层14（高浓度基极区26）不太可能被反转。此外，高浓度基极区26延伸至比发射极层19所延伸的深度深的深度并不总是必要的。根据本实施例，不包括基极接触层20。可替换地，可包括基极接触层20。在该情况下，优选的是，基极接触层20应在y方向上延伸，从而以基极接触层20在z方向上与发射极层19接触而不与沟槽栅极18接触的方式贯穿有效区P和无效区Q。
根据本实施例，第一高浓度基极区26从基极层14的表面延伸至比发射极层19所延伸的深度深的深度。因此，如图15所示，第一高浓度基极区26的掺杂物热扩散至在发射极层19之下的部分27，即，在z方向上与发射极层19接触的部分。因此，如图15所示，在发射极层19之下的基极层14的部分27的杂质浓度可变得高于基极层14的其它部分的杂质浓度。因此，用于将电子注入到漂移层13中的注入源（发射极层19）的有效长度L3可变得小于发射极层19的实际长度L2。因此，可减小饱和电流。
（第七实施例）
在前述实施例中，对应于在y方向上所分割开的发射极层19的区域用作有效区P。相反，根据本实施例，如图16所示，发射极层19在y方向上连续延伸。此外，在y方向上具有长度L1的P+型第二高浓度基极区28形成在相邻的沟槽栅极18之间的基极层14的表面部分中。因为除了发射极层19和第二高浓度基极区28之外的结构均与第一实施例的结构相同，因此省略详细描述。
第二高浓度基极区28的杂质浓度高于基极层14的杂质浓度，而低于发射极层19的杂质浓度。第二高浓度基极区28在z方向上与发射极层19接触，并在x方向上与沟槽栅极18相接触。此外，第二高浓度基极区28被分割开，并在y方向上以间隔L2布置。如图17所示，第二高浓度基极区28延伸至比发射极层19所延伸的深度深的深度。第二高浓度基极区28与沟槽栅极18接触。第二高浓度基极区28的浓度高于基极层14的浓度。因此，当电压施加至栅电极17时，相比没有第二高浓度基极区28的结构而言，发射极层19与漂移层13之间的区域不太可能被反转。因此，对应于第二高浓度基极区28的区域用作没有电子注入到漂移层13中的无效区Q。在y方向上相邻的无效区Q之间的区域用作在将电压施加至栅电极17时电子从发射极层19注入到漂移层13中的有效区P。根据本实施例，如图16和17所示，基极接触层20在y方向上延伸，以贯穿有效区P和无效区Q。
即使在本实施例中，有效区P也被分割开，并在y方向上以间隔L1布置。因此，可以获得与第一和第二实施例相同的优点。
（第八实施例）
像作为第一实施例的变形的第四实施例一样，在本实施例中，将第七实施例变形，从而使发射极电极22延伸至与发射极层19相同的深度。
如图18A所示，根据本实施例，像第七实施例中的一样，发射极层19在y方向上连续延伸。此外，如图18B所示，像第七实施例中的一样，基极接触层20位于基极层14中，并延伸至比发射极层19所延伸的深度深的深度。此外，接触沟槽25形成在相邻的沟槽栅极18之间且在发射极层19之间的基极层14中，即，形成在基极接触层20所形成的区域中。接触沟槽25从基极层14的表面延伸至与发射极层19几乎相同的深度，并也在y方向上延伸。接触沟槽25的侧面与发射极层19的侧面接触，并且接触沟槽25的底部与基极接触层20接触。相反，如图18C所示，在发射极层19之间的无效区Q中的区域中，基极接触层20位于基极层14中，并延伸至比发射极层19所延伸的深度深的深度。另外，第二高浓度基极区28延伸至比发射极层19所延伸的深度深的深度。第二高浓度基极区28与发射极层19和沟槽栅极18的侧面相接触。像第一和第二实施例中的一样，层间介电膜21形成在沟槽栅极18的栅电极17的表面上，以将栅电极17与发射极电极22绝缘。
即使在该结构中，有效区P在y方向上被分割开。此外，像第四实施例中的一样，形成接触沟槽25。因此，可以获得与第四实施例相同的优点。
（其它实施例）
尽管已参照本公开内容的实施例来描述本公开内容，然而应理解，本公开内容并不限于这些实施例。本公开内容旨在涵盖在本公开内容的精神和范围内的各种变形和等价布置。
在第六实施例中，无效区Q具有第一高浓度基极区26。在第六实施例中，作为有效区P的发射极层19形成在相邻的沟槽栅极之间的基极层14的表面部分中，并在x方向上连续延伸。然而，当包括第一高浓度基极区26时，发射极层19在x方向上连续延伸并不总是必要的。像在第一实施例中的一样，当无效区Q具有第一高浓度基极区26时，发射极层19可在x方向上被分割开。
在这些实施例中，IGBT元件形成在缓冲层12形成在集电极层11上的结构中。然而，并不限于该示例。例如，场阻止层可代替缓冲层12而形成，或可不形成缓冲层12。

Claims (8)

1.一种半导体器件，包括：
沿着x-y平面的第一导电型集电极层（11），所述x-y平面由彼此正交的x方向和y方向来定义；
第二导电型漂移层（13），其形成在所述集电极层的正面；
第一导电型基极层（14），其形成在所述漂移层上；
沟槽栅极（18），其包括在所述y方向延伸以形成条纹图案的沟槽（15），所述沟槽通过在与所述x-y平面正交的z方向上贯穿所述基极层而从所述基极层的沿着所述x-y平面的表面延伸至所述漂移层的内部，所述沟槽栅极还包括形成在所述沟槽的壁上的栅极绝缘层（16）和形成在所述栅极绝缘层上的栅电极（17）；
第二导电型发射极层（19），其形成在所述基极层的表面部分中，并位于所述沟槽栅极的侧面；
集电极电极（23），其形成在所述集电极层的背面，并电连接至所述集电极层；以及
发射极电极（22），其电连接至所述发射极层和所述基极层，其中
所述沟槽栅极包括位于所述漂移层中的底部（18b）和从所述基极层的表面延伸以与所述底部连通的连通部（18a），
相邻的底部之间的在所述x方向上的距离小于相邻的连通部之间的在所述x方向上的距离，
在所述底部中的栅极绝缘厚于在所述连通部中的栅极绝缘，
在相邻的沟槽栅极之间的区域在所述y方向上被分割成有效区（P）和无效区（Q），
所述有效区对应于所述发射极层，并用作在电压施加至所述栅电极时将电荷注入所述漂移层中的注入源，
所述无效区即使在所述电压施加至所述栅电极时也不用作所述注入源，并且
所述无效区在所述y方向上的间隔L1（>0）、所述连通部在所述z方向上的长度D1、以及所述底部在所述z方向上的长度D2满足以下关系：L1≤2（D1+D2）。
2.根据权利要求1所述的半导体器件，其中
所述有效区在所述y方向上以所述间隔L1布置，并且
所述无效区在所述y方向上位于相邻的有效区之间。
3.根据权利要求2所述的半导体器件，还包括：
第一导电型的第一高浓度基极区（26），其形成在所述无效区中的所述基极层的表面部分中，其中
所述第一高浓度基极区的杂质浓度高于所述基极层的杂质浓度。
4.根据权利要求1所述的半导体器件，其中
所述发射极层沿着所述沟槽栅极在所述y方向上连续延伸，
所述无效区包括第一导电型的第二高浓度基极区（28），所述第一导电型的第二高浓度基极区（28）的杂质浓度高于所述基极层的杂质浓度并低于所述发射极层的杂质浓度，
所述第二高浓度基极区被间断地分割，并在所述y方向上以所述间隔L1布置，
所述第二高浓度基极区位于所述基极层中，
所述第二高浓度基极区在所述z方向上与所述发射极层接触且在所述x方向上与所述沟槽栅极接触，并且
所述有效区位于相邻的第二高浓度基极区之间。
5.根据权利要求1-4中的任一项所述的半导体器件，其中
所述L1和所述D1满足以下关系：L1≤2D1。
6.根据权利要求1-5中的任一项所述的半导体器件，其中
所述L1和所述D1满足以下关系：D1≤L1。
7.根据权利要求1-6中的任一项所述的半导体器件，其中
所述有效区具有周期性结构，使得所述L1和所述有效区在所述y方向上的长度L2的每一个是恒定的。
8.根据权利要求1-7中的任一项所述的半导体器件，还包括：
第一导电型基极接触层（20），其形成在所述基极层的表面部分中的在相邻的沟槽栅极之间且在所述发射极层之间，其中
所述基极接触层所延伸的深度深于所述发射极层所延伸的深度，并且
所述基极接触层在所述x方向上的长度大于相邻的底部之间的距离。
CN201280047137.1A 2011-09-27 2012-09-13 半导体器件 Expired - Fee Related CN103828060B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011-211072 2011-09-27
JP2011211072 2011-09-27
JP2012-196549 2012-09-06
JP2012196549A JP5609939B2 (ja) 2011-09-27 2012-09-06 半導体装置
PCT/JP2012/005823 WO2013046578A1 (ja) 2011-09-27 2012-09-13 半導体装置

Publications (2)

Publication Number Publication Date
CN103828060A true CN103828060A (zh) 2014-05-28
CN103828060B CN103828060B (zh) 2017-02-22

Family

ID=47994667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280047137.1A Expired - Fee Related CN103828060B (zh) 2011-09-27 2012-09-13 半导体器件

Country Status (5)

Country Link
US (1) US9178050B2 (zh)
JP (1) JP5609939B2 (zh)
CN (1) CN103828060B (zh)
DE (1) DE112012004026T5 (zh)
WO (1) WO2013046578A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882477A (zh) * 2015-06-03 2015-09-02 杭州士兰集成电路有限公司 沟槽栅型igbt器件及其制造方法
CN106057877A (zh) * 2016-08-01 2016-10-26 上海华虹宏力半导体制造有限公司 载流子存储型igbt及其制造方法
CN106252396A (zh) * 2015-06-03 2016-12-21 瑞萨电子株式会社 半导体器件及其制造方法
CN106663692A (zh) * 2015-02-03 2017-05-10 富士电机株式会社 半导体装置及其制造方法
CN107452789A (zh) * 2016-05-09 2017-12-08 安世有限公司 用于器件制造的改进布局
CN108110001A (zh) * 2016-11-24 2018-06-01 瑞萨电子株式会社 半导体器件
CN108962749A (zh) * 2014-06-25 2018-12-07 英飞凌科技股份有限公司 绝缘栅双极晶体管器件和半导体器件

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452098B1 (ko) * 2013-03-29 2014-10-16 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
JP5884772B2 (ja) * 2013-05-23 2016-03-15 トヨタ自動車株式会社 半導体装置
JP6311723B2 (ja) 2013-12-16 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
KR101870552B1 (ko) * 2014-04-21 2018-06-22 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
US9570577B2 (en) * 2014-05-12 2017-02-14 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas
JP2015225976A (ja) * 2014-05-28 2015-12-14 株式会社東芝 半導体装置
JP6164372B2 (ja) 2014-09-17 2017-07-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6524666B2 (ja) * 2015-01-15 2019-06-05 富士電機株式会社 半導体装置
JP6458994B2 (ja) * 2015-03-30 2019-01-30 サンケン電気株式会社 半導体装置
US10249614B2 (en) * 2015-05-28 2019-04-02 Macronix International Co., Ltd. Semiconductor device
JP6509673B2 (ja) 2015-08-10 2019-05-08 株式会社東芝 半導体装置
JP6702423B2 (ja) 2016-08-12 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6950186B2 (ja) * 2017-01-17 2021-10-13 富士電機株式会社 半導体装置
JP7009933B2 (ja) * 2017-11-03 2022-01-26 株式会社デンソー 半導体装置
JP6958575B2 (ja) * 2019-01-16 2021-11-02 株式会社デンソー 半導体装置およびその製造方法
JP2021034726A (ja) * 2019-08-13 2021-03-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7486399B2 (ja) * 2020-10-21 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7475265B2 (ja) 2020-12-14 2024-04-26 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270842A (ja) * 2001-03-06 2002-09-20 Toshiba Corp 半導体装置
US20060267085A1 (en) * 2005-05-19 2006-11-30 Nec Electronics Corporation Trech-type vertical semiconductor device having gate electrode buried in rounded hump opening
JP2008153389A (ja) * 2006-12-15 2008-07-03 Toyota Motor Corp 半導体装置
CN101226959A (zh) * 2007-01-15 2008-07-23 三星电子株式会社 动态随机存取存储器、半导体装置及其形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532534A (en) * 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JPH0783112B2 (ja) 1985-01-17 1995-09-06 株式会社東芝 導電変調型ｍｏｓｆｅｔ
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
US5321281A (en) 1992-03-18 1994-06-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device and method of fabricating same
US5904525A (en) 1996-05-08 1999-05-18 Siliconix Incorporated Fabrication of high-density trench DMOS using sidewall spacers
JP4521643B2 (ja) * 1997-05-07 2010-08-11 シリコニックス・インコーポレイテッド 側壁スペーサを用いる高密度トレンチ形ｄｍｏｓの製造
EP1314195A2 (en) * 2000-08-17 2003-05-28 Koninklijke Philips Electronics N.V. Method of manufacturing a trench-gate semiconductor device and corresponding device
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2005158850A (ja) 2003-11-21 2005-06-16 Toyota Industries Corp 半導体装置
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP2007043123A (ja) 2005-07-01 2007-02-15 Toshiba Corp 半導体装置
JP4910489B2 (ja) * 2006-06-07 2012-04-04 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP4979309B2 (ja) 2006-08-29 2012-07-18 三菱電機株式会社 電力用半導体装置
JP5246302B2 (ja) * 2010-09-08 2013-07-24 株式会社デンソー 半導体装置
JP5594276B2 (ja) * 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
JP5644793B2 (ja) * 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
JP5825201B2 (ja) 2012-03-05 2015-12-02 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270842A (ja) * 2001-03-06 2002-09-20 Toshiba Corp 半導体装置
US20060267085A1 (en) * 2005-05-19 2006-11-30 Nec Electronics Corporation Trech-type vertical semiconductor device having gate electrode buried in rounded hump opening
JP2008153389A (ja) * 2006-12-15 2008-07-03 Toyota Motor Corp 半導体装置
CN101226959A (zh) * 2007-01-15 2008-07-23 三星电子株式会社 动态随机存取存储器、半导体装置及其形成方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962749A (zh) * 2014-06-25 2018-12-07 英飞凌科技股份有限公司 绝缘栅双极晶体管器件和半导体器件
US11038016B2 (en) 2014-06-25 2021-06-15 Infineon Technologies Ag Insulated gate bipolar transistor device having a fin structure
CN108962749B (zh) * 2014-06-25 2021-12-03 英飞凌科技股份有限公司 绝缘栅双极晶体管器件和半导体器件
CN106663692A (zh) * 2015-02-03 2017-05-10 富士电机株式会社 半导体装置及其制造方法
CN106663692B (zh) * 2015-02-03 2020-03-06 富士电机株式会社 半导体装置及其制造方法
US11127844B2 (en) 2015-02-03 2021-09-21 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
CN104882477A (zh) * 2015-06-03 2015-09-02 杭州士兰集成电路有限公司 沟槽栅型igbt器件及其制造方法
CN106252396A (zh) * 2015-06-03 2016-12-21 瑞萨电子株式会社 半导体器件及其制造方法
CN107452789A (zh) * 2016-05-09 2017-12-08 安世有限公司 用于器件制造的改进布局
CN106057877A (zh) * 2016-08-01 2016-10-26 上海华虹宏力半导体制造有限公司 载流子存储型igbt及其制造方法
CN108110001A (zh) * 2016-11-24 2018-06-01 瑞萨电子株式会社 半导体器件
CN108110001B (zh) * 2016-11-24 2023-07-14 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
JP5609939B2 (ja) 2014-10-22
US9178050B2 (en) 2015-11-03
US20140217464A1 (en) 2014-08-07
WO2013046578A1 (ja) 2013-04-04
JP2013084922A (ja) 2013-05-09
DE112012004026T5 (de) 2014-07-24
CN103828060B (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
CN103828060A (zh) 半导体器件
US8975690B2 (en) Semiconductor device
CN102194879B (zh) 半导体装置
CN108780808B (zh) 半导体装置
CN107851666A (zh) 半导体装置
CN102403339A (zh) 半导体装置
US20200295150A1 (en) Semiconductor device
CN103715238A (zh) 一种超低比导通电阻的横向高压器件
CN104779289A (zh) 半导体装置
CN104285300A (zh) 半导体装置
CN112382658B (zh) 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
CN103681785A (zh) 半导体装置
CN103681668A (zh) 半导体装置
CN104218088A (zh) 基于折叠漂移区的soi耐压结构及功率器件
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
US11894458B2 (en) Lateral double-diffused metal oxide semiconductor field effect transistor
CN103985744A (zh) 半导体装置
JP7484093B2 (ja) 半導体装置
US20200111905A1 (en) Transistor structures
CN104681614A (zh) 半导体装置
US20240055498A1 (en) Semiconductor device and method for producing same
US20220157987A1 (en) Semiconductor Device
JP7010184B2 (ja) 半導体装置
CN110838486B (zh) 功率晶体管元件
JP2012049428A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170222

Termination date: 20200913

CF01 Termination of patent right due to non-payment of annual fee