CN108780808B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108780808B
CN108780808B CN201680081227.0A CN201680081227A CN108780808B CN 108780808 B CN108780808 B CN 108780808B CN 201680081227 A CN201680081227 A CN 201680081227A CN 108780808 B CN108780808 B CN 108780808B
Authority
CN
China
Prior art keywords
trench
region
main
dummy
charge accumulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680081227.0A
Other languages
English (en)
Other versions
CN108780808A (zh
Inventor
田边广光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN108780808A publication Critical patent/CN108780808A/zh
Application granted granted Critical
Publication of CN108780808B publication Critical patent/CN108780808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体装置具备：具有第1主面(10a)以及第2主面(10b)的半导体基板(10)；形成在第1主面的表层的第1区域(14)；与第1区域邻接的漂移区域(12)；比漂移区域浓度高的电荷蓄积区域(13)；以及具有从第1主面在深度方向上延伸并将第1区域及电荷蓄积区域贯通而形成的沟槽(16)、和形成在沟槽的内部的栅极电极(18)的沟槽栅极(15)。沟槽栅极具有栅极电极上被施加栅极电压的主沟槽(15a)、和栅极电极上被施加与主沟槽不同的电压的伪沟槽(15b)。主沟槽和伪沟槽将电荷蓄积区域夹入，伪沟槽与电荷蓄积区域的接触面积(S1)大于主沟槽与电荷蓄积区域的接触面积(S2)。

Description

半导体装置
关联申请的相互参照
本申请基于2016年2月10日提出的日本申请第2016－24046号，这里援引其记载内容。
技术领域
本公开涉及包括具备电荷蓄积区域的绝缘栅双极型晶体管的半导体装置。
背景技术
在沟槽栅型的绝缘栅双极型晶体管(IGBT)中，有为了导通电压的降低而具备电荷蓄积区域的半导体装置。在具备电荷蓄积区域的IGBT中，通过接通(turn on)而从集电极供给空穴，电荷蓄积区域的电位变动。在具有沟槽栅的IGBT中，存在如下情况：由于伴随该电位变动而产生的位移电流，栅极电容作为负值被观测到。这样的负性电容对于IGBT的开关控制成为噪声，成为使IGBT的控制不稳定的要因。
对此，专利文献1记载的半导体装置，是被施加栅极电压的主栅极与被设为与发射极电位相等电位的伪栅极之间的相离距离、即电荷蓄积区域的宽度为1.4μm以下的半导体装置。根据专利文献1，电荷蓄积区域的宽度越小，越能够使电荷蓄积区域的电位变动较小，越能够使负性电容较小。
但是，专利文献1中记载的半导体装置所要求的电荷蓄积区域的宽度为1.4μm以下，虽然在技术水平上能够实现，但其精度不能说是充分的。此外，当为了进一步的导通电压的降低而提高电荷蓄积区域的杂质浓度，则即使该宽度为1.4μm以下也会产生负性电容。
现有技术文献
专利文献
专利文献1:日本特开2009－277792号公报
发明内容
本公开的目的在于，提供能够维持低导通电压并且抑制负性电容的发生的半导体装置。
本公开的一实施方式的半导体装置，具备半导体基板、第1区域、漂移区域、电荷蓄积区域、沟槽栅极和第2区域。半导体基板具有第1主面以及作为第1主面的背面的第2主面。第1区域具有第1导电型，形成在第1主面的表层。漂移区域具有第2导电型，以与第1区域邻接的方式形成在第1区域与第2主面之间。电荷蓄积区域是漂移区域的一部分，具有第2导电型，与漂移区域相比杂质浓度高。沟槽栅极具有从第1主面向半导体基板的深度方向延伸并且将第1区域及电荷蓄积区域贯通而形成的沟槽、和在沟槽的内部隔着绝缘膜而形成的栅极电极。第2区域具有第2导电型，被第1区域包围而形成，与沟槽栅极接触并且在第1主面露出。
沟槽栅极具有栅极电极上被施加栅极电压的主沟槽、和栅极电极上被施加与主沟槽不同的电压的伪沟槽。主沟槽和伪沟槽将电荷蓄积区域夹入，伪沟槽与电荷蓄积区域的接触面积S1大于主沟槽与电荷蓄积区域的接触面积S2。
根据上述半导体装置，能够将电荷蓄积区域的杂质浓度维持在用于实现规定的导通电压的浓度，并且抑制负性电容的发生。
附图说明
本公开的上述或其他目的、结构、优点参照下述的附图并通过以下的详细说明将得以明确。
图1是表示第1实施方式的半导体装置的概略结构的剖视图。
图2是表示沟槽栅极的形状的俯视图。
图3A是仿真模型的俯视图。
图3B是仿真模型的剖视图。
图4是表示仿真的结果的图。
图5是表示仿真的结果的图。
图6是表示第2实施方式的沟槽栅极的形状的俯视图。
图7是表示第3实施方式的沟槽栅极的形状的俯视图。
图8是表示第4实施方式的半导体装置的概略结构的剖视图。
图9是表示第5实施方式的半导体装置的概略结构的剖视图。
图10是表示其他实施方式的沟槽栅极的形状的俯视图。
具体实施方式
以下，基于附图说明本公开的实施方式。另外，以下的各图中，对于彼此相同或等同的部分赋予同一符号。此外，各实施方式中，不仅是明示了能够具体地组合的部分彼此的组合，只要组合中不发生特别障碍，即使没有明示，也能够将实施方式彼此局部组合。
(第1实施方式)
首先，参照图1及图2，对本实施方式的半导体装置的概略结构进行说明。图1是沿着图2所示的I－I线的剖视图。
该半导体装置例如是沟槽栅型的绝缘栅双极型晶体管(IGBT)。如图1所示，该半导体装置100形成于具有第1主面10a和作为其背面的第2主面10b的半导体基板10。半导体装置100中，在第2主面10b的表层形成有p导电型的集电极区域11。邻接于集电极区域11而形成有n导电型的漂移区域12。邻接于漂移区域12而形成有与漂移区域12相比杂质浓度高的n导电型的电荷蓄积区域13。此外，在第1主面10a的表层且与电荷蓄积区域13邻接地形成有体(body)区域14。另外，本实施方式中的体区域14，在露出于第1主面10a的最表面，具有与体区域14的其他区域相比杂质浓度高的接触区域14a。
并且，半导体装置100具备从第1主面10a在深度方向上延伸而形成的沟槽栅极15。沟槽栅极15形成为，将体区域14及电荷蓄积区域13贯通而到达漂移区域12。沟槽栅极15具有从第1主面10a延伸的沟槽16、形成在沟槽16的内壁的绝缘膜17、以及隔着绝缘膜17而形成在沟槽16内的栅极电极18。此外，在第1主面10a的表层且露出于第1主面10a并与沟槽栅极15接触地形成有发射极区域19。发射极区域19在第1主面10a侧电连接于未图示的发射极电极。另一方面，集电极区域11在第2主面10b侧电连接于集电极电极20。
本实施方式的沟槽栅极15具有被从未图示的驱动电路向栅极电极18供给栅极电压的主沟槽15a、和被设为与发射极区域19相同电位的伪沟槽15b。发射极区域19至少与主沟槽15a邻接而形成，当主沟槽15a中的栅极电极18被施加栅极电压则在体区域14中产生沟道，在发射极电极与集电极电极20之间流过电流。
当正面观察第1主面10a时，如图2所示，半导体装置100的主沟槽15a在一个方向上延伸设置。图2中，将主沟槽15a的延伸设置方向设为y方向，将与y方向正交的方向设为x方向。主沟槽15a沿y方向直线延伸，并且在x方向上等间隔地形成有多个。相对于此，伪沟槽15b形成在彼此相邻的主沟槽15a之间，在y方向上延伸。更具体而言，伪沟槽15b形成在x方向上具有多个折返且沿y方向延伸的、所谓蜿蜒(meander)形状。本公开中，所谓包括与延伸设置方向正交的方向成分是指，伪沟槽15b相对于y方向正交、或者倾斜延伸而形成，本实施方式的半导体装置100中，蜿蜒形状中的在x方向上延伸的部分与之相当。另外，伪沟槽15b无论将哪个主沟槽15a选择为对称轴都在x方向上线对称地形成。
本实施方式中的发射极区域19如图2所示，与主沟槽15a接触，并且在y方向上间歇且周期性地形成。并且，与在x方向上相邻的主沟槽15a接触的发射极区域19彼此在y方向上错开半个周期而形成。伪沟槽15b以与发射极区域19的沿y方向的形成周期相同的周期形成蜿蜒形状。本实施方式中的伪沟槽15b由于成为蜿蜒形状，所以相对于直线状的主沟槽15a而言半导体基板10内部的表面积变大。进而，该半导体装置100中，主沟槽15a与伪沟槽15b在x方向上交替地形成，所以伪沟槽15b的和主沟槽15a对置的部分与电荷蓄积区域13的接触面积大于电荷蓄积区域13与主沟槽15a的接触面积。
另外，本实施方式中的体区域14及发射极区域19分别相当于第1区域及第2区域。并且，p导电型及n导电型分别相当于第1导电型及第2导电型。
此外，图2是俯视图，但为了容易判别沟槽栅极15及发射极区域19的形成位置，施加了与图1共通的阴影。关于阴影，图5及图6也是同样的。
接着，参照图3A～图5，对本实施方式的半导体装置100的作用效果进行说明。
发明者利用计算机，对电荷蓄积区域13与伪沟槽15b的接触面积、和由负性电容引起的栅极电流Ig的变动量的关系进行了仿真。作为仿真的对象的模型如图3A及图3B所示，是形成为使主沟槽15a和伪沟槽15b以原点O为中心的同心圆状的IGBT。该模型中，主沟槽15a和伪沟槽15b相邻形成，相互对置。
主沟槽15a形成在半径R的位置，伪沟槽15b形成在半径R+ΔR的位置。电荷蓄积区域13平行于第1主面10a且遍及半导体基板10的整面而形成，电荷蓄积区域13的杂质的峰值浓度(称作CS浓度)为1×10－17cm－3
该仿真将ΔR固定为1.5μm而实施。由此，以将主沟槽15a包围的方式相邻形成的伪沟槽15b与电荷蓄积区域13的接触面积S1相对于电荷蓄积区域13与主沟槽15a的接触面积S2的面积比成为S1/S2≒(R+ΔR)/R。ΔR由于是固定的，所以R越大则面积比越接近1/1。仿真的执行者能够将R设为变量而任意地指定面积比。此外，以对于各个R使栅极电荷量Qg固定的方式调整了模型的面积。关于仿真，对于多个面积比，在向集电极电极20施加了电压的状态下，计算了对主沟槽15a施加了25kHz的正弦波的电压的条件下的栅极电流Ig的时间变化。
图4表示执行仿真的结果。关于图4所示的面积比，分子表示电荷蓄积区域13与伪沟槽15b的接触面积，分母表示电荷蓄积区域13与主沟槽15a的接触面积。此外，粗实线表示比较例，是表示将面积比设为1/1、在使峰值的深度及半高宽固定的状态下仅将CS浓度相对于1×10－17cm－3减半的水平下的Ig的时间变化的结果。
根据图4可知，随着面积比的增大，起到降低Ig的变动量的效果。例如，在面积比为2.8/1的水平下，得到与将面积比维持为1/1并且使CS浓度减半的水平同等的Ig变动的降低效果。即，即使在为了降低导通电压而要求使CS浓度较高的情况下，也能够通过使电荷蓄积区域13与伪沟槽15b的接触面积大于电荷蓄积区域13与主沟槽15a的接触面积，来抑制负性电容的发生，降低由负性电容引起的栅极电流Ig的不希望的变动。
本实施方式的半导体装置100中，通过体区域14、电荷蓄积区域13以及漂移区域12形成p沟道型的寄生MOS晶体管。若使与主沟槽相邻的伪沟槽15b与电荷蓄积区域13的接触面积增大，则沟道宽度增大，从而电荷蓄积区域13的沟道电阻低电阻化，抑制电荷蓄积区域13的电位变动。由此，推测到，使伪沟槽15b中的和主沟槽15a对置的部分与电荷蓄积区域13的接触面积相对于电荷蓄积区域13与主沟槽15a的接触面积的面积比增大能实现以上说明的抑制负性电容的效果。另外，电荷蓄积区域13被沟槽栅极15分割，电位也各自独立。因此，关于抑制与主沟槽15a接触的电荷蓄积区域13的电位变动的效果，伪沟槽15b中的、与主沟槽15a相邻并且被主沟槽15a和伪沟槽15b夹入的电荷蓄积区域13与伪沟槽15b的接触部分的面积做出贡献。对于全部伪沟槽15b，将该面积合计后的面积为面积S1。
在以往的IGBT中，为了降低由负性电容引起的Ig的变动量而需要使CS浓度下降，但存在若使CS浓度下降则会使导通电压增大的问题。即，导通电压和Ig的变动量为此消彼长的关系。对此，本实施方式的半导体装置100，主沟槽15a以直线状形成，相对于此，伪沟槽15b以蜿蜒形状形成。因此，电荷蓄积区域13与伪沟槽15b的接触面积大于电荷蓄积区域13与主沟槽15a的接触面积。因而，如上述说明的那样，不用降低CS浓度就能够降低Ig的变动量。即，能够消除导通电压与Ig的变动量的此消彼长。
此外，如图4所示，随着面积比S1/S2的变大，栅极电流Ig的变动量、即相对于时间的峰值对峰值的值ΔIg变小。图5是以面积比S1/S2为横轴而表示栅极电流Ig的变动量ΔIg的变化的曲线图。随着面积比S1/S2的增大，ΔIg减少而逐渐趋近于0。这意味着，如上述那样，通过使电荷蓄积区域13与伪沟槽15b的接触面积大于电荷蓄积区域13与主沟槽15a的接触面积，抑制负性电容的发生，降低由负性电容引起的栅极电流Ig的不希望的变动。特别是，如图5所示，通过使S1/S2≧2，能够显著降低栅极电流Ig的变动。
(第2实施方式)
伪沟槽15b的形状不限于蜿蜒形状。例如，第2实施方式的半导体装置110，如图6所示，在正面观察第1主面10a时，伪沟槽15b形成为大致梯子状。具体而言，伪沟槽15b具有平行于主沟槽15a而延伸的主干部15c和枝部15d，枝部15d在与主干部15c正交的x方向上延伸形成。本实施方式的伪沟槽15b中，与主沟槽15a的延伸设置方向正交的方向成分相当于枝部15d。伪沟槽15b无论选择哪个主沟槽15a作为对称轴，都在x方向上线对称地形成。
半导体装置110中的体区域14及发射极区域19在y方向上交替地排列且周期性地形成，呈在x方向上延伸的条状。如图6所示，伪沟槽15b的枝部15d形成于体区域14。
本实施方式的半导体装置110中，主沟槽15a与电荷蓄积区域13的接触面积大致等同于主干部15c与电荷蓄积区域13的接触面积，但伪沟槽15b具有从主干部15c突出的枝部15d。因此，与主沟槽15a相比，能够使与电荷蓄积区域13的接触面积增大。因而，与第1实施方式的效果同样地，不使CS浓度下降就能够降低Ig的变动量。即，能够消除导通电压与Ig的变动量的此消彼长。
(第3实施方式)
第2实施方式的半导体装置110中，对体区域14及发射极区域19在y方向上交替地排列且周期性地形成、呈在x方向上延伸的条状的例子进行了说明。相对于此，第3实施方式的半导体装置120中，如图7所示，体区域14及发射极区域19在x方向上交替地排列且周期性地形成，呈在y方向上延伸的条状。发射极区域19沿着y方向与主沟槽15a接触而形成为直线状。关于该半导体装置120，第2实施方式那样的在x方向上延伸的发射极区域19不存在，所以能够任意地设定伪沟槽15b中的主干部15c和枝部15d的连接位置。即，能够使枝部15d的y方向上的形成密度比第2实施方式高。由此，能够使电荷蓄积区域13与伪沟槽15b的接触面积、与电荷蓄积区域13与主沟槽15a的接触面积的面积比大于第2实施方式的情况。因而，不用使CS浓度降低，就能够更有效果地降低Ig的变动量。
(第4实施方式)
第1实施方式的半导体装置100中，关于沟槽栅极15，无论主沟槽15a还是伪沟槽15b，沟槽16的相对于第1主面10a的形成深度都相同。相对于此，本实施方式的半导体装置130如图8所示，主沟槽15a的形成深度比伪沟槽15b浅。
由此，在与作为n导电型的杂质区域的电荷蓄积区域13以及漂移区域12接触的部分能够减小栅极电容，能够降低IGBT的开关损耗。
此外，关于沟槽栅极15，沟槽栅极15越以高密度形成越有利于耐压的提高。据此，特别是，如第3实施方式那样，在能够使伪沟槽15b的枝部15d的密度比例如第2实施方式的形态高的情况下，通过在主沟槽15a中使沟槽16的形成深度比伪沟槽15b浅，与第2实施方式的形态相比，能够维持耐压并且降低栅极电容。即，能够降低开关损耗。
另外，图8所示的剖视图示出了沿着图2所示的I－I线的剖面，发射极区域19的形成位置以第1实施方式为基准，但本实施方式中的沟槽栅极15的形态也能够对第2实施方式及第3实施方式适用。
(第5实施方式)
在第1实施方式的半导体装置100中，无论主沟槽15a还是伪沟槽15b，绝缘膜17的膜厚在沟槽16的内壁面内都是均匀的。相对于此，本实施方式的半导体装置140如图9所示，主沟槽15a中的绝缘膜17在与作为n导电型的杂质区域的电荷蓄积区域13及漂移区域12接触的部分比其他部分厚。
由此，与例如第1～第4实施方式的形态相比，能够降低栅极电容，能够降低IGBT的开关损耗。
另外，图9所示的剖视图示出了沿着图2所示的I－I线的剖面，发射极区域19的形成位置以第1实施方式为基准，但本实施方式中的沟槽栅极15的形态也能够对第2实施方式以及第3实施方式适用。
(其他实施方式)
以上，对本公开的实施方式进行了说明，但本公开不限于上述的实施方式，在不脱离本公开的主旨的范围内，能够实施各种变形。
上述各实施方式中，说明了伪沟槽15b的x方向成分、即与主沟槽15a的延伸设置方向正交的方向的成分为平行的形态。这在例如第1实施方式中是蜿蜒形状的在x方向上延伸的部分，在第2、第3实施方式中是枝部15d。但是，伪沟槽15b的x方向成分不一定仅限于与x方向平行的部分。例如也可以如图10所示那样，伪沟槽15b具有相对于主沟槽15a的延伸设置方向(y方向)倾斜地延伸的部分。相对于y方向倾斜的部分在y方向上延伸且在x方向上也延伸，包括x方向的成分。
另外，无论哪种形态，都优选的是，在伪沟槽15b中，包括x方向成分的部分的沿面距离长于沿着y方向的部分的沿面距离。由此，至少能够使电荷蓄积区域13与伪沟槽15b的接触面积大于电荷蓄积区域13与主沟槽15a的接触面积。
此外，上述各实施方式中，说明了伪沟槽15b中的栅极电极18被设为与发射极区域19相同电位的例子，但伪沟槽15b的栅极电极18并不一定与发射极区域19电位相同。例如也可以是，以发射极区域19为基准，施加极性与对主沟槽15a的栅极电极18施加的栅极电压相反的负电压。
此外，上述各实施方式中，p导电型和n导电型分别相当于第1导电型和第2导电型，但导电型的关系性也可以互反。
此外，上述各实施方式中，作为半导体装置10而以IGBT为例进行了说明，但对于并设有续流二极管的逆导通型绝缘栅双极型晶体管(RC－IGBT)应用本公开也能够起到相同的效果。

Claims (9)

1.一种半导体装置，其特征在于，
具有：
半导体基板(10)，具有第1主面(10a)以及作为上述第1主面的背面的第2主面(10b)；
第1导电型的第1区域(14)，形成在上述第1主面的表层；
第2导电型的漂移区域(12)，邻接于上述第1区域而形成在上述第1区域与上述第2主面之间；
第2导电型的电荷蓄积区域(13)，是上述漂移区域的一部分，与上述漂移区域相比杂质浓度较高；
沟槽栅极(15)，具有从上述第1主面在上述半导体基板的深度方向上延伸且将上述第1区域及上述电荷蓄积区域贯通而形成的沟槽(16)、和在上述沟槽的内部隔着绝缘膜(17)而形成的栅极电极(18)；以及
第2导电型的第2区域(19)，被上述第1区域包围而形成，与上述沟槽栅极接触并且在上述第1主面露出；
上述沟槽栅极具有上述栅极电极上被施加栅极电压的主沟槽(15a)、和上述栅极电极上被施加与上述主沟槽不同的电压的伪沟槽(15b)；
上述主沟槽和上述伪沟槽将上述电荷蓄积区域夹入，上述伪沟槽与上述电荷蓄积区域的接触面积S1大于上述主沟槽与上述电荷蓄积区域的接触面积S2，以使得由上述第1区域、上述漂移区域和上述电荷蓄积区域形成的MOS晶体管的沟道宽度变大。
2.如权利要求1所述的半导体装置，其特征在于，
上述伪沟槽与上述电荷蓄积区域的接触面积S1、和上述主沟槽与上述电荷蓄积区域的接触面积S2的面积比S1/S2满足S1/S2≧2的关系。
3.如权利要求1所述的半导体装置，其特征在于，
上述伪沟槽的上述栅极电极的电位被设为与上述第2区域相等的电位。
4.如权利要求1所述的半导体装置，其特征在于，
在正面观察上述第1主面时，上述主沟槽沿规定的延伸设置方向延伸设置；
上述伪沟槽包括与上述延伸设置方向正交的方向成分而在上述延伸设置方向上延伸。
5.如权利要求4所述的半导体装置，其特征在于，
在正面观察上述第1主面时，上述伪沟槽包括在与上述主沟槽的延伸设置方向正交的方向上具有多个折返的蜿蜒形状。
6.如权利要求4所述的半导体装置，其特征在于，
在正面观察上述第1主面时，上述伪沟槽具有沿着上述主沟槽的延伸设置方向的主干部、和从上述主干部延伸而包括与上述延伸设置方向正交的成分而形成的枝部。
7.如权利要求4所述的半导体装置，其特征在于，
在正面观察上述第1主面时，上述伪沟槽中，与沿着上述主沟槽的延伸设置方向的部分的沿面距离相比，包括与上述延伸设置方向正交的方向成分的部分的沿面距离较长。
8.如权利要求1所述的半导体装置，其特征在于，
上述主沟槽中的上述沟槽的深度比上述伪沟槽中的上述沟槽的深度浅。
9.如权利要求1～8中任一项所述的半导体装置，其特征在于，
上述主沟槽中，与上述漂移区域接触的上述绝缘膜的至少一部分中，上述绝缘膜的膜厚比上述伪沟槽中的上述绝缘膜的膜厚厚。
CN201680081227.0A 2016-02-10 2016-12-01 半导体装置 Active CN108780808B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-024046 2016-02-10
JP2016024046A JP6634860B2 (ja) 2016-02-10 2016-02-10 半導体装置
PCT/JP2016/085660 WO2017138231A1 (ja) 2016-02-10 2016-12-01 半導体装置

Publications (2)

Publication Number Publication Date
CN108780808A CN108780808A (zh) 2018-11-09
CN108780808B true CN108780808B (zh) 2021-07-16

Family

ID=59563212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680081227.0A Active CN108780808B (zh) 2016-02-10 2016-12-01 半导体装置

Country Status (4)

Country Link
US (1) US11121241B2 (zh)
JP (1) JP6634860B2 (zh)
CN (1) CN108780808B (zh)
WO (1) WO2017138231A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
JP7055052B2 (ja) * 2018-04-05 2022-04-15 三菱電機株式会社 半導体装置および電力変換装置
JP7199270B2 (ja) 2019-03-20 2023-01-05 株式会社東芝 半導体装置及び半導体回路
US11004945B2 (en) 2019-05-21 2021-05-11 Infineon Technologies Austria Ag Semiconductor device with spicular-shaped field plate structures and a current spread region
JP7484093B2 (ja) * 2019-06-24 2024-05-16 富士電機株式会社 半導体装置
JP7330092B2 (ja) * 2019-12-25 2023-08-21 三菱電機株式会社 半導体装置
JP7475265B2 (ja) 2020-12-14 2024-04-26 三菱電機株式会社 半導体装置及び半導体装置の製造方法
US11764273B2 (en) * 2021-06-01 2023-09-19 Globalfoundries Singapore Pte. Ltd. Semiconductor structures for galvanic isolation
JP2024046362A (ja) * 2022-09-22 2024-04-03 株式会社 日立パワーデバイス 半導体装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3961946B2 (ja) 1997-03-14 2007-08-22 株式会社東芝 半導体装置
WO2002058160A1 (fr) * 2001-01-19 2002-07-25 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
EP1396030B1 (en) * 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertical power semiconductor device and method of making the same
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP2006245477A (ja) * 2005-03-07 2006-09-14 Toshiba Corp 半導体装置
US8154073B2 (en) * 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
JP2008021918A (ja) 2006-07-14 2008-01-31 Mitsubishi Electric Corp 半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP2010028029A (ja) * 2008-07-24 2010-02-04 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US9099522B2 (en) * 2010-03-09 2015-08-04 Fuji Electric Co., Ltd. Semiconductor device
JP5343916B2 (ja) * 2010-04-16 2013-11-13 富士通セミコンダクター株式会社 半導体メモリ
JP5568036B2 (ja) * 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
JP5634318B2 (ja) * 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
CN103582936B (zh) * 2011-06-09 2016-04-20 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
JP5348276B2 (ja) 2011-07-04 2013-11-20 株式会社デンソー 半導体装置
JP5886548B2 (ja) * 2011-07-11 2016-03-16 株式会社豊田中央研究所 半導体装置
DE112012002956B4 (de) * 2011-07-14 2017-07-06 Abb Schweiz Ag Bipolarer Transistor mit isoliertem Gate
JP5866002B2 (ja) * 2012-04-23 2016-02-17 三菱電機株式会社 半導体装置及びその製造方法
CN102832237B (zh) * 2012-07-03 2015-04-01 电子科技大学 一种槽型半导体功率器件
JP5983864B2 (ja) * 2013-04-02 2016-09-06 トヨタ自動車株式会社 トレンチゲート電極を利用するｉｇｂｔ
EP2985790B1 (en) * 2013-04-11 2021-06-09 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
WO2014174911A1 (ja) * 2013-04-23 2014-10-30 三菱電機株式会社 半導体装置
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
DE112016000210T5 (de) * 2015-07-16 2017-09-07 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
JP6665457B2 (ja) * 2015-09-16 2020-03-13 富士電機株式会社 半導体装置
DE102015121497B4 (de) * 2015-12-10 2022-01-27 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
JP6676947B2 (ja) * 2015-12-14 2020-04-08 富士電機株式会社 半導体装置
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
CN107924951B (zh) * 2016-03-10 2021-11-23 富士电机株式会社 半导体装置
JP6919159B2 (ja) * 2016-07-29 2021-08-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10529845B2 (en) * 2018-03-09 2020-01-07 Infineon Technologies Austria Ag Semiconductor device

Also Published As

Publication number Publication date
WO2017138231A1 (ja) 2017-08-17
US20190027592A1 (en) 2019-01-24
CN108780808A (zh) 2018-11-09
US11121241B2 (en) 2021-09-14
JP2017143195A (ja) 2017-08-17
JP6634860B2 (ja) 2020-01-22

Similar Documents

Publication Publication Date Title
CN108780808B (zh) 半导体装置
JP4688901B2 (ja) 半導体装置
US7948005B2 (en) Insulated-gate bipolar transistor (IGBT)
KR100714857B1 (ko) 절연 게이트형 반도체장치
CN107210299B (zh) 半导体装置
WO2013046578A1 (ja) 半導体装置
JP5470826B2 (ja) 半導体装置
US9318590B2 (en) IGBT using trench gate electrode
CN103219339A (zh) 半导体器件
JP6515484B2 (ja) 半導体装置
JP6606007B2 (ja) スイッチング素子
JP2014187141A (ja) 半導体装置
US9013005B2 (en) Semiconductor device and method for manufacturing same
JP2013080796A (ja) 半導体装置
CN103681785A (zh) 半导体装置
US20090302379A1 (en) Semiconductor Device
CN103681668A (zh) 半导体装置
JP2017098359A (ja) 逆導通ｉｇｂｔ
CN112673466A (zh) 半导体装置
JP6182875B2 (ja) 半導体装置及びその駆動方法
JP2005327806A (ja) 絶縁ゲート型バイポーラトランジスタ
JP2017152613A (ja) スイッチング素子
CN104681614A (zh) 半导体装置
JP2007115943A (ja) 半導体装置
KR101420528B1 (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant