JP2017143195A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017143195A
JP2017143195A JP2016024046A JP2016024046A JP2017143195A JP 2017143195 A JP2017143195 A JP 2017143195A JP 2016024046 A JP2016024046 A JP 2016024046A JP 2016024046 A JP2016024046 A JP 2016024046A JP 2017143195 A JP2017143195 A JP 2017143195A
Authority
JP
Japan
Prior art keywords
trench
region
main
charge storage
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016024046A
Other languages
English (en)
Other versions
JP6634860B2 (ja
Inventor
広光 田邊
Hiromitsu Tanabe
広光 田邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016024046A priority Critical patent/JP6634860B2/ja
Priority to US16/066,327 priority patent/US11121241B2/en
Priority to PCT/JP2016/085660 priority patent/WO2017138231A1/ja
Priority to CN201680081227.0A priority patent/CN108780808B/zh
Publication of JP2017143195A publication Critical patent/JP2017143195A/ja
Application granted granted Critical
Publication of JP6634860B2 publication Critical patent/JP6634860B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】低いオン電圧を維持しつつ負性容量の発生を抑制する半導体装置を提供する。【解決手段】この半導体装置１００は、第１主面１０ａ及び第２主面１０ｂを有する半導体基板１０と、第１主面の表層に形成された第１領域１４と、第１領域に隣接するドリフト領域１２と、ドリフト領域よりも高濃度の電荷蓄積領域１３を備える。又、第１主面から深さ方向に延び、第１領域および電荷蓄積領域を貫通して形成されたトレンチと、トレンチの内部に形成されたゲート電極１８を有するトレンチゲート１５を備える。トレンチゲートは、ゲート電極にゲート電圧が印加される主トレンチ１５ａと、ゲート電極に主トレンチとは異なる電圧が印加されるダミートレンチ１５ｂを有し、主トレンチとの間で電荷蓄積領域を挟み込むように形成されたダミートレンチと挟まれた電荷蓄積領域との接触面積が、主トレンチと電荷蓄積領域との接触面積よりも大きい。【選択図】図１

Description

本発明は、電荷蓄積領域を備えた絶縁ゲートバイポーラトランジスタを含む半導体装置に関する。
トレンチゲート型の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）において、オン電圧の低減を目的として電荷蓄積領域を備えた半導体装置がある。電荷蓄積領域を備えるＩＧＢＴでは、ターンオンによってコレクタからホールが供給されて電荷蓄積領域の電位が変動する。トレンチゲートを有するＩＧＢＴでは、この電位変動に伴って生じる変位電流によって、ゲート容量が負値として観測されることがある。このような負性容量は、ＩＧＢＴのスイッチング制御に対してノイズとなり、ＩＧＢＴの制御を不安定にする要因となる。
これに対して、特許文献１に記載の半導体装置は、ゲート電圧が印加される主ゲートと、エミッタ電位と等電位とされたダミーゲートとの離間距離、すなわち電荷蓄積領域の幅を１．４μｍ以下とする半導体装置である。特許文献１によれば、電荷蓄積領域の幅が小さいほど電荷蓄積領域の電位変動を小さくすることができ、負性容量を小さくすることができる。
特開２００９−２７７７９２号公報
しかしながら、特許文献１に記載の半導体装置に求められる電荷蓄積領域の幅は１．４μｍ以下というものであり、技術水準として実現は可能ながら、その精度は十分とはいえない。また、更なるオン電圧の低減のために電荷蓄積領域の不純物濃度を高くすると、その幅が１．４μｍ以下であっても負性容量が生じてしまう。
本発明は、上記問題点を鑑みてなされたものであり、低いオン電圧を維持しつつ負性容量の発生を抑制することのできる半導体装置を提供することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
上記目的を達成するために、本発明は、第１主面（１０ａ）および第１主面の裏面である第２主面（１０ｂ）を有する半導体基板（１０）と、第１主面の表層に形成された第１導電型の第１領域（１４）と、第１領域に隣接するように第１領域と第２主面の間に形成された第２導電型のドリフト領域（１２）と、ドリフト領域の一部であって、ドリフト領域よりも不純物濃度が高くされた第２導電型の電荷蓄積領域（１３）と、を備える。
さらに、第１主面から前記半導体基板の深さ方向に延び、第１領域および電荷蓄積領域を貫通して形成されたトレンチ（１６）と、トレンチの内部に絶縁膜（１７）を介して形成されたゲート電極（１８）と、を有するトレンチゲート（１５）を備え、第１領域に囲まれて形成され、トレンチゲートに接触しつつ第１主面に露出する第２導電型の第２領域（１９）と、を備える。
そして、トレンチゲートは、ゲート電極にゲート電圧が印加される主トレンチ（１５ａ）と、ゲート電極に主トレンチとは異なる電圧が印加されるダミートレンチ（１５ｂ）と、を有し、ダミートレンチのうち、主トレンチと隣り合うダミートレンチと電荷蓄積領域との接触面積（Ｓ１）は、主トレンチと電荷蓄積領域との接触面積（Ｓ２）よりも大きい。
発明者は、ゲート電圧を印加した際のゲート電流の時間依存性を、コンピュータを用いてシミュレートした。これによれば、電荷蓄積領域の濃度が一定、ならびに、主トレンチとダミートレンチとの離間距離が一定である条件下において、ダミートレンチと電荷蓄積領域との接触面積が、主トレンチと電荷蓄積領域との接触面積に対して大きくなっていくにつれて、ゲート電流の変動量が低減する。すなわち、電荷蓄積領域の不純物濃度を所定のオン電圧を実現するための濃度に維持しつつ、負性容量の発生を抑制することができる。
第１実施形態にかかる半導体装置の概略構成を示す断面図である。 トレンチゲートの形状を示す上面図である。 シミュレーションモデルを示す図である。 シミュレーションの結果を示す図である。 シミュレーションの結果を示す図である。 第２実施形態にかかるトレンチゲートの形状を示す上面図である。 第３実施形態にかかるトレンチゲートの形状を示す上面図である。 第４実施形態にかかる半導体装置の概略構成を示す断面図である。 第５実施形態にかかる半導体装置の概略構成を示す断面図である。 その他の実施形態にかかるトレンチゲートの形状を示す上面図である。
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。また、各実施形態で具体的に組み合わせが可能であることを明示している部分同士の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても実施形態同士を部分的に 組み合わせることも可能である。
（第１実施形態）
最初に、図１および図２を参照して、本実施形態に係る半導体装置の概略構成について説明する。図１は図２に示すＩ−Ｉ線に沿う断面図である。
この半導体装置は、例えばトレンチゲート型の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。図１に示すように、この半導体装置１００は、第１主面１０ａとその裏面である第２主面１０ｂとを有する半導体基板１０に形成されている。半導体装置１００は、第２主面１０ｂの表層にｐ導電型のコレクタ領域１１が形成されている。コレクタ領域１１に隣接してｎ導電型のドリフト領域１２が形成されている。ドリフト領域１２に隣接して、ドリフト領域１２よりも不純物濃度の高いｎ導電型の電荷蓄積領域１３が形成されている。また、第１主面１０ａの表層であって電荷蓄積領域１３に隣接するようにボディ領域１４が形成されている。なお、本実施形態におけるボディ領域１４は、第１主面１０ａに露出する最表面に、ボディ領域１４の他の領域よりも不純物濃度が高くされたコンタクト領域１４ａを有している。
そして、半導体装置１００は、第１主面１０ａから深さ方向に延びて形成されたトレンチゲート１５を備えている。トレンチゲート１５は、ボディ領域１４および電荷蓄積領域１３を貫通してドリフト領域１２に到達するように形成されている。トレンチゲート１５は、第１主面１０ａから延びたトレンチ１６と、トレンチ１６の内壁に形成された絶縁膜１７と、絶縁膜１７を介してトレンチ１６内に形成されたゲート電極１８とを有している。また、第１主面１０ａの表層であって第１主面１０ａに露出しつつトレンチゲート１５に接触するようにエミッタ領域１９が形成されている。エミッタ領域１９は第１主面１０ａ側において図示しないエミッタ電極と電気的に接続される。一方、コレクタ領域１１は第２主面１０ｂ側においてコレクタ電極２０と電気的に接続されている。
本実施形態におけるトレンチゲート１５は、図示しない駆動回路からゲート電極１８にゲート電圧が供給される主トレンチ１５ａと、エミッタ領域１９と同電位とされたダミートレンチ１５ｂとを有している。エミッタ領域１９は少なくとも主トレンチ１５ａに隣接して形成され、主トレンチ１５ａにおけるゲート電極１８にゲート電圧が印加されるとボディ領域１４にチャネルを生じてエミッタ電極とコレクタ電極２０との間に電流が流れる。
半導体装置１００における主トレンチ１５ａは、第１主面１０ａを正面視したとき、図２に示すように、一方向に延設されている。図２では、主トレンチ１５ａの延設方向をｙ方向とし、ｙ方向に直交する方向をｘ方向とした。主トレンチ１５ａはｙ方向に沿って直線的に延びつつ、ｘ方向に等間隔に複数形成されている。これに対して、ダミートレンチ１５ｂは、互いに隣り合う主トレンチ１５ａの間に形成され、ｙ方向に延びている。より具体的には、ダミートレンチ１５ｂは、ｘ方向に複数の折り返しを有してｙ方向に延びる、いわゆるミアンダ形状を形成している。特許請求の範囲に記載の、延設方向に直交する方向成分を含むとは、ダミートレンチ１５ａがｙ方向に対して直交、あるいは斜めに延びて形成されることを意味しており、本実施形態における半導体装置１００では、ミアンダ形状のうちｘ方向に延びる部分がこれに相当する。なお、ダミートレンチ１５ｂは、どの主トレンチ１５ａを対称軸として選択しても、ｘ方向において線対称に形成されている。
本実施形態におけるエミッタ領域１９は、図２に示すように、主トレンチ１５ａに接触するようにしつつ、ｙ方向において断続的かつ周期的に形成されている。そして、ｘ方向において隣り合う主トレンチ１５ａに接触するエミッタ領域１９は、互いにｙ方向に半周期だけずれて形成されている。ダミートレンチ１５ｂは、エミッタ領域１９のｙ方向に沿う形成周期と同一の周期でミアンダ形状を形成している。本実施形態におけるダミートレンチ１５ｂはミアンダ形状になっているので、直線状の主トレンチ１５ａに対して半導体基板１０内部の表面積が大きくなっている。さらに、この半導体装置１００では、主トレンチ１５ａとダミートレンチ１５ｂとがｘ方向において交互に形成されているので、ダミートレンチ１５ｂにおける主トレンチ１５ａと対向する部分と電荷蓄積領域１３との接触面積は、電荷蓄積領域１３と主トレンチ１５ａとの接触面積よりも大きくなっている。
なお、本実施形態におけるボディ領域１４およびエミッタ領域１９が、それぞれ特許請求の範囲に記載の第１領域および第２領域に相当する。そして、ｐ導電型およびｎ導電型が、それぞれ特許請求の範囲に記載の第１導電型および第２導電型に相当する。
また、図２は上面図であるが、トレンチゲート１５およびエミッタ領域１９の形成位置の判別を容易にするため、図１に共通するハッチングを施している。ハッチングについては図５および図６も同様である。
次に、図３〜図５を参照して、本実施形態に係る半導体装置１００の作用効果について説明する。
発明者は、コンピュータを用いて、荷蓄積領域１３とダミートレンチ１５ｂとの接触面積と、負性容量に起因するゲート電流Ｉｇの変動量の関係についてシミュレーションを実行した。シミュレーションの対象となるモデルは、図３に示すように、主トレンチ１５ａとダミートレンチ１５ｂとが原点Ｏを中心とする同心円状に形成されたＩＧＢＴである。このモデルでは、主トレンチ１５ａとダミートレンチ１５ｂとは隣り合って形成され、互いに対向している。
主トレンチ１５ａは半径Ｒの位置に形成され、ダミートレンチ１５ｂは半径Ｒ＋ΔＲの位置に形成されている。電荷蓄積領域１３は第１主面１０ａに平行に半導体基板１０の全面に亘って形成されているとし、電荷蓄積領域１３の不純物のピーク濃度（ＣＳ濃度と云う）は１×１０−１７ｃｍ−３である。
このシミュレーションはΔＲを１．５μｍで一定として実施された。よって、主トレンチ１５ａを取り囲むように隣り合って形成されたダミートレンチ１５ｂと電荷蓄積領域１３との接触面積Ｓ１の、電荷蓄積領域１３と主トレンチ１５ａとの接触面積Ｓ２に対する面積比はＳ１／Ｓ２≒（Ｒ＋ΔＲ）／Ｒとなる。ΔＲは一定であるから、Ｒが大きくなるほど面積比は１／１に近づく。シミュレーションの実行者はＲを変数として任意に面積比を指定できる。また、それぞれのＲに対してゲート電荷量Ｑｇが一定になるようにモデルの面積を調整している。シミュレーションは、複数の面積比に対して、コレクタ電極２０に電圧を印加した状態で、主トレンチゲート１５ａに対して２５ｋＨｚの正弦波の電圧を印加した条件下でのゲート電流Ｉｇの時間変化を計算したものである。
図４はシミュレーションを実行した結果を示している。図４に示す面積比は、分子が電荷蓄積領域１３とダミートレンチ１５ｂとの接触面積を示し、分母が電荷蓄積領域１３と主トレンチ１５ａとの接触面積を示している。また、太実線は比較例を示したものであり、面積比を１／１とし、ピークの深さや半値幅を一定にした状態でＣＳ濃度のみを１×１０−１７ｃｍ−３に対して半減した水準でのＩｇの時間変化を示す結果である。
図４によれば、面積比を大きくするに伴ってＩｇの変動量を低減する効果を奏することが判る。例えば、面積比２．８／１の水準では、面積比を１／１に維持しつつＣＳ濃度を半減させる水準と同等のＩｇ変動の低減効果が得られる。つまり、オン電圧を低減するためにＣＳ濃度を高くする要求がある場合でも、電荷蓄積領域１３とダミートレンチ１５ｂとの接触面積を、電荷蓄積領域１３と主トレンチ１５ａとの接触面積に較べて大きくすることにより、負性容量の発生を抑制し、負性容量に起因するゲート電流Ｉｇの意図しない変動を低減することができる。
本実施形態における半導体装置１００では、ボディ領域１４、電荷蓄積領域１３およびドリフト領域１２によりｐチャネル型の寄生ＭＯＳトランジスタが形成される。主トレンチと隣り合うダミートレンチ１５ｂと電荷蓄積領域１３との接触面積を増大させると、チャネル幅が増大するため、電荷蓄積領域１３のチャネル抵抗が低抵抗化し、電荷蓄積領域１３の電位変動を抑制する。よって、ダミートレンチ１５ｂのうち主トレンチ１５ａと対向する部分と電荷蓄積領域１３との接触面積の、電荷蓄積領域１３と主トレンチ１５ａとの接触面積に対する面積比を大きくすることが、以上説明した負性容量を抑制する効果を奏するものと推察される。なお、電荷蓄積領域１３はトレンチゲート１５により分割されており、電位もそれぞれ独立である。このため、主トレンチ１５ａと接触した電荷蓄積領域１３の電位変動を抑える効果は、ダミートレンチ１５ｂのうち、主トレンチ１５ａと隣り合い、且つ、主トレンチ１５ａとダミートレンチ１５ｂとで挟み込まれた電荷蓄積領域１３とダミートレンチ１５ｂとの接触部分の面積が寄与する。全てのダミートレンチ１５ｂについて、該面積を合計したものが面積Ｓ１である。
従来のＩＧＢＴでは、負性容量に起因するＩｇの変動量の低減を目的にＣＳ濃度を低下させる必要があったが、ＣＳ濃度を低下させるとオン電圧を増大させてしまう問題があった。すなわち、オン電圧とＩｇの変動量とはトレードオフの関係にあった。これに対して、本実施形態における半導体装置１００は、主トレンチ１５ａが直線状に形成されているのに対して、ダミートレンチ１５ｂはミアンダ形状に形成されている。このため、電荷蓄積領域１３とダミートレンチ１５ｂとの接触面積は、電荷蓄積領域１３と主トレンチ１５ａとの接触面積に較べて大きくなる。したがって、上記説明した通り、ＣＳ濃度を低下させることなくＩｇの変動量を低減することができる。すなわち、オン電圧とＩｇの変動量とのトレードオフを解消することができる。
ところで、図４に示すように、面積比Ｓ１／Ｓ２が大きくなるにつれて、ゲート電流Ｉｇの変動量、すなわち時間に対するピークｔｏピークの値ΔＩｇは小さくなる。図５は、面積比Ｓ１／Ｓ２を横軸にとり、ゲート電流Ｉｇの変動量ΔＩｇの変化を示すグラフである。面積比Ｓ１／Ｓ２の増大に伴ってΔＩｇは減少してゼロに漸近する。これは、上記したように、電荷蓄積領域１３とダミートレンチ１５ｂとの接触面積を、電荷蓄積領域１３と主トレンチ１５ａとの接触面積に較べて大きくすることにより、負性容量の発生を抑制し、負性容量に起因するゲート電流Ｉｇの意図しない変動を低減することを意味している。とくに、図５に示すように、Ｓ１／Ｓ２≧２とすることにより、顕著にゲート電流Ｉｇの変動を低減することができる。
（第２実施形態）
ダミートレンチ１５ｂの形状は、ミアンダ形状に限るものではない。例えば、第２実施形態における半導体装置１１０は、図６に示すように、第１主面１０ａを正面視したとき、ダミートレンチ１５ｂが略はしご状に形成されている。具体的には、ダミートレンチ１５ｂは、主トレンチ１５ａと平行に延びる幹部１５ｃと枝部１５ｄとを有し、枝部１５ｄが幹部１５ｃに直交するｘ方向に延びて形成されている。本実施形態におけるダミートレンチ１５ｂにおいて、主トレンチ１５ａの延設方向に直交する方向成分は、枝部１５ｄに相当する。ダミートレンチ１５ｂは、どの主トレンチ１５ａを対称軸として選択しても、ｘ方向において線対称に形成されている。
半導体装置１１０におけるボディ領域１４およびエミッタ領域１９は、ｙ方向において交互に並んで周期的形成され、ｘ方向に延びるストライプ状を成している。図６に示すように、ダミートレンチ１５ｂの枝部１５ｄはボディ領域１４に形成されている。
本実施形態における半導体装置１１０では、主トレンチ１５ａと電荷蓄積領域１３との接触面積と、幹部１５ｃと電荷蓄積領域１３との接触面積は、略同一であるが、ダミートレンチ１５ｂが幹部１５ｃから突出した枝部１５ｄを有している。このため、主トレンチ１５ａに較べて、電荷蓄積領域１３との接触面積を大きくすることができる。したがって、第１実施形態における効果と同様に、ＣＳ濃度を低下させることなくＩｇの変動量を低減することができる。すなわち、オン電圧とＩｇの変動量とのトレードオフを解消することができる。
（第３実施形態）
第２実施形態における半導体装置１１０では、ボディ領域１４およびエミッタ領域１９が、ｙ方向において交互に並んで周期的形成され、ｘ方向に延びるストライプ状を成している例について説明した。これに対して、第３実施形態における半導体装置１２０では、図７に示すように、ボディ領域１４およびエミッタ領域１９が、ｘ方向において交互に並んで周期的形成され、ｙ方向に延びるストライプ状を成している。エミッタ領域１９はｙ方向に沿って主トレンチ１５ａに接触するように直線状に形成されている。この半導体装置１２０にあっては、第２実施形態のようなｘ方向に延びるエミッタ領域１９は存在しないので、ダミートレンチ１５ｂにおける幹部１５ｃと枝部１５ｄの接続位置を任意に設定することができる。すなわち、枝部１５ｄのｙ方向における形成密度を第２実施形態よりも高くすることができる。これにより、電荷蓄積領域１３とダミートレンチ１５ｂとの接触面積と、電荷蓄積領域１３と主トレンチ１５ａとの接触面積の面積比を、第２実施形態の場合よりも大きくすることができる。したがって、ＣＳ濃度を低下させることなく、より効果的にＩｇの変動量を低減することができる。
（第４実施形態）
第１実施形態における半導体装置１００では、トレンチゲート１５は、主トレンチ１５ａ、ダミートレンチ１５ｂともに、トレンチ１６の第１主面１０ａからの形成深さは同一であった。これに対して、本実施形態における半導体装置１３０は、図８に示すように、主トレンチ１５ａの形成深さが、ダミートレンチ１５ｂよりも浅くされている。
これによれば、ｎ導電型の不純物領域である電荷蓄積領域１３およびドリフト領域１２と接触する部分でゲート容量を小さくすることができ、ＩＧＢＴのスイッチング損失を低減することができる。
ところで、トレンチゲート１５においては、トレンチゲート１５が高密度で形成されるほど耐圧の向上には有利である。このことを踏まえると、とくに、第３実施形態のように、ダミートレンチ１５ｂの枝部１５ｄの密度を、例えば第２実施形態の態様よりも高くできる場合には、主トレンチ１５ａにおいてトレンチ１６の形成深さを、ダミートレンチ１５ｂよりも浅くすることにより、第２実施形態の態様に較べて、耐圧を維持しつつゲート容量を低減することができる。すなわち、スイッチング損失を低減することができる。
なお、図８に示す断面図は、図２に示すＩ−Ｉ線に沿う断面を示したものであり、エミッタ領域１９の形成位置は第１実施形態に準拠するが、本実施形態におけるトレンチゲート１５の態様は第２実施形態および第３実施形態に対しても適用することができる。
（第５実施形態）
第１実施形態における半導体装置１００では、主トレンチ１５ａ、ダミートレンチ１５ｂともに、絶縁膜１７の膜厚は、トレンチ１６の内壁面内において均一であった。これに対して、本実施形態における半導体装置１４０は、図９に示すように、主トレンチ１５ａにおける絶縁膜１７が、ｎ導電型の不純物領域である電荷蓄積領域１３およびドリフト領域１２と接触する部分において、その他の部分よりも厚膜化されている。
これによれば、例えば第１〜第４実施形態の態様に較べてゲート容量を低減することができ、ＩＧＢＴのスイッチング損失を低減することができる。
なお、図９に示す断面図は、図２に示すＩ−Ｉ線に沿う断面を示したものであり、エミッタ領域１９の形成位置は第１実施形態に準拠するが、本実施形態におけるトレンチゲート１５の態様は第２実施形態および第３実施形態に対しても適用することができる。
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記した各実施形態では、ダミートレンチ１５ｂにおけるｘ方向成分、すなわち主トレンチ１５ａの延設方向に直交する方向の成分が、平行になる態様について説明した。これは、例えば第１実施形態ではミアンダ形状のｘ方向に延びる部分であり、第２、第３実施形態では枝部１５ｄである。しかしながら、ダミートレンチ１５ｂにおけるｘ方向成分は、必ずしもｘ方向に平行な部分のみに限定されるものではない。例えば図１０に示すように、ダミートレンチ１５ｂは、主トレンチ１５ａの延設方向（ｙ方向）に対して斜めに延びる部分を有するようになっていてもよい。ｙ方向に対して斜めになっている部分は、ｙ方向に延びつつｘ方向にも延びており、ｘ方向の成分を含むものである。
なお、いずれの形態においても、ダミートレンチ１５ｂにおいて、ｘ方向成分を含む部分の沿面距離は、ｙ方向に沿う部分の沿面距離より長くなっていることが好ましい。これにより、少なくとも、電荷蓄積領域１３とダミートレンチ１５ｂとの接触面積を、電荷蓄積領域１３と主トレンチ１５ａとの接触面積に較べて大きくすることができる。
また、上記した各実施形態では、ダミートレンチ１５ｂにおけるゲート電極１８がエミッタ領域１９と同電位にされる例について説明したが、ダミートレンチ１５ｂのゲート電極１８は必ずしもエミッタ領域１９と同電位でなくてもよい。例えば、エミッタ領域１９を基準にして、主トレンチ１５ａのゲート電極１８に印加されるゲート電圧と極性が反対とされた負電圧が印加されるようにしても良い。
また、上記した各実施形態では、ｐ導電型とｎ導電型とがそれぞれ特許請求の範囲に記載の第１導電型と第２導電型に相当していたが、導電型の関係性は互いに逆であっても良い。
また、上記した各実施形態では、半導体装置１０としてＩＧＢＴを例に説明したが、還流ダイオードが併設された逆導通型絶縁ゲートバイポーラトランジスタ（ＲＣ−ＩＧＢＴ）に本発明を適用しても同様の効果を奏することができる。
１０…半導体基板，１１…コレクタ領域，１２…ドリフト領域，１３…電荷蓄積領域，１４…ボディ領域，１５…トレンチゲート，１５ａ…主トレンチ，１５ｂ…ダミートレンチ，１９…エミッタ領域，１００…半導体装置

Claims (9)

  1. 第１主面（１０ａ）および前記第１主面の裏面である第２主面（１０ｂ）を有する半導体基板（１０）と、
    前記第１主面の表層に形成された第１導電型の第１領域（１４）と、
    前記第１領域に隣接するように前記第１領域と前記第２主面の間に形成された第２導電型のドリフト領域（１２）と、
    前記ドリフト領域の一部であって、前記ドリフト領域よりも不純物濃度が高くされた第２導電型の電荷蓄積領域（１３）と、
    前記第１主面から前記半導体基板の深さ方向に延び、前記第１領域および前記電荷蓄積領域を貫通して形成されたトレンチ（１６）と、前記トレンチの内部に絶縁膜（１７）を介して形成されたゲート電極（１８）と、を有するトレンチゲート（１５）と、
    前記第１領域に囲まれて形成され、前記トレンチゲートに接触しつつ前記第１主面に露出する第２導電型の第２領域（１９）と、を備え、
    前記トレンチゲートは、
    前記ゲート電極にゲート電圧が印加される主トレンチ（１５ａ）と、
    前記ゲート電極に前記主トレンチとは異なる電圧が印加されるダミートレンチ（１５ｂ）と、を有し、
    前記主トレンチとの間で前記電荷蓄積領域を挟み込むように形成された前記ダミートレンチについて、前記ダミートレンチと、挟まれた前記電荷蓄積領域との接触面積Ｓ１が、前記主トレンチと前記電荷蓄積領域との接触面積Ｓ２よりも大きい半導体装置。
  2. 前記ダミートレンチと前記電荷蓄積領域との接触面積Ｓ１と、前記主トレンチと前記電荷蓄積領域との接触面積Ｓ２との面積比Ｓ１／Ｓ２は、Ｓ１／Ｓ２≧２の関係を満たす請求項１に記載の半導体装置。
  3. 前記ダミートレンチにおける前記ゲート電極の電位は、前記第２領域と等電位とされる請求項１または請求項２に記載の半導体装置。
  4. 前記第１主面を正面視したとき、前記主トレンチは所定の延設方向に沿って延設され、
    前記ダミートレンチは、前記延設方向に直交する方向成分を含んで前記延設方向に延びる請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第１主面を正面視したとき、前記ダミートレンチは、前記主トレンチの延設方向に直交する方向に複数の折り返しを有するミアンダ形状を含む請求項４に記載の半導体装置。
  6. 前記第１主面を正面視したとき、前記ダミートレンチは、前記主トレンチの延設方向に沿う幹部と、前記幹部から延び、前記延設方向に直交する成分を含んで形状される枝部と、を有する請求項４または請求項５に記載の半導体装置。
  7. 前記第１主面を正面視したとき、前記ダミートレンチは、前記主トレンチの延設方向に沿う部分の沿面距離よりも、前記延設方向に直交する方向成分を含む部分の沿面距離が長くされている請求項４〜６のいずれか１項に記載の半導体装置。
  8. 前記主トレンチにおける前記トレンチの深さは、前記ダミートレンチにおける前記トレンチの深さよりも浅くされている請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記主トレンチにおいて、前記ドリフト領域と接触する前記絶縁膜の少なくとも一部は、前記絶縁膜の膜厚が、前記ダミートレンチにおける前記絶縁膜の膜厚よりも厚い請求項１〜８のいずれか１項に記載の半導体装置。
JP2016024046A 2016-02-10 2016-02-10 半導体装置 Active JP6634860B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016024046A JP6634860B2 (ja) 2016-02-10 2016-02-10 半導体装置
US16/066,327 US11121241B2 (en) 2016-02-10 2016-12-01 Semiconductor device
PCT/JP2016/085660 WO2017138231A1 (ja) 2016-02-10 2016-12-01 半導体装置
CN201680081227.0A CN108780808B (zh) 2016-02-10 2016-12-01 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016024046A JP6634860B2 (ja) 2016-02-10 2016-02-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2017143195A true JP2017143195A (ja) 2017-08-17
JP6634860B2 JP6634860B2 (ja) 2020-01-22

Family

ID=59563212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016024046A Active JP6634860B2 (ja) 2016-02-10 2016-02-10 半導体装置

Country Status (4)

Country Link
US (1) US11121241B2 (ja)
JP (1) JP6634860B2 (ja)
CN (1) CN108780808B (ja)
WO (1) WO2017138231A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350023A (zh) * 2018-04-05 2019-10-18 三菱电机株式会社 半导体装置以及电力变换装置
JP2021002620A (ja) * 2019-06-24 2021-01-07 富士電機株式会社 半導体装置
US11349018B2 (en) 2019-03-20 2022-05-31 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
JP7475265B2 (ja) 2020-12-14 2024-04-26 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
US11004945B2 (en) 2019-05-21 2021-05-11 Infineon Technologies Austria Ag Semiconductor device with spicular-shaped field plate structures and a current spread region
JP7330092B2 (ja) * 2019-12-25 2023-08-21 三菱電機株式会社 半導体装置
US11764273B2 (en) * 2021-06-01 2023-09-19 Globalfoundries Singapore Pte. Ltd. Semiconductor structures for galvanic isolation
JP2024046362A (ja) * 2022-09-22 2024-04-03 株式会社 日立パワーデバイス 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002058160A1 (fr) * 2001-01-19 2002-07-25 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
JP2006245477A (ja) * 2005-03-07 2006-09-14 Toshiba Corp 半導体装置
WO2012169053A1 (ja) * 2011-06-09 2012-12-13 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JP2013021104A (ja) * 2011-07-11 2013-01-31 Toyota Central R&D Labs Inc 半導体装置
WO2013161568A1 (ja) * 2012-04-23 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法
JP2014523135A (ja) * 2011-07-14 2014-09-08 アーベーベー・テヒノロギー・アーゲー 絶縁ゲート型バイポーラトランジスタ
WO2014174911A1 (ja) * 2013-04-23 2014-10-30 三菱電機株式会社 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3961946B2 (ja) 1997-03-14 2007-08-22 株式会社東芝 半導体装置
EP1396030B1 (en) * 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertical power semiconductor device and method of making the same
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
US8154073B2 (en) * 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
JP2008021918A (ja) 2006-07-14 2008-01-31 Mitsubishi Electric Corp 半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP2010028029A (ja) * 2008-07-24 2010-02-04 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US9099522B2 (en) * 2010-03-09 2015-08-04 Fuji Electric Co., Ltd. Semiconductor device
JP5343916B2 (ja) * 2010-04-16 2013-11-13 富士通セミコンダクター株式会社 半導体メモリ
JP5568036B2 (ja) * 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
JP5634318B2 (ja) * 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
JP5348276B2 (ja) 2011-07-04 2013-11-20 株式会社デンソー 半導体装置
CN102832237B (zh) * 2012-07-03 2015-04-01 电子科技大学 一种槽型半导体功率器件
JP5983864B2 (ja) * 2013-04-02 2016-09-06 トヨタ自動車株式会社 トレンチゲート電極を利用するｉｇｂｔ
EP2985790B1 (en) * 2013-04-11 2021-06-09 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
DE112016000210T5 (de) * 2015-07-16 2017-09-07 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
JP6665457B2 (ja) * 2015-09-16 2020-03-13 富士電機株式会社 半導体装置
DE102015121497B4 (de) * 2015-12-10 2022-01-27 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
JP6676947B2 (ja) * 2015-12-14 2020-04-08 富士電機株式会社 半導体装置
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
CN107924951B (zh) * 2016-03-10 2021-11-23 富士电机株式会社 半导体装置
JP6919159B2 (ja) * 2016-07-29 2021-08-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10529845B2 (en) * 2018-03-09 2020-01-07 Infineon Technologies Austria Ag Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002058160A1 (fr) * 2001-01-19 2002-07-25 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
JP2006245477A (ja) * 2005-03-07 2006-09-14 Toshiba Corp 半導体装置
WO2012169053A1 (ja) * 2011-06-09 2012-12-13 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JP2013021104A (ja) * 2011-07-11 2013-01-31 Toyota Central R&D Labs Inc 半導体装置
JP2014523135A (ja) * 2011-07-14 2014-09-08 アーベーベー・テヒノロギー・アーゲー 絶縁ゲート型バイポーラトランジスタ
WO2013161568A1 (ja) * 2012-04-23 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法
WO2014174911A1 (ja) * 2013-04-23 2014-10-30 三菱電機株式会社 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350023A (zh) * 2018-04-05 2019-10-18 三菱电机株式会社 半导体装置以及电力变换装置
US10872959B2 (en) 2018-04-05 2020-12-22 Mitsubishi Electric Corporation Semiconductor device and power converter
CN110350023B (zh) * 2018-04-05 2024-05-28 三菱电机株式会社 半导体装置以及电力变换装置
US11349018B2 (en) 2019-03-20 2022-05-31 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
JP2021002620A (ja) * 2019-06-24 2021-01-07 富士電機株式会社 半導体装置
JP7484093B2 (ja) 2019-06-24 2024-05-16 富士電機株式会社 半導体装置
JP7475265B2 (ja) 2020-12-14 2024-04-26 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN108780808B (zh) 2021-07-16
WO2017138231A1 (ja) 2017-08-17
US20190027592A1 (en) 2019-01-24
CN108780808A (zh) 2018-11-09
US11121241B2 (en) 2021-09-14
JP6634860B2 (ja) 2020-01-22

Similar Documents

Publication Publication Date Title
JP2017143195A (ja) 半導体装置
JP2008288386A (ja) 半導体装置
US10074719B2 (en) Semiconductor device in which an insulated-gate bipolar transistor ( IGBT) region and a diode region are formed on one semiconductor substrate
JP2018073911A (ja) 半導体装置
CN107924942A (zh) 半导体装置
JPWO2010143288A1 (ja) 半導体装置
JP2016157934A (ja) 半導体装置
JP5297706B2 (ja) 半導体装置
JP6515484B2 (ja) 半導体装置
CN105900245B (zh) 半导体装置
JP2014187141A (ja) 半導体装置
JP2016136620A (ja) 半導体装置
JP2022000920A (ja) 半導体装置
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
CN103681668A (zh) 半导体装置
JP2008244466A (ja) 半導体装置
JP2014103352A (ja) 半導体装置
JP2016096307A (ja) 半導体装置
US20140159104A1 (en) Semiconductor device
JP2018182240A (ja) 半導体スイッチング素子及びその製造方法
JP5698302B2 (ja) 半導体装置
JP2016028405A (ja) 半導体装置
JP5568904B2 (ja) 半導体装置
CN113302732B (zh) 半导体装置
JP2017079292A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191202

R151 Written notification of patent or utility model registration

Ref document number: 6634860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250