CN112673466A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112673466A
CN112673466A CN201980058845.7A CN201980058845A CN112673466A CN 112673466 A CN112673466 A CN 112673466A CN 201980058845 A CN201980058845 A CN 201980058845A CN 112673466 A CN112673466 A CN 112673466A
Authority
CN
China
Prior art keywords
trench
igbt
fwd
region
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980058845.7A
Other languages
English (en)
Other versions
CN112673466B (zh
Inventor
赤井智喜
利田祐麻
妹尾贤
大河原淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN112673466A publication Critical patent/CN112673466A/zh
Application granted granted Critical
Publication of CN112673466B publication Critical patent/CN112673466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

将IGBT用第1沟槽(13a)中的最靠FWD用沟槽(13b)侧的沟槽(133a)的中心与FWD用第1沟槽(13b)中的最靠IGBT用沟槽侧(13a)的沟槽(133b)的中心之间的距离设为分离单元间距(W1)。将IGBT用第1沟槽彼此(131a)的中心间的最小距离设为IGBT用第1沟槽间距(D1a)，将相邻的IGBT用第2沟槽(132b)彼此的中心间的最小距离设为IGBT用第2沟槽间距(D2a)，将相邻的FWD用第1沟槽(131b)彼此的中心间的最小距离设为FWD用第1沟槽间距(D1b)，将相邻的FWD用第2沟槽132b彼此的中心间的最小距离设为FWD用第2沟槽间距(D2b)。并且，分离单元间距(W1)比各沟槽间距(D1a、D2a、D1b、D2b)窄。

Description

半导体装置
关联申请的相互参照
本申请基于2018年9月11日申请的日本专利申请第2018－169878号，这里通过参照而援引其记载内容。
技术领域
本发明涉及在共通的半导体衬底上形成有具有绝缘栅构造的绝缘栅双极型晶体管(以下称作IGBT)元件和续流二极管(以下称作FWD)元件的半导体装置。
背景技术
以往，作为在逆变器等中使用的开关元件，例如，提出了在共通的半导体衬底上形成有具有IGBT元件的IGBT区域和具有FWD元件的FWD区域的半导体装置(例如，参照专利文献1)。
具体而言，该半导体装置中，在构成N-型的漂移层的半导体衬底的表层部形成基体(base)层，以将基体层贯通的方式形成有多个沟槽。并且，在各沟槽中，依次形成有栅极绝缘膜及栅极电极。由此，构成了沟槽栅构造。此外，在基体层的表层部，以与沟槽相接的方式形成有N+型的发射极区域。在半导体衬底的背面侧，形成有P+型的集电极层及N+型的阴极层。
并且，在半导体衬底的成为表面侧的一面侧，形成有与基体层及发射极区域电连接的上部电极。在半导体衬底的成为背面侧的另一面侧，形成有与集电极层及阴极层电连接的下部电极。
在这样的半导体装置中，将在半导体衬底的背面侧形成有集电极层的区域设为IGBT区域，将形成有阴极层的区域设为FWD区域。另外，在FWD区域，通过做成上述结构，由N型的阴极层及漂移层和P型的基体层构成具有PN结的FWD元件。
此外，上述半导体装置中，形成于IGBT区域的沟槽由在一个方向上延伸的第1沟槽和以将相邻的第1沟槽相连的方式在与一个方向交叉的方向上延伸的第2沟槽相连通而成为格子状。
这样的半导体装置中，由于沟槽为格子状，因此例如与沟槽为条状的情况相比，等位线避开沟槽而形成从而等位线不易向半导体衬底的一面侧进入。因此，在IGBT区域，不易发生电场集中，能够实现耐压的提高。
现有技术文献
专利文献
专利文献1：日本特开2016-82097号公报
发明内容
此外，在上述那样的半导体装置中，还希望还提高FWD区域的耐压。因此，在FWD区域，也可以考虑将沟槽设为格子状。但是，若将FWD区域的沟槽设为格子状并将IGBT区域的沟槽和FWD区域的沟槽相连，则配置在IGBT区域的栅极电极和配置在FWD区域的栅极电极被电连接。该情况下，配置在FWD区域的栅极电极与配置在IGBT区域的栅极电极成为相同电位，因此有FWD元件的特性变动的可能性。
因而，为了提高FWD区域的耐压并且抑制FWD元件的特性变动，例如可以考虑将FWD区域的沟槽设为格子状并且不使FWD区域的沟槽与IGBT区域的沟槽相连通。但是，在该结构下，在形成于各区域的格子状沟槽之间的区域，有沟槽密度变低的可能性，有该区域的耐压变低的可能性。
本发明的目的在于，提供能够提高耐压的半导体装置。
根据本发明的1个观点，在共通的半导体衬底上形成有IGBT区域和FWD区域，具备：第1导电型的漂移层；第2导电型的基体层，形成在漂移层上；多个沟槽栅构造，具有在将基体层贯通的沟槽的壁面形成的栅极绝缘膜和在栅极绝缘膜上形成的栅极电极；第1导电型的发射极区域，在基体层的表层部以与形成于IGBT区域的沟槽相接的方式形成；第2导电型的集电极层，隔着漂移层而形成在基体层侧的相反侧；第1导电型的阴极层，隔着漂移层而形成在基体层的相反侧并且与集电极层邻接；第1电极，与基体层以及发射极区域电连接；以及第2电极，与集电极层以及阴极层电连接。并且，集电极层上的区域被设为IGBT区域，阴极层上的区域被设为FWD区域，沟槽是形成于IGBT区域的配置作为栅极电极的第1栅极电极的IGBT用沟槽和形成于FWD区域且配置独立于第1栅极电极而被控制的作为栅极电极的第2栅极电极的FWD用沟槽，IGBT用沟槽是在第1方向上延伸的IGBT用第1沟槽和在第2方向上延伸的IGBT用第2沟槽相连通而得到的格子状，第1方向沿着半导体衬底的面方向上的一个方向，第2方向与半导体衬底的面方向上的第1方向交叉，FWD用沟槽是在第1方向上延伸的FWD用第1沟槽和在第2方向上延伸的FWD用第2沟槽相连通而得到的格子状。
并且，根据本发明的1个观点，将IGBT用第1沟槽中的最靠FWD用沟槽侧的沟槽的中心与FWD用第1沟槽中的最靠IGBT用沟槽侧的沟槽的中心之间设为分离单元区域并且将分离单元区域的第2方向上的距离设为分离单元间距，将相邻的IGBT用第1沟槽彼此的中心间的最小距离设为IGBT用第1沟槽间距，将相邻的IGBT用第2沟槽彼此的中心间的最小距离设为IGBT用第2沟槽间距，将相邻的FWD用第1沟槽彼此的中心间的最小距离设为FWD用第1沟槽间距，将相邻的FWD用第2沟槽彼此的中心间的最小距离设为FWD用第2沟槽间距，分离单元间距比IGBT用第1沟槽间距、IGBT用第2沟槽间距、FWD用第1沟槽间距、FWD用第2沟槽间距窄。
由此，在分离单元区域，与分离单元间距为各沟槽间距以上的情况相比，能够提高沟槽密度。因此，在分离单元区域中等位线也难以向基体层侧进入，在分离单元区域也能够抑制电场集中的发生。因而，能够提高分离单元区域的耐压，所以能够提高半导体装置的耐压。
此外，根据本发明的其他观点，将IGBT用第1沟槽中的最靠FWD用沟槽侧的沟槽的中心与FWD用第1沟槽中的最靠IGBT用沟槽侧的沟槽的中心之间设为分离单元区域，并且将分离单元区域的第2方向上的距离设为分离单元间距，在分离单元区域，形成有沿第1方向延伸的1个伪沟槽，在伪沟槽中，配置有伪绝缘膜和伪电极，将相邻的IGBT用第1沟槽彼此的中心间的最小距离设为IGBT用第1沟槽间距，将相邻的IGBT用第2沟槽彼此的中心间的最小距离设为IGBT用第2沟槽间距，将相邻的FWD用第1沟槽彼此的中心间的最小距离设为FWD用第1沟槽间距，将相邻的FWD用第2沟槽彼此的中心间的最小距离设为FWD用第2沟槽间距，将伪沟槽的中心与和该伪沟槽相邻的IGBT用第1沟槽的中心之间的距离设为分离用第1沟槽间距，将伪沟槽的中心与和该伪沟槽相邻的FWD用第1沟槽的中心之间的距离设为分离用第2沟槽间距，分离单元间距比IGBT用第1沟槽间距、IGBT用第2沟槽间距、FWD用第1沟槽间距、FWD用第2沟槽间距的至少1个大，分离用第1沟槽以及分离用第2沟槽间距比IGBT用第1沟槽间距、IGBT用第2沟槽间距、FWD用第1沟槽间距、FWD用第2沟槽间距窄。
此外，根据本发明的其他观点，将IGBT用第1沟槽中的最靠FWD用沟槽侧的沟槽的中心与FWD用第1沟槽中的最靠IGBT用沟槽侧的沟槽的中心之间设为分离单元区域，并且将分离单元区域的第2方向上的距离设为分离单元间距，在分离单元区域，形成有沿第1方向延伸的多个伪沟槽，在伪沟槽中，配置有伪绝缘膜和伪电极，将相邻的IGBT用第1沟槽彼此的中心间的最小距离设为IGBT用第1沟槽间距，相邻的IGBT用第2沟槽彼此的中心间的最小距离设为IGBT用第2沟槽间距，将相邻的FWD用第1沟槽彼此的中心间的最小距离设为FWD用第1沟槽间距，将相邻的FWD用第2沟槽彼此的中心间的最小距离设为FWD用第2沟槽间距，将伪沟槽的中心与和该伪沟槽相邻的IGBT用第1沟槽的中心之间的距离设为分离用第1沟槽间距，将伪沟槽的中心与和该伪沟槽相邻的FWD用第1沟槽的中心之间的距离设为分离用第2沟槽间距，将相邻的伪沟槽彼此的中心间的最大距离设为分离用第3沟槽间距，分离单元间距比IGBT用第1沟槽间距、IGBT用第2沟槽间距、FWD用第1沟槽间距、FWD用第2沟槽间距的至少1个大，分离用第1沟槽间距、分离用第2沟槽间距以及分离用第3沟槽间距比IGBT用第1沟槽间距、IGBT用第2沟槽间距、FWD用第1沟槽间距、FWD用第2沟槽间距窄。
根据这些观点，各分离用间距比各沟槽间距窄。因此，在分离单元区域，即使分离单元间距被设为各沟槽间距以上，也能够提高沟槽密度。因此，在分离单元区域中等位线也难以向基体层侧进入，在分离单元区域也能够抑制电场集中的发生。因而，能够提高分离单元区域的耐压，所以能够提高半导体装置的耐压。
此外，根据本发明的其他观点，将IGBT用第1沟槽中的最靠FWD用沟槽侧的沟槽的中心与FWD用第1沟槽中的最靠IGBT用沟槽侧的沟槽的中心之间设为分离单元区域，将IGBT区域中的与分离单元区域不同的区域设为IGBT单元区域，将FWD区域中的与分离单元区域不同的区域设为FWD单元区域，分离单元区域的基体层相比于IGBT单元区域以及FWD单元区域的基体层而言每单位体积的杂质量较高。
由此，在分离单元区域中，与IGBT单元区域以及FWD单元区域相比，成为基体层与漂移层之间的耗尽层向集电极层以及阴极层侧延伸的状态。因而，在分离单元区域，等位线难以向基体层侧进入，在分离单元区域能够抑制电场集中的发生。因而，能够提高分离单元区域的耐压，所以能够提高半导体装置的耐压。
此外，根据本发明的其他观点，将IGBT用第1沟槽中的最靠FWD用沟槽侧的沟槽的中心与FWD用第1沟槽中的最靠IGBT用沟槽侧的沟槽的中心之间设为分离单元区域，在分离单元区域，形成有使IGBT用第1沟槽中的最靠FWD用沟槽侧的沟槽与FWD用第1沟槽中的最靠IGBT用沟槽侧的沟槽相连通的连通沟槽(134)，在连通沟槽中，配置有将第1栅极电极与第2栅极电极绝缘的绝缘膜。
由此，在分离单元区域，通过形成连通沟槽从而能够提高沟槽密度。因此，在分离单元区域中等位线也难以向基体层侧进入，在分离单元区域能够抑制电场集中的发生。因而，能够提高分离单元区域的耐压，所以能够提高半导体装置的耐压。
另外，对各构成要素等赋予的带括号的参照标记表示该构成要素等与后述实施方式中记载的具体构成要素等的对应关系的一例。
附图说明
图1是第1实施方式的半导体装置的截面图。
图2是图1所示的半导体装置的平面图。
图3是第2实施方式的半导体装置的截面图。
图4是图3所示的半导体装置的平面图。
图5是第2实施方式的变形例的半导体装置的平面图。
图6是第2实施方式的变形例的半导体装置的平面图。
图7是第3实施方式的半导体装置的平面图。
图8是第4实施方式的半导体装置的截面图。
图9是第5实施方式的半导体装置的平面图。
图10是第6实施方式的半导体装置的截面图。
图11是第6实施方式的半导体装置的平面图。
具体实施方式
以下，基于附图说明本发明的实施方式。另外，在以下各实施方式中，对于相同或等同的部分赋予同一标记而进行说明。
(第1实施方式)
对第1实施方式进行说明。另外，本实施方式的半导体装置例如适于用作逆变器、DC/DC变换器等的电源电路中使用的功率开关元件。
如图1所示，半导体装置在共通的半导体衬底10上形成有具有IGBT元件的IGBT区域1和具有FWD元件的FWD区域2。即，本实施方式的半导体装置被设为RC(ReverseConducting的简写)－IGBT。
具体而言，半导体装置具有构成N-型的漂移层11的半导体衬底10。另外，在本实施方式中，半导体衬底10由硅衬底构成。并且，在漂移层11上形成有P型的基体层12。另外，所谓漂移层11上，换言之是半导体衬底10的一面10a侧。
在半导体衬底10，以将基体层12贯通而到达漂移层11的方式形成有沟槽13a、13b。并且，各沟槽13a、13b被将各沟槽13a、13b的壁面覆盖而形成的栅极绝缘膜14和在该栅极绝缘膜14之上形成的由多晶硅等构成的第1、第2栅极电极15a、15b填埋。由此，构成沟槽栅构造。
此外，隔着漂移层11而在基体层12的相反侧形成有P+型的集电极层16及N+型的阴极层17。并且，在本实施方式中，IGBT区域1和FWD区域2根据在半导体衬底10的另一面10b侧形成的层是集电极层16还是阴极层17而被划分。即，本实施方式中，集电极层16上的部分设为IGBT区域1，阴极层17上的部分设为FWD区域2。
隔着集电极层16及阴极层17而在漂移层11的相反侧(即，半导体衬底10的另一面10b)，形成有与集电极层16及阴极层17电连接的下部电极18。即，形成有在IGBT区域1中作为集电极电极发挥功能、在FWD区域2中作为阴极电极发挥功能的下部电极18。本实施方式中，下部电极18相当于第2电极。
这里，参照图1及图2说明本实施方式的沟槽13a、13b的形状(即，沟槽栅构造的形状)。另外，以下，将半导体衬底10的面方向上的一个方向作为X轴方向，将半导体衬底10的面方向上的与X轴方向正交的一个方向作为Y轴方向，将与X轴方向及Y轴方向正交的方向作为Z轴方向。图1中，纸面左右方向为X轴方向，纸面垂直方向为Y轴方向，纸面上下方向为Z轴方向。图2中，纸面左右方向为X轴方向，纸面上下方向为Y轴方向，纸面垂直方向为Z轴方向。本实施方式中，Y轴方向相当于第1方向，X轴方向相当于第2方向。此外，在后述的各图中，也适当示出了X轴方向、Y轴方向、Z轴方向。并且，图2省略后述的层间绝缘膜21及上部电极22而表示，虽不是截面图，但为了容易理解而对第1、第2栅极电极15a、15b施加了阴影。此外，在后述的与图2对应的各图中，也将层间绝缘膜21及上部电极22省略，对第1、第2栅极电极15a、15b施加了阴影。
在半导体衬底10，在IGBT区域1形成有IGBT用沟槽13a，在FWD区域2形成有FWD用沟槽13b，各沟槽13a、13b以Z轴方向为深度方向而被下挖。
IGBT用沟槽13a由沿Y轴方向延伸的IGBT用第1沟槽131a和沿X轴方向延伸的IGBT用第2沟槽132a连通而构成，为格子状。另外，本实施方式中，IGBT用第1沟槽131a沿X轴方向形成有3条以上的多条，相邻的IGBT用第1沟槽131a彼此的间隔相等。此外，IGBT用第2沟槽132a沿Y轴方向形成有3条以上的多条，相邻的IGBT用第2沟槽132a彼此的间隔相等。
FWD用沟槽13b由沿Y轴方向延伸的FWD用第1沟槽131b和沿X轴方向延伸的FWD用第2沟槽132b连通而构成，为格子状。
另外，本实施方式中，FWD用第1沟槽131b沿X轴方向形成有3条以上的多条。并且，相邻的FWD用第1沟槽131b彼此的间隔相等，并且与相邻的IGBT用第1沟槽131a彼此的间隔也相等。此外，FWD用第2沟槽132b沿Y轴方向形成有3条以上的多条。并且，相邻的FWD用第2沟槽132b彼此的间隔相等，并且与相邻的IGBT用第2沟槽132a彼此的间隔也相等。
此外，本实施方式中，相对于1个IGBT用第1沟槽131a向相反侧突出的2个IGBT用第2沟槽132a沿Y轴方向错开而配置。即，相对于1个IGBT用第1沟槽131a向相反侧突出的2个IGBT用第2沟槽132a非对称。同样地，相对于1个FWD用第1沟槽131b向相反侧突出的2个FWD用第2沟槽132b沿Y轴方向错开而配置。即，相对于1个FWD用第1沟槽131b向相反侧突出的2个FWD用第2沟槽132b非对称。
本实施方式中，像这样形成了IGBT用沟槽13a及FWD用沟槽13b。并且，在IGBT用沟槽13a与FWD用沟槽13b之间，没有形成沿X轴方向延伸的沟槽。即，本实施方式中，IGBT用沟槽13a与FWD用沟槽13b不连通，为分离的状态。因此，埋入在IGBT用沟槽13a中的第1栅极电极15a和埋入在FWD用沟槽13b中的第2栅极电极15b为分离的状态，为电绝缘的状态。
并且，埋入在IGBT用沟槽13a中的第1栅极电极15a经由未图示的栅极布线而与施加规定的栅极电压的栅极驱动电路连接。另一方面，埋入在FWD用沟槽13b中的第2栅极电极15b例如与后述的上部电极22连接，被维持为上部电极22的电位。
另外，关于IGBT用沟槽13a以及FWD用沟槽13b，更详细而言，将配置有第1栅极电极15a的沟槽设为IGBT用沟槽13a，将配置有第2栅极电极15b的沟槽设为FWD用沟槽13b。即，本实施方式中，如图1所示，在集电极层16与阴极层17的边界上也形成有沟槽，在该沟槽中如图2所示那样配置有第2栅极电极15b。因此，该沟槽成为FWD用沟槽13b。
以下，将IGBT用沟槽13a中的最靠FWD用沟槽13b侧的也称作IGBT用端部沟槽133a。此外，将FWD用沟槽13b中的最靠IGBT用沟槽13a侧的也称作FWD用端部沟槽133b。另外，本实施方式中，FWD用端部沟槽133b构成为，X轴方向上的中心与集电极层16和阴极层17的边界大致一致。
此外，以下，将IGBT用端部沟槽133a的中心与FWD用端部沟槽133b的中心之间的区域也称作分离单元区域3a。此外，将IGBT区域1中的与分离单元区域3a不同的区域也称作IGBT单元区域1a，将FWD区域2中的与分离单元区域3a不同的区域也称作FWD单元区域2a。
另外，所谓IGBT用端部沟槽133a的中心，是IGBT用端部沟槽133a的X轴方向的中心，所谓FWD用端部沟槽133b的中心，是FWD用端部沟槽133b的X轴方向的中心。并且，本实施方式中，FWD用端部沟槽133b的中心与集电极层16和阴极层17的边界大致一致。因此，IGBT区域1包含分离单元区域3a，FWD区域2全部成为FWD单元区域2a。
此外，将IGBT用端部沟槽133a的中心与FWD用端部沟槽133b的中心之间的距离设为分离单元间距W1。即，将分离单元区域3a的沿X轴方向的距离设为分离单元间距W1。
此外，将沿着X轴方向相邻的IGBT用第1沟槽131a彼此的中心间的距离设为IGBT用第1沟槽间距D1a。将沿着Y轴方向相邻的IGBT用第2沟槽132a彼此的中心间的距离设为IGBT用第2沟槽间距D2a。另外，所谓IGBT用第1沟槽131a的中心，是IGBT用第1沟槽131a的X轴方向的中心，所谓IGBT用第2沟槽132a的中心，是IGBT用第2沟槽132a的Y轴方向的中心。
同样地，将沿X轴方向相邻的FWD用第1沟槽131b彼此的中心间的距离设为FWD用第1沟槽间距D1b。将沿Y轴方向相邻的FWD用第2沟槽132b的中心间的距离设为FWD用第2沟槽间距D2b。另外，所谓FWD用第1沟槽131b的中心，是FWD用第1沟槽131b的X轴方向的中心，所谓FWD用第2沟槽132b的中心，是FWD用第2沟槽132b的Y轴方向的中心。
此外，本实施方式中，如上述那样，相邻的IGBT用第1沟槽131a彼此的间隔与相邻的FWD用第1沟槽131b彼此的间隔相等。因此，IGBT用第1沟槽间距D1a与FWD用第1沟槽间距D1b相等。此外，相邻的IGBT用第2沟槽132a彼此的间隔与相邻的FWD用第2沟槽132b彼此的间隔相等。因此，IGBT用第2沟槽间距D2a和FWD用第2沟槽间距D2b相等。
并且，本实施方式中，分离单元间距W1比各沟槽间距D1a、D2a、D1b、D2b窄。因此，本实施方式的分离单元区域3a，例如与分离单元间距W1为IGBT用第1沟槽间距D1a以及FWD用第1沟槽间距D1b以上的情况相比，沟槽密度变高。
以上是本实施方式的沟槽13a、13b的结构。
并且，各IGBT单元区域1a中，在基体层12的表层部，分别形成有比漂移层11高杂质浓度的N+型的发射极区域19以及比基体层12高杂质浓度的P+型的接触区域20。具体而言，本实施方式中，发射极区域19沿着IGBT用沟槽13a形成。即，发射极区域19当从半导体衬底10的面方向的法线方向观察时形成为框状。并且，接触区域20形成为，与发射极区域19邻接并且被发射极区域19包围，形成在从IGBT用沟槽13a离开了的位置。另外，所谓基体层12的表层部，换言之是半导体衬底10的一面10a侧。
此外，在FWD单元区域2a以及分离单元区域3a，在基体层12的表层部，形成有与形成于IGBT单元区域1a的接触区域20同样的接触区域20。另外，本实施方式中，在分离单元区域3a没有形成发射极区域19。即，在IGBT用端部沟槽133a的分离单元区域3a侧，没有形成发射极区域19。即，本实施方式中，使得分离单元区域3a不再作为IGBT元件进行动作。由此，能够抑制在IGBT动作时配置在FWD用端部沟槽133b中的第2栅极电极15b发生栅极干扰、FWD元件的特性变动。
在半导体衬底10的一面10a上，形成有由BPSG(Borophosphosilicate Glass的简写)等构成的层间绝缘膜21。并且，在层间绝缘膜21上，形成有穿过形成于层间绝缘膜21的接触孔21a而与发射极区域19及接触区域20(即，基体层12)电连接的作为第1电极的上部电极22。即，在层间绝缘膜21上，形成有在IGBT区域1中作为发射极电极发挥功能、在FWD区域2中作为阳极电极发挥功能的上部电极22。
另外，在分离单元区域3a，在与图1不同的截面中，在层间绝缘膜21形成有使接触区域20露出的接触孔21a。更详细而言，虽未特别图示，但本实施方式的半导体装置以将上述IGBT区域1及FWD区域2包围的方式配置有外周区域。并且，在分离单元区域3a，在外周区域的附近在层间绝缘膜21中形成有接触孔，接触区域20穿过该接触孔21a而与上部电极22电连接。
因此，如后述那样使二极管动作时，由于分离单元区域3a的接触孔21a形成在外周区域的附近，所以载流子不易经由分离单元区域3a向上部电极22流动，分离单元区域3a不易进行二极管动作。由此，能够抑制当二极管动作时配置在IGBT用端部沟槽133a中的第1栅极电极15a发生栅极干扰、IGBT元件的特性变动。
并且，通过如上述那样构成，在FWD单元区域2a中，将基体层12及接触区域20作为阳极，将漂移层11、阴极层17作为阴极，构成具有PN结的FWD元件。
以上是本实施方式的半导体装置的结构。另外，本实施方式中，N型、N+型、N-型相当于第1导电型，P型、P+型相当于第2导电型。此外，本实施方式中，如上述那样，半导体衬底10具有集电极层16、阴极层17、漂移层11、基体层12、发射极区域19、接触区域20。
接着，简单说明上述半导体装置的动作。
首先，半导体装置若下部电极18被施加比上部电极22高的电压，则在基体层12与漂移层11之间形成的PN结成为逆导通状态而形成耗尽层。并且，当第1栅极电极15a被施加了不到绝缘栅构造的阈值电压Vth的低电平(例如，0V)的电压时，在上部电极22与下部电极18之间不流通电流。
并且，为了使IGBT元件为导通状态，在下部电极18被施加比上部电极22高的电压的状态下，向第1栅极电极15a施加绝缘栅构造的阈值电压Vth以上的高电平的电压。由此，在基体层12中的与配置第1栅极电极15a的IGBT用沟槽13a相接的部分，形成反型层。并且，从发射极区域19经由反型层将电子向漂移层11供给从而从集电极层16将空穴向漂移层11供给，通过电导率调制而漂移层11的电阻值下降从而成为导通状态。
此外，当使IGBT元件为截止状态、使FWD元件为导通状态(即，使FWD元件进行二极管动作)时，切换向上部电极22和下部电极18施加的电压，向上部电极22施加比下部电极18高的电压。并且，向第1栅极电极15a施加不到绝缘栅构造的阈值电压Vth的低电平(例如，0V)的电压。由此，在基体层12中的与IGBT用第1沟槽131a相接的部分不形成反型层，空穴被从基体层12供给并且电子被从阴极层17供给从而FWD元件进行二极管动作。
然后，当使FWD元件从导通状态成为截止状态时，进行向下部电极18施加比上部电极22高的电压的逆电压施加。即，当从在FWD元件中流通正向电流的状态将该电流切断时，进行向下部电极18施加比上部电极22高的电压的逆电压施加。由此，FWD元件成为恢复状态后成为截止状态。
此时，在半导体装置中，等位线避开各沟槽13a、13b地弯曲形成。并且，在本实施方式中，使分离单元间距W1比各沟槽间距D1a、D2a、D1b、D2b窄。因此，与使分离单元间距W1为各沟槽间距D1a、D2a、D1b、D2b以上的情况相比，分离单元区域3a的沟槽密度变高。因而，在分离单元区域3a，等位线也不易向基体层12侧进入，在分离单元区域3a也能够抑制电场集中的发生。因而，能够提高分离单元区域3a的耐压，从而能够提高半导体装置的耐压。
如以上说明的那样，在本实施方式中，分离单元间距W1比各沟槽间距D1a、D2a、D1b、D2b窄。因此，在分离单元区域3a，与分离单元间距W1为各沟槽间距D1a、D2a、D1b、D2b以上的情况相比，沟槽密度变高。由此，在分离单元区域3a中等位线也不易向基体层12侧进入，在分离单元区域3a也能够抑制电场集中的发生。因而，能够提高分离单元区域3a的耐压，从而能够提高半导体装置的耐压。
(第2实施方式)
对第2实施方式进行说明。本实施方式相对于第1实施方式在分离单元区域3a形成了伪沟槽。其他与第1实施方式相同所以这里省略说明。
本实施方式中，如图3及图4所示，在分离单元区域3a，形成有沿Y轴方向延伸并与IGBT用沟槽13a及FWD用沟槽13b分离的1个伪沟槽23。本实施方式中，该伪沟槽23形成得比IGBT用沟槽13a及FWD用沟槽13b深。
并且，伪沟槽23被将伪沟槽23的壁面覆盖而形成的伪绝缘膜24和在该伪绝缘膜24之上形成的由多晶硅等构成的伪电极25填埋。另外，本实施方式的伪电极25在与图1不同的截面中与上部电极22电连接。
这里，在本实施方式中，将伪沟槽23的中心与IGBT用端部沟槽133a的中心之间的距离设为分离用第1沟槽间距L1。此外，将伪沟槽23的中心与FWD用端部沟槽133b的中心之间的距离设为分离用第2沟槽间距L2。另外，伪沟槽23的中心是伪沟槽23的X轴方向的中心。此外，分离单元间距W1成为分离用第1沟槽间距L1与分离用第2沟槽间距L2之和。
并且，在本实施方式中，分离用第1沟槽间距L1以及分离用第2沟槽间距L2比各沟槽间距D1a、D2a、D1b、D2b窄，并且分离单元间距W1比各沟槽间距D1a、D2a、D1b、D2b窄。另外，在本实施方式中，分离用第1沟槽间距L1与分离用第2沟槽间距L2相等。
如以上说明的那样，在本实施方式中，在分离单元区域3a形成有伪沟槽23。因此，在分离单元区域3a，能够进一步提高沟槽密度，能够进一步实现耐压的提高。
此外，伪沟槽23形成得比IGBT用沟槽13a以及FWD用沟槽13b深。因此，与伪沟槽23被设为与IGBT用沟槽13a以及FWD用沟槽13b相同深度的情况相比，在分离单元区域3a，等位线更不易向基体层12侧进入。因而，能够进一步提高分离单元区域3a的耐压。
(第2实施方式的变形例)
对上述第2实施方式的变形例进行说明。在上述第2实施方式中，也可以如图5所示，在分离单元区域3a，多个伪沟槽23沿X轴方向排列形成。该情况下，将IGBT用端部沟槽133a的中心与和IGBT用端部沟槽133a相邻的伪沟槽23的中心之间的距离设为分离用第1沟槽间距L1。此外，将FWD用端部沟槽133b的中心与和FWD用端部沟槽133b相邻的伪沟槽23的中心之间的距离设为分离用第2沟槽间距L2。并且，将相邻的伪沟槽23彼此的中心间的距离设为分离用第3沟槽间距L3。该情况下，分离用第1～第3沟槽间距L1～L3比各沟槽间距D1a、D2a、D1b、D2b窄。
此外，在这样的变形例中，也可以进一步形成多个伪沟槽23。该情况下，将相邻的伪沟槽23彼此的中心间的最大距离设为分离用第3沟槽间距L3即可。
进而，在上述第2实施方式中，也可以如图6所示，伪沟槽23沿Y轴方向分离为多个。另外，在设为这样的结构的情况下，若沿Y轴方向将相邻的伪沟槽23的间隔设为分离用第4沟槽间距L4，则伪沟槽23构成为，分离用第4沟槽间距L4也比各沟槽间距D1a、D2a、D1b、D2b窄。由此，能够实现分离单元区域3a的沟槽密度的提高，能够得到与上述第2实施方式同样的效果。
(第3实施方式)
对第3实施方式进行说明。第3实施方式相对于第2实施方式改变了分离单元间距W1与各沟槽间距D1a、D2a、D1b、D2b的关系。其他与第1实施方式相同所以这里省略说明。
在本实施方式中，如图7所示，分离单元间距W1比各沟槽间距D1a、D2a、D1b、D2b宽。但是，分离用第1沟槽间距L1以及分离用第2沟槽间距L2分别比各沟槽间距D1a、D2a、D1b、D2b窄。
如以上说明的那样，如果分离用第1、第2沟槽间距L1、L2比各沟槽间距D1a、D2a、D1b、D2b窄，则分离单元间距W1也可以比各沟槽间距D1a、D2a、D1b、D2b宽。这样的半导体装置也由于分离单元区域3a的沟槽密度提高从而能够得到与上述第2实施方式同样的效果。
另外，虽未特别图示，但本实施方式还能够适当与上述第2实施方式的变形例组合。该情况下，例如，在采用图5的结构的情况下，使分离用第1～第3沟槽间距L1～L3比各沟槽间距D1a、D2a、D1b、D2b窄即可。
(第4实施方式)
对第4实施方式进行说明。第4实施方式相对于第1实施方式改变了分离单元区域3a的基体层12的结构。其他与第1实施方式相同所以这里省略说明。
在本实施方式中，如图8所示，在分离单元区域3a，基体层12的深度形成得比IGBT单元区域1a及FWD单元区域2a深。即，分离单元区域3a构成为，与IGBT单元区域1a及FWD单元区域2a相比，基体层12中的每单位体积的杂质量变高。
另外，这样的半导体装置的基体层12例如如下那样制造。即，基体层12通过向半导体衬底10离子注入P型杂质并进行热处理而形成。该情况下，在构成分离单元区域3a的部分，通过加大离子注入时的加速电压、或者多次进行离子注入，从而与IGBT单元区域1a及FWD单元区域2a相比将基体层12较深地形成。
如以上说明的那样，本实施方式中，在分离单元区域3a，与IGBT单元区域1a及FWD单元区域2a相比将基体层12形成得更深。因此，在分离单元区域3a，与IGBT单元区域1a及FWD单元区域2a相比，基体层12与漂移层11之间的耗尽层成为向半导体衬底10的另一面10b侧延伸了的状态。因而，在分离单元区域3a，等位线更不易向基体层12侧进入，能够抑制在分离单元区域3a发生电场集中。
(第4实施方式的变形例)
对上述第4实施方式的变形例进行说明。在上述第4实施方式中，分离单元区域3a中的基体层12也可以比IGBT单元区域1a及FWD单元区域2a中的基体层12高杂质浓度。由此，等位线更不易向基体层12侧进入，在分离单元区域3a能够抑制发生电场集中。另外，在这样的结构下，分离单元区域3a中的基体层12也可以与IGBT单元区域1a及FWD单元区域2a中的基体层12深度相同。
此外，在上述第4实施方式中，分离单元间距W1也可以为各沟槽间距D1a、D2a、D1b、D2b以上。这样的半导体装置也能够通过改变分离单元区域3a的基体层12而抑制电场集中的发生，从而能够实现耐压的提高。
(第5实施方式)
对第5实施方式进行说明。第5实施方式相对于第1实施方式在分离单元区域3a形成了连通沟槽。其他与第1实施方式相同所以这里省略说明。
在本实施方式中，如图9所示，在分离单元区域3a，形成有将IGBT用端部沟槽133a和FWD用端部沟槽133b相连的连通沟槽134。具体而言，连通沟槽134沿着X轴方向延伸而形成，并且形成有多个。并且，IGBT用端部沟槽133a和FWD用端部沟槽133b经由各连通沟槽134而连通。即，本实施方式中，IGBT用沟槽13a和FWD用沟槽13b一体形成。
并且，在连通沟槽134中，配置有将第1栅极电极15a和第2栅极电极15b绝缘的绝缘膜135。
如以上说明的那样，在本实施方式中，在分离单元区域3a形成有连通沟槽134。因此，能够进一步提高分离单元区域3a的沟槽密度。因而，能够进一步抑制分离单元区域3a中的电场集中的发生。
(第5实施方式的变形例)
对上述第5实施方式的变形例进行说明。上述第5实施方式中，分离单元间距W1也可以设为各沟槽间距D1a、D2a、D1b、D2b以上。作为这样的半导体装置，也通过在分离单元区域3a形成连通沟槽134，从而与没有形成连通沟槽134的情况相比能够抑制电场集中的发生，因此能够实现耐压的提高。
此外，在上述第5实施方式中，连通沟槽134可以仅形成有1个。作为这样的半导体装置，也与没有形成连通沟槽134的情况相比，能够提高沟槽密度。
进而，在上述第5实施方式中，如果第1栅极电极15a与第2栅极电极15b绝缘，则第1栅极电极15a及第2栅极电极15b也可以一部分延伸到连通沟槽134内。
(第6实施方式)
对第6实施方式进行说明。第6实施方式相对于第1实施方式形成了柱(pillar)区域、阻挡(barrier)区域、电场缓和区域。其他与第1实施方式相同所以这里省略说明。
本实施方式中，如图10及图11所示，在IGBT单元区域1a、分离单元区域3a、FWD单元区域2a中，在漂移层11与基体层12之间，形成有比基体层12低杂质浓度的P--型的电场缓和区域26。并且，在IGBT单元区域1a、FWD单元区域2a、分离单元区域3a中，在电场缓和区域26与基体层12之间，形成有比漂移层11高杂质浓度的N型的阻挡区域27。另外，各沟槽13a、13b形成为，将基体层12、阻挡区域27、电场缓和区域26贯通并到达漂移层11。
此外，在本实施方式中，在IGBT单元区域1a及FWD单元区域2a中，形成有发射极区域19。具体而言，在IGBT单元区域1a，发射极区域19相对于形成该IGBT单元区域1a的1个单元的一对IGBT用第1沟槽131a分别沿着位于大致中央部的部分形成。同样，在FWD单元区域2a，发射极区域19相对于形成该FWD单元区域2a的1个单元的一对FWD用第1沟槽131b分别沿着位于大致中央部的部分形成。
此外，在IGBT单元区域1a及FWD单元区域2a，在基体层12的表层部，以被接触区域20包围的方式形成有N型的柱区域28。柱区域28到达阻挡区域27，以与阻挡区域27连接的方式形成。柱区域28相对于上部电极22被肖特基连接。
并且，在本实施方式中，在IGBT单元区域1a及FWD单元区域2a，如上述那样形成有发射极区域19、接触区域20、柱区域28，所以在半导体衬底10的一面10a，基体层12也成为露出的状态。
此外，在漂移层11中的与基体层12侧相反侧(即，半导体衬底10的另一面10b侧)，形成有比漂移层11高杂质浓度的N型的场阻挡(field stop)层(以下称作FS层)29。该FS层29用于通过防止耗尽层的扩展而实现耐压和稳态损失的性能提高，并且控制从半导体衬底10的另一面10b侧注入的空穴的注入量。
进而，在本实施方式中，成为在阴极层17局部地形成有P+型的注入区域30的状态。本实施方式中，注入区域30形成有多个且形成为格子状，但也可以仅设为1个，也可以设为沿Y轴方向延伸的条状，也可以不规则地形成。另外，该注入区域30与接触区域20为相同的杂质浓度。
在以上说明的本实施方式中，阻挡区域27经由柱区域28而维持为上部电极22的电位。因此，该半导体装置中，当使FWD元件导通时，由基体层12与阻挡区域27之间的PN结构成的二极管不易导通，通过使上部电极22的电位上升而导通。因而，能够使二极管动作稳定。
此外，在本实施方式的半导体装置中，在阻挡区域27与漂移层11之间，形成有P型的电场缓和区域26。因此，与没有形成电场缓和区域26的情况相比，通过在电场缓和区域26与漂移层11之间构成的PN结，等位线不易向各沟槽13a、13b之间进入，能够进一步实现耐压的提高。
(其他实施方式)
本发明依据实施方式进行了描述，但应理解的是本发明不限于该实施方式及构造。本发明也包含各种各样的变形例及等同范围内的变形。除此以外，各种各样的组合及形态、进而在它们中仅包含一要素、其以上或其以下的其他组合及形态也落入本发明的范畴及思想范围。
例如，上述各实施方式中，说明了将第1导电型设为N型并将第2导电型设为P型的例子，但也能够将第1导电型设为P型并将第2导电型设为N型。
此外，在上述各实施方式中，也可以是，在分离单元区域3a，以与IGBT用沟槽13a相接的方式形成发射极区域19，使该发射极区域19也与上部电极22连接。
进而，上述各实施方式中，在分离单元区域3a，也可以在从外周区域离开了的位置形成有接触孔21a。例如，上述第1实施方式中，在图1中，也可以形成有使分离单元区域3a的接触区域20露出的接触孔21a。
此外，在上述各实施方式中，集电极层16与阴极层17的边界也可以形成在其他位置。例如，集电极层16与阴极层17的边界也可以形成在IGBT用端部沟槽133a的正下方，也可以形成在IGBT用端部沟槽133a与FWD用端部沟槽133b之间的中央部。即，分离单元区域3a也可以仅包含在FWD区域2内，也可以包含在IGBT区域1及FWD区域2。
进而，在上述第1、第2、第4～第6实施方式中，例如也可以是，相邻的IGBT用第1沟槽131a彼此的间隔不同，IGBT用第1沟槽间距D1a按每部分而不同。同样，相邻的IGBT用第2沟槽132a彼此的间隔、相邻的FWD用第1沟槽131b彼此的间隔、相邻的FWD用第2沟槽132b彼此的间隔也可以不同。在这样的结构的情况下，分离单元间距W1比各沟槽间距D1a、D2a、D1b、D2b的最小距离窄即可。
此外，在上述第1～第5实施方式中，也可以还在FWD区域2也形成有发射极区域19。并且，上述第6实施方式中，也可以在FWD区域2不形成发射极区域19。
进而，上述第2实施方式中，伪电极25也可以不与上部电极22等连接而设为浮置状态。
此外，也可以将上述各实施方式适当组合。例如，上述第4实施方式可以与上述第2、第3实施方式适当组合。此外，上述第5实施方式可以与上述第2～第4实施方式适当组合。进而，上述第6实施方式可以与上述第2～第5实施方式适当组合。并且，也可以将组合各实施方式而得到的形态彼此进一步组合。

Claims (11)

1.一种半导体装置，在共通的半导体衬底(10)上形成有IGBT区域(1)和FWD区域(2)，其特征在于，
具备：
第1导电型的漂移层(11)；
第2导电型的基体层(12)，形成在上述漂移层上；
多个沟槽栅构造，具有在将上述基体层贯通的沟槽(13a、13b)的壁面形成的栅极绝缘膜(14)和在上述栅极绝缘膜上形成的栅极电极(15a、15b)；
第1导电型的发射极区域(19)，在上述基体层的表层部以与形成于上述IGBT区域的上述沟槽相接的方式形成；
第2导电型的集电极层(16)，隔着上述漂移层而形成在上述基体层侧的相反侧；
第1导电型的阴极层(17)，隔着上述漂移层而形成在上述基体层的相反侧并且与上述集电极层邻接；
第1电极(22)，与上述基体层及上述发射极区域电连接；以及
第2电极(18)，与上述集电极层及上述阴极层电连接；
上述集电极层上的区域被设为上述IGBT区域，上述阴极层上的区域被设为上述FWD区域；
上述沟槽是形成于上述IGBT区域的配置作为上述栅极电极的第1栅极电极(14a)的IGBT用沟槽(13a)、和形成于上述FWD区域且配置独立于上述第1栅极电极而被控制的作为上述栅极电极的第2栅极电极(14b)的FWD用沟槽(13b)；
上述IGBT用沟槽是在第1方向上延伸的IGBT用第1沟槽(131a)和在第2方向上延伸的IGBT用第2沟槽(132a)相连通而得到的格子状，上述第1方向沿着上述半导体衬底的面方向上的一个方向，上述第2方向与上述半导体衬底的面方向上的上述第1方向交叉；
上述FWD用沟槽是在上述第1方向上延伸的FWD用第1沟槽(131b)和在上述第2方向上延伸的FWD用第2沟槽(132b)相连通而得到的格子状；
将上述IGBT用第1沟槽中的最靠上述FWD用沟槽侧的沟槽(133a)的中心与上述FWD用第1沟槽中的最靠上述IGBT用沟槽侧的沟槽(133b)的中心之间设为分离单元区域(3a)并且将上述分离单元区域的上述第2方向上的距离设为分离单元间距(W1)，将相邻的上述IGBT用第1沟槽彼此的中心间的最小距离设为IGBT用第1沟槽间距(D1a)，将相邻的上述IGBT用第2沟槽彼此的中心间的最小距离设为IGBT用第2沟槽间距(D2a)，将相邻的上述FWD用第1沟槽彼此的中心间的最小距离设为FWD用第1沟槽间距(D1b)，将相邻的上述FWD用第2沟槽彼此的中心间的最小距离设为FWD用第2沟槽间距(D2b)；
上述分离单元间距比上述IGBT用第1沟槽间距、上述IGBT用第2沟槽间距、上述FWD用第1沟槽间距、上述FWD用第2沟槽间距窄。
2.如权利要求1所述的半导体装置，其特征在于，
在上述分离单元区域，形成有沿上述第1方向延伸的伪沟槽(23)；
在上述伪沟槽(23)，配置有伪绝缘膜(24)和伪电极(25)。
3.一种半导体装置，在共通的半导体衬底(10)上形成有IGBT区域(1)和FWD区域(2)，其特征在于，
具备：
第1导电型的漂移层(11)；
第2导电型的基体层(12)，形成在上述漂移层上；
多个沟槽栅构造，具有在将上述基体层贯通的沟槽(13a、13b)的壁面形成的栅极绝缘膜(14)和在上述栅极绝缘膜上形成的栅极电极(15a、15b)；
第1导电型的发射极区域(19)，在上述基体层的表层部以与形成于上述IGBT区域的上述沟槽相接的方式形成；
第2导电型的集电极层(16)，隔着上述漂移层而形成在上述基体层侧的相反侧；
第1导电型的阴极层(17)，隔着上述漂移层而形成在上述基体层的相反侧并且与上述集电极层邻接；
第1电极(22)，与上述基体层及上述发射极区域电连接；以及
第2电极(18)，与上述集电极层及上述阴极层电连接；
上述集电极层上的区域被设为上述IGBT区域，上述阴极层上的区域被设为上述FWD区域；
上述沟槽是形成于上述IGBT区域的配置作为上述栅极电极的第1栅极电极(14a)的IGBT用沟槽(13a)、和形成于上述FWD区域且配置独立于上述第1栅极电极而被控制的作为上述栅极电极的第2栅极电极(14b)的FWD用沟槽(13b)；
上述IGBT用沟槽是在第1方向上延伸的IGBT用第1沟槽(131a)和在第2方向上延伸的IGBT用第2沟槽(132a)相连通而得到的格子状，上述第1方向沿着上述半导体衬底的面方向上的一个方向，上述第2方向与上述半导体衬底的面方向上的上述第1方向交叉；
上述FWD用沟槽是在上述第1方向上延伸的FWD用第1沟槽(131b)和在上述第2方向上延伸的FWD用第2沟槽(132b)相连通而得到的格子状；
将上述IGBT用第1沟槽中的最靠上述FWD用沟槽侧的沟槽(133a)的中心与上述FWD用第1沟槽中的最靠上述IGBT用沟槽侧的沟槽(133b)的中心之间设为分离单元区域(3a)，并且将上述分离单元区域的上述第2方向上的距离设为分离单元间距(W1)；
在上述分离单元区域，形成有沿上述第1方向延伸的1个伪沟槽(23)；
在上述伪沟槽(23)，配置有伪绝缘膜(24)和伪电极(25)；
将相邻的上述IGBT用第1沟槽彼此的中心间的最小距离设为IGBT用第1沟槽间距(D1a)，将相邻的上述IGBT用第2沟槽彼此的中心间的最小距离设为IGBT用第2沟槽间距(D2a)，将相邻的上述FWD用第1沟槽彼此的中心间的最小距离设为FWD用第1沟槽间距(D1b)，将相邻的上述FWD用第2沟槽彼此的中心间的最小距离设为FWD用第2沟槽间距(D2b)，将上述伪沟槽的中心与和该伪沟槽相邻的上述IGBT用第1沟槽的中心之间的距离设为分离用第1沟槽间距(L1)，将上述伪沟槽的中心与和该伪沟槽相邻的上述FWD用第1沟槽的中心之间的距离设为分离用第2沟槽间距(L2)；
上述分离单元间距比上述IGBT用第1沟槽间距、上述IGBT用第2沟槽间距、上述FWD用第1沟槽间距、上述FWD用第2沟槽间距的至少1个大；
上述分离用第1沟槽间距以及上述分离用第2沟槽间距比上述IGBT用第1沟槽间距、上述IGBT用第2沟槽间距、上述FWD用第1沟槽间距、上述FWD用第2沟槽间距窄。
4.一种半导体装置，在共通的半导体衬底(10)上形成有IGBT区域(1)和FWD区域(2)，其特征在于，
具备：
第1导电型的漂移层(11)；
第2导电型的基体层(12)，形成在上述漂移层上；
多个沟槽栅构造，具有在将上述基体层贯通的沟槽(13a，13b)的壁面形成的栅极绝缘膜(14)和在上述栅极绝缘膜上形成的栅极电极(15a，15b)；
第1导电型的发射极区域(19)，在上述基体层的表层部以与形成于上述IGBT区域的上述沟槽相接的方式形成；
第2导电型的集电极层(16)，隔着上述漂移层而形成在上述基体层侧的相反侧；
第1导电型的阴极层(17)，隔着上述漂移层而形成在上述基体层的相反侧并且与上述集电极层邻接；
第1电极(22)，与上述基体层及上述发射极区域电连接；以及
第2电极(18)，与上述集电极层及上述阴极层电连接；
上述集电极层上的区域被设为上述IGBT区域，上述阴极层上的区域被设为上述FWD区域；
上述沟槽是形成于上述IGBT区域的配置作为上述栅极电极的第1栅极电极(14a)的IGBT用沟槽(13a)、和形成于上述FWD区域且配置独立于上述第1栅极电极而被控制的作为上述栅极电极的第2栅极电极(14b)的FWD用沟槽(13b)；
上述IGBT用沟槽是在第1方向上延伸的IGBT用第1沟槽(131a)和在第2方向上延伸的IGBT用第2沟槽(132a)相连通而得到的格子状，上述第1方向沿着上述半导体衬底的面方向上的一个方向，上述第2方向与上述半导体衬底的面方向上的上述第1方向交叉；
上述FWD用沟槽是在上述第1方向上延伸的FWD用第1沟槽(131b)和在上述第2方向上延伸的FWD用第2沟槽(132b)相连通而得到格子状；
将上述IGBT用第1沟槽中的最靠上述FWD用沟槽侧的沟槽(133a)的中心与上述FWD用第1沟槽中的最靠上述IGBT用沟槽侧的沟槽(133b)的中心之间设为分离单元区域(3a)，并且将上述分离单元区域的上述第2方向上的距离设为分离单元间距(W1)；
在上述分离单元区域，形成有沿上述第1方向延伸的多个伪沟槽(23)；
在上述伪沟槽(23)，配置有伪绝缘膜(24)和伪电极(25)；
将相邻的上述IGBT用第1沟槽彼此的中心间的最小距离设为IGBT用第1沟槽间距(D1a)，将相邻的上述IGBT用第2沟槽彼此的中心间的最小距离设为IGBT用第2沟槽间距(D2a)，将相邻的上述FWD用第1沟槽彼此的中心间的最小距离设为FWD用第1沟槽间距(D1b)，将相邻的上述FWD用第2沟槽彼此的中心间的最小距离设为FWD用第2沟槽间距(D2b)，将上述伪沟槽的中心与和该伪沟槽相邻的上述IGBT用第1沟槽的中心之间的距离设为分离用第1沟槽间距(L1)，将上述伪沟槽的中心与和该伪沟槽相邻的上述FWD用第1沟槽的中心之间的距离设为分离用第2沟槽间距(L2)，将相邻的上述伪沟槽彼此的中心间的最大距离设为分离用第3沟槽间距(L3)；
上述分离单元间距比上述IGBT用第1沟槽间距、上述IGBT用第2沟槽间距、上述FWD用第1沟槽间距、上述FWD用第2沟槽间距的至少1个大；
上述分离用第1沟槽间距、上述分离用第2沟槽间距以及上述分离用第3沟槽间距比上述IGBT用第1沟槽间距、上述IGBT用第2沟槽间距、上述FWD用第1沟槽间距、上述FWD用第2沟槽间距窄。
5.如权利要求1～4中任一项所述的半导体装置，其特征在于，
将上述IGBT区域中的与上述分离单元区域不同的区域设为IGBT单元区域(1a)，将上述FWD区域中的与上述分离单元区域不同的区域设为FWD单元区域(2a)；
上述分离单元区域的基体层，与上述IGBT单元区域以及上述FWD单元区域的基体层相比，每单位体积的杂质量较高。
6.一种半导体装置，在共通的半导体衬底(10)上形成有IGBT区域(1)和FWD区域(2)，其特征在于，
具备：
第1导电型的漂移层(11)；
第2导电型的基体层(12)，形成在上述漂移层上；
多个沟槽栅构造，具有在将上述基体层贯通的沟槽(13a，13b)的壁面形成的栅极绝缘膜(14)和在上述栅极绝缘膜上形成的栅极电极(15a，15b)；
第1导电型的发射极区域(19)，在上述基体层的表层部以与形成于上述IGBT区域的上述沟槽相接的方式形成；
第2导电型的集电极层(16)，隔着上述漂移层而形成在上述基体层侧的相反侧；
第1导电型的阴极层(17)，隔着上述漂移层而形成在上述基体层的相反侧并且与上述集电极层邻接；
第1电极(22)，与上述基体层及上述发射极区域电连接；以及
第2电极(18)，与上述集电极层及上述阴极层电连接；
上述集电极层上的区域被设为上述IGBT区域，上述阴极层上的区域被设为上述FWD区域；
上述沟槽是形成于上述IGBT区域的配置作为上述栅极电极的第1栅极电极(14a)的IGBT用沟槽(13a)、和形成于上述FWD区域且配置独立于上述第1栅极电极而被控制的作为上述栅极电极的第2栅极电极(14b)的FWD用沟槽(13b)；
上述IGBT用沟槽是在第1方向上延伸的IGBT用第1沟槽(131a)和在第2方向上延伸的IGBT用第2沟槽(132a)相连通而得到的格子状，上述第1方向沿着上述半导体衬底的面方向上的一个方向，上述第2方向与上述半导体衬底的面方向上的上述第1方向交叉；
上述FWD用沟槽是在上述第1方向上延伸的FWD用第1沟槽(131b)和在上述第2方向上延伸的FWD用第2沟槽(132b)相连通而得到格子状；
将上述IGBT用第1沟槽中的最靠上述FWD用沟槽侧的沟槽(133a)的中心与上述FWD用第1沟槽中的最靠上述IGBT用沟槽侧的沟槽(133b)的中心之间设为分离单元区域(3a)，将上述IGBT区域中的与上述分离单元区域不同的区域设为IGBT单元区域(1a)，将上述FWD区域中的与上述分离单元区域不同的区域设为FWD单元区域(2a)；
上述分离单元区域的基体层，与上述IGBT单元区域以及上述FWD单元区域的基体层相比，每单位体积的杂质量较高。
7.如权利要求5或6所述的半导体装置，其特征在于，
上述分离单元区域的基体层比上述IGBT单元区域以及上述FWD单元区域的基体层形成得深。
8.如权利要求5～7中任一项所述的半导体装置，其特征在于，
上述分离单元区域的基体层，与上述IGBT单元区域以及上述FWD单元区域的基体层相比，杂质浓度较高。
9.如权利要求1～8中任一项所述的半导体装置，其特征在于，
在上述分离单元区域，形成有使上述IGBT用第1沟槽中的最靠上述FWD用沟槽侧的沟槽和上述FWD用第1沟槽中的最靠上述IGBT用沟槽侧的沟槽相连通的连通沟槽(134)；
在上述连通沟槽，配置有将上述第1栅极电极和上述第2栅极电极绝缘的绝缘膜(135)。
10.一种半导体装置，在共通的半导体衬底(10)上形成有IGBT区域(1)和FWD区域(2)，其特征在于，
具备：
第1导电型的漂移层(11)；
第2导电型的基体层(12)，形成在上述漂移层上；
多个沟槽栅构造，具有在将上述基体层贯通的沟槽(13a，13b)的壁面形成的栅极绝缘膜(14)和在上述栅极绝缘膜上形成的栅极电极(15a，15b)；
第1导电型的发射极区域(19)，在上述基体层的表层部以与形成于上述IGBT区域的上述沟槽相接的方式形成；
第2导电型的集电极层(16)，隔着上述漂移层而形成在上述基体层侧的相反侧；
第1导电型的阴极层(17)，隔着上述漂移层而形成在上述基体层的相反侧并且与上述集电极层邻接；
第1电极(22)，与上述基体层及上述发射极区域电连接；以及
第2电极(18)，与上述集电极层及上述阴极层电连接；
上述集电极层上的区域被设为上述IGBT区域，上述阴极层上的区域被设为上述FWD区域；
上述沟槽是形成于上述IGBT区域的配置作为上述栅极电极的第1栅极电极(14a)的IGBT用沟槽(13a)、和形成于上述FWD区域且配置独立于上述第1栅极电极而被控制的作为上述栅极电极的第2栅极电极(14b)的FWD用沟槽(13b)；
上述IGBT用沟槽是在第1方向上延伸的IGBT用第1沟槽(131a)和在第2方向上延伸的IGBT用第2沟槽(132a)相连通而得到的格子状，上述第1方向沿着上述半导体衬底的面方向上的一个方向，上述第2方向与上述半导体衬底的面方向上的上述第1方向交叉；
上述FWD用沟槽是在上述第1方向上延伸的FWD用第1沟槽(131b)和在上述第2方向上延伸的FWD用第2沟槽(132b)相连通而得到格子状；
将上述IGBT用第1沟槽中的最靠上述FWD用沟槽侧的沟槽(133a)的中心与上述FWD用第1沟槽中的最靠上述IGBT用沟槽侧的沟槽(133b)的中心之间设为分离单元区域(3a)；
在上述分离单元区域，形成有使上述IGBT用第1沟槽中的最靠上述FWD用沟槽侧的沟槽与上述FWD用第1沟槽中的最靠上述IGBT用沟槽侧的沟槽相连通的连通沟槽(134)；
在上述连通沟槽，配置有将上述第1栅极电极与上述第2栅极电极绝缘的绝缘膜(135)。
11.如权利要求1～10中任一项所述的半导体装置，其特征在于，
在上述漂移层与上述基体层之间，形成有第2导电型的电场缓和区域(26)；
在上述电场缓和区域与上述基体层之间，形成有第1导电型的阻挡区域(27)；
在上述基体层的表层部，形成有与上述第1电极连接并且与上述阻挡区域连接的第1导电型的柱区域(28)。
CN201980058845.7A 2018-09-11 2019-08-29 半导体装置 Active CN112673466B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-169878 2018-09-11
JP2018169878A JP6996461B2 (ja) 2018-09-11 2018-09-11 半導体装置
PCT/JP2019/033935 WO2020054447A1 (ja) 2018-09-11 2019-08-29 半導体装置

Publications (2)

Publication Number Publication Date
CN112673466A true CN112673466A (zh) 2021-04-16
CN112673466B CN112673466B (zh) 2024-02-23

Family

ID=69778271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980058845.7A Active CN112673466B (zh) 2018-09-11 2019-08-29 半导体装置

Country Status (4)

Country Link
US (1) US11476355B2 (zh)
JP (1) JP6996461B2 (zh)
CN (1) CN112673466B (zh)
WO (1) WO2020054447A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7319601B2 (ja) * 2019-11-01 2023-08-02 株式会社東芝 半導体装置
JP7459666B2 (ja) 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
JP2024067299A (ja) * 2022-11-04 2024-05-17 株式会社デンソー 半導体装置とその製造方法

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286751A1 (en) * 2005-06-17 2006-12-21 Denso Corporation Semiconductor device and method for manufacturing the same
JP2009021557A (ja) * 2007-06-14 2009-01-29 Denso Corp 半導体装置
JP2010135677A (ja) * 2008-12-08 2010-06-17 Denso Corp 半導体装置
JP2010263149A (ja) * 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
JP2012049499A (ja) * 2010-07-27 2012-03-08 Denso Corp 半導体装置およびその制御方法
JP2012151470A (ja) * 2011-01-17 2012-08-09 Infineon Technologies Austria Ag 半導体素子および逆導通ｉｇｂｔ
CN103258846A (zh) * 2012-02-20 2013-08-21 台湾积体电路制造股份有限公司 双栅极横向mosfet
CN103311272A (zh) * 2012-03-09 2013-09-18 台湾积体电路制造股份有限公司 具有介电隔离沟槽的横向mosfet
JP2014063960A (ja) * 2012-09-24 2014-04-10 Denso Corp 半導体装置
CN103733344A (zh) * 2011-09-08 2014-04-16 富士电机株式会社 半导体装置
CN104160512A (zh) * 2012-03-05 2014-11-19 株式会社电装 半导体装置及其制造方法
CN105679814A (zh) * 2014-12-03 2016-06-15 三菱电机株式会社 功率用半导体装置
WO2016114131A1 (ja) * 2015-01-16 2016-07-21 株式会社デンソー 半導体装置
JP2016197678A (ja) * 2015-04-06 2016-11-24 三菱電機株式会社 半導体装置
JP2016225560A (ja) * 2015-06-03 2016-12-28 トヨタ自動車株式会社 半導体装置
JP2017011171A (ja) * 2015-06-24 2017-01-12 株式会社デンソー 半導体装置
CN106463504A (zh) * 2014-11-17 2017-02-22 富士电机株式会社 半导体装置以及半导体装置的制造方法
US20170352747A1 (en) * 2015-01-16 2017-12-07 Denso Corporation Semiconductor device
CN107534053A (zh) * 2015-01-14 2018-01-02 三菱电机株式会社 半导体装置及其制造方法
US20180047725A1 (en) * 2015-06-17 2018-02-15 Fuji Electric Co., Ltd. Semiconductor device
US20180108737A1 (en) * 2016-10-14 2018-04-19 Fuji Electric Co., Ltd. Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5321669B2 (ja) * 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
JP5874210B2 (ja) 2011-06-23 2016-03-02 トヨタ自動車株式会社 ダイオード
JP6135636B2 (ja) 2014-10-17 2017-05-31 トヨタ自動車株式会社 半導体装置
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
WO2018220879A1 (ja) * 2017-05-31 2018-12-06 富士電機株式会社 半導体装置
JP6881599B2 (ja) * 2017-12-06 2021-06-02 富士電機株式会社 半導体装置

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286751A1 (en) * 2005-06-17 2006-12-21 Denso Corporation Semiconductor device and method for manufacturing the same
JP2009021557A (ja) * 2007-06-14 2009-01-29 Denso Corp 半導体装置
JP2010135677A (ja) * 2008-12-08 2010-06-17 Denso Corp 半導体装置
JP2010263149A (ja) * 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
JP2012049499A (ja) * 2010-07-27 2012-03-08 Denso Corp 半導体装置およびその制御方法
JP2012151470A (ja) * 2011-01-17 2012-08-09 Infineon Technologies Austria Ag 半導体素子および逆導通ｉｇｂｔ
CN103733344A (zh) * 2011-09-08 2014-04-16 富士电机株式会社 半导体装置
CN103258846A (zh) * 2012-02-20 2013-08-21 台湾积体电路制造股份有限公司 双栅极横向mosfet
CN104160512A (zh) * 2012-03-05 2014-11-19 株式会社电装 半导体装置及其制造方法
CN103311272A (zh) * 2012-03-09 2013-09-18 台湾积体电路制造股份有限公司 具有介电隔离沟槽的横向mosfet
JP2014063960A (ja) * 2012-09-24 2014-04-10 Denso Corp 半導体装置
CN106463504A (zh) * 2014-11-17 2017-02-22 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN105679814A (zh) * 2014-12-03 2016-06-15 三菱电机株式会社 功率用半导体装置
CN107534053A (zh) * 2015-01-14 2018-01-02 三菱电机株式会社 半导体装置及其制造方法
WO2016114131A1 (ja) * 2015-01-16 2016-07-21 株式会社デンソー 半導体装置
US20170352747A1 (en) * 2015-01-16 2017-12-07 Denso Corporation Semiconductor device
JP2016197678A (ja) * 2015-04-06 2016-11-24 三菱電機株式会社 半導体装置
JP2016225560A (ja) * 2015-06-03 2016-12-28 トヨタ自動車株式会社 半導体装置
US20180047725A1 (en) * 2015-06-17 2018-02-15 Fuji Electric Co., Ltd. Semiconductor device
JP2017011171A (ja) * 2015-06-24 2017-01-12 株式会社デンソー 半導体装置
US20180108737A1 (en) * 2016-10-14 2018-04-19 Fuji Electric Co., Ltd. Semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BENEDIKT GBUREK*, VEIT WAGNER: "Influence of the semiconductor thickness on the charge carrier mobility in P3HT organic field-effect transistors in top-gate architecture on flexible substrates", ORGANIC ELECTRONICS *
翟东媛;赵毅;蔡银飞;施毅;郑有炓: "沟槽形状对硅基沟槽式肖特基二极管电学特性的影响", 物理学报, vol. 63, no. 12 *

Also Published As

Publication number Publication date
US20210202725A1 (en) 2021-07-01
CN112673466B (zh) 2024-02-23
WO2020054447A1 (ja) 2020-03-19
JP2020043237A (ja) 2020-03-19
US11476355B2 (en) 2022-10-18
JP6996461B2 (ja) 2022-01-17

Similar Documents

Publication Publication Date Title
CN109964317B (zh) 半导体装置
CN107210299B (zh) 半导体装置
JP5103830B2 (ja) 絶縁ゲート型半導体装置
JP5196766B2 (ja) 半導体装置
CN109155334B (zh) 半导体装置
JP2007134625A (ja) 半導体装置およびその製造方法
US11476355B2 (en) Semiconductor device
KR101701667B1 (ko) 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
JP5687582B2 (ja) 半導体素子およびその製造方法
CN109509789A (zh) 半导体装置
US11522075B2 (en) Semiconductor device and method of manufacturing same
WO2016114131A1 (ja) 半導体装置
JP2019079833A (ja) スイッチング素子とその製造方法
JP2017195224A (ja) スイッチング素子
JP2021145026A (ja) 半導体装置
US10748988B2 (en) Semiconductor device
US20230037409A1 (en) Semiconductor device
CN112542512A (zh) 半导体装置及半导体电路
CN111344867A (zh) 半导体装置
WO2018198575A1 (ja) 半導体装置
KR101209564B1 (ko) 반도체장치
JP4830732B2 (ja) 半導体装置
US11101373B2 (en) Insulated gate bipolar transistor and manufacturing method thereof
CN114388612A (zh) 半导体装置及半导体装置的制造方法
JP7172920B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant