JP2010135677A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010135677A JP2010135677A JP2008312140A JP2008312140A JP2010135677A JP 2010135677 A JP2010135677 A JP 2010135677A JP 2008312140 A JP2008312140 A JP 2008312140A JP 2008312140 A JP2008312140 A JP 2008312140A JP 2010135677 A JP2010135677 A JP 2010135677A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- electrode
- trench
- dummy gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】ダミーゲート電極7bをp型ガードリング層21に接続された外周電極22に対して接続する。これにより、ダミーゲート電極7bの電位を接続された外周電極22の電位に固定することが可能となる。このため、オフ状態の際には、ダミーゲート電極7bの電位を所定電位以下に固定することが可能となり、所望の素子耐圧を得ることが可能となる。また、ターンオン時には、ダミーゲート電極7bを正電位に固定することができるため、ターンオンサージ電圧を低減することが可能になる。また、スクリーニング検査を半導体装置のすべての製造工程を完了してから行うことができるため、半導体装置の最終構造に対して特性、信頼性を検査することが可能となる。したがって、より信頼度の高いスクリーニング検査を行うことが可能となる。
【選択図】図1
Description
本発明の第1実施形態について説明する。図1は、本実施形態にかかるIGBTを有する半導体装置の断面構造および配線構造を示した断面模式図である。以下、この図を参照して、本実施形態にかかるIGBTを有する半導体装置について説明する。
上記実施形態では、チャネルp層3aとフロート層3bとが一定割合とされ、かつ、これらが一定の配置順で繰り返し配置された構造することで、一定の間引き率(チャネルP層形成割合に対するフロート層形成割合)となるようにしている。具体的には、1つのチャネルp層3aに対して3つのフロート層3bが形成されるように間引き率が3:1となるようにしている。しかしながら、これは単なる一例を示したものであり、他の間引き率としても構わない。
2 n-型ドリフト層
2a FS層
3 p型ベース領域
3a チャネルp層
3b フロート層
4、4a トレンチ
4b ダミートレンチ
5 n+型エミッタ領域
6 ゲート絶縁膜
7a ゲート電極
7b ダミーゲート電極
8 絶縁膜
9a、9b ドープトPoly−Si層
10 層間絶縁膜
10a〜10d コンタクトホール
11 ゲート配線
12 ダミー配線
13 エミッタ電極
14 コレクタ電極
20 p型拡散層
21 p型ガードリング層
22 外周電極
Claims (3)
- 第1導電型のコレクタ層(1)と、
前記コレクタ層(1)の上に配置された第2導電型のドリフト層(2)と、
セル領域に形成され、前記ドリフト層(2)の上に形成された第1導電型のベース領域(3)と、前記ベース領域(3)を貫通して前記ドリフト層(2)に達するように形成されることにより前記ベース領域(3)を複数に分離し、一方向を長手方向として延設されたトレンチ(4)と、複数に分離された前記ベース領域(3)の一部に形成され、該ベース領域(3)内において前記トレンチ(4)の側面に接するように形成された第2導電型のエミッタ領域(5)と、前記トレンチ(4)の表面上に形成されたゲート絶縁膜(6)と、前記トレンチ(4)内において、前記ゲート絶縁膜(6)の上に形成されたゲート電極(7a、7b)と、前記エミッタ領域(5)に電気的に接続されたエミッタ電極(13)と、前記コレクタ層(1)の裏面側に形成されたコレクタ電極(14)とを備えてなる絶縁ゲート型半導体素子と、
外周領域に形成され、前記ドリフト層(2)の表層部において、前記絶縁ゲート型半導体素子の外周部を囲むように形成された多重リング構造を有する第1導電型の複数のガードリング層(21)と、
前記複数のガードリング層(21)のそれぞれに対応した多重リング構造を有し、前記複数のガードリング層(21)それぞれに対して電気的に接続された外周電極(22)と、が形成された半導体装置において、
前記トレンチ(4)によって複数に分離された複数の前記ベース領域(3)のうち、前記エミッタ領域(5)が形成されたものがチャネル層(3a)として機能すると共に、前記エミッタ領域(5)が形成されていないものがフロート層(3b)として機能し、前記チャネル層(3a)と前記フロート層(3b)が一定の配置順で繰り返し配置されており、
前記ゲート電極(7a、7b)は、前記トレンチ(4)のうち前記エミッタ領域(5)が接するものに埋め込まれたゲート電圧印加用のゲート電極(7a)と、前記トレンチ(4)のうち前記エミッタ領域(5)と接していないものに埋め込まれたダミーゲート電極(7b)とを有して構成され、
前記ダミーゲート電極(7b)が前記複数のガードリング層(21)のいずれかに電気的に接続された前記外周電極(22)に対して電気的に接続されていることを特徴とする半導体装置。 - 前記絶縁ゲート型半導体素子の素子耐圧の要求値と前記ダミーゲート電極(7b)への印加電圧とは相関関係があり、該相関関係に基づいて、前記複数のガードリング層(21)のうちの前記絶縁ゲート型半導体素子の素子耐圧の要求値と対応する電位となるものと電気的に接続されている前記外周電極(22)に対して、前記ダミーゲート電極(7b)が電気的に接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記ダミーゲート電極(7b)が前記複数のガードリング層(21)と電気的に接続されることにより正電位となることを特徴とする請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008312140A JP5470826B2 (ja) | 2008-12-08 | 2008-12-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008312140A JP5470826B2 (ja) | 2008-12-08 | 2008-12-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010135677A true JP2010135677A (ja) | 2010-06-17 |
JP5470826B2 JP5470826B2 (ja) | 2014-04-16 |
Family
ID=42346647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008312140A Expired - Fee Related JP5470826B2 (ja) | 2008-12-08 | 2008-12-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5470826B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8698195B2 (en) | 2011-04-19 | 2014-04-15 | Mitsubishi Electric Corporation | Semiconductor device |
US20150069461A1 (en) | 2013-09-11 | 2015-03-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
WO2015098246A1 (ja) * | 2013-12-25 | 2015-07-02 | トヨタ自動車株式会社 | 半導体装置 |
JP2016171150A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社東芝 | 半導体装置 |
JP2017501567A (ja) * | 2013-11-29 | 2017-01-12 | アーベーベー・テクノロジー・アーゲー | 絶縁ゲートバイポーラトランジスタ |
US9847409B2 (en) | 2014-07-16 | 2017-12-19 | Denso Corporation | Semiconductor device and manufacturing method for the same |
US10734375B2 (en) | 2016-07-21 | 2020-08-04 | Denso Corporation | Semiconductor device |
US10734376B2 (en) | 2016-07-21 | 2020-08-04 | Denso Corporation | Semiconductor device |
CN112673466A (zh) * | 2018-09-11 | 2021-04-16 | 株式会社电装 | 半导体装置 |
JP2021072418A (ja) * | 2019-11-01 | 2021-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2021141162A (ja) * | 2020-03-04 | 2021-09-16 | 株式会社東芝 | 半導体装置 |
JP2022072843A (ja) * | 2020-10-30 | 2022-05-17 | 三菱電機株式会社 | 半導体装置 |
JP2022130702A (ja) * | 2020-12-03 | 2022-09-06 | 富士電機株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330466A (ja) * | 1998-05-19 | 1999-11-30 | Toshiba Corp | 絶縁ゲート型半導体装置 |
JP2004349634A (ja) * | 2003-05-26 | 2004-12-09 | Toshiba Corp | 電力用半導体装置 |
JP2007250672A (ja) * | 2006-03-14 | 2007-09-27 | Denso Corp | 半導体装置 |
-
2008
- 2008-12-08 JP JP2008312140A patent/JP5470826B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330466A (ja) * | 1998-05-19 | 1999-11-30 | Toshiba Corp | 絶縁ゲート型半導体装置 |
JP2004349634A (ja) * | 2003-05-26 | 2004-12-09 | Toshiba Corp | 電力用半導体装置 |
JP2007250672A (ja) * | 2006-03-14 | 2007-09-27 | Denso Corp | 半導体装置 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8698195B2 (en) | 2011-04-19 | 2014-04-15 | Mitsubishi Electric Corporation | Semiconductor device |
DE102012204420B4 (de) * | 2011-04-19 | 2020-01-30 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
US20150069461A1 (en) | 2013-09-11 | 2015-03-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
US9312337B2 (en) | 2013-09-11 | 2016-04-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2017501567A (ja) * | 2013-11-29 | 2017-01-12 | アーベーベー・テクノロジー・アーゲー | 絶縁ゲートバイポーラトランジスタ |
WO2015098246A1 (ja) * | 2013-12-25 | 2015-07-02 | トヨタ自動車株式会社 | 半導体装置 |
JP2015126026A (ja) * | 2013-12-25 | 2015-07-06 | トヨタ自動車株式会社 | 半導体装置 |
US9847409B2 (en) | 2014-07-16 | 2017-12-19 | Denso Corporation | Semiconductor device and manufacturing method for the same |
JP2016171150A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社東芝 | 半導体装置 |
US9947574B2 (en) | 2015-03-11 | 2018-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
US10734375B2 (en) | 2016-07-21 | 2020-08-04 | Denso Corporation | Semiconductor device |
US10734376B2 (en) | 2016-07-21 | 2020-08-04 | Denso Corporation | Semiconductor device |
CN112673466A (zh) * | 2018-09-11 | 2021-04-16 | 株式会社电装 | 半导体装置 |
CN112673466B (zh) * | 2018-09-11 | 2024-02-23 | 株式会社电装 | 半导体装置 |
JP2021072418A (ja) * | 2019-11-01 | 2021-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP7325301B2 (ja) | 2019-11-01 | 2023-08-14 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2021141162A (ja) * | 2020-03-04 | 2021-09-16 | 株式会社東芝 | 半導体装置 |
JP7280213B2 (ja) | 2020-03-04 | 2023-05-23 | 株式会社東芝 | 半導体装置 |
JP2022072843A (ja) * | 2020-10-30 | 2022-05-17 | 三菱電機株式会社 | 半導体装置 |
JP7438080B2 (ja) | 2020-10-30 | 2024-02-26 | 三菱電機株式会社 | 半導体装置 |
JP2022130702A (ja) * | 2020-12-03 | 2022-09-06 | 富士電機株式会社 | 半導体装置 |
JP7302715B2 (ja) | 2020-12-03 | 2023-07-04 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5470826B2 (ja) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5470826B2 (ja) | 半導体装置 | |
JP6117602B2 (ja) | 半導体装置 | |
JP5482886B2 (ja) | 半導体装置 | |
WO2015093038A1 (ja) | 半導体装置 | |
WO2013179648A1 (ja) | 半導体装置 | |
JP2007184486A (ja) | 半導体装置 | |
US10903202B2 (en) | Semiconductor device | |
WO2013128833A1 (ja) | 半導体装置 | |
KR101701667B1 (ko) | 트렌치 게이트 전극을 이용하는 igbt | |
JP5833277B1 (ja) | 半導体装置 | |
JP5537359B2 (ja) | 半導体装置 | |
JP6515484B2 (ja) | 半導体装置 | |
US20190198660A1 (en) | Semiconductor device and its manufacturing method | |
JP6606007B2 (ja) | スイッチング素子 | |
WO2016072074A1 (ja) | 半導体装置 | |
JP2016134465A (ja) | 半導体装置 | |
JP6792345B2 (ja) | 半導体装置の製造方法 | |
JP5443670B2 (ja) | 半導体装置とその製造方法 | |
JP2013161918A (ja) | 半導体装置 | |
US20160079350A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2017191817A (ja) | スイッチング素子の製造方法 | |
JP2005327806A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP6299658B2 (ja) | 絶縁ゲート型スイッチング素子 | |
JP2009038214A (ja) | 半導体装置 | |
JP6624101B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5470826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |