JP2004349634A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2004349634A
JP2004349634A JP2003147922A JP2003147922A JP2004349634A JP 2004349634 A JP2004349634 A JP 2004349634A JP 2003147922 A JP2003147922 A JP 2003147922A JP 2003147922 A JP2003147922 A JP 2003147922A JP 2004349634 A JP2004349634 A JP 2004349634A
Authority
JP
Japan
Prior art keywords
layer
trench
partition
type
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003147922A
Other languages
English (en)
Other versions
JP3906181B2 (ja
Inventor
Masahiro Tanaka
雅浩 田中
Shinichi Umekawa
真一 梅川
Tadashi Matsuda
正 松田
Shoichi Yamaguchi
正一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=33447633&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2004349634(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003147922A priority Critical patent/JP3906181B2/ja
Priority to US10/677,260 priority patent/US6936893B2/en
Publication of JP2004349634A publication Critical patent/JP2004349634A/ja
Application granted granted Critical
Publication of JP3906181B2 publication Critical patent/JP3906181B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

【課題】オン状態における通電能力が高い電力用半導体装置を提供する。
【解決手段】電力用半導体装置は、半導体活性層の表面内で第１導電型の第１ベース層（１）に至るように配設された複数のトレンチ（４）を含む。トレンチ（４）は、メインセル（ＭＲ）とダミーセル（ＤＲ）とを区画するように間隔をおいて配設される。メインセル（ＭＲ）内に第２導電型の第２ベース層（７）と第１導電型のエミッタ層（８）とが配設され、ダミーセル（ＤＲ）内に第２導電型のバッファ層（９）が配設される。トレンチ（４）内にゲート絶縁膜（５）を介してゲート電極（６）が配設される。バッファ層（９）をエミッタ電極（１２）から電気的に絶縁するように、半導体活性層の表面内に仕切り構造（２０）が配設される。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は電力用半導体装置に関し、特に電力用スイッチング素子として好適な絶縁ゲート型半導体装置に関する。
【０００２】
【従来の技術】
近年、パワーエレクトロニクス分野においては、電源機器の小型化・高性能化が強く要求されている。この要求を受けて、電力用半導体装置では、高耐圧・大電流化と共に、低損失化や低ノイズ化に対する性能改善が行われている。このような状況下で、低オン電圧特性を有し、同時にターンオフ損失の低減が可能な素子として、従来のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を改良したデバイス（ここではＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ）と呼ぶ）が注目されている。
【０００３】
ＩＥＧＴの典型的な構造として、メインセル間にダミーセルを配設してメインセルの面積の割合を減少させたものが知られている（例えば、特許文献１及び特許文献２参照）。この構造によれば、メインセル面積が減少しているため、ＩＥＧＴのオン状態において、コレクタ側からｎ型ベース層へ注入され、メインセルを通してエミッタ側へ排出される正孔の排出が制限される。これにより、エミッタ側からｎ型ベース層へ注入される電子の注入効率が向上し、ｎ型ベース層の伝導度変調が促進され、低オン電圧がもたらされる。
【０００４】
図２０は、従来のダミーセルを有するＩＥＧＴのチップの平面レイアウトを示す図である。図２１は、図２０図示のＩＥＧＴのチップの周辺部を示す図２０中のＸＸＩ −ＸＸＩ 線に沿った断面図である。図２０及び図２１図示の如く、この装置は、半導体基板（活性層）Ｓｕｂの中央部に配設された動作領域Ｒ１１と、基板Ｓｕｂの周辺部に配設されて動作領域Ｒ１１を包囲する接合終端領域Ｒ１２とを有する。半導体基板Ｓｕｂは高抵抗のｎ型であり、これ自体がｎ型ベース層１０１として使用される。
【０００５】
図２１図示の如く、半導体基板Ｓｕｂの下面側には、高不純物濃度のｐ型コレクタ層１０３が配設される。一方、半導体基板Ｓｕｂの上面側には、動作領域Ｒ１１内において、メインセルＭＲとダミーセルＤＲとを交互に区画するように間隔をおいて複数のトレンチ１０４が形成される。メインセルＭＲ内でｎ型ベース層１０１上にはｐ型ベース層１０７が配設される。ｐ型ベース層１０７の表面内にはｎ型エミッタ層１０８が形成される。ダミーセルＤＲ内でｎ型ベース層１０１上にはｐ型バッファ層１０９が配設される。更に、メインセルＭＲ及びダミーセルＤＲを包囲するようにｐ型包囲バッファ層１０９ａが配設される。
【０００６】
ｐ型コレクタ層１０３とコンタクトするようにこの上にコレクタ電極１１１が配設される。ｐ型ベース層１０７及びｎ型エミッタ層１０８とコンタクトするようにこれ等の上にエミッタ電極１１２が配設される。エミッタ電極１１２とダミーセルＤＲのｐ型バッファ層１０９との間には、絶縁層１０２が配設される。各トレンチ１０４内に、ゲート絶縁膜１０５で包まれた状態でゲート電極１０６が埋め込まれる。ゲート電極１０６は、ｎ型ベース層１０１とｎ型エミッタ層１０８とにより挟まれたｐ型ベース層１０７の部分に、ゲート絶縁膜１０５を介して対向する。
【０００７】
動作領域Ｒ１１と接合終端領域Ｒ１２との間の境界部分には、エミッタ電極１１２に電気的に接続された高不純物濃度のｐ型ガードリング層１１３が配設される。一方、接合終端領域Ｒ１２のチップの周縁に沿って、コレクタ電極１１１に電気的に接続された高不純物濃度のｎ型外側リング層１１４が配設される。ｐ型ガードリング層１１３及びｎ型外側リング層１１４との間には、複数の高不純物濃度のｐ型フィールドリミットリング層１１６が配設される。これらの層１１３、１１４、１１６の組み合わせにより、基板Ｓｕｂの上面側の耐圧が維持される。なお、ｎ型外側リング層１１４及びｐ型フィールドリミットリング層１１６には、ストッパ電極１１５及びフローティング電極１１７がコンタクトする。
【０００８】
このようなＩＥＧＴでは、メインセルＭＲが、ｎ型ベース層１０１とエミッタ電極１１２とをつなぐ十分に狭い電流通路を形成する。このため、ＩＥＧＴのオン状態において、ｎ型ベース層１０１からメインセルＭＲのｐ型ベース層１０７を介してエミッタ電極１１２へ向かう正孔の流れに対して抵抗が増加し、エミッタ電極１１２への正孔の排出が制限される。これにより、ｎ型エミッタ層１０８からｎ型ベース層１０１への電子の注入効率が向上し、ｎ型ベース層１０１の伝導度変調が促進され、低オン電圧がもたらされる。
【０００９】
【特許文献１】
米国特許第５，５８５，６５１号明細書
【００１０】
【特許文献２】
米国特許第６，４４５，０４８号明細書
【００１１】
【発明が解決しようとする課題】
後述するように、本発明者らの研究によれば、従来のＩＥＧＴにおいてはオン電圧の低減化に不十分な点が見出されている。本発明は、かかる従来技術の問題点に鑑みてなされたものであり、オン状態における通電能力が高く、オン電圧の低減化が可能な電力用半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の第１の視点は、電力用半導体装置であって、
半導体活性層と、
前記活性層内に配設された第１導電型の第１ベース層と、
前記活性層の表面内でメインセルとダミーセルとを区画するように間隔をおいて且つ前記第１ベース層に至るように配設された複数のトレンチと、
前記トレンチから離間した位置で、前記第１ベース層上に配設された第２導電型のコレクタ層と、
前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
前記第２ベース層上に配設された第１導電型のエミッタ層と、
前記ダミーセル内で前記第１ベース層上に配設された第２導電型のバッファ層と、
前記トレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記コレクタ層上に配設されたコレクタ電極と、
前記第２ベース層及び前記エミッタ層上に配設されたエミッタ電極と、
前記バッファ層を前記エミッタ電極から電気的に絶縁するように、前記活性層の前記表面内に配設された仕切り構造と、
を具備することを特徴とする。
【００１３】
本発明の第２の視点は、動作領域と、前記動作領域を包囲する接合終端領域とを有する電力用半導体装置であって、
前記動作領域及び前記接合終端領域に共通の半導体活性層と、前記活性層は互いに逆側の第１及び第２主面を有することと、
前記動作領域及び前記接合終端領域に亘って前記活性層内に配設された第１導電型の第１ベース層と、
前記動作領域内において、前記活性層の前記第１主面内でメインセルとダミーセルとを区画するように間隔をおいて且つ前記第１ベース層に至るように配設された複数のトレンチと、
前記動作領域内において、前記活性層の前記第２主面側で前記第１ベース層上に配設された第２導電型のコレクタ層と、
前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
前記第２ベース層上に配設された第１導電型のエミッタ層と、
前記ダミーセル内で前記第１ベース層上に配設された第２導電型のバッファ層と、
前記トレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記コレクタ層上に配設されたコレクタ電極と、
前記第２ベース層及び前記エミッタ層上に配設されたエミッタ電極と、
前記動作領域と前記接合終端領域との間の境界部分において、前記動作領域を包囲するように、前記活性層の前記第１主面内に形成され且つ前記エミッタ電極に電気的に接続された第２導電型のガードリング層と、
前記バッファ層を前記エミッタ電極から電気的に絶縁するように、前記活性層の前記表面内に配設された仕切り構造と、前記仕切り構造は、前記バッファ層と前記第２ベース層との間に介在してこれらを互いに電気的に絶縁する第１隔離部と、前記バッファ層と前記ガードリング層との間に介在してこれらを互いに電気的に絶縁する第２隔離部とを含むことと、
を具備することを特徴とする。
【００１４】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００１５】
【発明の実施の形態】
本発明者等は、本発明の開発の過程において、図２０及び図２１図示の従来のＩＥＧＴ等について研究を行った。その結果、以下に述べるような知見を得た。
【００１６】
従来のＩＥＧＴにおいて、メインセルＭＲ内のｐ型ベース層１０７、ダミーセルＤＲ内のｐ型バッファ層１０９、及びこれらの周囲のｐ型包囲バッファ層１０９ａは一体的に形成され、動作領域Ｒ１１の周辺部で互いに電気的に接続される。従って、ダミーセルＤＲ内のｐ型バッファ層１０９は、半導体基板のバルクによる高い配線抵抗を介してではあるが、エミッタ電極１１２に電気的に接続される。このような構成によれば、ＩＥＧＴのターンオフ時に、ｎ型ベース層１０１内の正孔をダミーセルＤＲ内のｐ型バッファ層１０９を介してエミッタ電極１１２に逃すことができるため、ターンオフ速度を高めることができる。
【００１７】
しかし、反面、ＩＥＧＴのオン状態において、ダミーセルＤＲ内のｐ型バッファ層１０９はエミッタ電極１１２の影響で幾分かであるが電位が低下する。このため、ｐ型コレクタ層３からｎ型ベース層１に注入された正孔が、ダミーセルＤＲの電位に誘引されて分散する。これにより、メインセルＭＲ内のｎ型ベース層１の上部における正孔の集中度が下がり、その結果、ｎ型エミッタ層８からｎ型ベース層１への電子の注入効率が低下する。
【００１８】
以下に、このような知見に基づいて構成された本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、以下の全ての実施の形態において、第１導電型としてｎ型、第２導電型としてｐ型が使用される。
【００１９】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図である。図２は、図１図示のＩＥＧＴのチップの周辺部を示す図１中のＩＩ−ＩＩ線に沿った断面図である。図１及び図２図示の如く、この装置は、半導体基板（活性層）Ｓｕｂの中央部に配設された動作領域Ｒ１と、基板Ｓｕｂの周辺部に配設されて動作領域Ｒ１を包囲する接合終端領域Ｒ２とを有する。半導体基板Ｓｕｂは高抵抗のｎ型であり、これ自体が動作領域Ｒ１及び接合終端領域Ｒ２に亘るｎ型ベース層１として使用される。
【００２０】
図２図示の如く、半導体基板Ｓｕｂの下面側には、動作領域Ｒ１及び接合終端領域Ｒ２に亘って、高抵抗のｎ型ベース層１上に高不純物濃度のｐ型コレクタ層３が配設される。なお、ｎ型ベース層１とｐ型コレクタ層３との間に高不純物濃度のｎ型バッファ層を配設することができる。一方、半導体基板Ｓｕｂの上面側には、動作領域Ｒ１内において、メインセルＭＲとダミーセルＤＲとを交互に区画するように間隔をおいて複数のトレンチ４が形成される。トレンチ４は基板Ｓｕｂからｎ型ベース層１に至る深さを有する。
【００２１】
メインセルＭＲ内でｎ型ベース層１上にはトレンチ４より浅いｐ型ベース層７が配設される。ｐ型ベース層７の表面内にはｎ型エミッタ層８が形成される。ダミーセルＤＲ内でｎ型ベース層１上にはトレンチ４より浅いｐ型バッファ層９が配設される。更に、メインセルＭＲ及びダミーセルＤＲを包囲するように、トレンチ４より浅いｐ型包囲バッファ層９ａが配設される。ｐ型ベース層７、ｐ型バッファ層９、及びｐ型包囲バッファ層９ａは、共通のｐ型層をトレンチ４などにより分割することにより形成される。なお、これらの層７、９、９ａは別々の層として形成することもできる。
【００２２】
ｐ型コレクタ層３とコンタクトするようにこの上にコレクタ電極１１が配設される。ｐ型ベース層７及びｎ型エミッタ層８とコンタクトするようにこれ等の上にエミッタ電極１２が配設される。エミッタ電極１２とダミーセルＤＲのｐ型バッファ層９との間には、絶縁層２が配設される。なお、エミッタ電極１２とコンタクトするため、ｐ型ベース層７内に高不純物濃度のｐ型コンタクト層を形成してもよい。
【００２３】
各トレンチ４内に、ゲート絶縁膜５で包まれた状態でゲート電極６が埋め込まれる。なお、メインセルＭＲとダミーセルＤＲとが交互に配置されていない場合は、メインセルＭＲに隣接するトレンチ４内にのみゲート電極６を配設することができる。ゲート電極６は、ｎ型ベース層１とｎ型エミッタ層８とにより挟まれたｐ型ベース層７の部分に、ゲート絶縁膜５を介して対向する。従って、メインセルＭＲ内には、ｐ型ベース層７をチャネル領域としてｎ型エミッタ層８をｎ型ベース層１に選択的に接続する電子注入用のｎ型チャネルＭＯＳＦＥＴが形成される。一方、ダミーセルＤＲ内には、このようなｎ型チャネルＭＯＳＦＥＴは形成されない。
【００２４】
動作領域Ｒ１と接合終端領域Ｒ２との間の境界部分において、半導体基板Ｓｕｂの上面内に高不純物濃度のｐ型ガードリング層１３が配設される。ｐ型ガードリング層１３はトレンチ４よりも深く、動作領域Ｒ１を包囲するように形成される。ｐ型ガードリング層１３は、その内側でメインセルＭＲ及びダミーセルＤＲを包囲する浅いｐ型包囲バッファ層９ａに電気的に接続される。また、ｐ型ガードリング層１３は、エミッタ電極１２の端部にコンタクトすることにより、エミッタ電極１２に電気的に接続される。
【００２５】
接合終端領域Ｒ２のチップの周縁に沿って、半導体基板Ｓｕｂの上面内に高不純物濃度のｎ型外側リング層１４が配設される。ｎ型外側リング層１４とコンタクトするようにこの上にリング状のストッパ電極１５が配設される。ｎ型外側リング層１４及びストッパ電極１５は、基板Ｓｕｂの側面を介してコレクタ電極１１に導通する。ｐ型ガードリング層１３及びｎ型外側リング層１４の組み合わせにより、基板Ｓｕｂの上面側の耐圧が維持される。
【００２６】
ｐ型ガードリング層１３及びｎ型外側リング層１４との間で、半導体基板Ｓｕｂの上面内に複数の高不純物濃度のｐ型フィールドリミットリング層１６が配設される。ｐ型フィールドリミットリング層１６はトレンチ４よりも深く、動作領域Ｒ１を包囲するように形成される。ｐ型フィールドリミットリング層１６とコンタクトするようにこれらの上にフローティング状態のリング電極１７が配設される。ｐ型フィールドリミットリング層１６は、オフ状態において、等電位面を横方向に広げる機能を有し、これにより電界集中を緩和でき、耐圧向上を更に図ることができる。
【００２７】
本実施の形態において、ｐ型ガードリング層１３及びｐ型フィールドリミットリング層１６は、同一工程で形成され且つ同じ不純物濃度及び同じ深さを有する。しかし、これらの層１３、１６の不純物濃度や深さは異なっていてもよい。また、ｐ型フィールドリミットリング層１６に代え、基板Ｓｕｂの上面内に配設されたｐ型リサーフ層を使用することもできる。
【００２８】
ダミーセルＤＲのｐ型バッファ層９の上面は、絶縁層２によってエミッタ電極１２から電気的に絶縁される。また、トレンチ４の両端部におけるｐ型バッファ層９の側面は、半導体基板Ｓｕｂの上面内に配設された仕切り構造２０によってエミッタ電極１２から電気的に絶縁される。仕切り構造２０は、ｐ型バッファ層９とメインセルＭＲのｐ型ベース層７との間に介在してこれらを互いに電気的に絶縁する第１隔離部と、ｐ型バッファ層９とｐ型ガードリング層１３との間に介在してこれらを互いに電気的に絶縁する第２隔離部とを含む。
【００２９】
本実施の形態において、第１及び第２隔離部は共通の壁（仕切り壁）によって形成され、これは、ダミーセルＤＲの両側でトレンチ４の端部間を橋渡し、トレンチ４と協働してダミーセルＤＲを包囲するダミーセル端部壁（仕切り壁）を具備する。このダミーセル端部壁は、半導体基板Ｓｕｂの上面内に、トレンチ４と同一工程で形成され且つ同じ深さを有するダミーセル端部トレンチ（仕切りトレンチ）２１からなる。
【００３０】
ダミーセル端部トレンチ２１内には、絶縁膜とこれに被覆された導電層とが配設され、これらはトレンチ４内のゲート絶縁膜５及びゲート電極６と同一工程で同じ材料から形成される。ダミーセル端部トレンチ２１内の導電層はゲート電極６に電気的に接続される。なお、後述するように、ダミーセル端部トレンチ２１内は絶縁層で埋め込んでもよい。
【００３１】
本実施の形態に係るＩＥＧＴよれば、トレンチ４の深さや幅、間隔等を最適設計することにより、サイリスタ並みの低オン電圧を得ることができる。これは、ダミーセルＤＲを設けることにより、ｐ型コレクタ層３から注入される正孔電流に対し、ｎ型ベース層１の横方向抵抗が発生することと、メインセルＭＲが、ｎ型ベース層１とエミッタ電極１２とをつなぐ十分に狭い電流通路を形成し、抵抗を発生することによる。
【００３２】
即ち、ＩＥＧＴのオン状態において、ｐ型コレクタ層３からｎ型ベース層１及びメインセルＭＲのｐ型ベース層７を介してエミッタ電極１２へ向かう正孔の流れに対して抵抗が増加し、エミッタ電極１２への正孔の排出が制限される。これにより、ｎ型エミッタ層８からｎ型ベース層１への電子の注入効率が向上し、ｎ型ベース層１の伝導度変調が促進され、低オン電圧がもたらされる。
【００３３】
また、トレンチ４と一体のダミーセル端部トレンチ２１により、ダミーセルＤＲのｐ型バッファ層９がエミッタ電極１２から完全に電気的に絶縁される。このため、ＩＥＧＴのオン状態において、ｐ型コレクタ層３からｎ型ベース層１に注入された正孔が、ダミーセルＤＲの電位に誘引されて分散されることなく、メインセルＭＲ内のｎ型ベース層１の上部に集中する。その結果、ｎ型エミッタ層８からｎ型ベース層１への電子の注入効率を向上させ、オン電圧を更に低減することができる。
【００３４】
（第２の実施の形態）
図３は、本発明の第２の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図である。図４は、図３図示のＩＥＧＴのチップの周辺部を示す図３中のＩＶ−ＩＶ線に沿った断面図である。図示の如く、本実施の形態は、ダミーセルＤＲのｐ型バッファ層９をエミッタ電極１２から電気的に絶縁するため、図１及び図２図示の第１の実施の形態に係る仕切り構造２０とは異なる仕切り構造２５を有する。即ち、ダミーセルＤＲのｐ型バッファ層９の上面は、絶縁層２によってエミッタ電極１２から電気的に絶縁される。また、ｐ型バッファ層９の側面は、半導体基板Ｓｕｂの上面内に配設された仕切り構造２５によってエミッタ電極１２から電気的に絶縁される。
【００３５】
仕切り構造２５は、ｐ型バッファ層９をｐ型ベース層７から電気的に絶縁する第１隔離部として、メインセルＭＲの両側でトレンチ４の端部間を橋渡し、トレンチ４と協働してメインセルＭＲを包囲するメインセル端部壁（仕切り壁）を具備する。仕切り構造２５はまた、ｐ型バッファ層９をｐ型ガードリング層１３から電気的に絶縁する第２隔離部として、メインセルＭＲ及びダミーセルＤＲを包囲するように浅いｐ型包囲バッファ層９ａを貫通分断する包囲壁（仕切り壁）を具備する。メインセル端部壁及び包囲壁は、夫々、半導体基板Ｓｕｂの上面内に、トレンチ４と同一工程で形成され且つ同じ深さを有するメインセル端部トレンチ（仕切りトレンチ）２６及び包囲トレンチ（仕切りトレンチ）２７からなる。
【００３６】
メインセル端部トレンチ２６及び包囲トレンチ２７内には、絶縁膜２２とこれに被覆された導電層２３とが配設され、これらは、トレンチ４内のゲート絶縁膜５及びゲート電極６と同一工程で同じ材料から形成される。導電層２３はゲート電極６に電気的に接続される。なお、後述するように、メインセル端部トレンチ２６及び包囲トレンチ２７内は絶縁層で埋め込んでもよい。
【００３７】
本実施の形態に係るＩＥＧＴよれば、トレンチ４と一体のメインセル端部トレンチ２６と、メインセルＭＲ及びダミーセルＤＲを包囲する包囲トレンチ２７とにより、ダミーセルＤＲのｐ型バッファ層９がエミッタ電極１２から完全に電気的に絶縁される。このため、本実施の形態においても、第１の実施の形態と同様、ｎ型エミッタ層８からｎ型ベース層１への電子の注入効率を向上させ、オン電圧を更に低減することができる。
【００３８】
（第３の実施の形態）
図５は、本発明の第３の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図である。図６は、図５図示のＩＥＧＴのチップの周辺部を示す図５中のＶＩ−ＶＩ線に沿った断面図である。図示の如く、本実施の形態においては、ダミーセルＤＲ内にトレンチ４より深い高不純物濃度のｐ型バッファ層１０が形成される。また、動作領域Ｒ１と接合終端領域Ｒ２との間の境界部分に、動作領域Ｒ１に延在する大きな幅を有し且つトレンチ４より深い高不純物濃度のｐ型ガードリング層１３Ｔが形成される。ｐ型バッファ層とｐ型ガードリング層１３Ｔとの間には、浅いｐ型包囲バッファ層９ａが配設される。本実施の形態において、ｐ型バッファ層１０及びｐ型ガードリング層１３Ｔは、同一工程で形成され且つ同じ不純物濃度及び同じ深さを有する。しかし、これらの層１０、１３Ｔの不純物濃度や深さは異なっていてもよい。
【００３９】
ダミーセルＤＲのｐ型バッファ層１０の上面は、絶縁層２によってエミッタ電極１２から電気的に絶縁される。また、ｐ型バッファ層１０の側面は、半導体基板Ｓｕｂの上面内に配設された仕切り構造３０によってエミッタ電極１２から電気的に絶縁される。仕切り構造３０は、ｐ型バッファ層１０をｐ型ベース層７から電気的に絶縁する第１隔離部として、ダミーセルＤＲの両側でトレンチ４の端部間を橋渡し、トレンチ４と協働してダミーセルＤＲを包囲するダミーセル端部壁（仕切り壁）を具備する。このダミーセル端部壁は、第１の実施の形態で説明したダミーセル端部トレンチ２１からなる。
【００４０】
仕切り構造３０はまた、ｐ型バッファ層１０をｐ型ガードリング層１３Ｔから電気的に絶縁する第２隔離部として、ｐ型ガードリング層１３Ｔの内側に沿ってメインセルＭＲ及びダミーセルＤＲを包囲する包囲壁（仕切り壁）を具備する。この包囲壁は、第２の実施の形態で説明した包囲トレンチ２７と、包囲トレンチ２７よりも深い位置で半導体基板Ｓｕｂ内に配設されたｎ型包囲層（仕切り層）３１との組み合わせからなる。包囲トレンチ２７は、メインセルＭＲ及びダミーセルＤＲを包囲するｐ型包囲バッファ層９ａとｐ型ガードリング層１３Ｔとの間に配設される。ｎ型包囲層３１は、浅いｐ型包囲バッファ層９ａの下に位置する、ｎ型ベース層と一体的な部分（即ち、半導体基板Ｓｕｂの生地）からなる。
【００４１】
本実施の形態において、ｐ型バッファ層１０及びｐ型ガードリング層１３Ｔは、ダミーセル端部トレンチ２１及び包囲トレンチ２７よりも深い。このため、図５中の線Ｌ−Ｌ方向において、ダミーセル端部トレンチ２１及び及び包囲トレンチ２７だけでは、ｐ型バッファ層１０をｐ型ガードリング層１３Ｔから電気的に絶縁することはできない。このため、包囲トレンチ２７と、これよりも深い位置に配設されたｎ型包囲層３１とを組み合わせて包囲壁を形成し、ｐ型バッファ層１０をｐ型ガードリング層１３Ｔから電気的に絶縁する。
【００４２】
本実施の形態に係るＩＥＧＴよれば、トレンチ４と一体のダミーセル端部トレンチ２１と、メインセルＭＲ及びダミーセルＤＲを包囲する包囲トレンチ２７及びｎ型包囲層３１とにより、ダミーセルＤＲのｐ型バッファ層１０がエミッタ電極１２から完全に電気的に絶縁される。このため、本実施の形態においても、第１の実施の形態と同様、ｎ型エミッタ層８からｎ型ベース層１への電子の注入効率を向上させ、オン電圧を更に低減することができる。
【００４３】
（第４の実施の形態）
図７は、本発明の第４の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図である。図８は、図７図示のＩＥＧＴのチップの周辺部を示す図７中のＶＩＩＩ−ＶＩＩＩ線に沿った断面図である。図示の如く、本実施の形態においても、ダミーセルＤＲ内のｐ型バッファ層がトレンチ４より深い高不純物濃度のｐ型バッファ層１０からなる。メインセルＭＲ及びダミーセルＤＲの周囲には、トレンチ４より深い高不純物濃度のｐ型内側包囲層１０ａが配設される。ｐ型内側包囲層１０ａはダミーセルＤＲのｐ型バッファ層１０と一体的で且つこれに電気的に接続された層からなる。ｐ型内側包囲層１０ａとｐ型ガードリング層１３との間に、浅いｐ型包囲バッファ層９ａが配設される。
【００４４】
ダミーセルＤＲのｐ型バッファ層１０及びその周囲のｐ型内側包囲層１０ａの上面は、絶縁層２によってエミッタ電極１２から電気的に絶縁される。また、ｐ型バッファ層１０及びｐ型内側包囲層１０ａの側面は、半導体基板Ｓｕｂの上面内に配設された仕切り構造３５によってエミッタ電極１２から電気的に絶縁される。仕切り構造３５は、ｐ型バッファ層１０をｐ型ベース層７から電気的に絶縁する第１隔離部として、メインセルＭＲの両側でトレンチ４の端部間を橋渡し、トレンチ４と協働してメインセルＭＲを包囲するメインセル端部壁（仕切り壁）を具備する。このメインセル端部壁は、第２の実施の形態で説明したメインセル端部トレンチ２６からなる。
【００４５】
仕切り構造３５はまた、ｐ型バッファ層１０に電気的に接続されたｐ型内側包囲層１０ａをｐ型ガードリング層１３から電気的に絶縁する第２隔離部として、ｐ型内側包囲層１０ａとｐ型ガードリング層１３との間に配設された包囲壁（仕切り壁）を具備する。この包囲壁は、第２の実施の形態で説明した包囲トレンチ２７と、包囲トレンチ２７と同じ内部構造を有し且つその外側で同心状に配設された第２の包囲トレンチ（仕切りトレンチ）３６と、両包囲トレンチ２７、３６間で且つこれらよりも深い位置で半導体基板Ｓｕｂ内に配設されたｎ型包囲層（仕切り層）３７との組み合わせからなる。包囲トレンチ２７、３６は、メインセルＭＲ及びダミーセルＤＲを包囲する浅いｐ型包囲バッファ層９ａを挟むように配設される。ｎ型包囲層３７は、浅いｐ型包囲バッファ層９ａの下に位置する、ｎ型ベース層と一体的な部分（即ち、半導体基板Ｓｕｂの生地）からなる。
【００４６】
本実施の形態において、ｐ型ガードリング層１３と、ｐ型バッファ層１０に電気的に接続されたｐ型内側包囲層１０ａとは、包囲トレンチ２７、３６よりも深い。このため、図７中の線Ｌ−Ｌ方向において、包囲トレンチ２７、３６だけでは、ｐ型内側包囲層１０ａをｐ型ガードリング層１３から電気的に絶縁することはできない。このため、包囲トレンチ２７、３６と、これらよりも深い位置に配設されたｎ型包囲層３７とを組み合わせて包囲壁を形成し、ｐ型内側包囲層１０ａをｐ型ガードリング層１３から電気的に絶縁する。
【００４７】
本実施の形態に係るＩＥＧＴよれば、トレンチ４と一体のメインセル端部トレンチ２６と、メインセルＭＲ及びダミーセルＤＲを包囲する包囲トレンチ２７、３６及びｎ型包囲層３７とにより、ダミーセルＤＲのｐ型バッファ層１０及びこれに電気的に接続されたｐ型内側包囲層１０ａがエミッタ電極１２から完全に電気的に絶縁される。このため、本実施の形態においても、第１の実施の形態と同様、ｎ型エミッタ層８からｎ型ベース層１への電子の注入効率を向上させ、オン電圧を更に低減することができる。
【００４８】
図９は、第４の実施の形態の変更例に係る電力用半導体装置（ＩＥＧＴのチップ）の周辺部を示す断面図である。図示の如く、本変更例においては、包囲トレンチ２７、３６間に浅いｐ型包囲バッファ層９ａが形成されておらず、ｎ型包囲層（仕切り層）３７Ａが半導体基板Ｓｕｂの表面まで到達する。また、包囲トレンチ２７、３６内には、ゲート絶縁膜５及びゲート電極６と同じ構造が配設されておらず、絶縁層３９が埋め込まれる。このような変更例によれば、ダミーセルＤＲのｐ型バッファ層１０をエミッタ電極１２からより確実に電気的に絶縁することができる。
【００４９】
（第５の実施の形態）
図１０は、本発明の第５の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図である。図１１及び図１２は、図１０図示のＩＥＧＴのチップの周辺部を示す図１０中のＸＩ−ＸＩ線及びＸＩＩ −ＸＩＩ 線に夫々沿った断面図である。図示の如く、本実施の形態は、図３及び図４図示の第２の実施の形態と比較して、メインセルＭＲ及びダミーセルＤＲを包囲する包囲トレンチ２７を含まない点と、浅いｐ型包囲バッファ層９ａｓが、ｐ型ガードリング層１３に至る前に終端し、ｐ型ガードリング層１３にコンタクトしない点とにおいて相違する。このような構造の本実施の形態においては、下記の態様でダミーセルＤＲのｐ型バッファ層９がエミッタ電極１２から電気的に絶縁される。
【００５０】
ダミーセルＤＲのｐ型バッファ層９の上面は、絶縁層２によってエミッタ電極１２から電気的に絶縁される。また、ｐ型バッファ層９の側面は、半導体基板Ｓｕｂの上面内に配設された仕切り構造４０によってエミッタ電極１２から電気的に絶縁される。仕切り構造４０は、ｐ型バッファ層９をｐ型ベース層７から電気的に絶縁する第１隔離部として、メインセルＭＲの両側でトレンチ４の端部間を橋渡し、トレンチ４と協働してメインセルＭＲを包囲するメインセル端部壁（仕切り壁）を具備する。このメインセル端部壁は、第２の実施の形態で説明したメインセル端部トレンチ２６からなる。
【００５１】
仕切り構造４０はまた、ｐ型バッファ層９をｐ型ガードリング層１３から電気的に絶縁する第２隔離部として、ｐ型ガードリング層１３の内側に沿ってメインセルＭＲ及びダミーセルＤＲを包囲する包囲壁（仕切り壁）を具備する。この包囲壁は、ｐ型包囲バッファ層９ａｓとｐ型ガードリング層１３との間で半導体基板Ｓｕｂ内の表面内に配設されたｎ型包囲層（仕切り層）４１からなる。ｎ型包囲層４１は、ｐ型包囲バッファ層９ａｓがｐ型ガードリング層１３に至る前に終端することにより残された、ｎ型ベース層と一体的な部分（即ち、半導体基板Ｓｕｂの生地）からなる。
【００５２】
本実施の形態に係るＩＥＧＴよれば、トレンチ４と一体のメインセル端部トレンチ２６と、メインセルＭＲ及びダミーセルＤＲを包囲するｎ型包囲層４１とにより、ダミーセルＤＲのｐ型バッファ層９がエミッタ電極１２から完全に電気的に絶縁される。このため、本実施の形態においても、第１の実施の形態と同様、ｎ型エミッタ層８からｎ型ベース層１への電子の注入効率を向上させ、オン電圧を更に低減することができる。
【００５３】
（第６の実施の形態）
図１３は、本発明の第６の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図である。図１４及び図１５は、図１３図示のＩＥＧＴのチップの周辺部を示す図１３中のＸＩＶ −ＸＩＶ 線及びＸＶ−ＸＶ線に夫々沿った断面図である。図示の如く、本実施の形態は、図７及び図８図示の第４の実施の形態と比較して、メインセルＭＲ及びダミーセルＤＲを包囲する２つの包囲トレンチ２７、３６と、その間に配設された浅いｐ型包囲バッファ層９ａとを含まない点において相違する。このような構造の本実施の形態においては、下記の態様でダミーセルＤＲのｐ型バッファ層９がエミッタ電極１２から電気的に絶縁される。
【００５４】
ダミーセルＤＲのｐ型バッファ層１０及びその周囲のｐ型内側包囲層１０ａの上面は、絶縁層２によってエミッタ電極１２から電気的に絶縁される。また、ｐ型バッファ層１０及びｐ型内側包囲層１０ａの側面は、半導体基板Ｓｕｂの上面内に配設された仕切り構造４５によってエミッタ電極１２から電気的に絶縁される。仕切り構造４５は、ｐ型バッファ層１０をｐ型ベース層７から電気的に絶縁する第１隔離部として、メインセルＭＲの両側でトレンチ４の端部間を橋渡し、トレンチ４と協働してメインセルＭＲを包囲するメインセル端部壁（仕切り壁）を具備する。このメインセル端部壁は、第２の実施の形態で説明したメインセル端部トレンチ２６からなる。
【００５５】
仕切り構造４５はまた、ｐ型バッファ層１０に電気的に接続されたｐ型内側包囲層１０ａをｐ型ガードリング層１３から電気的に絶縁する第２隔離部として、ｐ型内側包囲層１０ａとｐ型ガードリング層１３との間に配設された包囲壁（仕切り壁）を具備する。この包囲壁は、ｐ型内側包囲層１０ａとｐ型ガードリング層１３との間で半導体基板Ｓｕｂ内の表面内に配設されたｎ型包囲層（仕切り層）４６からなる。ｎ型包囲層４６は、浅いｐ型包囲バッファ層９ａを排除することにより残された、ｎ型ベース層と一体的な部分（即ち、半導体基板Ｓｕｂの生地）からなる。
【００５６】
本実施の形態に係るＩＥＧＴよれば、トレンチ４と一体のメインセル端部トレンチ２６と、メインセルＭＲ及びダミーセルＤＲを包囲するｎ型包囲層４６とにより、ダミーセルＤＲのｐ型バッファ層１０及びこれに電気的に接続されたｐ型内側包囲層１０ａがエミッタ電極１２から完全に電気的に絶縁される。このため、本実施の形態においても、第１の実施の形態と同様、ｎ型エミッタ層８からｎ型ベース層１への電子の注入効率を向上させ、オン電圧を更に低減することができる。
【００５７】
（第７の実施の形態）
図１６は、本発明の第７の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図である。図１７及び図１８は、図１６図示のＩＥＧＴのチップの周辺部を示す図１６中のＸＶＩＩ−ＸＶＩＩ線及びＸＶＩＩＩ −ＸＶＩＩＩ 線に夫々沿った断面図である。図示の如く、本実施の形態は、図５及び図６図示の第３の実施の形態と比較して、メインセルＭＲ及びダミーセルＤＲを包囲する包囲トレンチ２７を含まない点において相違する。このような構造の本実施の形態においては、下記の態様でダミーセルＤＲのｐ型バッファ層９がエミッタ電極１２から電気的に絶縁される。
【００５８】
ダミーセルＤＲのｐ型バッファ層１０の上面は、絶縁層２によってエミッタ電極１２から電気的に絶縁される。また、ｐ型バッファ層１０の側面は、半導体基板Ｓｕｂの上面内に配設された仕切り構造５０によってエミッタ電極１２から電気的に絶縁される。仕切り構造５０においては、ｐ型バッファ層１０をｐ型ベース層７から電気的に絶縁する第１隔離部と、ｐ型バッファ層１０をｐ型ガードリング層１３Ｔから電気的に絶縁する第２隔離部とが、共通の壁（仕切り壁）によって形成される。この共通の壁は、第１の実施の形態で説明したダミーセル端部トレンチ２１と、ダミーセル端部トレンチ２１よりも深い位置で半導体基板Ｓｕｂ内に配設されたｎ型包囲層（仕切り層）５１との組み合わせからなる。ｎ型包囲層５１は、メインセルＭＲ及びダミーセルＤＲを包囲する浅いｐ型包囲バッファ層９ａの下に位置する、ｎ型ベース層と一体的な部分（即ち、半導体基板Ｓｕｂの生地）からなる。
【００５９】
本実施の形態に係るＩＥＧＴよれば、トレンチ４と一体のダミーセル端部トレンチ２１と、メインセルＭＲ及びダミーセルＤＲを包囲するｎ型包囲層５１とにより、ダミーセルＤＲのｐ型バッファ層１０がエミッタ電極１２から完全に電気的に絶縁される。このため、本実施の形態においても、第１の実施の形態と同様、ｎ型エミッタ層８からｎ型ベース層１への電子の注入効率を向上させ、オン電圧を更に低減することができる。
【００６０】
図１９は、第７の実施の形態の変更例に係る電力用半導体装置（ＩＥＧＴのチップ）の周辺部を示す断面図である。図示の如く、本変更例においては、トレンチ４、２１とｐ型ガードリング層１３Ｔとの間に浅いｐ型包囲バッファ層９ａが形成されておらず、ｎ型包囲層（仕切り層）５１Ａが半導体基板Ｓｕｂの表面まで到達する。このような変更例によれば、ダミーセルＤＲのｐ型バッファ層１０をエミッタ電極１２からより確実に電気的に絶縁することができる。
【００６１】
以上の実施の形態によれば、仕切り構造３０、３５、４０、４５、５０で使用される仕切り用のｎ型層は、ｎ型ベース層と一体的な部分（即ち、半導体基板Ｓｕｂの生地）からなる。しかし、仕切り用のｎ型層、特に半導体基板Ｓｕｂの表面に露出するｎ型層は、基板Ｓｕｂの表面からｎ型不純物を導入して別途形成することもできる。
【００６２】
なお、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００６３】
【発明の効果】
本発明によれば、オン状態における通電能力が高い電力用半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図。
【図２】図１図示のＩＥＧＴのチップの周辺部を示す図１中のＩＩ−ＩＩ線に沿った断面図。
【図３】本発明の第２の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図。
【図４】図３図示のＩＥＧＴのチップの周辺部を示す図３中のＩＶ−ＩＶ線に沿った断面図。
【図５】本発明の第３の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図。
【図６】図５図示のＩＥＧＴのチップの周辺部を示す図５中のＶＩ−ＶＩ線に沿った断面図。
【図７】本発明の第４の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図。
【図８】図７図示のＩＥＧＴのチップの周辺部を示す図７中のＶＩＩＩ−ＶＩＩＩ線に沿った断面図。
【図９】第４の実施の形態の変更例に係る電力用半導体装置（ＩＥＧＴのチップ）の周辺部を示す断面図。
【図１０】本発明の第５の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図。
【図１１】図１０図示のＩＥＧＴのチップの周辺部を示す図１０中のＸＩ−ＸＩ線に沿った断面図。
【図１２】図１０図示のＩＥＧＴのチップの周辺部を示す図１０中のＸＩＩ −ＸＩＩ 線に沿った断面図。
【図１３】本発明の第６の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図。
【図１４】図１３図示のＩＥＧＴのチップの周辺部を示す図１３中のＸＩＶ −ＸＩＶ 線に沿った断面図。
【図１５】図１３図示のＩＥＧＴのチップの周辺部を示す図１３中のＸＶ−ＸＶ線に沿った断面図。
【図１６】本発明の第７の実施の形態に係る電力用半導体装置（ＩＥＧＴのチップ）の平面レイアウトを示す図。
【図１７】図１６図示のＩＥＧＴのチップの周辺部を示す図１６中のＸＶＩＩ−ＸＶＩＩ線に沿った断面図。
【図１８】図１６図示のＩＥＧＴのチップの周辺部を示す図１６中のＸＶＩＩＩ −ＸＶＩＩＩ 線に沿った断面図。
【図１９】第７の実施の形態の変更例に係る電力用半導体装置（ＩＥＧＴのチップ）の周辺部を示す断面図。
【図２０】従来のダミーセルを有するＩＥＧＴのチップの平面レイアウトを示す図。
【図２１】図２０図示のＩＥＧＴのチップの周辺部を示す図２０中のＸＸＩ −ＸＸＩ 線に沿った断面図。
【符号の説明】
Ｒ１…動作領域；Ｒ１２…接合終端領域；ＭＲ…メインセル；ＤＲ…ダミーセル；Ｓｕｂ…半導体基板；１…ｎ型ベース層；３…ｐ型コレクタ層；４…トレンチ；５…ゲート絶縁膜；６…ゲート電極；７…ｐ型ベース層；８…ｎ型エミッタ層；９…ｐ型バッファ層（浅い）；９ａ、９ａｓ…ｐ型包囲バッファ層；１０…ｐ型バッファ層（深い）；１０ａ…ｐ型内側包囲層；１１…コレクタ電極；１２…エミッタ電極；１３、１３Ｔ…ｐ型ガードリング層；１４…ｎ型外側リング層；１６…ｐ型フィールドリミットリング層１６；２０、２５、３０、３５、４０、４５、５０…仕切り構造；２１…ダミーセル端部トレンチ（仕切りトレンチ）；２６…メインセル端部トレンチ（仕切りトレンチ）；２７、３６…包囲トレンチ（仕切りトレンチ）；３１、３７、３７Ａ、４１、４６、５１、５１Ａ…ｎ型包囲層（仕切り層）。

Claims (20)

  1. 半導体活性層と、
    前記活性層内に配設された第１導電型の第１ベース層と、
    前記活性層の表面内でメインセルとダミーセルとを区画するように間隔をおいて且つ前記第１ベース層に至るように配設された複数のトレンチと、
    前記トレンチから離間した位置で、前記第１ベース層上に配設された第２導電型のコレクタ層と、
    前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
    前記第２ベース層上に配設された第１導電型のエミッタ層と、
    前記ダミーセル内で前記第１ベース層上に配設された第２導電型のバッファ層と、
    前記トレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
    前記コレクタ層上に配設されたコレクタ電極と、
    前記第２ベース層及び前記エミッタ層上に配設されたエミッタ電極と、
    前記バッファ層を前記エミッタ電極から電気的に絶縁するように、前記活性層の前記表面内に配設された仕切り構造と、
    を具備することを特徴とする電力用半導体装置。
  2. 前記仕切り構造は、前記活性層の前記表面内に配設された仕切りトレンチからなる仕切り壁を具備することを特徴とする請求項１に記載の電力用半導体装置。
  3. 前記仕切りトレンチは前記トレンチと実質的に同じ深さを有することを特徴とする請求項２に記載の電力用半導体装置。
  4. 前記仕切りトレンチ内に絶縁膜に被覆された状態で配設された導電層を更に具備し、前記導電層は前記ゲート電極に電気的に接続されることを特徴とする請求項２に記載の電力用半導体装置。
  5. 前記仕切りトレンチ内は絶縁層で埋め込まれることを特徴とする請求項２に記載の電力用半導体装置。
  6. 前記仕切り構造は、前記活性層の前記表面内に配設された第１導電型の仕切り層からなる仕切り壁を具備することを特徴とする請求項１に記載の電力用半導体装置。
  7. 前記仕切り層は前記第１ベース層と一体的な部分を具備することを特徴とする請求項６に記載の電力用半導体装置。
  8. 前記仕切り構造は、前記活性層の前記表面内に配設された仕切りトレンチと、前記仕切りトレンチよりも深い位置で前記活性層内に配設された第１導電型の仕切り層と、の組み合わさからなる仕切り壁を具備することを特徴とする請求項１に記載の電力用半導体装置。
  9. 前記仕切り構造は、前記ダミーセルの両側で前記トレンチの端部間を橋渡し、前記トレンチと協働して前記ダミーセルを包囲するダミーセル端部壁を具備することを特徴とする請求項１に記載の電力用半導体装置。
  10. 前記仕切り構造は、前記メインセルの両側で前記トレンチの端部間を橋渡し、前記トレンチと協働して前記メインセルを包囲するメインセル端部壁を具備することを特徴とする請求項１に記載の電力用半導体装置。
  11. 動作領域と、前記動作領域を包囲する接合終端領域とを有する電力用半導体装置であって、
    前記動作領域及び前記接合終端領域に共通の半導体活性層と、前記活性層は互いに逆側の第１及び第２主面を有することと、
    前記動作領域及び前記接合終端領域に亘って前記活性層内に配設された第１導電型の第１ベース層と、
    前記動作領域内において、前記活性層の前記第１主面内でメインセルとダミーセルとを区画するように間隔をおいて且つ前記第１ベース層に至るように配設された複数のトレンチと、
    前記動作領域内において、前記活性層の前記第２主面側で前記第１ベース層上に配設された第２導電型のコレクタ層と、
    前記メインセル内で前記第１ベース層上に配設された第２導電型の第２ベース層と、
    前記第２ベース層上に配設された第１導電型のエミッタ層と、
    前記ダミーセル内で前記第１ベース層上に配設された第２導電型のバッファ層と、
    前記トレンチ内に配設され、前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
    前記コレクタ層上に配設されたコレクタ電極と、
    前記第２ベース層及び前記エミッタ層上に配設されたエミッタ電極と、
    前記動作領域と前記接合終端領域との間の境界部分において、前記動作領域を包囲するように、前記活性層の前記第１主面内に形成され且つ前記エミッタ電極に電気的に接続された第２導電型のガードリング層と、
    前記バッファ層を前記エミッタ電極から電気的に絶縁するように、前記活性層の前記表面内に配設された仕切り構造と、前記仕切り構造は、前記バッファ層と前記第２ベース層との間に介在してこれらを互いに電気的に絶縁する第１隔離部と、前記バッファ層と前記ガードリング層との間に介在してこれらを互いに電気的に絶縁する第２隔離部とを含むことと、
    を具備することを特徴とする電力用半導体装置。
  12. 前記仕切り構造は、前記第１隔離部または前記第２隔離部として、前記活性層の前記第１主面内に配設された仕切りトレンチからなる仕切り壁を具備することを特徴とする請求項１１に記載の電力用半導体装置。
  13. 前記仕切り構造は、前記第１隔離部または前記第２隔離部として、前記活性層の前記第１主面内に配設された第１導電型の仕切り層からなる仕切り壁を具備することを特徴とする請求項１１に記載の電力用半導体装置。
  14. 前記仕切り構造は、前記第１隔離部または前記第２隔離部として、前記活性層の前記第１主面内に配設された仕切りトレンチと、前記仕切りトレンチよりも深い位置で前記活性層内に配設された第１導電型の仕切り層と、の組み合わせからなる仕切り壁を具備することを特徴とする請求項１１に記載の電力用半導体装置。
  15. 前記第１及び第２隔離部は、前記ダミーセルの両側で前記トレンチの端部間を橋渡し、前記トレンチと協働して前記ダミーセルを包囲するダミーセル端部壁からなる共通の壁を具備することを特徴とする請求項１１に記載の電力用半導体装置。
  16. 前記第１隔離部は、前記メインセルの両側で前記トレンチの端部間を橋渡し、前記トレンチと協働して前記メインセルを包囲するメインセル端部壁を具備することを特徴とする請求項１１に記載の電力用半導体装置。
  17. 前記第２隔離部は、前記メインセル及び前記ダミーセルを包囲するように前記活性層の前記第１主面内に配設された包囲壁を具備することを特徴とする請求項１１に記載の電力用半導体装置。
  18. 前記バッファ層及び前記ガードリング層は前記トレンチよりも深いことを特徴とする請求項１１に記載の電力用半導体装置。
  19. 前記第１及び第２隔離部は、前記トレンチと協働して前記ダミーセルを包囲する共通の壁を具備し、前記共通の壁は、前記ダミーセルの両側で前記トレンチの端部間を橋渡し、前記トレンチと協働して前記ダミーセルを包囲する仕切りトレンチと、前記トレンチ及び前記仕切りトレンチに沿って前記活性層内に配設された第１導電型の包囲層と、を具備し、前記トレンチ及び前記仕切りトレンチと前記包囲層との組み合わせにより、前記メインセル及び前記ダミーセルを包囲する包囲壁が形成されることを特徴とする請求項１８に記載の電力用半導体装置。
  20. 前記第２隔離部は、前記メインセル及び前記ダミーセルを包囲するように前記活性層の前記第１主面内に配設された包囲壁を具備し、前記包囲壁は、前記活性層の前記第１主面内に配設された包囲トレンチと、前記包囲トレンチよりも深い位置で前記活性層内に配設された第１導電型の包囲層との組み合わせを具備することを特徴とする請求項１８に記載の電力用半導体装置。
JP2003147922A 2003-05-26 2003-05-26 電力用半導体装置 Expired - Fee Related JP3906181B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003147922A JP3906181B2 (ja) 2003-05-26 2003-05-26 電力用半導体装置
US10/677,260 US6936893B2 (en) 2003-05-26 2003-10-03 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003147922A JP3906181B2 (ja) 2003-05-26 2003-05-26 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2004349634A true JP2004349634A (ja) 2004-12-09
JP3906181B2 JP3906181B2 (ja) 2007-04-18

Family

ID=33447633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003147922A Expired - Fee Related JP3906181B2 (ja) 2003-05-26 2003-05-26 電力用半導体装置

Country Status (2)

Country Link
US (1) US6936893B2 (ja)
JP (1) JP3906181B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310606A (ja) * 2005-04-28 2006-11-09 Denso Corp 絶縁ゲート型バイポーラトランジスタ
JP2007299990A (ja) * 2006-05-01 2007-11-15 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008016763A (ja) * 2006-07-10 2008-01-24 Denso Corp 絶縁ゲート型バイポーラトランジスタ
JP2010010556A (ja) * 2008-06-30 2010-01-14 Denso Corp 半導体装置
JP2010093080A (ja) * 2008-10-08 2010-04-22 Fuji Electric Systems Co Ltd 半導体装置
JP2010135677A (ja) * 2008-12-08 2010-06-17 Denso Corp 半導体装置
JP2011082585A (ja) * 2011-01-25 2011-04-21 Toshiba Corp 絶縁ゲート型半導体装置
US8546887B2 (en) 2011-05-20 2013-10-01 Samsung Electronics Co., Ltd. Semiconductor devices
JPWO2013035818A1 (ja) * 2011-09-08 2015-03-23 富士電機株式会社 半導体装置
JP2015162610A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
WO2017029719A1 (ja) * 2015-08-19 2017-02-23 三菱電機株式会社 半導体装置
KR101745776B1 (ko) 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
KR20170137421A (ko) * 2016-06-03 2017-12-13 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
JP2022022449A (ja) * 2017-04-03 2022-02-03 富士電機株式会社 半導体装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
DE102004009602B4 (de) * 2004-02-27 2009-09-17 Infineon Technologies Ag Trench-Transistor
JP4721653B2 (ja) * 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP4703138B2 (ja) * 2004-06-18 2011-06-15 株式会社東芝 絶縁ゲート型半導体装置
JP4414863B2 (ja) * 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2006140372A (ja) * 2004-11-15 2006-06-01 Sanyo Electric Co Ltd 半導体装置およびその製造方法
FR2879024A1 (fr) * 2004-12-08 2006-06-09 St Microelectronics Sa Peripherie de composant unipolaire vertical
US7659577B2 (en) * 2005-07-01 2010-02-09 International Rectifier Corporation Power semiconductor device with current sense capability
US7358545B2 (en) * 2005-08-10 2008-04-15 United Microelectronics Corp. Bipolar junction transistor
JP4609656B2 (ja) * 2005-12-14 2011-01-12 サンケン電気株式会社 トレンチ構造半導体装置
JP4265684B1 (ja) * 2007-11-07 2009-05-20 トヨタ自動車株式会社 半導体装置
JP2011044508A (ja) * 2009-08-19 2011-03-03 Toshiba Corp 電力用半導体装置
WO2011024842A1 (ja) * 2009-08-28 2011-03-03 サンケン電気株式会社 半導体装置
US8350352B2 (en) * 2009-11-02 2013-01-08 Analog Devices, Inc. Bipolar transistor
JP5543758B2 (ja) * 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2011074124A1 (ja) * 2009-12-18 2011-06-23 富士電機ホールディングス株式会社 半導体装置
JP5719167B2 (ja) 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
JP6037499B2 (ja) 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
US20130181253A1 (en) * 2012-01-18 2013-07-18 Richtek Technology Corporation, R.O.C. Semiconductor structure and manufacturing method thereof
CN103426738B (zh) 2012-05-17 2018-05-18 恩智浦美国有限公司 具有边缘端部结构的沟槽半导体器件及其制造方法
CN102723278B (zh) * 2012-06-26 2017-03-29 上海华虹宏力半导体制造有限公司 半导体结构形成方法
KR101477358B1 (ko) * 2012-12-20 2014-12-29 삼성전기주식회사 반도체 소자 및 그 제조 방법
KR20150076814A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
TWI555208B (zh) * 2014-05-20 2016-10-21 力祥半導體股份有限公司 線型架構之功率半導體元件
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
CN108962748B (zh) * 2017-05-24 2021-10-19 中芯国际集成电路制造(上海)有限公司 Igbt器件的形成方法及其结构
KR101949519B1 (ko) * 2017-06-27 2019-04-29 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
KR101949511B1 (ko) * 2017-06-29 2019-02-19 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
DE102018111939B4 (de) * 2018-05-17 2019-12-05 Infineon Technologies Ag Leistungshalbleiterbauelement
CN112201686B (zh) * 2020-09-08 2022-02-11 浙江大学 一种超级结器件及终端
JP7492415B2 (ja) * 2020-09-18 2024-05-29 株式会社東芝 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
JP3252569B2 (ja) * 1993-11-09 2002-02-04 株式会社デンソー 絶縁分離基板及びそれを用いた半導体装置及びその製造方法
WO2000041246A1 (de) * 1999-01-07 2000-07-13 Infineon Technologies Ag Halbleiteranordnung mit gräben zur trennung von dotierten gebieten

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310606A (ja) * 2005-04-28 2006-11-09 Denso Corp 絶縁ゲート型バイポーラトランジスタ
JP2007299990A (ja) * 2006-05-01 2007-11-15 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008016763A (ja) * 2006-07-10 2008-01-24 Denso Corp 絶縁ゲート型バイポーラトランジスタ
JP2010010556A (ja) * 2008-06-30 2010-01-14 Denso Corp 半導体装置
JP2010093080A (ja) * 2008-10-08 2010-04-22 Fuji Electric Systems Co Ltd 半導体装置
JP2010135677A (ja) * 2008-12-08 2010-06-17 Denso Corp 半導体装置
JP2011082585A (ja) * 2011-01-25 2011-04-21 Toshiba Corp 絶縁ゲート型半導体装置
US8546887B2 (en) 2011-05-20 2013-10-01 Samsung Electronics Co., Ltd. Semiconductor devices
JPWO2013035818A1 (ja) * 2011-09-08 2015-03-23 富士電機株式会社 半導体装置
JP2015162610A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
KR101745776B1 (ko) 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
WO2017029719A1 (ja) * 2015-08-19 2017-02-23 三菱電機株式会社 半導体装置
JPWO2017029719A1 (ja) * 2015-08-19 2017-11-30 三菱電機株式会社 半導体装置
CN107924940A (zh) * 2015-08-19 2018-04-17 三菱电机株式会社 半导体装置
US10355082B2 (en) 2015-08-19 2019-07-16 Mitsubishi Electronic Corporation Semiconductor device including active and dummy cell regions
CN107924940B (zh) * 2015-08-19 2021-02-05 三菱电机株式会社 半导体装置
KR20170137421A (ko) * 2016-06-03 2017-12-13 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
KR101870808B1 (ko) * 2016-06-03 2018-06-27 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
US10121850B2 (en) 2016-06-03 2018-11-06 Hyundai Autron Co., Ltd Power semiconductor device and method of fabricating the same
JP2022022449A (ja) * 2017-04-03 2022-02-03 富士電機株式会社 半導体装置
JP7279770B2 (ja) 2017-04-03 2023-05-23 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP3906181B2 (ja) 2007-04-18
US20040238884A1 (en) 2004-12-02
US6936893B2 (en) 2005-08-30

Similar Documents

Publication Publication Date Title
JP3906181B2 (ja) 電力用半導体装置
JP3751463B2 (ja) 高耐圧半導体素子
JP5694505B2 (ja) 電力半導体デバイス
JP6260515B2 (ja) 半導体装置
JP5182766B2 (ja) 高耐圧半導体装置
JP5900503B2 (ja) 半導体装置
JP3966151B2 (ja) 半導体素子
JP2003224273A (ja) 半導体装置
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
JPH10209432A (ja) 半導体デバイスの改良
US8217420B2 (en) Power semiconductor device
JP5537359B2 (ja) 半導体装置
JP2013026534A (ja) 半導体装置
JP2005011846A (ja) 半導体装置
JP2005209811A (ja) 半導体装置
JP3875460B2 (ja) 半導体装置
WO2006112291A1 (ja) 半導体装置
JP2003031821A (ja) 半導体装置
JP2002026314A (ja) 半導体装置
JP7352151B2 (ja) スイッチング素子
JP2010251627A (ja) 横型半導体装置
JP7408947B2 (ja) 炭化珪素半導体装置
JP2001094104A (ja) 電力用半導体素子
JP5619079B2 (ja) 高耐圧半導体装置
JP5475815B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees