CN112201686B - 一种超级结器件及终端 - Google Patents

一种超级结器件及终端 Download PDF

Info

Publication number
CN112201686B
CN112201686B CN202010935114.0A CN202010935114A CN112201686B CN 112201686 B CN112201686 B CN 112201686B CN 202010935114 A CN202010935114 A CN 202010935114A CN 112201686 B CN112201686 B CN 112201686B
Authority
CN
China
Prior art keywords
region
terminal
width
super
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010935114.0A
Other languages
English (en)
Other versions
CN112201686A (zh
Inventor
盛况
王珩宇
郭清
任娜
王策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202010935114.0A priority Critical patent/CN112201686B/zh
Publication of CN112201686A publication Critical patent/CN112201686A/zh
Application granted granted Critical
Publication of CN112201686B publication Critical patent/CN112201686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了一种超级结器件及终端,该超级结器件包括形成于漂移区内的有源区和终端、位于有源区内的多个超级结、位于终端内的宽槽、位于宽槽靠近有源区方向侧壁上的侧壁注入区以及位于宽槽底部并与下注入区接触的终端底部注入区,其中在超级结器件的相同深度处,各个超级结之间的宽度等于或大于有源区边缘靠近终端的超级结与终端的侧壁之间的宽度。该终端包括宽槽和位于宽槽靠近有源区方向侧壁上的侧壁注入区,该终端注入区包括具有相同掺杂类型的下注入区和上注入区,其中下注入区的宽度小于上注入区的宽度。本发明的结构优化了终端与有源区交界处的净负电荷量的空间分布,实现了更好的电场分布,提高了器件终端的耐压。

Description

一种超级结器件及终端
技术领域
本发明涉及一种半导体器件,尤其涉及一种超级结器件及终端。
背景技术
近年来国际上对节能减排越来越重视,这对大型电力电子设备的损耗控制和效率提升提出了更高的要求。作为电力电子设备的重要组成部分,半导体功率器件受到了业界的广泛关注。
击穿电压和比导通电阻是半导体功率器件的重要性能指标。随着器件技术的进步,功率器件逐渐接近了其性能极限。为了进一步提升器件性能,提升击穿电压,降低比导通电阻,超级结结构被提出并广泛应用于功率器件之中。目前,主流的超级结技术采用的是多次外延生长和沟槽刻蚀加外延回填两种技术路线。
然而,这两种技术都涉及到复杂且昂贵的外延再生长技术。而且这一工艺在下一代宽禁带半导体(如碳化硅和氮化镓)中,难度和成本更是被抬升到了新的高度。为了降低超级结器件的制造成本和难度,一种沟槽刻蚀加离子注入的技术路线被提了出来。该技术省去了外延再生长工艺,让超级结技术在功率器件,特别是宽禁带半导体功率器件中的应用前景更加广阔。
有源区以外的终端保护结构是功率器件实现接近其半导体材料理想击穿电压的保障。因此,每一种功率器件都需要适合的终端保护结构来保障其耐压能力。的终端结构非常重要。业界提出了多种的超级结终端结构,如US10586846B2和US20150035048A1。这两种终端用不同的手段改变终端区的元胞尺寸,以此来改善终端区的电场分布,提升终端耐压。然而对基于这一新技术路线的超级结器件来说,这两种终端都难以适用。因为该新技术路线在刻蚀出的沟槽之中填充的是电介质,这会导致电势线无法穿过终端区的第一个沟槽,而使终端区的元胞尺寸变化设计都派不上用场而归于徒劳,如说明书附图1所示。该图为对碳化硅超级结PN管的有限元数值仿真电学结果,其中,横坐标为器件的横向尺寸(单位为微米)纵坐标为器件的纵向尺寸(单位为微米),电介质SiO2区域、P型柱体及其之间的N型区域构成了超级结结构,虚线以左为器件有源区,虚线以右为终端,虚线框中的一系列线条为器件阻断时的等位线分布。从该图可以发现,在器件阻断时,等位线从有源区均匀进入终端区以后全部限制在终端的第一个沟槽60内部,无法穿过。由此可见,现有的超级结技术无法为基于“沟槽刻蚀加离子注入”这一新型技术路线的超级结器件提供终端区的耐压保障。
因此,一种适用于沟槽刻蚀加离子注入技术路线的超级结终端保护结构是迫切需要的。
发明内容
为了解决背景技术中提出的问题,本专利提出了一种超级结器件及终端。
根据本发明实施例的一种半导体器件的终端,包括:位于所述终端内的宽槽;以及侧壁注入区,位于所述宽槽靠近有源区方向的侧壁上,所述终端注入区包括:下注入区,具有第一掺杂类型;以及上注入区,具有第一掺杂类型,其中所述下注入区的宽度小于所述上注入区的宽度。
根据本发明实施例的一种超级结器件,包括有源区和终端,所述超级结器件包括:位于有源区内的多个超级结;位于终端内的宽槽;侧壁注入区,位于所述宽槽靠近有源区方向的侧壁上;以及终端底部注入区,具有第一掺杂类型,位于所述宽槽底部并与所述下注入区接触;其中在所述超级结器件的第一深度处,所述各个超级结之间具有第一宽度,所述有源区边缘靠近终端的超级结与所述侧壁之间具有第二宽度,所述第二宽度等于或小于所述第一宽度。
本发明提出的一种半导体器件的终端及一种超级结器件,基于超级结原理,在尽可能小的面积上形成耐压尽可能高的终端,优化了终端与有源区交界区域的净负电荷量,抑制了有源区金属边缘下方的电场尖峰,提高了终端的耐压。
附图说明
图1为现有的超级结肖特基二极管的截面示意图;
图2为根据本发明一实施例的超级结肖特基二极管100的截面图;
图3为根据本发明另一实施例的超级结肖特基二极管200的截面图;
图4为根据本发明另一实施例的超级结肖特基二极管300的截面图;
图5为根据本发明另一实施例的超级结肖特基二极管400的截面图;
图6为根据本发明另一实施例的超级结肖特基二极管500的截面图。
具体实施方式
下面将结合附图详细描述本发明的具体实施例,应当注意,这里描述的实施例只用于举例说明,并不用于限制本发明。在以下描述中,为了便于对本发明的透彻理解,阐述了大量特定细节。然而,本领域普通技术人员可以理解,这些特定细节并非为实施本发明所必需。此外,在一些实施例中,为了避免混淆本发明,未对公知的结构、材料或方法做具体描述。
在整个说明书中,对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着:结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此,在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外,可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外,本领域普通技术人员应当理解,在此提供的附图均是为了说明的目的,其中相同的附图标记指示相同的元件。应当理解,在说明书或权利要求书中出现的“左”、“右”、“内”、“外”、“前”、“后”、“上”、“下”、“顶部”、“底部”、“之上”、“之下”或类似的描述,均仅是为了说明的目的,而非用于描述固定的相对位置。应当理解,以上术语在适当的情况下是可以互换的,从而使得相应的实施例可以在其它方向上正常工作。
超级结技术是通过交替排列的N型和P型掺杂区域,使相邻区域互相补偿,实现电荷平衡,从而逼近零掺杂的电荷分布的技术,可以表现为多种类型;具体实施方式也有杂质扩散、重复进行外延生长与离子注入等。
图2为根据本发明一实施例的超级结肖特基二极管100的截面图。所述超级结肖特基二极管100包括有源区10、终端20、阴极1、阳极2、衬底3和具有第一掺杂类型(例如N型)的漂移区4,所述有源区10和所述终端20形成于所述漂移区4内,所述漂移区4位于所述衬底3上方,所述衬底3可以为4H-碳化硅或6H-碳化硅或者其他合适的半导体材料,所述阴极1和阳极2可以为镍、钛、钨或其它金属。
所述终端20包括:宽槽71、侧壁注入区561,所述宽槽71填充有第一电介质61(例如聚酰亚胺、苯并环丁烯等),在一个实施例中,所述终端20仅包括一个宽槽71,所述侧壁注入区561位于所述宽槽71靠近有源区20方向的侧壁上,所述侧壁注入区561包括具有第二掺杂类型(例如P型)的下注入区501和具有第二掺杂类型的上注入区551,其中在一个实施例中,所述下注入区501的宽度小于所述上注入区551的宽度,所述宽度可以是平均宽度,也可以是某一位置上的宽度。在一个实施例中,所述下注入区501的掺杂浓度低于所述上注入区551的掺杂浓度,在另一个实施例中,所述上注入区551的掺杂浓度自所述上注入区551的底部至顶部递增,所述递增可以是分区域突变递增,也可以是随着与顶部的距离减小而渐变递增。在其它具体上实施例中,所述上注入区551的左侧边缘与所述下注入区501的左侧边缘对齐或不对齐,所述上注入区551的右侧边缘与所述下注入区501的右侧边缘对齐或不对齐。
在一个实施例中,所述终端20还包括位于宽槽71的底部并与所述下注入区501接触的终端底部注入区541,在一个实施例中,所述终端底部注入区541的宽度L1大于或等于所述宽槽71的底部与所述漂移区4底部之间的距离L2。在一个实施例中,所述终端底部注入区541具有与所述下注入区501相同的掺杂类型和掺杂浓度,所述终端底部注入区541与所述下注入区501可以在同一制作工艺步骤中形成。在一个实施例中,在器件阻断时,部分未能从宽槽71的侧壁561直接穿进沟槽61内第一电介质61的等位线就会从宽槽71的底部穿过,所述宽槽71的底部与所述漂移区4底部之间的距离L2越长,需要从宽槽71的底部穿过的等位线就越多,因此宽槽71的底部需要用到的负电荷量就越多,通过设置所述终端底部注入区541的宽度L1大于所述宽槽71的底部与所述漂移区4底部之间的距离L2,可以引入负电荷并提供足够量的负电荷用以缓解这部分等位线的集聚,进而抑制宽槽71的底部的电场尖峰,从而提高终端20的耐压。
在一个实施例中,所述阴极1包括第一金属化层,所述第一金属化层位于所述衬底3的下方并与衬底3形成欧姆接触。在一个实施例中,所述阳极2覆盖于有源区10表面并与所述区域41形成肖特基接触,包括靠近终端20处的金属层边缘22,所述金属层边缘22可以位于所述有源区10与所述终端20的交界处1020(即可以在界面1020附近截止),也可以延伸至所述终端20的侧壁上方,在一个实施例中,所述金属层边缘22通常会有较高的电场,可以设置所述金属层边缘22位于所述上注入区551上方且与所述注入区551接触(即在上注入区551上方截止),可以避高电场直接和所述区域401接触,进而减小超级结肖特基二极管100的漏电流。
所述有源区10包括多个超级结40,所述超级结包括:填充有第二电介质6(例如聚酰亚胺、苯并环丁烯等)的沟槽阵列5,和具有第二掺杂类型的沟槽注入区5,所述第二电介质6可以与所述第一电介质61相同或不同,所述沟槽阵列5的两侧与底部均被所述沟槽注入区5包围,在一个实施例中,所述沟槽阵列4中的单个沟槽的宽度小于所述宽槽71的宽度,所述沟槽注入区5可以与所述下注入区501或所述底部注入区541在同一制作工艺步骤中形成,所述沟槽注入区5的宽度可以与所述终端底部注入区541的厚度或者所述下注入区501的宽度相同。在一个实施例中,所述超级结40之间的区域41具有第一宽度W12,所述有源区10边缘靠近终端20的超级结与所述侧壁561之间具有第二宽度W22,在一个实施例中,所述第一宽度W11或所述第二宽度W22的值自上而下递增、(即区域401的底部宽度小于区域41的顶部宽度),在器件的同一深度处(例如漂移区顶部),可以设置所述第二宽度W22小于或等于所述第一宽度W21。所述有源区10边缘靠近终端20的超级结与所述侧壁561之间的区域401的掺杂类型和浓度可以与所述漂移区4相同,在一个实施例中,所述漂移区4包括所述区域401。
在一个实施例中,当所述超级结肖特基二极管100承受反向耐压时,金属层边缘22附近的电场以柱面结的方式分布,电场强度反比于到金属层边缘22的距离,当所述上注入区551的P型掺杂浓度高于所述下注入区501的掺杂浓度时,金属边缘22下方的净负电荷量增加,增加的净负电荷量可以缓解金属层边缘22下方的电场尖峰,提高了终端20的耐压。在另一个实施例中,当在器件的同一深度处(例如漂移区顶部)设置所述第二宽度W22小于或等于所述第一宽度W21,或者设置所述上注入区551的宽度大于所述下注入区501的宽度时,可以减小所述金属层边缘22下方的正电荷量,同样增加了净电荷量,缓解了所述金属层边缘22下方的电场尖峰,提高了终端20的耐压。
图3为根据本发明另一实施例的超级结肖特基二极管200的截面图。如图3所示实施例的超级结肖特基二极管200和如图2所示实施例的超级结肖特基二极管100的区别在于所述上注入区551包括多个具有相同掺杂类型(例如P型掺杂)的调整区(例如第一调整区532、第二调整区522和第三调整区512),在其它实施例中,所述上注入区501可以仅包括两个调整区(例如第一调整区532和第二调整区522),或者所述上注入区可以包括四个及以上具有相同规律的调整区。如图3所示实施例中,所述上注入区551的左边缘与所述下注入区501的左边缘重合,所述第一调整区532的宽度大于所述第二调整区522的宽度大于所述第三调整区512的宽度,同时可以设置所述第一调整区532的掺杂浓度大于所述第二调整区522的掺杂浓度大于所述第三调整区512的掺杂浓度,通过这样多个调整区的设置,可以让金属层边缘22下的净负电荷量自下而上逐级增加,即距离所述金属层边缘22越近的地方净负电荷量越高,这样的净负电荷量分布可以更好地抑制所述金属层边缘22下方的电场分布,将柱面结电场分布转换为接近均匀的分布状态,从而提高所述终端20的耐压。
图4为根据本发明另一实施例的超级结肖特基二极管300的截面图。如图4所示实施例中所述超级结肖特基二极管300和如图3所示实施例的超级结肖特基二极管200的区别在于所述上注入区551的右边缘与所述下注入区501的右边缘重合,这样可以保持同样的沟槽刻蚀条件,然后通过不同的注入能量来形成所述多个调整区(例如第一调整区532、第二调整区522和第三调整区512),简化了工艺。
图5为根据本发明另一实施例的超级结肖特基二极管400的截面图。如图5所示实施例中所述超级结肖特基二极管400和如图2所示实施例的超级结肖特基二极管100的区别在于所述下注入区504的宽度可以自其顶部至底部递减,所述侧壁561与所述宽槽71的底部之间的夹角θ可以根据实际需求调整(例如所述夹角θ小于或等于90度),从而优化所述金属层边缘22下方净负电荷量的空间分布,使得所述金属层下方的两侧可以同时实现距离所述金属层边缘22越近,净负电荷量越高,更好地调整电场分布。如图5所示实施例,可以保持同样的沟槽刻蚀条件,然后通过不同的注入能量来实现所述上注入区551和所述下注入区501。
图6为根据本发明另一实施例的超级结肖特基二极管500的截面图。如图6所示实施例中所述超级结肖特基二极管500和如图2所示实施例的超级结肖特基二极管100的区别在于所述沟槽71包括第三电介质81和第四电介质91。在一个实施例中,所述第三电介质81被所述第四电介质91包围,所述第三电电介质81可以选择拥有优秀填充能力的旋涂电介质(例如聚酰亚胺、苯并环丁烯等),所述第四电介质可以选择拥有高电场强度的电介质(例如二氧化硅),即,所述第三电介质的填充能力大于所述第四电介质,所述第四电介质的城后高电场强度能力大于所述第三电介质。如图6所示实施例,所述具有优秀填充能力的第三电介质81可以实现所述沟槽71无空隙无凹坑的填充,同时当器件阻断时,沟槽71内部的高电场都在沟槽71的四周一圈,由所述具有高电场强度的第四电介质91来承受所述高电场,从而提高了所述终端20的耐压。在其它实施例中,所述超级结40也可以对应地采用所述第三电介质填充区域8,采用所述第四电介质填充区域9,以提高所述有源区10的耐压。
如图2至图6实施例中,所述器件不限于碳化硅器件,所述终端20也不限于仅作为图示包括超级结的有源区10的终端,在其它实施例中,当所述有源区10不包括超级结41时,所述终端20仍然适用。另外,在其它实施例中,可以将图2至图6各实施例中的结构两两结合或多个结合使用。
虽然已参照几个典型实施例描述了本发明,但应当理解,所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质,所以应当理解,上述实施例不限于任何前述的细节,而应在随附权利要求所限定的精神和范围内广泛地解释,因此落入权利要求或其他等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (9)

1.一种半导体器件的终端,包括:
位于所述终端内的宽槽;以及
侧壁注入区,位于所述宽槽靠近有源区方向的侧壁上,所述侧壁注入区包括:
下注入区,具有第一掺杂类型;以及
上注入区,具有第一掺杂类型,其中所述下注入区的宽度小于所述上注入区的宽度;其中
所述半导体器件还包括:
有源区以及覆盖于所述有源区表面的金属层,所述金属层靠近终端处的边缘位于所述上注入区上方且与所述上注入区接触;以及
终端底部注入区,具有第一掺杂类型,位于所述宽槽底部并与所述下注入区接触,所述终端底部注入区的宽度等于或大于所述宽槽底部与漂移区底部之间的间距。
2.如权利要求1所述的终端,其中所述下注入区的掺杂浓度低于所述上注入区的掺杂浓度。
3.如权利要求1所述的终端,其中所述上注入区的掺杂浓度自所述上注入区的底部至顶部递增。
4.如权利要求1所述的终端,其中所述上注入区包括:
第一调整区,具有第一掺杂类型,位于所述上注入区顶部;以及
第二调整区,具有第一掺杂类型,位于所述第一调整区下方;其中
所述第一调整区的掺杂浓度大于所述第二调整区的掺杂浓度,或者所述第一调整区的宽度大于所述第二调整区的宽度。
5.如权利要求4所述的终端,其中所述上注入区还包括:
第三调整区,具有第一掺杂类型,位于所述第二调整区下方且位于所述上注入区底部,所述第二调整区的掺杂浓度大于所述第三调整区的掺杂浓度,或者所述第二调整区的宽度大于所述第三调整区的宽度。
6.如权利要求1所述的终端,其中所述上注入区的左边缘与所述下注入区的左边缘对齐,或者所述上注入区的右边缘与所述下注入区的右边缘对齐。
7.如权利要求1所述的终端,其中所述侧壁与所述宽槽底部之间的夹角小于或等于90度。
8.一种超级结器件,包括漂移区,形成于漂移区内的有源区和终端,所述超级结器件包括:
位于有源区内的多个超级结;
位于终端内的宽槽;
侧壁注入区,位于所述宽槽靠近有源区方向的侧壁上;
覆盖于所述有源区表面的金属层,所述金属层靠近终端处的边缘位于所述侧壁注入区上方且与所述侧壁注入区接触;以及
终端底部注入区,具有第一掺杂类型,位于所述宽槽底部并与所述侧壁注入区接触,所述终端底部注入区的宽度等于或大于所述宽槽底部与所述漂移区底部之间的间距;其中
在所述超级结器件的第一深度处,所述各个超级结之间具有第一宽度,所述有源区边缘靠近终端的超级结与所述侧壁之间具有第二宽度,所述第二宽度等于或小于所述第一宽度。
9.如权利要求8所述的超级结器件,所述侧壁注入区包括:
下注入区,具有第一掺杂类型;以及
上注入区,具有第一掺杂类型,其中所述下注入区的宽度小于所述上注入区的宽度。
CN202010935114.0A 2020-09-08 2020-09-08 一种超级结器件及终端 Active CN112201686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010935114.0A CN112201686B (zh) 2020-09-08 2020-09-08 一种超级结器件及终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010935114.0A CN112201686B (zh) 2020-09-08 2020-09-08 一种超级结器件及终端

Publications (2)

Publication Number Publication Date
CN112201686A CN112201686A (zh) 2021-01-08
CN112201686B true CN112201686B (zh) 2022-02-11

Family

ID=74005920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010935114.0A Active CN112201686B (zh) 2020-09-08 2020-09-08 一种超级结器件及终端

Country Status (1)

Country Link
CN (1) CN112201686B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299735B (zh) * 2021-05-12 2022-08-05 浙江大学 一种带有斜坡的半导体器件终端结构及其制造方法
CN116722033A (zh) * 2023-08-11 2023-09-08 深圳天狼芯半导体有限公司 一种具有改进型p柱的超结肖特基二极管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098751A (zh) * 2016-07-14 2016-11-09 电子科技大学 一种功率半导体器件终端结构
CN108054195A (zh) * 2017-12-08 2018-05-18 深圳市晶特智造科技有限公司 半导体功率器件及其制作方法
CN109166922A (zh) * 2018-08-28 2019-01-08 电子科技大学 一种沟槽型超结功率终端结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906181B2 (ja) * 2003-05-26 2007-04-18 株式会社東芝 電力用半導体装置
CN110164957B (zh) * 2017-04-18 2022-04-26 中国电子科技集团公司第二十四研究所 高压半导体介质耐压终端

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098751A (zh) * 2016-07-14 2016-11-09 电子科技大学 一种功率半导体器件终端结构
CN108054195A (zh) * 2017-12-08 2018-05-18 深圳市晶特智造科技有限公司 半导体功率器件及其制作方法
CN109166922A (zh) * 2018-08-28 2019-01-08 电子科技大学 一种沟槽型超结功率终端结构及其制备方法

Also Published As

Publication number Publication date
CN112201686A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
US8610210B2 (en) Power semiconductor device and method for manufacturing same
EP2630663B1 (en) Improved Schottky rectifier and method of fabricating thereof
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
EP2920816B1 (en) Method of manufacturing trench-based schottky diode with improved trench protection
US20130137230A1 (en) Semiconductor Device with Field Electrode
CN109166922B (zh) 一种沟槽型超结功率终端结构及其制备方法
US9318549B2 (en) Semiconductor device with a super junction structure having a vertical impurity distribution
JP2007116190A (ja) 半導体素子およびその製造方法
US10923563B2 (en) Power device
CN104485359A (zh) 自对准电荷平衡的功率双扩散金属氧化物半导体制备方法
CN112201686B (zh) 一种超级结器件及终端
CN105810754B (zh) 一种具有积累层的金属氧化物半导体二极管
CN110970485A (zh) 载子注入控制快恢复二极管结构及制造方法
CN102468298A (zh) 带有集成箝位电路的累积型场效应管
CN112201685B (zh) 一种超级结器件及电介质组合终端
US10186573B2 (en) Lateral power MOSFET with non-horizontal RESURF structure
CN111164759B (zh) 具有高电流容量的馈线设计
CN115148826A (zh) 一种深沟槽碳化硅jfet结构的制作方法
CN116525645A (zh) 一种半导体器件
CN107863378B (zh) 超结mos器件及其制造方法
CN116314279B (zh) 一种电力电子芯片终端保护结构
CN116053300B (zh) 超结器件及其制作方法和电子器件
US20230326974A1 (en) Semiconductor diode and manufacturing method
CN210607261U (zh) 一种超低功率半导体功率器件
CN113113463B (zh) 半导体器件、用于半导体器件的超级结结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant