JPH11330466A - 絶縁ゲート型半導体装置 - Google Patents
絶縁ゲート型半導体装置Info
- Publication number
- JPH11330466A JPH11330466A JP10136794A JP13679498A JPH11330466A JP H11330466 A JPH11330466 A JP H11330466A JP 10136794 A JP10136794 A JP 10136794A JP 13679498 A JP13679498 A JP 13679498A JP H11330466 A JPH11330466 A JP H11330466A
- Authority
- JP
- Japan
- Prior art keywords
- trench gate
- trench
- layer
- base layer
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000010355 oscillation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 製造歩留の低下やゲート配線抵抗の増大等の
弊害を生ずることなくゲート容量を低減し、大面積素子
の場合や素子を並列動作させる場合におけるスイッチン
グ時の電流及び電圧波形振動が小さい絶縁ゲート型半導
体装置を提供する。 【解決手段】 本発明に係る絶縁ゲート型半導体装置
は、略平行に形成された複数のトレンチゲート電極を備
えた絶縁ゲート型半導体装置において、トレンチゲート
電極のうち、チャネル形成に寄与するチャネル形成用ト
レンチゲート電極以外の間引き用トレンチゲート電極
が、ゲート配線部から絶縁され、かつ、エミッタ電極又
はエミッタ電位に対し負の電位を発生させる所定の電位
発生手段に接続されているものである。
弊害を生ずることなくゲート容量を低減し、大面積素子
の場合や素子を並列動作させる場合におけるスイッチン
グ時の電流及び電圧波形振動が小さい絶縁ゲート型半導
体装置を提供する。 【解決手段】 本発明に係る絶縁ゲート型半導体装置
は、略平行に形成された複数のトレンチゲート電極を備
えた絶縁ゲート型半導体装置において、トレンチゲート
電極のうち、チャネル形成に寄与するチャネル形成用ト
レンチゲート電極以外の間引き用トレンチゲート電極
が、ゲート配線部から絶縁され、かつ、エミッタ電極又
はエミッタ電位に対し負の電位を発生させる所定の電位
発生手段に接続されているものである。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁ゲート型半導
体装置に係り、特に、トレンチゲート型ＩＥＧＴ（Inje
ction Enhanced Gate Transistor）に関するものであ
る。
体装置に係り、特に、トレンチゲート型ＩＥＧＴ（Inje
ction Enhanced Gate Transistor）に関するものであ
る。
【０００２】
【従来の技術】図７は、トレンチゲート型ＩＥＧＴの平
面図である。
面図である。
【０００３】図７に示したトレンチゲート型ＩＥＧＴ
は、耐圧を得るために基板周縁領域に設けられた終端領
域５１内部にゲートパッド５２と５個の素子領域５４と
が配置されている。終端領域５１，ゲートパッド５２及
び５個の素子領域５４の境界部にはゲート配線部５３が
形成されている。各素子領域５４内部には、図示する方
向のストライプ状のトレンチゲート電極６を有するトレ
ンチゲート型ＩＥＧＴが配設されている。ゲートパッド
５２に印加される電圧は、ゲート配線部５３を介してト
レンチゲート電極６に伝達される。
は、耐圧を得るために基板周縁領域に設けられた終端領
域５１内部にゲートパッド５２と５個の素子領域５４と
が配置されている。終端領域５１，ゲートパッド５２及
び５個の素子領域５４の境界部にはゲート配線部５３が
形成されている。各素子領域５４内部には、図示する方
向のストライプ状のトレンチゲート電極６を有するトレ
ンチゲート型ＩＥＧＴが配設されている。ゲートパッド
５２に印加される電圧は、ゲート配線部５３を介してト
レンチゲート電極６に伝達される。
【０００４】以下、従来のトレンチゲート型ＩＥＧＴに
ついて説明する。
ついて説明する。
【０００５】図８は、従来のトレンチゲート型ＩＥＧＴ
の第１の断面における断面構造図であり、図７に示した
トレンチゲート型ＩＥＧＴのトレンチゲート電極６に垂
直な直線ＡＡ’における断面構造図である。
の第１の断面における断面構造図であり、図７に示した
トレンチゲート型ＩＥＧＴのトレンチゲート電極６に垂
直な直線ＡＡ’における断面構造図である。
【０００６】図８に示した従来のトレンチゲート型ＩＥ
ＧＴの第１の断面における構造は、以下のように構成さ
れている。Ｐ型エミッタ層２上にＮ型ベース層１，Ｐ型
ベース層３が順に形成されている。基板表面からＰ型ベ
ース層３及びＮ型ベース層１の上層部まで、トレンチゲ
ート電極６を形成するためのストライプ状のトレンチが
所定間隔ごとに略平行に凹設され、基板表面及びトレン
チ内部表面にはゲート酸化膜５が形成されている。ゲー
ト酸化膜５が形成されたトレンチ内部には、低抵抗化さ
れたポリシリコンからなるゲート電極であるトレンチゲ
ート電極６が形成されている。
ＧＴの第１の断面における構造は、以下のように構成さ
れている。Ｐ型エミッタ層２上にＮ型ベース層１，Ｐ型
ベース層３が順に形成されている。基板表面からＰ型ベ
ース層３及びＮ型ベース層１の上層部まで、トレンチゲ
ート電極６を形成するためのストライプ状のトレンチが
所定間隔ごとに略平行に凹設され、基板表面及びトレン
チ内部表面にはゲート酸化膜５が形成されている。ゲー
ト酸化膜５が形成されたトレンチ内部には、低抵抗化さ
れたポリシリコンからなるゲート電極であるトレンチゲ
ート電極６が形成されている。
【０００７】このトレンチゲート型ＩＥＧＴにおけるト
レンチゲート電極６は並んだ順に４個１組とされ、１組
を構成する４個のトレンチゲート電極６のうち、両端の
２個がチャネル形成用トレンチゲート電極６ａであり、
その間に挟まれた残余の２個が間引き用トレンチゲート
電極６ｂである。一の組に属するチャネル形成用トレン
チゲート電極６ａと当該一の組に隣接する他の組のチャ
ネル形成用トレンチゲート電極６ａとに挟まれたＰ型ベ
ース層３の基板表面及びチャネル形成用トレンチゲート
電極６ａの近傍部分にはＮ型エミッタ層４が形成されて
いる。
レンチゲート電極６は並んだ順に４個１組とされ、１組
を構成する４個のトレンチゲート電極６のうち、両端の
２個がチャネル形成用トレンチゲート電極６ａであり、
その間に挟まれた残余の２個が間引き用トレンチゲート
電極６ｂである。一の組に属するチャネル形成用トレン
チゲート電極６ａと当該一の組に隣接する他の組のチャ
ネル形成用トレンチゲート電極６ａとに挟まれたＰ型ベ
ース層３の基板表面及びチャネル形成用トレンチゲート
電極６ａの近傍部分にはＮ型エミッタ層４が形成されて
いる。
【０００８】基板表面のゲート酸化膜５及びトレンチゲ
ート電極６上面の一部又は全部を覆って絶縁酸化膜７が
形成され、Ｎ型エミッタ層４が形成されたトレンチ間領
域中央部においてゲート酸化膜５及び絶縁酸化膜７には
コンタクトホール１０が開設されている。これらを覆っ
て基板表面側全面にエミッタ電極８が形成され、また、
基板裏面側のＰ型エミッタ層２全面を覆ってコレクタ電
極９が形成されている。従って、エミッタ電極８は、コ
ンタクトホール１０においてＮ型エミッタ層４及びＰ型
ベース層３に接続されている。
ート電極６上面の一部又は全部を覆って絶縁酸化膜７が
形成され、Ｎ型エミッタ層４が形成されたトレンチ間領
域中央部においてゲート酸化膜５及び絶縁酸化膜７には
コンタクトホール１０が開設されている。これらを覆っ
て基板表面側全面にエミッタ電極８が形成され、また、
基板裏面側のＰ型エミッタ層２全面を覆ってコレクタ電
極９が形成されている。従って、エミッタ電極８は、コ
ンタクトホール１０においてＮ型エミッタ層４及びＰ型
ベース層３に接続されている。
【０００９】トレンチゲート型ＩＥＧＴにおいてはエミ
ッタ側のコンタクトを総てのトレンチ間領域には形成せ
ず、図８に示した従来のトレンチゲート型ＩＥＧＴの場
合、トレンチ間領域４個に１個の割合でコンタクトホー
ル１０を形成したコンタクト領域を設けており、トレン
チ間領域の総数とコンタクト領域の個数との比が４：１
となっている。
ッタ側のコンタクトを総てのトレンチ間領域には形成せ
ず、図８に示した従来のトレンチゲート型ＩＥＧＴの場
合、トレンチ間領域４個に１個の割合でコンタクトホー
ル１０を形成したコンタクト領域を設けており、トレン
チ間領域の総数とコンタクト領域の個数との比が４：１
となっている。
【００１０】間引き用トレンチゲート電極６ｂはチャネ
ル形成には寄与しないが、順方向電圧印加時にチャネル
形成用トレンチゲート電極６ａ先端部周囲まで伸張して
形成される空乏層を、そのチャネル形成用トレンチゲー
ト電極６ａに隣接する間引き用トレンチゲート電極６ｂ
先端部周囲まで伸張して形成される空乏層と融合させ
て、チャネル形成用トレンチゲート電極６ａ先端部周囲
における空乏層の曲率を緩和させることにより、素子耐
圧の低下を防止する役割を果たす。従って、間引き用ト
レンチゲート電極６ｂがなければ、素子耐圧が低下して
しまうことになる。
ル形成には寄与しないが、順方向電圧印加時にチャネル
形成用トレンチゲート電極６ａ先端部周囲まで伸張して
形成される空乏層を、そのチャネル形成用トレンチゲー
ト電極６ａに隣接する間引き用トレンチゲート電極６ｂ
先端部周囲まで伸張して形成される空乏層と融合させ
て、チャネル形成用トレンチゲート電極６ａ先端部周囲
における空乏層の曲率を緩和させることにより、素子耐
圧の低下を防止する役割を果たす。従って、間引き用ト
レンチゲート電極６ｂがなければ、素子耐圧が低下して
しまうことになる。
【００１１】図９は、従来のトレンチゲート型ＩＥＧＴ
の第２の断面における断面構造図であり、図７に示した
トレンチゲート型ＩＥＧＴのゲート配線部５３に対し、
トレンチゲート電極６に平行な方向に交差する直線Ｂ
Ｂ’における断面構造図である。
の第２の断面における断面構造図であり、図７に示した
トレンチゲート型ＩＥＧＴのゲート配線部５３に対し、
トレンチゲート電極６に平行な方向に交差する直線Ｂ
Ｂ’における断面構造図である。
【００１２】図９に示した従来のトレンチゲート型ＩＥ
ＧＴの第２の断面における構造は、以下のように構成さ
れている。Ｐ型エミッタ層２上にＮ型ベース層１が形成
されており、図７に示したゲート配線部５３下の部分に
おけるＮ型ベース層１上にはＰ+層１３が形成されてい
る。Ｐ+層１３上のゲート配線領域には絶縁酸化膜１４
が形成されている。Ｐ+層１３の両側にはトレンチが形
成され、これらを覆ってゲート酸化膜５が形成されてい
る。ゲート酸化膜５が形成されたトレンチ内にはポリシ
リコンからなるトレンチゲート電極６が形成されてい
る。トレンチゲート電極６のＰ+層１３側の端部上の部
分、並びに、ゲート酸化膜５上の部分のうちＰ+層１３
及び絶縁酸化膜１４上の部分を覆って、トレンチゲート
電極６と同様にポリシリコンからなるトレンチゲート引
出部６’が形成されており、トレンチゲート引出部６’
がトレンチゲート電極６のＰ+層１３側の端部に接続さ
れていることにより、トレンチゲート電極６はゲート配
線部５３まで引き出され、ゲート配線部５３に接続され
ることになる。トレンチゲート引出部６’上には絶縁酸
化膜７が形成され、絶縁酸化膜７のゲート配線領域部分
は除去されている。ゲート配線領域部分が除去された絶
縁酸化膜７の上から、低抵抗化のためのゲート配線用金
属１５がトレンチゲート引出部６’上に形成されてお
り、ゲート配線用金属１５及びトレンチゲート引出部
６’によりゲート配線部５３が構成されている。トレン
チゲート電極６が形成されている領域上には、絶縁酸化
膜７が形成され、その上にエミッタ電極８が形成されて
いる。
ＧＴの第２の断面における構造は、以下のように構成さ
れている。Ｐ型エミッタ層２上にＮ型ベース層１が形成
されており、図７に示したゲート配線部５３下の部分に
おけるＮ型ベース層１上にはＰ+層１３が形成されてい
る。Ｐ+層１３上のゲート配線領域には絶縁酸化膜１４
が形成されている。Ｐ+層１３の両側にはトレンチが形
成され、これらを覆ってゲート酸化膜５が形成されてい
る。ゲート酸化膜５が形成されたトレンチ内にはポリシ
リコンからなるトレンチゲート電極６が形成されてい
る。トレンチゲート電極６のＰ+層１３側の端部上の部
分、並びに、ゲート酸化膜５上の部分のうちＰ+層１３
及び絶縁酸化膜１４上の部分を覆って、トレンチゲート
電極６と同様にポリシリコンからなるトレンチゲート引
出部６’が形成されており、トレンチゲート引出部６’
がトレンチゲート電極６のＰ+層１３側の端部に接続さ
れていることにより、トレンチゲート電極６はゲート配
線部５３まで引き出され、ゲート配線部５３に接続され
ることになる。トレンチゲート引出部６’上には絶縁酸
化膜７が形成され、絶縁酸化膜７のゲート配線領域部分
は除去されている。ゲート配線領域部分が除去された絶
縁酸化膜７の上から、低抵抗化のためのゲート配線用金
属１５がトレンチゲート引出部６’上に形成されてお
り、ゲート配線用金属１５及びトレンチゲート引出部
６’によりゲート配線部５３が構成されている。トレン
チゲート電極６が形成されている領域上には、絶縁酸化
膜７が形成され、その上にエミッタ電極８が形成されて
いる。
【００１３】図１０は、図７の領域Ｃにおける従来のト
レンチゲート型ＩＥＧＴの平面図である。尚、図８は、
図１０に示されたトレンチゲート電極６（６ａ及び６
ｂ）に垂直な直線ＡＡ’における断面構造図でもある。
レンチゲート型ＩＥＧＴの平面図である。尚、図８は、
図１０に示されたトレンチゲート電極６（６ａ及び６
ｂ）に垂直な直線ＡＡ’における断面構造図でもある。
【００１４】図１０に示されるように、トレンチゲート
電極６ａ、６ｂが所定間隔ごとのストライプ状に形成さ
れており、これらのトレンチゲート電極６ａ、６ｂは、
上述のように、並んだ順に４個１組とされ、１組を構成
する４個のトレンチゲート電極６のうち、両端の２個が
チャネル形成用トレンチゲート電極６ａであり、その間
に挟まれた残余の２個が間引き用トレンチゲート電極６
ｂである。これらのトレンチゲート電極６ａ、６ｂの上
面の一部又は全部を覆って図８又は図９における酸化絶
縁膜７（図１０には図示せず。）が形成されており、酸
化絶縁膜７には、一の組に属するチャネル形成用トレン
チゲート電極６ａと当該一の組に隣接する他の組のチャ
ネル形成用トレンチゲート電極６ａとに挟まれた領域に
コンタクトホール１０が開設されており、コンタクトホ
ール１０において図８又は図９におけるエミッタ電極８
（図１０には図示せず。）がＮ型エミッタ層４及びＰ型
ベース層３に接続されている。また、チャネル形成用ト
レンチゲート電極６ａ及び間引き用トレンチゲート電極
６ｂは、いずれもそれらの端部からポリシリコンを引き
出す構造とすることによりゲート配線部５３に接続され
ている。
電極６ａ、６ｂが所定間隔ごとのストライプ状に形成さ
れており、これらのトレンチゲート電極６ａ、６ｂは、
上述のように、並んだ順に４個１組とされ、１組を構成
する４個のトレンチゲート電極６のうち、両端の２個が
チャネル形成用トレンチゲート電極６ａであり、その間
に挟まれた残余の２個が間引き用トレンチゲート電極６
ｂである。これらのトレンチゲート電極６ａ、６ｂの上
面の一部又は全部を覆って図８又は図９における酸化絶
縁膜７（図１０には図示せず。）が形成されており、酸
化絶縁膜７には、一の組に属するチャネル形成用トレン
チゲート電極６ａと当該一の組に隣接する他の組のチャ
ネル形成用トレンチゲート電極６ａとに挟まれた領域に
コンタクトホール１０が開設されており、コンタクトホ
ール１０において図８又は図９におけるエミッタ電極８
（図１０には図示せず。）がＮ型エミッタ層４及びＰ型
ベース層３に接続されている。また、チャネル形成用ト
レンチゲート電極６ａ及び間引き用トレンチゲート電極
６ｂは、いずれもそれらの端部からポリシリコンを引き
出す構造とすることによりゲート配線部５３に接続され
ている。
【００１５】図８乃至図１０に示した従来のトレンチゲ
ート型ＩＥＧＴにおいては、上述のように間引き用トレ
ンチゲート電極６ｂを設けてコンタクトの間引き構造を
採用することにより、素子がオン状態のときのホールの
排出抵抗及び電子の注入効率を増大させ、低い順方向オ
ン電圧を実現している（その他、従来のトレンチゲート
型ＩＥＧＴについての詳細は、‘M.Kitagawa, I.Omura,
S.Hasegawa, T.Inoue, and A.Nakagawa, “A 4500V In
jection Enhanced Insulated Gate Bipolar Transistor
(IEGT) in a Mode Similar to a Thyristor”, IEDM'9
3, pp.679-682,1993.’を参照されたい。）。
ート型ＩＥＧＴにおいては、上述のように間引き用トレ
ンチゲート電極６ｂを設けてコンタクトの間引き構造を
採用することにより、素子がオン状態のときのホールの
排出抵抗及び電子の注入効率を増大させ、低い順方向オ
ン電圧を実現している（その他、従来のトレンチゲート
型ＩＥＧＴについての詳細は、‘M.Kitagawa, I.Omura,
S.Hasegawa, T.Inoue, and A.Nakagawa, “A 4500V In
jection Enhanced Insulated Gate Bipolar Transistor
(IEGT) in a Mode Similar to a Thyristor”, IEDM'9
3, pp.679-682,1993.’を参照されたい。）。
【００１６】
【発明が解決しようとする課題】しかしながら、上述し
た従来のトレンチゲート型ＩＥＧＴにおいては、間引き
用トレンチゲート電極もゲートパッドに接続されている
ため、ゲート・コレクタ電極間のゲート容量が増大し、
大面積素子の場合や素子を並列動作させる場合にスイッ
チング時の電流及び電圧波形振動が大きく発振しやすい
という問題があった。
た従来のトレンチゲート型ＩＥＧＴにおいては、間引き
用トレンチゲート電極もゲートパッドに接続されている
ため、ゲート・コレクタ電極間のゲート容量が増大し、
大面積素子の場合や素子を並列動作させる場合にスイッ
チング時の電流及び電圧波形振動が大きく発振しやすい
という問題があった。
【００１７】本発明は上記問題点に鑑みてなされたもの
で、その目的は、製造歩留の低下やゲート配線抵抗の増
大等の弊害を生ずることなくゲート容量を低減し、大面
積素子の場合や素子を並列動作させる場合におけるスイ
ッチング時の電流及び電圧波形振動が小さい絶縁ゲート
型半導体装置を提供することである。
で、その目的は、製造歩留の低下やゲート配線抵抗の増
大等の弊害を生ずることなくゲート容量を低減し、大面
積素子の場合や素子を並列動作させる場合におけるスイ
ッチング時の電流及び電圧波形振動が小さい絶縁ゲート
型半導体装置を提供することである。
【００１８】
【課題を解決するための手段】本発明に係る絶縁ゲート
型半導体装置によれば、略平行に形成された複数のトレ
ンチゲート電極を備えた絶縁ゲート型半導体装置におい
て、トレンチゲート電極のうち、チャネル形成に寄与す
るチャネル形成用トレンチゲート電極以外の間引き用ト
レンチゲート電極は、ゲート配線部から絶縁され、か
つ、エミッタ電極又はエミッタ電位に対し負の電位を発
生させる所定の電位発生手段に接続されているものとす
る。即ち、間引き用トレンチゲート電極は、その電位
が、常に、エミッタ電位と同電位又はエミッタ電位に対
し負の電位とされているものとする。この構成により、
素子耐圧の低下を招くことなくゲート容量が低減され、
大面積素子の場合や素子を並列動作させる場合における
スイッチング時の電流及び電圧波形振動が小さいトレン
チゲート型ＩＥＧＴを得ることができる。
型半導体装置によれば、略平行に形成された複数のトレ
ンチゲート電極を備えた絶縁ゲート型半導体装置におい
て、トレンチゲート電極のうち、チャネル形成に寄与す
るチャネル形成用トレンチゲート電極以外の間引き用ト
レンチゲート電極は、ゲート配線部から絶縁され、か
つ、エミッタ電極又はエミッタ電位に対し負の電位を発
生させる所定の電位発生手段に接続されているものとす
る。即ち、間引き用トレンチゲート電極は、その電位
が、常に、エミッタ電位と同電位又はエミッタ電位に対
し負の電位とされているものとする。この構成により、
素子耐圧の低下を招くことなくゲート容量が低減され、
大面積素子の場合や素子を並列動作させる場合における
スイッチング時の電流及び電圧波形振動が小さいトレン
チゲート型ＩＥＧＴを得ることができる。
【００１９】また、本発明に係る絶縁ゲート型半導体装
置の他の構成によれば、裏面側から表面側に向かって順
にＰ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層が形成
された半導体基板の表面側からＮ型ベース層上層部に達
する所定の深さに、第１，第２の距離を交互において、
凹設された複数の略平行のトレンチ内に形成された複数
のトレンチゲート電極を備えた絶縁ゲート型半導体装置
において、トレンチゲート電極は、チャネル形成に寄与
するチャネル形成用トレンチゲート電極であって、順に
並んだ２個ごとに１組を構成するものであり、かつ、ト
レンチの所定の深さは、順方向電圧印加時にトレンチゲ
ート電極先端部から伸張して形成される空乏層が、トレ
ンチゲート電極が近接するＮ型ベース層とＰ型ベース層
との接合部から伸張して形成される空乏層と融合し、ト
レンチゲート電極先端部における空乏層の曲率が緩和さ
れる程度の深さであるものとする。トレンチの所定の深
さは、具体的には、Ｎ型ベース層とＰ型ベース層との接
合面からの深さが３μｍ以下となる深さであるものとす
る。この構成により、トレンチゲート電極先端部におけ
る空乏層の曲率が緩和されるので、間引き用トレンチゲ
ート電極がなくても素子耐圧が低下することがなく、間
引き用トレンチゲート電極が不要となる。従って、間引
き用トレンチゲート電極とエミッタ電極との接続部も不
要となるため、製造歩留まりの大幅な向上が実現される
ほか、一素子内のトレンチの本数が削減されることによ
りトレンチ内部の応力に起因する結晶歪み等の問題も発
生することがない。また、チャネル形成用トレンチゲー
ト電極と近接する間引き用トレンチゲート電極がないた
め、ゲート・エミッタ間のゲート容量も低減され、本実
施の形態においても、大面積素子の場合や素子を並列動
作させる場合におけるスイッチング時の電流及び電圧波
形振動が小さいトレンチゲート型ＩＥＧＴを得ることが
できる。
置の他の構成によれば、裏面側から表面側に向かって順
にＰ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層が形成
された半導体基板の表面側からＮ型ベース層上層部に達
する所定の深さに、第１，第２の距離を交互において、
凹設された複数の略平行のトレンチ内に形成された複数
のトレンチゲート電極を備えた絶縁ゲート型半導体装置
において、トレンチゲート電極は、チャネル形成に寄与
するチャネル形成用トレンチゲート電極であって、順に
並んだ２個ごとに１組を構成するものであり、かつ、ト
レンチの所定の深さは、順方向電圧印加時にトレンチゲ
ート電極先端部から伸張して形成される空乏層が、トレ
ンチゲート電極が近接するＮ型ベース層とＰ型ベース層
との接合部から伸張して形成される空乏層と融合し、ト
レンチゲート電極先端部における空乏層の曲率が緩和さ
れる程度の深さであるものとする。トレンチの所定の深
さは、具体的には、Ｎ型ベース層とＰ型ベース層との接
合面からの深さが３μｍ以下となる深さであるものとす
る。この構成により、トレンチゲート電極先端部におけ
る空乏層の曲率が緩和されるので、間引き用トレンチゲ
ート電極がなくても素子耐圧が低下することがなく、間
引き用トレンチゲート電極が不要となる。従って、間引
き用トレンチゲート電極とエミッタ電極との接続部も不
要となるため、製造歩留まりの大幅な向上が実現される
ほか、一素子内のトレンチの本数が削減されることによ
りトレンチ内部の応力に起因する結晶歪み等の問題も発
生することがない。また、チャネル形成用トレンチゲー
ト電極と近接する間引き用トレンチゲート電極がないた
め、ゲート・エミッタ間のゲート容量も低減され、本実
施の形態においても、大面積素子の場合や素子を並列動
作させる場合におけるスイッチング時の電流及び電圧波
形振動が小さいトレンチゲート型ＩＥＧＴを得ることが
できる。
【００２０】
【発明の実施の形態】以下、本発明に係る絶縁ゲート型
半導体装置の実施の形態について、図面を参照しながら
説明する。
半導体装置の実施の形態について、図面を参照しながら
説明する。
【００２１】図１は、本発明の第１の実施の形態に係る
絶縁ゲート型半導体装置（トレンチゲート型ＩＥＧＴ）
の第１の断面における断面構造図であり、図７に示した
トレンチゲート型ＩＥＧＴのトレンチゲート電極６に垂
直な直線ＡＡ’における断面構造図である。また、従来
のトレンチゲート型ＩＥＧＴについての図８に相当する
図面である。
絶縁ゲート型半導体装置（トレンチゲート型ＩＥＧＴ）
の第１の断面における断面構造図であり、図７に示した
トレンチゲート型ＩＥＧＴのトレンチゲート電極６に垂
直な直線ＡＡ’における断面構造図である。また、従来
のトレンチゲート型ＩＥＧＴについての図８に相当する
図面である。
【００２２】図１に示した本発明の第１の実施の形態に
係るトレンチゲート型ＩＥＧＴの断面における構造は、
以下のように構成されている。Ｐ型エミッタ層２上にＮ
型ベース層１，Ｐ型ベース層３が順に形成されている。
基板表面からＰ型ベース層３及びＮ型ベース層１の上層
部まで、トレンチゲート電極６を形成するためのストラ
イプ状のトレンチが所定間隔ごとに略平行に凹設され、
基板表面及びトレンチ内部表面にはゲート酸化膜５が形
成されている。ゲート酸化膜５が形成されたトレンチ内
部には、低抵抗化されたポリシリコンからなるゲート電
極であるトレンチゲート電極６が形成されている。
係るトレンチゲート型ＩＥＧＴの断面における構造は、
以下のように構成されている。Ｐ型エミッタ層２上にＮ
型ベース層１，Ｐ型ベース層３が順に形成されている。
基板表面からＰ型ベース層３及びＮ型ベース層１の上層
部まで、トレンチゲート電極６を形成するためのストラ
イプ状のトレンチが所定間隔ごとに略平行に凹設され、
基板表面及びトレンチ内部表面にはゲート酸化膜５が形
成されている。ゲート酸化膜５が形成されたトレンチ内
部には、低抵抗化されたポリシリコンからなるゲート電
極であるトレンチゲート電極６が形成されている。
【００２３】本発明の第１の実施の形態に係るトレンチ
ゲート型ＩＥＧＴにおけるトレンチゲート電極６は並ん
だ順に４個１組とされ、１組を構成する４個のトレンチ
ゲート電極６のうち、両端の２個がチャネル形成用トレ
ンチゲート電極６ａであり、その間に挟まれた残余の２
個が間引き用トレンチゲート電極６ｂである。一の組に
属するチャネル形成用トレンチゲート電極６ａと当該一
の組に隣接する他の組のチャネル形成用トレンチゲート
電極６ａとに挟まれたＰ型ベース層３の基板表面及びチ
ャネル形成用トレンチゲート電極６ａの近傍部分にはＮ
型エミッタ層４が形成されている。そして、各組に属す
る各間引き用トレンチゲート電極６ｂは、基板表面のゲ
ート酸化膜５及び間引き用トレンチゲート電極６ｂ上面
の一部又は全部をトレンチゲート電極６と同一の材料に
より覆って形成された、低抵抗化されたポリシリコン層
１１により、それぞれ相互に接続されている。
ゲート型ＩＥＧＴにおけるトレンチゲート電極６は並ん
だ順に４個１組とされ、１組を構成する４個のトレンチ
ゲート電極６のうち、両端の２個がチャネル形成用トレ
ンチゲート電極６ａであり、その間に挟まれた残余の２
個が間引き用トレンチゲート電極６ｂである。一の組に
属するチャネル形成用トレンチゲート電極６ａと当該一
の組に隣接する他の組のチャネル形成用トレンチゲート
電極６ａとに挟まれたＰ型ベース層３の基板表面及びチ
ャネル形成用トレンチゲート電極６ａの近傍部分にはＮ
型エミッタ層４が形成されている。そして、各組に属す
る各間引き用トレンチゲート電極６ｂは、基板表面のゲ
ート酸化膜５及び間引き用トレンチゲート電極６ｂ上面
の一部又は全部をトレンチゲート電極６と同一の材料に
より覆って形成された、低抵抗化されたポリシリコン層
１１により、それぞれ相互に接続されている。
【００２４】基板表面のゲート酸化膜５及びチャネル形
成用トレンチゲート電極６ａ上面の一部又は全部並びに
ポリシリコン層１１を覆って絶縁酸化膜７が形成され、
Ｎ型エミッタ層４が形成されたトレンチ間領域中央部に
おいてゲート酸化膜５及び絶縁酸化膜７にはコンタクト
ホール１０が開設され、さらに、各間引き用トレンチゲ
ート電極６ｂを接続するポリシリコン層１１上の部分に
おいて絶縁酸化膜７にはコンタクトホール１２が開設さ
れている。これらを覆って基板表面側全面にエミッタ電
極８が形成され、また、基板裏面側のＰ型エミッタ層２
全面を覆ってコレクタ電極９が形成されている。従っ
て、エミッタ電極８は、コンタクトホール１０において
Ｎ型エミッタ層４及びＰ型ベース層３に接続され、コン
タクトホール１２において各間引き用トレンチゲート電
極６ｂを接続するポリシリコン層１１に接続されてい
る。
成用トレンチゲート電極６ａ上面の一部又は全部並びに
ポリシリコン層１１を覆って絶縁酸化膜７が形成され、
Ｎ型エミッタ層４が形成されたトレンチ間領域中央部に
おいてゲート酸化膜５及び絶縁酸化膜７にはコンタクト
ホール１０が開設され、さらに、各間引き用トレンチゲ
ート電極６ｂを接続するポリシリコン層１１上の部分に
おいて絶縁酸化膜７にはコンタクトホール１２が開設さ
れている。これらを覆って基板表面側全面にエミッタ電
極８が形成され、また、基板裏面側のＰ型エミッタ層２
全面を覆ってコレクタ電極９が形成されている。従っ
て、エミッタ電極８は、コンタクトホール１０において
Ｎ型エミッタ層４及びＰ型ベース層３に接続され、コン
タクトホール１２において各間引き用トレンチゲート電
極６ｂを接続するポリシリコン層１１に接続されてい
る。
【００２５】図２は、図７の領域Ｃにおける本発明の第
１の実施の形態に係るトレンチゲート型ＩＥＧＴの平面
図であり、従来のトレンチゲート型ＩＥＧＴについての
図１０に相当する図面である。尚、図１は、図２に示さ
れたトレンチゲート電極６（６ａ及び６ｂ）に垂直な直
線ＡＡ’における断面構造図でもある。
１の実施の形態に係るトレンチゲート型ＩＥＧＴの平面
図であり、従来のトレンチゲート型ＩＥＧＴについての
図１０に相当する図面である。尚、図１は、図２に示さ
れたトレンチゲート電極６（６ａ及び６ｂ）に垂直な直
線ＡＡ’における断面構造図でもある。
【００２６】図２に示されるように、トレンチゲート電
極６ａ、６ｂが所定間隔ごとのストライプ状に形成され
ており、これらのトレンチゲート電極６ａ、６ｂは、上
述のように、並んだ順に４個１組とされ、１組を構成す
る４個のトレンチゲート電極６のうち、両端の２個がチ
ャネル形成用トレンチゲート電極６ａであり、その間に
挟まれた残余の２個が間引き用トレンチゲート電極６ｂ
である。各組に属する２個の間引き用トレンチゲート電
極６ｂは、それらの上面の一部又は全部を覆って形成さ
れたポリシリコン層１１により相互に接続されている。
極６ａ、６ｂが所定間隔ごとのストライプ状に形成され
ており、これらのトレンチゲート電極６ａ、６ｂは、上
述のように、並んだ順に４個１組とされ、１組を構成す
る４個のトレンチゲート電極６のうち、両端の２個がチ
ャネル形成用トレンチゲート電極６ａであり、その間に
挟まれた残余の２個が間引き用トレンチゲート電極６ｂ
である。各組に属する２個の間引き用トレンチゲート電
極６ｂは、それらの上面の一部又は全部を覆って形成さ
れたポリシリコン層１１により相互に接続されている。
【００２７】これらのトレンチゲート電極６ａ、６ｂの
上面の一部又は全部を覆って図１における酸化絶縁膜７
（図２には図示せず。）が形成されており、酸化絶縁膜
７には、一の組に属するチャネル形成用トレンチゲート
電極６ａと当該一の組に隣接する他の組のチャネル形成
用トレンチゲート電極６ａとに挟まれた領域にコンタク
トホール１０が開設されており、コンタクトホール１０
において図１におけるエミッタ電極８（図２には図示せ
ず。以下同じ。）がＮ型エミッタ層４及びＰ型ベース層
３に接続されている。また、酸化絶縁膜７には、各組に
属する２個の間引き用トレンチゲート電極６ｂに挟まれ
た領域にコンタクトホール１２が開設されており、コン
タクトホール１２において図１におけるエミッタ電極８
がポリシリコン層１１に接続されている。各トレンチゲ
ート電極６ａ、６ｂのうち各チャネル形成用トレンチゲ
ート電極６ａは、従来構造と同様に、それらの端部から
ポリシリコンを引き出す構造とすることによりゲート配
線部５３に接続されているが、各間引き用トレンチゲー
ト電極６ｂは、ゲート配線部５３に接続されていない。
そのため、ゲート配線部５３は、チャネル形成用トレン
チゲート電極６ａが形成されている部分では幅が広く、
間引き用トレンチゲート電極６ｂが形成されている部分
では幅が狭く形成されている。ゲート配線部５３の形状
は、チャネル形成用トレンチゲート電極６ａが接続さ
れ、かつ、間引き用トレンチゲート電極６ｂが非接続と
されるようなものであればよい。
上面の一部又は全部を覆って図１における酸化絶縁膜７
（図２には図示せず。）が形成されており、酸化絶縁膜
７には、一の組に属するチャネル形成用トレンチゲート
電極６ａと当該一の組に隣接する他の組のチャネル形成
用トレンチゲート電極６ａとに挟まれた領域にコンタク
トホール１０が開設されており、コンタクトホール１０
において図１におけるエミッタ電極８（図２には図示せ
ず。以下同じ。）がＮ型エミッタ層４及びＰ型ベース層
３に接続されている。また、酸化絶縁膜７には、各組に
属する２個の間引き用トレンチゲート電極６ｂに挟まれ
た領域にコンタクトホール１２が開設されており、コン
タクトホール１２において図１におけるエミッタ電極８
がポリシリコン層１１に接続されている。各トレンチゲ
ート電極６ａ、６ｂのうち各チャネル形成用トレンチゲ
ート電極６ａは、従来構造と同様に、それらの端部から
ポリシリコンを引き出す構造とすることによりゲート配
線部５３に接続されているが、各間引き用トレンチゲー
ト電極６ｂは、ゲート配線部５３に接続されていない。
そのため、ゲート配線部５３は、チャネル形成用トレン
チゲート電極６ａが形成されている部分では幅が広く、
間引き用トレンチゲート電極６ｂが形成されている部分
では幅が狭く形成されている。ゲート配線部５３の形状
は、チャネル形成用トレンチゲート電極６ａが接続さ
れ、かつ、間引き用トレンチゲート電極６ｂが非接続と
されるようなものであればよい。
【００２８】また、本発明の第１の実施の形態に係るト
レンチゲート型ＩＥＧＴにおいて、図７に示した直線Ｂ
Ｂ’における断面構造、即ち、図９に示した従来のトレ
ンチゲート型ＩＥＧＴの第２の断面に相当する断面にお
ける断面構造は、図９を参照して説明すると、図中に示
されているトレンチゲート電極６がチャネル形成用トレ
ンチゲート電極６ａである場合には全く同様の断面構造
であるが、図中に示されているトレンチゲート電極６が
間引き用トレンチゲート電極６ｂである場合には、以下
に説明する図３に示すように異なった断面構造となる。
レンチゲート型ＩＥＧＴにおいて、図７に示した直線Ｂ
Ｂ’における断面構造、即ち、図９に示した従来のトレ
ンチゲート型ＩＥＧＴの第２の断面に相当する断面にお
ける断面構造は、図９を参照して説明すると、図中に示
されているトレンチゲート電極６がチャネル形成用トレ
ンチゲート電極６ａである場合には全く同様の断面構造
であるが、図中に示されているトレンチゲート電極６が
間引き用トレンチゲート電極６ｂである場合には、以下
に説明する図３に示すように異なった断面構造となる。
【００２９】図３は、本発明の第１の実施の形態に係る
トレンチゲート型ＩＥＧＴの第２の断面における断面構
造図であり、図７に示したトレンチゲート型ＩＥＧＴの
ゲート配線部５３に対し、間引き用トレンチゲート電極
６ｂに平行な方向に交差する直線ＢＢ’における断面構
造図である。
トレンチゲート型ＩＥＧＴの第２の断面における断面構
造図であり、図７に示したトレンチゲート型ＩＥＧＴの
ゲート配線部５３に対し、間引き用トレンチゲート電極
６ｂに平行な方向に交差する直線ＢＢ’における断面構
造図である。
【００３０】図３に示した本発明の第１の実施の形態に
係るトレンチゲート型ＩＥＧＴの第２の断面における構
造は、以下のように構成されている。Ｐ型エミッタ層２
上にＮ型ベース層１が形成されており、図７に示したゲ
ート配線部５３下の部分におけるＮ型ベース層１上には
Ｐ+層１３が形成されている。Ｐ+層１３上のゲート配線
領域には絶縁酸化膜１４が形成されている。Ｐ+層１３
の両側にはトレンチが形成され、これらを覆ってゲート
酸化膜５が形成されている。ゲート酸化膜５が形成され
たトレンチ内にはポリシリコンからなる間引き用トレン
チゲート電極６ｂが形成されている。ゲート酸化膜５上
の部分のうちＰ+層１３及び絶縁酸化膜１４上の部分を
覆って、間引き用トレンチゲート電極６ｂと同様にポリ
シリコンからなるトレンチゲート引出部６’が形成され
ている。トレンチゲート引出部６’は、上述のように、
チャネル形成用トレンチゲート電極６ａには接続されて
いるが、間引き用トレンチゲート電極６ｂには接続され
ていない。間引き用トレンチゲート電極６ｂ及びトレン
チゲート引出部６’、絶縁酸化膜１４、Ｐ+層１３上の
部分には絶縁酸化膜７が形成され、絶縁酸化膜７のゲー
ト配線領域部分は除去されている。ゲート配線領域部分
が除去された絶縁酸化膜７の上から、低抵抗化のための
ゲート配線用金属１５がトレンチゲート引出部６’上に
形成されており、ゲート配線用金属１５及びトレンチゲ
ート引出部６’によりゲート配線部５３が構成されてい
る。トレンチゲート電極６が形成されている領域上に
は、絶縁酸化膜７を介してエミッタ電極８が形成されて
いる。
係るトレンチゲート型ＩＥＧＴの第２の断面における構
造は、以下のように構成されている。Ｐ型エミッタ層２
上にＮ型ベース層１が形成されており、図７に示したゲ
ート配線部５３下の部分におけるＮ型ベース層１上には
Ｐ+層１３が形成されている。Ｐ+層１３上のゲート配線
領域には絶縁酸化膜１４が形成されている。Ｐ+層１３
の両側にはトレンチが形成され、これらを覆ってゲート
酸化膜５が形成されている。ゲート酸化膜５が形成され
たトレンチ内にはポリシリコンからなる間引き用トレン
チゲート電極６ｂが形成されている。ゲート酸化膜５上
の部分のうちＰ+層１３及び絶縁酸化膜１４上の部分を
覆って、間引き用トレンチゲート電極６ｂと同様にポリ
シリコンからなるトレンチゲート引出部６’が形成され
ている。トレンチゲート引出部６’は、上述のように、
チャネル形成用トレンチゲート電極６ａには接続されて
いるが、間引き用トレンチゲート電極６ｂには接続され
ていない。間引き用トレンチゲート電極６ｂ及びトレン
チゲート引出部６’、絶縁酸化膜１４、Ｐ+層１３上の
部分には絶縁酸化膜７が形成され、絶縁酸化膜７のゲー
ト配線領域部分は除去されている。ゲート配線領域部分
が除去された絶縁酸化膜７の上から、低抵抗化のための
ゲート配線用金属１５がトレンチゲート引出部６’上に
形成されており、ゲート配線用金属１５及びトレンチゲ
ート引出部６’によりゲート配線部５３が構成されてい
る。トレンチゲート電極６が形成されている領域上に
は、絶縁酸化膜７を介してエミッタ電極８が形成されて
いる。
【００３１】以上説明したように、本発明の第１の実施
の形態に係るトレンチゲート型ＩＥＧＴにおいては、間
引き用トレンチゲート電極６ｂがエミッタ電極８に接続
され、かつ、ゲート配線部５３には非接続とされたこと
により、間引き用トレンチゲート電極６ｂの電位はエミ
ッタ電位に固定されることになる。その結果、素子耐圧
の低下を招くことなくゲート容量が低減され、大面積素
子の場合や素子を並列動作させる場合におけるスイッチ
ング時の電流及び電圧波形振動が小さいトレンチゲート
型ＩＥＧＴを得ることができる。
の形態に係るトレンチゲート型ＩＥＧＴにおいては、間
引き用トレンチゲート電極６ｂがエミッタ電極８に接続
され、かつ、ゲート配線部５３には非接続とされたこと
により、間引き用トレンチゲート電極６ｂの電位はエミ
ッタ電位に固定されることになる。その結果、素子耐圧
の低下を招くことなくゲート容量が低減され、大面積素
子の場合や素子を並列動作させる場合におけるスイッチ
ング時の電流及び電圧波形振動が小さいトレンチゲート
型ＩＥＧＴを得ることができる。
【００３２】また、前述のように、トレンチゲート型Ｉ
ＥＧＴにおいてはエミッタ側のコンタクトを総てのトレ
ンチ間領域には形成せず、上記第１の実施の形態の場
合、トレンチ間領域４個に１個の割合でコンタクトホー
ル１０を開設したコンタクト領域を設けており、トレン
チ間領域の総数とコンタクト領域の個数との比が４：１
となっている。この比が５：１，６：１，．．．と大き
くなるに従い、本発明の構成を採用することによりゲー
ト容量がより大幅に低減されるので、本発明による効果
は、より大きくなる。
ＥＧＴにおいてはエミッタ側のコンタクトを総てのトレ
ンチ間領域には形成せず、上記第１の実施の形態の場
合、トレンチ間領域４個に１個の割合でコンタクトホー
ル１０を開設したコンタクト領域を設けており、トレン
チ間領域の総数とコンタクト領域の個数との比が４：１
となっている。この比が５：１，６：１，．．．と大き
くなるに従い、本発明の構成を採用することによりゲー
ト容量がより大幅に低減されるので、本発明による効果
は、より大きくなる。
【００３３】上記効果を得るためには、間引き用トレン
チゲート電極６ｂの電位は、エミッタ電位と同電位か、
又はエミッタ電位に対し負の電位であればよいが、エミ
ッタ電位に対し負の電位とする場合にはコンタクトホー
ル１２を設けず、別途専用の電位発生手段が必要とな
る。例えば、図２に示すように、エミッタ電位と同電位
又はエミッタ電位に対し負の電位である電位Ｖａを発生
する電位発生手段Ｐを設け、間引き用トレンチゲート電
極６ｂ又はポリシリコン層１１を電位発生手段Ｐに接続
することにより、間引き用トレンチゲート電極６ｂに電
位Ｖａを与える。しかし、通常は、本実施の形態のよう
に、間引き用トレンチゲート電極６ｂをエミッタ電極８
に接続することにより、間引き用トレンチゲート電極６
ｂの電位はエミッタ電位と同電位とするので、専用の電
位発生手段Ｐは不要である。
チゲート電極６ｂの電位は、エミッタ電位と同電位か、
又はエミッタ電位に対し負の電位であればよいが、エミ
ッタ電位に対し負の電位とする場合にはコンタクトホー
ル１２を設けず、別途専用の電位発生手段が必要とな
る。例えば、図２に示すように、エミッタ電位と同電位
又はエミッタ電位に対し負の電位である電位Ｖａを発生
する電位発生手段Ｐを設け、間引き用トレンチゲート電
極６ｂ又はポリシリコン層１１を電位発生手段Ｐに接続
することにより、間引き用トレンチゲート電極６ｂに電
位Ｖａを与える。しかし、通常は、本実施の形態のよう
に、間引き用トレンチゲート電極６ｂをエミッタ電極８
に接続することにより、間引き用トレンチゲート電極６
ｂの電位はエミッタ電位と同電位とするので、専用の電
位発生手段Ｐは不要である。
【００３４】図４は、図７の領域Ｃにおける本発明の第
２の実施の形態に係る絶縁ゲート型半導体装置（トレン
チゲート型ＩＥＧＴ）の平面図であり、本発明の第１の
実施の形態に係るトレンチゲート型ＩＥＧＴについての
図２に相当する図面である。尚、図１は、図４に示され
たトレンチゲート電極６（６ａ及び６ｂ）に垂直な直線
ＡＡ’における断面構造図でもある。
２の実施の形態に係る絶縁ゲート型半導体装置（トレン
チゲート型ＩＥＧＴ）の平面図であり、本発明の第１の
実施の形態に係るトレンチゲート型ＩＥＧＴについての
図２に相当する図面である。尚、図１は、図４に示され
たトレンチゲート電極６（６ａ及び６ｂ）に垂直な直線
ＡＡ’における断面構造図でもある。
【００３５】本発明の第２の実施の形態に係るトレンチ
ゲート型ＩＥＧＴは、第１の実施の形態と比較するとほ
ぼ同様の構成であり、特に直線ＡＡ’における断面構造
は図１に示した第１の実施の形態の断面構造と全く同様
であるが、図４の平面図に示されるように、ゲート配線
部５３近傍の構成が一部異なっている。即ち、トレンチ
ゲート電極６（６ａ及び６ｂ）のうちチャネル形成用ト
レンチゲート電極６ａは、第１の実施の形態と同様に、
ポリシリコン層の引出部を形成することによりゲート配
線部５３に接続されているが、間引き用トレンチゲート
電極６ｂは、ゲート配線部５３に非接続とするために、
その端部がゲート配線部５３から離隔するように、チャ
ネル形成用トレンチゲート電極６ａよりも長手方向の長
さが短く形成されている。従って、ゲート配線部５３を
適当な一定の幅で形成することにより、ゲート配線部５
３に対し、チャネル形成用トレンチゲート電極６ａが接
続され、かつ、間引き用トレンチゲート電極６ｂが非接
続とされることになる。
ゲート型ＩＥＧＴは、第１の実施の形態と比較するとほ
ぼ同様の構成であり、特に直線ＡＡ’における断面構造
は図１に示した第１の実施の形態の断面構造と全く同様
であるが、図４の平面図に示されるように、ゲート配線
部５３近傍の構成が一部異なっている。即ち、トレンチ
ゲート電極６（６ａ及び６ｂ）のうちチャネル形成用ト
レンチゲート電極６ａは、第１の実施の形態と同様に、
ポリシリコン層の引出部を形成することによりゲート配
線部５３に接続されているが、間引き用トレンチゲート
電極６ｂは、ゲート配線部５３に非接続とするために、
その端部がゲート配線部５３から離隔するように、チャ
ネル形成用トレンチゲート電極６ａよりも長手方向の長
さが短く形成されている。従って、ゲート配線部５３を
適当な一定の幅で形成することにより、ゲート配線部５
３に対し、チャネル形成用トレンチゲート電極６ａが接
続され、かつ、間引き用トレンチゲート電極６ｂが非接
続とされることになる。
【００３６】また、本発明の第２の実施の形態に係るト
レンチゲート型ＩＥＧＴにおいて、図７に示した直線Ｂ
Ｂ’における断面構造、即ち、図９に示した従来のトレ
ンチゲート型ＩＥＧＴの第２の断面に相当する断面にお
ける断面構造は、図９を参照して説明すると、図中に示
されているトレンチゲート電極６がチャネル形成用トレ
ンチゲート電極６ａである場合には図９に示した断面構
造と同様の断面構造であるが、図中に示されているトレ
ンチゲート電極６が間引き用トレンチゲート電極６ｂで
ある場合には、以下に説明する図５に示すように異なっ
た断面構造となる。
レンチゲート型ＩＥＧＴにおいて、図７に示した直線Ｂ
Ｂ’における断面構造、即ち、図９に示した従来のトレ
ンチゲート型ＩＥＧＴの第２の断面に相当する断面にお
ける断面構造は、図９を参照して説明すると、図中に示
されているトレンチゲート電極６がチャネル形成用トレ
ンチゲート電極６ａである場合には図９に示した断面構
造と同様の断面構造であるが、図中に示されているトレ
ンチゲート電極６が間引き用トレンチゲート電極６ｂで
ある場合には、以下に説明する図５に示すように異なっ
た断面構造となる。
【００３７】図５は、本発明の第２の実施の形態に係る
トレンチゲート型ＩＥＧＴの断面構造図であり、図７に
示したトレンチゲート型ＩＥＧＴのゲート配線部５３に
対し、間引き用トレンチゲート電極６ｂに平行な方向に
交差する直線ＢＢ’における断面構造図である。
トレンチゲート型ＩＥＧＴの断面構造図であり、図７に
示したトレンチゲート型ＩＥＧＴのゲート配線部５３に
対し、間引き用トレンチゲート電極６ｂに平行な方向に
交差する直線ＢＢ’における断面構造図である。
【００３８】図５に示した本発明の第２の実施の形態に
係るトレンチゲート型ＩＥＧＴの第２の断面における構
造は、以下のように構成されている。Ｐ型エミッタ層２
上にＮ型ベース層１が形成されており、図７に示したゲ
ート配線部５３下の部分におけるＮ型ベース層１上には
Ｐ+層１３が形成されている。Ｐ+層１３上のゲート配線
領域には絶縁酸化膜１４が形成されている。Ｐ+層１３
の両側にはトレンチが形成され、これらを覆ってゲート
酸化膜５が形成されている。但し、この第２の断面にお
けるトレンチは、間引き用トレンチゲート電極６ｂを形
成するためのものであり、上述のように間引き用トレン
チゲート電極６ｂはゲート配線部５３に非接続となるよ
うに、トレンチのゲート配線部５３側の端部がゲート配
線部５３から十分に離隔した位置になるように形成され
ている。ゲート酸化膜５が形成されたトレンチ内にはポ
リシリコンからなるトレンチゲート電極６が形成されて
いる。尚、耐圧低下防止のため、間引き用トレンチゲー
ト電極６ｂの端部は、図５に示されるようにＰ+層１３
により覆われるようにすることが望ましい。従って、Ｐ
+層１３を形成する際には、間引き用トレンチゲート電
極６ｂの端部が形成されることとなる領域が含まれるよ
うに、その形成領域を設定するとよい。ゲート酸化膜５
上の部分のうちＰ+層１３及び絶縁酸化膜１４上の部分
を覆って、トレンチゲート電極６と同様にポリシリコン
からなるトレンチゲート引出部６’が形成されている。
トレンチゲート引出部６’は、上述のように、チャネル
形成用トレンチゲート電極６ａには接続されているが、
間引き用トレンチゲート電極６ｂの端部がゲート配線部
５３から十分に離隔した位置に形成されているため、間
引き用トレンチゲート電極６ｂには接続されていない。
トレンチゲート引出部６’上には絶縁酸化膜７が形成さ
れ、絶縁酸化膜７のゲート配線領域部分は除去されてい
る。ゲート配線領域部分が除去された絶縁酸化膜７の上
から、低抵抗化のためのゲート配線用金属１５がトレン
チゲート引出部６’上に形成されており、ゲート配線用
金属１５及びトレンチゲート引出部６’によりゲート配
線部５３が構成されている。トレンチゲート電極６が形
成されている領域上には、絶縁酸化膜７を介してエミッ
タ電極８が形成されている。
係るトレンチゲート型ＩＥＧＴの第２の断面における構
造は、以下のように構成されている。Ｐ型エミッタ層２
上にＮ型ベース層１が形成されており、図７に示したゲ
ート配線部５３下の部分におけるＮ型ベース層１上には
Ｐ+層１３が形成されている。Ｐ+層１３上のゲート配線
領域には絶縁酸化膜１４が形成されている。Ｐ+層１３
の両側にはトレンチが形成され、これらを覆ってゲート
酸化膜５が形成されている。但し、この第２の断面にお
けるトレンチは、間引き用トレンチゲート電極６ｂを形
成するためのものであり、上述のように間引き用トレン
チゲート電極６ｂはゲート配線部５３に非接続となるよ
うに、トレンチのゲート配線部５３側の端部がゲート配
線部５３から十分に離隔した位置になるように形成され
ている。ゲート酸化膜５が形成されたトレンチ内にはポ
リシリコンからなるトレンチゲート電極６が形成されて
いる。尚、耐圧低下防止のため、間引き用トレンチゲー
ト電極６ｂの端部は、図５に示されるようにＰ+層１３
により覆われるようにすることが望ましい。従って、Ｐ
+層１３を形成する際には、間引き用トレンチゲート電
極６ｂの端部が形成されることとなる領域が含まれるよ
うに、その形成領域を設定するとよい。ゲート酸化膜５
上の部分のうちＰ+層１３及び絶縁酸化膜１４上の部分
を覆って、トレンチゲート電極６と同様にポリシリコン
からなるトレンチゲート引出部６’が形成されている。
トレンチゲート引出部６’は、上述のように、チャネル
形成用トレンチゲート電極６ａには接続されているが、
間引き用トレンチゲート電極６ｂの端部がゲート配線部
５３から十分に離隔した位置に形成されているため、間
引き用トレンチゲート電極６ｂには接続されていない。
トレンチゲート引出部６’上には絶縁酸化膜７が形成さ
れ、絶縁酸化膜７のゲート配線領域部分は除去されてい
る。ゲート配線領域部分が除去された絶縁酸化膜７の上
から、低抵抗化のためのゲート配線用金属１５がトレン
チゲート引出部６’上に形成されており、ゲート配線用
金属１５及びトレンチゲート引出部６’によりゲート配
線部５３が構成されている。トレンチゲート電極６が形
成されている領域上には、絶縁酸化膜７を介してエミッ
タ電極８が形成されている。
【００３９】図２に示したように、本発明の第１の実施
の形態に係るトレンチゲート型ＩＥＧＴにおいては、チ
ャネル形成用トレンチゲート電極６ａ及び間引き用トレ
ンチゲート電極６ｂの長手方向の長さは等しかったた
め、ゲート配線部５３に対し、チャネル形成用トレンチ
ゲート電極６ａが接続され、かつ、間引き用トレンチゲ
ート電極６ｂが非接続とされるようにするために、ゲー
ト配線部５３は、チャネル形成用トレンチゲート電極６
ａが形成されている部分では幅が広く、間引き用トレン
チゲート電極６ｂが形成されている部分では幅が狭く形
成されていた。
の形態に係るトレンチゲート型ＩＥＧＴにおいては、チ
ャネル形成用トレンチゲート電極６ａ及び間引き用トレ
ンチゲート電極６ｂの長手方向の長さは等しかったた
め、ゲート配線部５３に対し、チャネル形成用トレンチ
ゲート電極６ａが接続され、かつ、間引き用トレンチゲ
ート電極６ｂが非接続とされるようにするために、ゲー
ト配線部５３は、チャネル形成用トレンチゲート電極６
ａが形成されている部分では幅が広く、間引き用トレン
チゲート電極６ｂが形成されている部分では幅が狭く形
成されていた。
【００４０】しかし、このような構成では、間引き用ト
レンチゲート電極６ｂが形成されている部分のゲート配
線部５３の幅Ｌ１や、チャネル形成用トレンチゲート電
極６ａのゲート引出部の幅Ｌ２が小さくなるため、ゲー
ト配線抵抗が増大し、特に大面積素子の場合はスイッチ
ング速度が遅くなるという弊害がある。また、ゲート配
線抵抗の増大という問題を回避するためにゲート配線部
５３の幅Ｌ１を大きくしようとすると、ゲート配線部５
３と非接続とすべき間引き用トレンチゲート電極６ｂの
端部とゲート配線部５３との間隔Ｌ３を小さくせざるを
得ない。ところが、この間隔Ｌ３をあまりに小さくする
と、製造工程中に付着する塵埃等により間引き用トレン
チゲート電極６ｂの端部とゲート配線部５３とが接触し
易くなり、歩留まりの低下を招くおそれがある。
レンチゲート電極６ｂが形成されている部分のゲート配
線部５３の幅Ｌ１や、チャネル形成用トレンチゲート電
極６ａのゲート引出部の幅Ｌ２が小さくなるため、ゲー
ト配線抵抗が増大し、特に大面積素子の場合はスイッチ
ング速度が遅くなるという弊害がある。また、ゲート配
線抵抗の増大という問題を回避するためにゲート配線部
５３の幅Ｌ１を大きくしようとすると、ゲート配線部５
３と非接続とすべき間引き用トレンチゲート電極６ｂの
端部とゲート配線部５３との間隔Ｌ３を小さくせざるを
得ない。ところが、この間隔Ｌ３をあまりに小さくする
と、製造工程中に付着する塵埃等により間引き用トレン
チゲート電極６ｂの端部とゲート配線部５３とが接触し
易くなり、歩留まりの低下を招くおそれがある。
【００４１】そこで、図４及び図５に示した本発明の第
２の実施の形態に係るトレンチゲート型ＩＥＧＴのよう
に、間引き用トレンチゲート電極６ｂは、チャネル形成
用トレンチゲート電極６ａよりも長手方向の長さを短く
形成するとともに、ゲート配線部５３を適当な一定の幅
で形成することにより、ゲート配線抵抗の増大を回避し
ながら、ゲート配線部５３に対し、チャネル形成用トレ
ンチゲート電極６ａが接続され、かつ、間引き用トレン
チゲート電極６ｂが非接続とされる構成とすることがで
きる。この構成においては、間引き用トレンチゲート電
極６ｂの長手方向の長さを適当に設定することにより、
間引き用トレンチゲート電極６ｂの端部とゲート配線部
５３との間隔Ｌ３を十分に確保することができることか
ら、上記原因による歩留まりの低下を招くおそれもな
い。
２の実施の形態に係るトレンチゲート型ＩＥＧＴのよう
に、間引き用トレンチゲート電極６ｂは、チャネル形成
用トレンチゲート電極６ａよりも長手方向の長さを短く
形成するとともに、ゲート配線部５３を適当な一定の幅
で形成することにより、ゲート配線抵抗の増大を回避し
ながら、ゲート配線部５３に対し、チャネル形成用トレ
ンチゲート電極６ａが接続され、かつ、間引き用トレン
チゲート電極６ｂが非接続とされる構成とすることがで
きる。この構成においては、間引き用トレンチゲート電
極６ｂの長手方向の長さを適当に設定することにより、
間引き用トレンチゲート電極６ｂの端部とゲート配線部
５３との間隔Ｌ３を十分に確保することができることか
ら、上記原因による歩留まりの低下を招くおそれもな
い。
【００４２】間引き用トレンチゲート電極６ｂがエミッ
タ電極８に接続され、かつ、ゲート配線部５３には非接
続とされて、間引き用トレンチゲート電極６ｂの電位が
エミッタ電位に固定されたことにより、素子耐圧の低下
を招くことなくゲート容量が低減され、大面積素子の場
合や素子を並列動作させる場合におけるスイッチング時
の電流及び電圧波形振動が小さいトレンチゲート型ＩＥ
ＧＴを得ることができることは、第１の実施の形態と同
様である。
タ電極８に接続され、かつ、ゲート配線部５３には非接
続とされて、間引き用トレンチゲート電極６ｂの電位が
エミッタ電位に固定されたことにより、素子耐圧の低下
を招くことなくゲート容量が低減され、大面積素子の場
合や素子を並列動作させる場合におけるスイッチング時
の電流及び電圧波形振動が小さいトレンチゲート型ＩＥ
ＧＴを得ることができることは、第１の実施の形態と同
様である。
【００４３】図６は、本発明の第３の実施の形態に係る
絶縁ゲート型半導体装置（トレンチゲート型ＩＥＧＴ）
の断面構造図であり、図７に示したトレンチゲート型Ｉ
ＥＧＴのトレンチゲート電極６に垂直な直線ＡＡ’にお
ける断面構造図である。また、本発明の第３の実施の形
態に係るトレンチゲート型ＩＥＧＴについての図１又は
従来のトレンチゲート型ＩＥＧＴについての図８に相当
する図面である。
絶縁ゲート型半導体装置（トレンチゲート型ＩＥＧＴ）
の断面構造図であり、図７に示したトレンチゲート型Ｉ
ＥＧＴのトレンチゲート電極６に垂直な直線ＡＡ’にお
ける断面構造図である。また、本発明の第３の実施の形
態に係るトレンチゲート型ＩＥＧＴについての図１又は
従来のトレンチゲート型ＩＥＧＴについての図８に相当
する図面である。
【００４４】図６に示した本発明の第３の実施の形態に
係るトレンチゲート型ＩＥＧＴの断面における構造は、
以下のように構成されている。Ｐ型エミッタ層２上にＮ
型ベース層１，Ｐ型ベース層３が順に形成されている。
基板表面からＰ型ベース層３及びＮ型ベース層１の上層
部まで、トレンチゲート電極６を形成するためのストラ
イプ状のトレンチが所定間隔Ｌ５，Ｌ６，Ｌ５，Ｌ
６，．．．ごとに略平行に凹設され、基板表面及びトレ
ンチ内部表面にはゲート酸化膜５が形成されている。ゲ
ート酸化膜５が形成されたトレンチ内部には、低抵抗化
されたポリシリコンからなるゲート電極であるトレンチ
ゲート電極６が形成されている。
係るトレンチゲート型ＩＥＧＴの断面における構造は、
以下のように構成されている。Ｐ型エミッタ層２上にＮ
型ベース層１，Ｐ型ベース層３が順に形成されている。
基板表面からＰ型ベース層３及びＮ型ベース層１の上層
部まで、トレンチゲート電極６を形成するためのストラ
イプ状のトレンチが所定間隔Ｌ５，Ｌ６，Ｌ５，Ｌ
６，．．．ごとに略平行に凹設され、基板表面及びトレ
ンチ内部表面にはゲート酸化膜５が形成されている。ゲ
ート酸化膜５が形成されたトレンチ内部には、低抵抗化
されたポリシリコンからなるゲート電極であるトレンチ
ゲート電極６が形成されている。
【００４５】本発明の第３の実施の形態に係るトレンチ
ゲート型ＩＥＧＴにおけるトレンチゲート電極６は、所
定間隔Ｌ５をおいて並んだ２個ごとに１組とされ、一の
組を構成する２個のトレンチゲート電極６はいずれもチ
ャネル形成用トレンチゲート電極６ａであり、一の組に
属する一方のチャネル形成用トレンチゲート電極６ａと
他方のチャネル形成用トレンチゲート電極６ａとの間に
間引き用トレンチゲート電極６ｂは設けられていない。
また、一の組に属するチャネル形成用トレンチゲート電
極６ａと当該一の組に隣接する他の組のチャネル形成用
トレンチゲート電極６ａとの間隔は、所定間隔Ｌ６であ
る。
ゲート型ＩＥＧＴにおけるトレンチゲート電極６は、所
定間隔Ｌ５をおいて並んだ２個ごとに１組とされ、一の
組を構成する２個のトレンチゲート電極６はいずれもチ
ャネル形成用トレンチゲート電極６ａであり、一の組に
属する一方のチャネル形成用トレンチゲート電極６ａと
他方のチャネル形成用トレンチゲート電極６ａとの間に
間引き用トレンチゲート電極６ｂは設けられていない。
また、一の組に属するチャネル形成用トレンチゲート電
極６ａと当該一の組に隣接する他の組のチャネル形成用
トレンチゲート電極６ａとの間隔は、所定間隔Ｌ６であ
る。
【００４６】一の組に属するチャネル形成用トレンチゲ
ート電極６ａと当該一の組に隣接する他の組のチャネル
形成用トレンチゲート電極６ａとに挟まれたＰ型ベース
層３の基板表面及びチャネル形成用トレンチゲート電極
６ａの近傍部分にはＮ型エミッタ層４が形成されてい
る。
ート電極６ａと当該一の組に隣接する他の組のチャネル
形成用トレンチゲート電極６ａとに挟まれたＰ型ベース
層３の基板表面及びチャネル形成用トレンチゲート電極
６ａの近傍部分にはＮ型エミッタ層４が形成されてい
る。
【００４７】基板表面のゲート酸化膜５及びトレンチゲ
ート電極６上面の一部又は全部を覆って絶縁酸化膜７が
形成され、Ｎ型エミッタ層４が形成されたトレンチ間領
域中央部においてゲート酸化膜５及び絶縁酸化膜７には
コンタクトホール１０が開設されている。これらを覆っ
て基板表面側全面にエミッタ電極８が形成され、また、
基板裏面側のＰ型エミッタ層２全面を覆ってコレクタ電
極９が形成されている。従って、エミッタ電極８は、コ
ンタクトホール１０においてＮ型エミッタ層４及びＰ型
ベース層３に接続されている。
ート電極６上面の一部又は全部を覆って絶縁酸化膜７が
形成され、Ｎ型エミッタ層４が形成されたトレンチ間領
域中央部においてゲート酸化膜５及び絶縁酸化膜７には
コンタクトホール１０が開設されている。これらを覆っ
て基板表面側全面にエミッタ電極８が形成され、また、
基板裏面側のＰ型エミッタ層２全面を覆ってコレクタ電
極９が形成されている。従って、エミッタ電極８は、コ
ンタクトホール１０においてＮ型エミッタ層４及びＰ型
ベース層３に接続されている。
【００４８】また、本発明の第３の実施の形態に係るト
レンチゲート型ＩＥＧＴにおいて、図７に示した直線Ｂ
Ｂ’における断面構造は、図９に示した従来のトレンチ
ゲート型ＩＥＧＴの第２の断面に相当する断面における
断面構造と同様の断面構造である。さらに、図７の領域
Ｃにおける本発明の第３の実施の形態に係るトレンチゲ
ート型ＩＥＧＴの平面図は、図１０に示した従来のトレ
ンチゲート型ＩＥＧＴの平面図から間引き用トレンチゲ
ート電極６ｂを総て除去した状態の図となる。本発明の
第３の実施の形態に係るトレンチゲート型ＩＥＧＴにお
いて、一の組に属するチャネル形成用トレンチゲート電
極６ａと当該一の組に隣接する他の組のチャネル形成用
トレンチゲート電極６ａとの間の所定間隔Ｌ５、並び
に、一の組を構成する２個のチャネル形成用トレンチゲ
ート電極６ａの間の所定間隔Ｌ６は、上記第１若しくは
第２の実施の形態又は従来の構成におけるそれらと同等
の間隔である。特に、所定間隔Ｌ５は、これによってそ
の素子のオン特性が決定されるので、同様のオン特性と
する場合には一定にする必要がある。
レンチゲート型ＩＥＧＴにおいて、図７に示した直線Ｂ
Ｂ’における断面構造は、図９に示した従来のトレンチ
ゲート型ＩＥＧＴの第２の断面に相当する断面における
断面構造と同様の断面構造である。さらに、図７の領域
Ｃにおける本発明の第３の実施の形態に係るトレンチゲ
ート型ＩＥＧＴの平面図は、図１０に示した従来のトレ
ンチゲート型ＩＥＧＴの平面図から間引き用トレンチゲ
ート電極６ｂを総て除去した状態の図となる。本発明の
第３の実施の形態に係るトレンチゲート型ＩＥＧＴにお
いて、一の組に属するチャネル形成用トレンチゲート電
極６ａと当該一の組に隣接する他の組のチャネル形成用
トレンチゲート電極６ａとの間の所定間隔Ｌ５、並び
に、一の組を構成する２個のチャネル形成用トレンチゲ
ート電極６ａの間の所定間隔Ｌ６は、上記第１若しくは
第２の実施の形態又は従来の構成におけるそれらと同等
の間隔である。特に、所定間隔Ｌ５は、これによってそ
の素子のオン特性が決定されるので、同様のオン特性と
する場合には一定にする必要がある。
【００４９】また、本発明の第３の実施の形態に係るト
レンチゲート型ＩＥＧＴにおいては、トレンチが凹設さ
れる深さは、Ｎ型ベース層１とＰ型ベース層３との接合
面からトレンチ底面までの距離Ｌ４が、所定距離以下に
なるようにする。即ち、距離Ｌ４は、順方向電圧印加時
にチャネル形成用トレンチゲート電極６ａ先端部から伸
張して形成される空乏層が、そのチャネル形成用トレン
チゲート電極６ａが近接するＮ型ベース層１とＰ型ベー
ス層３との接合部から伸張して形成される空乏層と融合
し、チャネル形成用トレンチゲート電極６ａ先端部にお
ける空乏層の曲率が緩和される程度の距離とする。距離
Ｌ４の具体的な値は、本実施の形態で想定する例におい
ては、約３μｍ以下であればよいと考えられる。
レンチゲート型ＩＥＧＴにおいては、トレンチが凹設さ
れる深さは、Ｎ型ベース層１とＰ型ベース層３との接合
面からトレンチ底面までの距離Ｌ４が、所定距離以下に
なるようにする。即ち、距離Ｌ４は、順方向電圧印加時
にチャネル形成用トレンチゲート電極６ａ先端部から伸
張して形成される空乏層が、そのチャネル形成用トレン
チゲート電極６ａが近接するＮ型ベース層１とＰ型ベー
ス層３との接合部から伸張して形成される空乏層と融合
し、チャネル形成用トレンチゲート電極６ａ先端部にお
ける空乏層の曲率が緩和される程度の距離とする。距離
Ｌ４の具体的な値は、本実施の形態で想定する例におい
ては、約３μｍ以下であればよいと考えられる。
【００５０】本発明の第３の実施の形態に係るトレンチ
ゲート型ＩＥＧＴにおいては、上記構成により、順方向
電圧印加時にチャネル形成用トレンチゲート電極６ａ先
端部から伸張して形成される空乏層が、そのチャネル形
成用トレンチゲート電極６ａが近接するＮ型ベース層１
とＰ型ベース層３との接合部から伸張して形成される空
乏層と融合し、チャネル形成用トレンチゲート電極６ａ
先端部における空乏層の曲率が緩和されるので、間引き
用トレンチゲート電極がなくても素子耐圧が低下するこ
とがなく、間引き用トレンチゲート電極が不要となる。
従って、間引き用トレンチゲート電極とエミッタ電極と
の接続部も不要となるため、上記各実施の形態と比較し
ても製造歩留まりの大幅な向上が実現されるほか、一素
子内のトレンチの本数が削減されることによりトレンチ
内部の応力に起因する結晶歪み等の問題も発生すること
がない。また、チャネル形成用トレンチゲート電極と近
接する間引き用トレンチゲート電極がないため、ゲート
・エミッタ間のゲート容量も低減され、本実施の形態に
おいても、大面積素子の場合や素子を並列動作させる場
合におけるスイッチング時の電流及び電圧波形振動が小
さいトレンチゲート型ＩＥＧＴを得ることができる。
ゲート型ＩＥＧＴにおいては、上記構成により、順方向
電圧印加時にチャネル形成用トレンチゲート電極６ａ先
端部から伸張して形成される空乏層が、そのチャネル形
成用トレンチゲート電極６ａが近接するＮ型ベース層１
とＰ型ベース層３との接合部から伸張して形成される空
乏層と融合し、チャネル形成用トレンチゲート電極６ａ
先端部における空乏層の曲率が緩和されるので、間引き
用トレンチゲート電極がなくても素子耐圧が低下するこ
とがなく、間引き用トレンチゲート電極が不要となる。
従って、間引き用トレンチゲート電極とエミッタ電極と
の接続部も不要となるため、上記各実施の形態と比較し
ても製造歩留まりの大幅な向上が実現されるほか、一素
子内のトレンチの本数が削減されることによりトレンチ
内部の応力に起因する結晶歪み等の問題も発生すること
がない。また、チャネル形成用トレンチゲート電極と近
接する間引き用トレンチゲート電極がないため、ゲート
・エミッタ間のゲート容量も低減され、本実施の形態に
おいても、大面積素子の場合や素子を並列動作させる場
合におけるスイッチング時の電流及び電圧波形振動が小
さいトレンチゲート型ＩＥＧＴを得ることができる。
【００５１】
【発明の効果】本発明に係る絶縁ゲート型半導体装置に
よれば、略平行に形成された複数のトレンチゲート電極
を備えた絶縁ゲート型半導体装置において、トレンチゲ
ート電極のうち、チャネル形成に寄与するチャネル形成
用トレンチゲート電極以外の間引き用トレンチゲート電
極は、ゲート配線部から絶縁され、かつ、エミッタ電極
又はエミッタ電位に対し負の電位を発生させる所定の電
位発生手段に接続されているものとしたので、即ち、間
引き用トレンチゲート電極は、その電位が、常に、エミ
ッタ電位と同電位又はエミッタ電位に対し負の電位とさ
れているものとしたので、素子耐圧の低下を招くことな
くゲート容量が低減され、大面積素子の場合や素子を並
列動作させる場合におけるスイッチング時の電流及び電
圧波形振動が小さいトレンチゲート型ＩＥＧＴを得るこ
とができる。
よれば、略平行に形成された複数のトレンチゲート電極
を備えた絶縁ゲート型半導体装置において、トレンチゲ
ート電極のうち、チャネル形成に寄与するチャネル形成
用トレンチゲート電極以外の間引き用トレンチゲート電
極は、ゲート配線部から絶縁され、かつ、エミッタ電極
又はエミッタ電位に対し負の電位を発生させる所定の電
位発生手段に接続されているものとしたので、即ち、間
引き用トレンチゲート電極は、その電位が、常に、エミ
ッタ電位と同電位又はエミッタ電位に対し負の電位とさ
れているものとしたので、素子耐圧の低下を招くことな
くゲート容量が低減され、大面積素子の場合や素子を並
列動作させる場合におけるスイッチング時の電流及び電
圧波形振動が小さいトレンチゲート型ＩＥＧＴを得るこ
とができる。
【００５２】また、本発明に係る絶縁ゲート型半導体装
置の他の構成によれば、裏面側から表面側に向かって順
にＰ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層が形成
された半導体基板の表面側からＮ型ベース層上層部に達
する所定の深さに、第１，第２の距離を交互において、
凹設された複数の略平行のトレンチ内に形成された複数
のトレンチゲート電極を備えた絶縁ゲート型半導体装置
において、トレンチゲート電極は、チャネル形成に寄与
するチャネル形成用トレンチゲート電極であって、順に
並んだ２個ごとに１組を構成するものであり、かつ、ト
レンチの所定の深さは、順方向電圧印加時にトレンチゲ
ート電極先端部から伸張して形成される空乏層が、トレ
ンチゲート電極が近接するＮ型ベース層とＰ型ベース層
との接合部から伸張して形成される空乏層と融合し、ト
レンチゲート電極先端部における空乏層の曲率が緩和さ
れる程度の深さであるものとしたので、トレンチゲート
電極先端部における空乏層の曲率が緩和され、間引き用
トレンチゲート電極がなくても素子耐圧が低下すること
がなく、間引き用トレンチゲート電極が不要となる。従
って、間引き用トレンチゲート電極とエミッタ電極との
接続部も不要となるため、製造歩留まりの大幅な向上が
実現されるほか、一素子内のトレンチの本数が削減され
ることによりトレンチ内部の応力に起因する結晶歪み等
の問題も発生することがない。また、チャネル形成用ト
レンチゲート電極と近接する間引き用トレンチゲート電
極がないため、ゲート・エミッタ間のゲート容量も低減
され、本実施の形態においても、大面積素子の場合や素
子を並列動作させる場合におけるスイッチング時の電流
及び電圧波形振動が小さいトレンチゲート型ＩＥＧＴを
得ることができる。
置の他の構成によれば、裏面側から表面側に向かって順
にＰ型エミッタ層、Ｎ型ベース層、Ｐ型ベース層が形成
された半導体基板の表面側からＮ型ベース層上層部に達
する所定の深さに、第１，第２の距離を交互において、
凹設された複数の略平行のトレンチ内に形成された複数
のトレンチゲート電極を備えた絶縁ゲート型半導体装置
において、トレンチゲート電極は、チャネル形成に寄与
するチャネル形成用トレンチゲート電極であって、順に
並んだ２個ごとに１組を構成するものであり、かつ、ト
レンチの所定の深さは、順方向電圧印加時にトレンチゲ
ート電極先端部から伸張して形成される空乏層が、トレ
ンチゲート電極が近接するＮ型ベース層とＰ型ベース層
との接合部から伸張して形成される空乏層と融合し、ト
レンチゲート電極先端部における空乏層の曲率が緩和さ
れる程度の深さであるものとしたので、トレンチゲート
電極先端部における空乏層の曲率が緩和され、間引き用
トレンチゲート電極がなくても素子耐圧が低下すること
がなく、間引き用トレンチゲート電極が不要となる。従
って、間引き用トレンチゲート電極とエミッタ電極との
接続部も不要となるため、製造歩留まりの大幅な向上が
実現されるほか、一素子内のトレンチの本数が削減され
ることによりトレンチ内部の応力に起因する結晶歪み等
の問題も発生することがない。また、チャネル形成用ト
レンチゲート電極と近接する間引き用トレンチゲート電
極がないため、ゲート・エミッタ間のゲート容量も低減
され、本実施の形態においても、大面積素子の場合や素
子を並列動作させる場合におけるスイッチング時の電流
及び電圧波形振動が小さいトレンチゲート型ＩＥＧＴを
得ることができる。
【図１】本発明の第１の実施の形態に係る絶縁ゲート型
半導体装置（トレンチゲート型ＩＥＧＴ）の第１の断面
における断面構造図。
半導体装置（トレンチゲート型ＩＥＧＴ）の第１の断面
における断面構造図。
【図２】図７の領域Ｃにおける本発明の第１の実施の形
態に係るトレンチゲート型ＩＥＧＴの平面図。
態に係るトレンチゲート型ＩＥＧＴの平面図。
【図３】本発明の第１の実施の形態に係るトレンチゲー
ト型ＩＥＧＴの第２の断面における断面構造図。
ト型ＩＥＧＴの第２の断面における断面構造図。
【図４】図７の領域Ｃにおける本発明の第２の実施の形
態に係る絶縁ゲート型半導体装置（トレンチゲート型Ｉ
ＥＧＴ）の平面図。
態に係る絶縁ゲート型半導体装置（トレンチゲート型Ｉ
ＥＧＴ）の平面図。
【図５】本発明の第２の実施の形態に係るトレンチゲー
ト型ＩＥＧＴの断面構造図。
ト型ＩＥＧＴの断面構造図。
【図６】本発明の第３の実施の形態に係る絶縁ゲート型
半導体装置（トレンチゲート型ＩＥＧＴ）の断面構造
図。
半導体装置（トレンチゲート型ＩＥＧＴ）の断面構造
図。
【図７】トレンチゲート型ＩＥＧＴの平面図。
【図８】従来のトレンチゲート型ＩＥＧＴの第１の断面
における断面構造図。
における断面構造図。
【図９】従来のトレンチゲート型ＩＥＧＴの第２の断面
における断面構造図。
における断面構造図。
【図１０】従来のトレンチゲート型ＩＥＧＴの平面図。
１ Ｎ型ベース層 ２ Ｐ型エミッタ層 ３ Ｐ型ベース層 ４ Ｎ型ソース層 ５ ゲート酸化膜 ６ トレンチゲート電極 ６ａ チャネル形成用トレンチゲート電極 ６ｂ 間引き用トレンチゲート電極 ６’ トレンチゲート引出部 ７，１４ 絶縁酸化膜 ８ エミッタ電極 ９ コレクタ電極 １０，１２ コンタクトホール １１ ポリシリコン層 １５ ゲート配線用金属
Claims (9)
- 【請求項１】略平行に形成された複数のトレンチゲート
電極を備えた絶縁ゲート型半導体装置において、 前記トレンチゲート電極のうち、チャネル形成に寄与す
るチャネル形成用トレンチゲート電極以外の間引き用ト
レンチゲート電極は、ゲート配線部から絶縁され、か
つ、エミッタ電極又はエミッタ電位に対し負の電位を発
生させる所定の電位発生手段に接続されているものであ
ることを特徴とする絶縁ゲート型半導体装置。 - 【請求項２】裏面側から表面側に向かって順にＰ型エミ
ッタ層、Ｎ型ベース層、Ｐ型ベース層が形成された半導
体基板の前記表面側から前記Ｎ型ベース層上層部に達す
る所定の深さに凹設された複数の略平行のトレンチ内に
形成された複数のトレンチゲート電極を備えた絶縁ゲー
ト型半導体装置において、 前記トレンチゲート電極は、チャネル形成に寄与するチ
ャネル形成用トレンチゲート電極であって、順に並んだ
２個ごとに１組を構成するものであり、かつ、前記トレ
ンチの前記所定の深さは、順方向電圧印加時に前記トレ
ンチゲート電極先端部から伸張して形成される空乏層
が、前記トレンチゲート電極が近接する前記Ｎ型ベース
層と前記Ｐ型ベース層との接合部から伸張して形成され
る空乏層と融合し、前記トレンチゲート電極先端部にお
ける前記空乏層の曲率が緩和される程度の深さであるこ
とを特徴とする絶縁ゲート型半導体装置。 - 【請求項３】裏面側から表面側に向かって順にＰ型エミ
ッタ層、Ｎ型ベース層、Ｐ型ベース層が形成された半導
体基板の前記表面側から前記Ｎ型ベース層上層部に達す
る所定の深さに凹設された複数の略平行のトレンチ内に
形成された複数のトレンチゲート電極を備えた絶縁ゲー
ト型半導体装置において、 前記トレンチゲート電極は、チャネル形成に寄与するチ
ャネル形成用トレンチゲート電極であって、順に並んだ
２個ごとに１組を構成するものであり、かつ、前記トレ
ンチの前記所定の深さは、前記Ｎ型ベース層と前記Ｐ型
ベース層との接合面からの深さが３μｍ以下となる深さ
であることを特徴とする絶縁ゲート型半導体装置。 - 【請求項４】裏面側から表面側に向かって順にＰ型エミ
ッタ層、Ｎ型ベース層、Ｐ型ベース層が形成された半導
体基板と、 前記半導体基板の前記表面側から前記Ｎ型ベース層上層
部に達する深さに凹設された複数の略平行のトレンチ
と、 前記各トレンチ内面上及び前記半導体基板表面上に形成
されたゲート酸化膜と、 ゲートに印加される電圧を伝達するゲート配線部と、 前記ゲート酸化膜が形成された前記各トレンチ内にそれ
ぞれ形成されたトレンチゲート電極であって、順に並ん
だ４個以上の所定個数ごとに１組を構成し、かつ、前記
１組を構成するもののうち両端の２個が前記ゲート配線
部に接続されたチャネル形成用トレンチゲート電極とさ
れ、前記２個のチャネル形成用トレンチゲート電極の間
の残余のものが前記ゲート配線部から絶縁された間引き
用トレンチゲート電極とされる複数組のトレンチゲート
電極と、 一の組に属する前記チャネル形成用トレンチゲート電極
と前記一の組に隣接する他の組の前記チャネル形成用ト
レンチゲート電極とに挟まれた前記Ｐ型ベース層の前記
半導体基板表面及び前記チャネル形成用トレンチゲート
電極の近傍部分にそれぞれ形成されたＮ型エミッタ層
と、 前記各組ごとに前記各間引き用トレンチゲート電極上面
の一部又は全部を覆って形成され、一の組に属する前記
各間引き用トレンチゲート電極を相互に接続するポリシ
リコン層と、 前記チャネル形成用トレンチゲート電極の一部又は全部
及び前記ポリシリコン層の一部を覆って形成され、か
つ、前記Ｐ型ベース層及び前記Ｎ型エミッタ層が形成さ
れた各部分並びに前記ポリシリコン層が形成された各部
分にそれぞれコンタクトホールが開設された絶縁酸化膜
と、 前記絶縁酸化膜を覆って形成され、かつ、前記Ｐ型ベー
ス層及び前記Ｎ型エミッタ層並びに前記ポリシリコン層
に接続されたエミッタ電極と、 前記半導体基板の裏面側の前記Ｐ型エミッタ層上に形成
されたコレクタ電極と、を備えたことを特徴とする絶縁
ゲート型半導体装置。 - 【請求項５】前記ゲート配線部は、前記チャネル形成用
トレンチゲート電極が形成されている部分では第１の幅
で、前記間引き用トレンチゲート電極が形成されている
部分では前記第１の幅よりも小さい第２の幅で、形成さ
れていることを特徴とする請求項４に記載の絶縁ゲート
型半導体装置。 - 【請求項６】前記間引き用トレンチゲート電極及び前記
間引き用トレンチゲート電極が形成されている前記トレ
ンチの前記ゲート配線部側の端部は、前記ゲート配線部
から離隔して形成され、かつ、前記ゲート配線部は、一
定の幅で形成されていることを特徴とする請求項４に記
載の絶縁ゲート型半導体装置。 - 【請求項７】裏面側から表面側に向かって順にＰ型エミ
ッタ層、Ｎ型ベース層、Ｐ型ベース層が形成された半導
体基板と、 前記半導体基板の前記表面側から前記Ｎ型ベース層上層
部に達する所定の深さに、第１，第２の距離を交互にお
いて、凹設された複数の略平行のトレンチと、 前記各トレンチ内面上及び前記半導体基板表面上に形成
されたゲート酸化膜と、 ゲートに印加される電圧を伝達するゲート配線部と、 前記ゲート酸化膜が形成された前記各トレンチ内にそれ
ぞれ形成され、かつ、前記ゲート配線部に接続されたト
レンチゲート電極であって、前記第１の距離をおいて順
に並んだ２個ごとに１組を構成する複数組のトレンチゲ
ート電極と、 一の組に属する前記トレンチゲート電極と前記一の組に
隣接する他の組の前記トレンチゲート電極とに挟まれた
前記Ｐ型ベース層の前記半導体基板表面及び前記トレン
チゲート電極の近傍部分にそれぞれ形成されたＮ型エミ
ッタ層と、 前記トレンチゲート電極の一部又は全部を覆って形成さ
れ、かつ、前記Ｐ型ベース層及び前記Ｎ型エミッタ層が
形成された各部分にそれぞれコンタクトホールが開設さ
れた絶縁酸化膜と、 前記絶縁酸化膜を覆って形成され、かつ、前記Ｐ型ベー
ス層及び前記Ｎ型エミッタ層に接続されたエミッタ電極
と、 前記半導体基板の裏面側の前記Ｐ型エミッタ層上に形成
されたコレクタ電極とを備え、 前記トレンチの前記所定の深さは、順方向電圧印加時に
前記トレンチゲート電極先端部から伸張して形成される
空乏層が、前記トレンチゲート電極が近接する前記Ｎ型
ベース層と前記Ｐ型ベース層との接合部から伸張して形
成される空乏層と融合し、前記トレンチゲート電極先端
部における前記空乏層の曲率が緩和される程度の深さで
あることを特徴とする絶縁ゲート型半導体装置。 - 【請求項８】裏面側から表面側に向かって順にＰ型エミ
ッタ層、Ｎ型ベース層、Ｐ型ベース層が形成された半導
体基板と、 前記半導体基板の前記表面側から前記Ｎ型ベース層上層
部に達する所定の深さに、第１，第２の距離を交互にお
いて、凹設された複数の略平行のトレンチと、 前記各トレンチ内面上及び前記半導体基板表面上に形成
されたゲート酸化膜と、 ゲートに印加される電圧を伝達するゲート配線部と、 前記ゲート酸化膜が形成された前記各トレンチ内にそれ
ぞれ形成され、かつ、前記ゲート配線部に接続されたト
レンチゲート電極であって、前記第１の距離をおいて順
に並んだ２個ごとに１組を構成する複数組のトレンチゲ
ート電極と、 一の組に属する前記トレンチゲート電極と前記一の組に
隣接する他の組の前記トレンチゲート電極とに挟まれた
前記Ｐ型ベース層の前記半導体基板表面及び前記トレン
チゲート電極の近傍部分にそれぞれ形成されたＮ型エミ
ッタ層と、 前記トレンチゲート電極の一部又は全部を覆って形成さ
れ、かつ、前記Ｐ型ベース層及び前記Ｎ型エミッタ層が
形成された各部分にそれぞれコンタクトホールが開設さ
れた絶縁酸化膜と、 前記絶縁酸化膜を覆って形成され、かつ、前記Ｐ型ベー
ス層及び前記Ｎ型エミッタ層に接続されたエミッタ電極
と、 前記半導体基板の裏面側の前記Ｐ型エミッタ層上に形成
されたコレクタ電極とを備え、 前記トレンチの前記所定の深さは、前記Ｎ型ベース層と
前記Ｐ型ベース層との接合面からの深さが３μｍ以下と
なる深さであることを特徴とする絶縁ゲート型半導体装
置。 - 【請求項９】前記第１の距離は、前記第２の距離よりも
大きい距離であることを特徴とする請求項７又は８のい
ずれかに記載の絶縁ゲート型半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13679498A JP3400348B2 (ja) | 1998-05-19 | 1998-05-19 | 絶縁ゲート型半導体装置 |
| US09/314,115 US6392272B1 (en) | 1998-05-19 | 1999-05-19 | Insulating gate type semiconductor device |
| US10/061,152 US6777743B2 (en) | 1998-05-19 | 2002-02-04 | Insulating gate type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13679498A JP3400348B2 (ja) | 1998-05-19 | 1998-05-19 | 絶縁ゲート型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330466A true JPH11330466A (ja) | 1999-11-30 |
| JP3400348B2 JP3400348B2 (ja) | 2003-04-28 |
Family
ID=15183679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13679498A Expired - Lifetime JP3400348B2 (ja) | 1998-05-19 | 1998-05-19 | 絶縁ゲート型半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6392272B1 (ja) |
| JP (1) | JP3400348B2 (ja) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308327A (ja) * | 2000-04-26 | 2001-11-02 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2002190595A (ja) * | 2000-12-21 | 2002-07-05 | Denso Corp | 半導体装置及びその製造方法 |
| WO2002058160A1 (fr) * | 2001-01-19 | 2002-07-25 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur |
| JP2004511105A (ja) * | 2000-09-29 | 2004-04-08 | ロックウェル・サイエンティフィック・ライセンシング・エルエルシー | 高電圧絶縁ゲートバイポーラスイッチ |
| JP2005032941A (ja) * | 2003-07-11 | 2005-02-03 | Fuji Electric Device Technology Co Ltd | 絶縁ゲート型半導体装置 |
| JP2005286042A (ja) * | 2004-03-29 | 2005-10-13 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2006049455A (ja) * | 2004-08-03 | 2006-02-16 | Fuji Electric Device Technology Co Ltd | トレンチ型絶縁ゲート半導体装置 |
| JP2006080110A (ja) * | 2004-09-07 | 2006-03-23 | Toshiba Corp | 絶縁ゲート型半導体装置 |
| US7170106B2 (en) | 2002-10-31 | 2007-01-30 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| US7227223B2 (en) | 1999-09-24 | 2007-06-05 | Kabushiki Kaisha Toshiba | Power MOS transistor having trench gate |
| JP2007266570A (ja) * | 2006-03-02 | 2007-10-11 | Denso Corp | 絶縁ゲート型バイポーラトランジスタ |
| JP2008021918A (ja) * | 2006-07-14 | 2008-01-31 | Mitsubishi Electric Corp | 半導体装置 |
| JP2008042040A (ja) * | 2006-08-09 | 2008-02-21 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2008300528A (ja) * | 2007-05-30 | 2008-12-11 | Denso Corp | 半導体装置 |
| JP2009054903A (ja) * | 2007-08-29 | 2009-03-12 | Fuji Electric Device Technology Co Ltd | トレンチ型絶縁ゲート半導体装置 |
| DE10161129B4 (de) * | 2001-05-29 | 2009-04-09 | Mitsubishi Denki K.K. | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| JP2010135677A (ja) * | 2008-12-08 | 2010-06-17 | Denso Corp | 半導体装置 |
| DE10239815B4 (de) * | 2002-01-31 | 2010-07-01 | Mitsubishi Denki K.K. | Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem |
| JP2011082585A (ja) * | 2011-01-25 | 2011-04-21 | Toshiba Corp | 絶縁ゲート型半導体装置 |
| DE102012204420A1 (de) | 2011-04-19 | 2012-10-25 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| JP2013120809A (ja) * | 2011-12-07 | 2013-06-17 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
| JP2014011212A (ja) * | 2012-06-28 | 2014-01-20 | Hitachi Ltd | 半導体装置およびそれを用いた電力変換装置 |
| JP2014099449A (ja) * | 2012-11-13 | 2014-05-29 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
| JP2014120656A (ja) * | 2012-12-18 | 2014-06-30 | Toshiba Corp | 半導体装置 |
| JP2015177112A (ja) * | 2014-03-17 | 2015-10-05 | 株式会社東芝 | 半導体装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
| JP4703138B2 (ja) * | 2004-06-18 | 2011-06-15 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
| JP4857566B2 (ja) * | 2005-01-27 | 2012-01-18 | 富士電機株式会社 | 絶縁ゲート型半導体装置とその製造方法 |
| DE102005004354A1 (de) * | 2005-01-31 | 2006-08-17 | Infineon Technologies Ag | Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbessertem Überspannungsschutz |
| JP5135719B2 (ja) * | 2006-06-05 | 2013-02-06 | 富士電機株式会社 | トレンチ型絶縁ゲート半導体装置 |
| JP5261980B2 (ja) * | 2007-05-17 | 2013-08-14 | 富士電機株式会社 | 絶縁ゲート型半導体装置の製造方法 |
| JP4688901B2 (ja) * | 2008-05-13 | 2011-05-25 | 三菱電機株式会社 | 半導体装置 |
| TWI418015B (zh) * | 2010-05-13 | 2013-12-01 | Great Power Semiconductor Corp | 具有場效整流元件之功率半導體結構及其製造方法 |
| US9029874B2 (en) | 2012-09-13 | 2015-05-12 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device having a first silicon carbide semiconductor layer and a second silicon carbide semiconductor layer |
| KR101955055B1 (ko) | 2014-11-28 | 2019-03-07 | 매그나칩 반도체 유한회사 | 전력용 반도체 소자 및 그 소자의 제조 방법 |
| US20170309704A1 (en) * | 2015-01-14 | 2017-10-26 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method therefor |
| JP6309907B2 (ja) * | 2015-03-11 | 2018-04-11 | 株式会社東芝 | 半導体装置 |
| KR101745776B1 (ko) | 2015-05-12 | 2017-06-28 | 매그나칩 반도체 유한회사 | 전력용 반도체 소자 |
| JP7346170B2 (ja) * | 2019-08-30 | 2023-09-19 | 株式会社東芝 | 半導体装置及び半導体モジュール |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3325736B2 (ja) | 1995-02-09 | 2002-09-17 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| US5714775A (en) * | 1995-04-20 | 1998-02-03 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| DE19651108C2 (de) * | 1996-04-11 | 2000-11-23 | Mitsubishi Electric Corp | Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren |
| JP3400237B2 (ja) * | 1996-04-30 | 2003-04-28 | 株式会社東芝 | 半導体装置 |
| JP3329707B2 (ja) * | 1997-09-30 | 2002-09-30 | 株式会社東芝 | 半導体装置 |
-
1998
- 1998-05-19 JP JP13679498A patent/JP3400348B2/ja not_active Expired - Lifetime
-
1999
- 1999-05-19 US US09/314,115 patent/US6392272B1/en not_active Expired - Lifetime
-
2002
- 2002-02-04 US US10/061,152 patent/US6777743B2/en not_active Expired - Lifetime
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227223B2 (en) | 1999-09-24 | 2007-06-05 | Kabushiki Kaisha Toshiba | Power MOS transistor having trench gate |
| JP2001308327A (ja) * | 2000-04-26 | 2001-11-02 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP4581179B2 (ja) * | 2000-04-26 | 2010-11-17 | 富士電機システムズ株式会社 | 絶縁ゲート型半導体装置 |
| JP2004511105A (ja) * | 2000-09-29 | 2004-04-08 | ロックウェル・サイエンティフィック・ライセンシング・エルエルシー | 高電圧絶縁ゲートバイポーラスイッチ |
| JP2002190595A (ja) * | 2000-12-21 | 2002-07-05 | Denso Corp | 半導体装置及びその製造方法 |
| JP4785334B2 (ja) * | 2001-01-19 | 2011-10-05 | 三菱電機株式会社 | 半導体装置 |
| JPWO2002058160A1 (ja) * | 2001-01-19 | 2004-05-27 | 三菱電機株式会社 | 半導体装置 |
| US7115944B2 (en) | 2001-01-19 | 2006-10-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6953968B2 (en) | 2001-01-19 | 2005-10-11 | Mitsubishi Denki Kabushiki Kaisha | High voltage withstanding semiconductor device |
| WO2002058160A1 (fr) * | 2001-01-19 | 2002-07-25 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur |
| DE10161129B4 (de) * | 2001-05-29 | 2009-04-09 | Mitsubishi Denki K.K. | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| DE10239815B4 (de) * | 2002-01-31 | 2010-07-01 | Mitsubishi Denki K.K. | Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem |
| US7319257B2 (en) | 2002-10-31 | 2008-01-15 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| US7170106B2 (en) | 2002-10-31 | 2007-01-30 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| JP4626131B2 (ja) * | 2003-07-11 | 2011-02-02 | 富士電機システムズ株式会社 | 絶縁ゲート型半導体装置 |
| JP2005032941A (ja) * | 2003-07-11 | 2005-02-03 | Fuji Electric Device Technology Co Ltd | 絶縁ゲート型半導体装置 |
| JP4498796B2 (ja) * | 2004-03-29 | 2010-07-07 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2005286042A (ja) * | 2004-03-29 | 2005-10-13 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2006049455A (ja) * | 2004-08-03 | 2006-02-16 | Fuji Electric Device Technology Co Ltd | トレンチ型絶縁ゲート半導体装置 |
| JP2006080110A (ja) * | 2004-09-07 | 2006-03-23 | Toshiba Corp | 絶縁ゲート型半導体装置 |
| JP2007266570A (ja) * | 2006-03-02 | 2007-10-11 | Denso Corp | 絶縁ゲート型バイポーラトランジスタ |
| JP2008021918A (ja) * | 2006-07-14 | 2008-01-31 | Mitsubishi Electric Corp | 半導体装置 |
| JP2008042040A (ja) * | 2006-08-09 | 2008-02-21 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2008300528A (ja) * | 2007-05-30 | 2008-12-11 | Denso Corp | 半導体装置 |
| JP2009054903A (ja) * | 2007-08-29 | 2009-03-12 | Fuji Electric Device Technology Co Ltd | トレンチ型絶縁ゲート半導体装置 |
| JP2010135677A (ja) * | 2008-12-08 | 2010-06-17 | Denso Corp | 半導体装置 |
| JP2011082585A (ja) * | 2011-01-25 | 2011-04-21 | Toshiba Corp | 絶縁ゲート型半導体装置 |
| DE102012204420A1 (de) | 2011-04-19 | 2012-10-25 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| US8698195B2 (en) | 2011-04-19 | 2014-04-15 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2013120809A (ja) * | 2011-12-07 | 2013-06-17 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
| JP2014011212A (ja) * | 2012-06-28 | 2014-01-20 | Hitachi Ltd | 半導体装置およびそれを用いた電力変換装置 |
| JP2014099449A (ja) * | 2012-11-13 | 2014-05-29 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
| JP2014120656A (ja) * | 2012-12-18 | 2014-06-30 | Toshiba Corp | 半導体装置 |
| JP2015177112A (ja) * | 2014-03-17 | 2015-10-05 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6392272B1 (en) | 2002-05-21 |
| US6777743B2 (en) | 2004-08-17 |
| JP3400348B2 (ja) | 2003-04-28 |
| US20020070395A1 (en) | 2002-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400348B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP6844147B2 (ja) | 半導体装置 | |
| JP6284314B2 (ja) | 半導体装置 | |
| US9054154B2 (en) | Semiconductor device | |
| WO2018092787A1 (ja) | 半導体装置 | |
| US10158011B2 (en) | Semiconductor device | |
| JP6471508B2 (ja) | 半導体装置 | |
| JP6616878B2 (ja) | 半導体装置 | |
| JP2014060362A (ja) | 半導体装置 | |
| WO2011118512A1 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP5511019B2 (ja) | 半導体装置 | |
| US7091554B2 (en) | Semiconductor device | |
| US7498658B2 (en) | Trench gate type insulated gate bipolar transistor | |
| JP2020031167A (ja) | 半導体装置およびその製造方法 | |
| JP6854598B2 (ja) | 半導体装置 | |
| JP7390868B2 (ja) | 半導体装置 | |
| JP2021125681A (ja) | 半導体装置 | |
| JP3455414B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JP6971868B2 (ja) | 半導体装置 | |
| JP6995722B2 (ja) | 半導体装置 | |
| JP2000208765A (ja) | 絶縁ゲ―ト型半導体装置 | |
| JP7424782B2 (ja) | 半導体装置 | |
| JP2021093556A (ja) | Ｒｃ−ｉｇｂｔ半導体装置 | |
| WO2019088241A1 (ja) | 半導体装置 | |
| JP2007081252A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140221 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |