JP2008300528A - 半導体装置 - Google Patents

Abstract

【課題】 リカバリ電流によって破壊され難い半導体装置を実現する。
【解決手段】 ＩＧＢＴセル領域２とＦＷＤセル領域３との間に形成されたフロートＰ層２５の表面には、電極２６が形成されており、その電極２６は接地(ground)されている。これにより、ＩＧＢＴセル領域２とＦＷＤセル領域３との間の領域に流れるリカバリ電流の一部をフロートＰ層２５を通して逃がすことができ、上記領域のリカバリ電流密度を約65.8％削減できる。
【選択図】 図１

Description

この発明は、絶縁ゲート型バイポーラトランジスタ（（Insulated Gate Bipolar Transistor)以下、ＩＧＢＴという）と、このＩＧＢＴに逆並列接続されたフリーホイールダイオード（(Free Wheel Diode)以下、ＦＷＤという）とを１チップ化した半導体装置に関する。

従来、この種の半導体装置として、例えば、直流電圧を３相の交流電圧に変換するインバータ回路に使用されるものが知られている。図７は、そのインバータ回路の一例である。インバータ回路７は、ＩＧＢＴ５ａと、このＩＧＢＴ５ａに逆並列接続されたＦＷＤ５ｂとからなる半導体装置５を６個有する。直流電源Ｅの電圧（例えば２００Ｖ）は昇降圧コンバータ８によって昇圧され、コンデンサＣに昇圧電圧（例えば６５０Ｖ）が生成される。その昇圧電圧は、インバータ回路７の各半導体素子５をスイッチング動作させることによって３相交流電圧に変換され、それにより負荷Ｌ（例えば、電気自動車の駆動源であるモータなど）が駆動される。また、負荷Ｌへの電力供給が停止してから負荷Ｌが停止するまでの電力回生によって負荷Ｌに発生する電圧は、昇降圧コンバータ８により降圧される。

図８は、図７に示した半導体装置５の平面図である。半導体装置５には、ＩＧＢＴ５ａとして機能する複数のＩＧＢＴセルからなるＩＧＢＴセル領域２と、ＦＷＤ５ｂとして機能する複数のＦＷＤセルからなるＦＷＤセル領域３とを１組として、５組を列状に配置してなる列（以下、セル領域列という）が左右に２列配置されている。各セル領域列の間および各セル領域列の外周には、各ＩＧＢＴセルのゲート電極と外部電極（図示せず）とを電気的に接続するためのゲート配線４が走行している。以下、各セル領域列の間を走行するゲート配線を中央ゲート配線４ａといい、各セル領域列の外周を走行するゲート配線を外周ゲート配線４ｂという。

図８では、各ＩＧＢＴセルのゲート電極とゲート配線４とを電気的に接続する配線、各ＩＧＢＴセルのエミッタ電極（各ＦＷＤセルのアノード電極）、各配線および電極上の絶縁層（例えば、ポリイミド層など）を省略している。
実際には、ゲート配線４は、絶縁層を介して半導体基板６の表面に形成されている。例えば、図８（ｃ）に示すように、中央ゲート配線４ａは、絶縁層６ａを介して半導体基板６の表面に形成されている。中央ゲート配線４ａと、ＩＧＢＴ領域２およびＦＷＤ活性領域３との間には、ＩＧＢＴおよびＦＷＤの動作時には、積極的な役割を担わない不活性領域が形成されている。以下、中央ゲート配線４ａの端部とＦＷＤ活性領域３の終端との間に形成された不活性領域をＦＷＤ側ランナ９ｂといい、中央ゲート配線４ａの端部とＩＧＢＴ領域２の終端との間に形成された不活性領域をＩＧＢＴ側ランナ９ａという。また、中央ゲート配線４ａと、ＩＧＢＴ側ランナ９ａと、ＦＷＤ側ランナ９ｂとからなる領域をゲート配線領域（ゲートランナ領域）９という。

図９は、図８（ａ）に示す半導体装置５を破線で囲まれた領域Ａにて切断した部分の立体構造を示す断面図である。図１０は、図９の平面図である。図１１は、図１０に示す半導体装置を破線で囲まれた領域Ｂにて切断した部分の断面図である。

図８に示すように、半導体基板６には、複数のＩＧＢＴセル１０からなるＩＧＢＴセル領域２と、複数のＦＷＤセル３０からなるＦＷＤセル領域３とが並設されている。
図１１に示すように、半導体装置５は、ＩＧＢＴのオン電圧の低下を図るため、複数の連続したＩＧＢＴセルからなるＩＧＢＴセル領域からＩＧＢＴセル１０が周期的に間引かれたような構造（いわゆる間引き構造）となっている。ＩＧＢＴセル１０は、トレンチ型の構造である。ＩＧＢＴセル１０は、半導体基板６に形成されており、ＩＧＢＴセル１０を形成する半導体基板６は、Ｐ型の不純物が高濃度で導入されたＰ＋層１２と、そのＰ＋層１２の表面に形成されたＮ型の不純物拡散層よりなるＦＳ（Field Stop）層１３と、そのＦＳ層１３の表面に形成された低濃度のＮ−層１４と、そのＮ−層１４の表面から内部に向けてＰ型の不純物が導入されたＰ層１９とから構成される。

Ｐ層１９の表面下には、ＩＧＢＴセル１０の動作に関与するトレンチ２２，２２が、間隔を置いて隣接して形成されている。各トレンチ２２は、それぞれ溝状に形成されており、各トレンチ２２の底部は、Ｎ−層１４の内部まで達している。各トレンチ２２の内部には、ゲート電極１８がそれぞれ埋め込まれており、各ゲート電極１８の周囲は、シリコン酸化膜１５により覆われている。各トレンチ２２間に形成されているチャネルＰ領域２３の表面下には、Ｐ型の不純物が導入されたＰボディ層２０が形成されている。

Ｐボディ層２０と各トレンチ２２との境界部位におけるチャネルＰ領域２３は、Ｎ型の不純物が導入されたエミッタＮ層２１が形成されている。各ゲート電極１８の表面を覆うシリコン酸化膜１５の表面には、ＢＰＳＧ（Borophosphosilicate glass ）層１７が形成されており、ＢＰＳＧ層１７の表面には、エミッタ電極１６が形成されている。各トレンチ２２間に形成されたＰボディ層２０は、エミッタ電極１６とコンタクトしている。Ｐ＋層１２の裏面には、コレクタ電極２が形成されている。

ＦＷＤセル３０は、半導体基板６においてＩＧＢＴセル１０と並設されており、ＦＷＤセル領域に最も近いＩＧＢＴセル１０と、ＩＧＢＴセル領域に最も近いＦＷＤセル３０との間には、電気的に浮遊な状態のフロートＰ層２５がＮ−層１４の表面から形成されている。そのフロートＰ層２５のＦＷＤセル領域寄りの部位には、ＩＧＢＴセルとして機能しないトレンチ（以下、ダミートレンチという）２４がフロートＰ層２５の表面から内部に向けて形成されている。ダミートレンチ２４の内部には、シリコン酸化膜１５を介してゲート電極１８が形成されているが、そのゲート電極１８に隣接する部位にはチャネル領域が形成されていない。

ＦＷＤセル３０を形成する半導体基板６は、Ｎ型の不純物が高濃度で導入されたＮ＋層３３と、そのＮ＋層３３の表面に形成されたＦＳ層１３と、そのＦＳ層１３の表面に形成された低濃度のＮ−層１４と、そのＮ−層１４の表面から形成されたＰ−層３２と、そのＰ−層３２の表面からＰ型の不純物が高濃度で導入されたＰ＋層３１とから構成される。Ｐ＋層３１およびＰ−層３２は、それぞれストライプ状に形成されている。ＦＷＤセル３０を形成する半導体基板６の表面には、アノード電極として機能するエミッタ電極１６が形成されており、裏面には、カソード電極として機能するコレクタ電極１１が形成されている。図１０において、ＩＧＢＴセル１０を構成するトレンチ２２の終端までの領域がＩＧＢＴセル領域であり、エミッタＮ層２１の終端までの領域がＩＧＢＴ活性領域である。また、ＦＷＤセル領域３ａは、その全体がＦＷＤ活性領域になっている。
特開平５−１５２５７４号公報（第８段落、図１）

図１２は、本願発明者らが行ったシミュレーションに使用したスイッチング回路の回路図である。図１３は、図１２に示すスイッチング回路に備えられた２つの半導体装置のＩＧＢＴおよびＦＷＤの動作特性（波形）を示す説明図である。図１４は、図１３において破線で囲んだ領域Ｄに相当する部分のシミュレーション解析概要を示すグラフである。

スイッチング回路７は、200μＨの誘導負荷Ｌに650Ｖ、400Ａの直流電源を供給する電源Ｅと、電源Ｅから供給される直流電源をスイッチングして交流電源に変換する２つの半導体装置５０，５１とを備える。
半導体装置５１のＩＧＢＴ５ａがターンオンすると、電源Ｅから供給される直流電流は図１２において矢印(1)で示すように、半導体装置５１を流れ、誘導負荷Ｌを駆動する。続いて、半導体装置５１のＩＧＢＴ５ａがターンオフし、半導体装置５０のＩＧＢＴ５ａがターンオンすると、半導体装置５０がターンオン状態の通電時に誘導負荷Ｌに蓄積されていたエネルギがフリー・ホイール電流（還流電流）ＩＤとして図１２において矢印(2)で示すように、半導体装置５０のＦＷＤ５ｂに還流される。

このとき、半導体装置５０には、フリー・ホイール電流ＩＤに起因してホールが蓄積する。このため、図１３に示すように、次に半導体装置５１のＩＧＢＴ５ａがターンオンしたときに、フリー・ホイール電流ＩＤは減少して一旦０になるが、半導体装置５０に蓄積されていたホールにより、フリー・ホイール電流ＩＤが逆流し、オーバーシュートする。このときの半導体装置５０のＦＷＤ５ｂの動作をリカバリ動作といい、逆流したフリー・ホイール電流ＩＤをリカバリ電流Ｉｒｒという。

次に、本願発明者らは、ＦＷＤがリカバリ動作を行ったときに半導体装置においてリカバリ電流が集中する領域についてシミュレーションを行った。図１５は、半導体装置におけるリカバリ電流の流れる経路を示す説明図であり、図１６は、リカバリ電流の領域毎の内訳を示す説明図である。
図１５に示すように、リカバリ電流Ｉｒｒは、ＦＷＤセル領域と、ＩＧＢＴセル領域と、ゲート配線領域（ゲートランナ領域）とを流れることが分かった。図中、Irunnerはゲート配線領域を流れるリカバリ電流、IdiodeはＦＷＤセル領域を流れるリカバリ電流、IbodyはＩＧＢＴセル領域を流れるリカバリ電流をそれぞれ示す。

そして、図１６に示すように、ＦＷＤセル領域に流れるリカバリ電流が最も多いことが分かった。また、リカバリ電流は、ＦＷＤセル領域に近いＩＧＢＴセルのトレンチ下部の領域（図１０においてＣで示す領域）に集中し、それが半導体装置の破壊につながることが分かった。

そこでこの発明は、リカバリ電流によって破壊され難い半導体装置を実現することを目的とする。

この発明は、上記目的を達成するため、請求項１に記載の発明では、第１導電型の第１半導体層（１２）と、この第１半導体層の表面に形成された第２導電型の第２半導体層（１３，１４）と、この第２半導体層の表面下に形成された第１導電型の第３半導体層（１９）と、この第３半導体層の表面下に形成されており、前記第３半導体層よりも不純物濃度が高濃度に設定された第１導電型の第４半導体層（２３）と、この第４半導体層と接して形成された第２導電型のエミッタ層（２１）と、このエミッタ層と電気的に接触したエミッタ電極（１６）と、前記第３半導体層の表層に絶縁膜（１５）を介して前記エミッタ層およびエミッタ電極に隣接して形成されたゲート電極（１８）と、前記第１半導体層の裏面に形成されたコレクタ電極（１１）と、を有し、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴという）（５ａ）として機能する複数のＩＧＢＴセル（１０）からなるＩＧＢＴセル領域（２）と、このＩＧＢＴセル領域に並設されており、前記ＩＧＢＴに逆並列接続されたフリーホイールダイオード（以下、ＦＷＤという）（５ｂ）として機能する複数のＦＷＤセル（３０）からなるＦＷＤセル領域（３）と、前記ＩＧＢＴセル領域と前記ＦＷＤセル領域との間において前記第２半導体層の表面下に形成されており、電気的に浮遊な状態の第１導電型の浮遊層（２５）と、を備えた半導体装置（１）において、前記浮遊層を所定の電位にしてなるという技術的手段を用いる。

ＩＧＢＴセル領域とＦＷＤセル領域との間において第２半導体層の表面下に形成されており、電気的に浮遊な状態の第１導電型の浮遊層を所定の電位にしてなるため、ＩＧＢＴセル領域とＦＷＤセル領域との間の領域に流れるリカバリ電流の一部を浮遊層を通して逃がすことができる。
従って、リカバリ電流によって破壊され難い半導体装置を実現することができる。

請求項２に記載の発明では、第１導電型の第１半導体層（１２）と、この第１半導体層の表面に形成された第２導電型の第２半導体層（１３，１４）と、この第２半導体層の表面下に形成された第１導電型の第３半導体層（１９）と、この第３半導体層の表面下に形成されており、前記第３半導体層よりも不純物濃度が高濃度に設定された第１導電型の第４半導体層（２３）と、この第４半導体層と接して形成された第２導電型のエミッタ層（２１）と、このエミッタ層と電気的に接触したエミッタ電極（１６）と、前記第３半導体層の表層に絶縁膜（１５）を介して前記エミッタ層およびエミッタ電極に隣接して形成されたゲート電極（１８）と、前記第１半導体層の裏面に形成されたコレクタ電極（１１）と、を有し、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴという）（５ａ）として機能する複数のＩＧＢＴセル（１０）からなるＩＧＢＴセル領域（２）と、このＩＧＢＴセル領域に並設されており、前記ＩＧＢＴに逆並列接続されたフリーホイールダイオード（以下、ＦＷＤという）（５ｂ）として機能する複数のＦＷＤセル（３０）からなるＦＷＤセル領域（３）と、前記ＩＧＢＴセル領域と前記ＦＷＤセル領域との間において前記第４半導体層の表面下に形成されており、電気的に浮遊な状態の第１導電型の浮遊層（２５）と、を備えた半導体装置（１）において、前記ＦＷＤセル領域寄りに配置された前記ＩＧＢＴセルのうち、少なくとも前記ＦＷＤセル領域に最も近いＩＧＢＴセルを含む１つ以上のＩＧＢＴセルがＩＧＢＴとして機能しない構造になっているという技術的手段を用いる。

ＦＷＤセル領域寄りに配置されたＩＧＢＴセルのうち、少なくともＦＷＤセル領域に最も近いＩＧＢＴセルを含む１つ以上のＩＧＢＴセルがＩＧＢＴとして機能しない構造になっているため、ＦＷＤセル領域に近い位置に配置され、ＩＧＢＴとして機能するＩＧＢＴセルへのリカバリ電流の集中を緩和することができる。
従って、リカバリ電流によって破壊され難い半導体装置を実現することができる。

請求項３に記載の発明では、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴという）（５ａ）として機能する複数のＩＧＢＴセル（１０）からなるＩＧＢＴセル領域（２）と、前記ＩＧＢＴに逆並列接続されたフリーホイールダイオード（以下、ＦＷＤという）（５ｂ）として機能する複数のＦＷＤセル（３０）からなるＦＷＤセル領域（３）とが半導体基板（６）に並設された半導体装置（１）において、前記ＦＷＤセル領域寄りに配置された前記ＩＧＢＴセルのうち、少なくとも前記ＦＷＤセル領域に最も近いＩＧＢＴセルを含む１つ以上のＩＧＢＴセルが本来形成されるべき領域にＩＧＢＴセルが形成されていないという技術的手段を用いる。

ＦＷＤセル領域寄りに配置されたＩＧＢＴセルのうち、少なくともＦＷＤセル領域に最も近いＩＧＢＴセルを含む１つ以上のＩＧＢＴセルが本来形成されるべき領域にＩＧＢＴセルが形成されていないため、ＩＧＢＴセルが本来形成されるべき領域におけるリカバリ電流の集中を緩和することができる。
従って、リカバリ電流によって破壊され難い半導体装置を実現することができる。

請求項４に記載の発明では、請求項２に記載の半導体装置（１）において、前記１つ以上のＩＧＢＴセル（１０）は、それぞれ前記エミッタ層（２１）を備えていないという技術的手段を用いる。

ＦＷＤセル領域寄りに配置されたＩＧＢＴセルのうち、少なくともＦＷＤセル領域に最も近いＩＧＢＴセルを含む１つ以上のＩＧＢＴセルは、それぞれエミッタ層を備えていないため、その１つ以上のＩＧＢＴセルをＩＧＢＴとしてではなく、ダイオードとして機能させることができる。
従って、リカバリ電流が集中する領域には、トランジスタとして機能する領域が無くなるため、リカバリ電流がトランジスタ（寄生トランジスタ）として機能する領域に流れることによるラッチアップ破壊が起き難い半導体装置を実現することができる。

請求項５に記載の発明では、請求項２または請求項４に記載の半導体装置（１）において、前記１つ以上のＩＧＢＴセルにそれぞれ備えられた前記ゲート電極またはエミッタ電極がそれぞれ電極として機能していないという技術的手段を用いる。

ＦＷＤセル領域寄りに配置されたＩＧＢＴセルのうち、少なくともＦＷＤセル領域に最も近いＩＧＢＴセルを含む１つ以上のＩＧＢＴセルにそれぞれ備えられたゲート電極またはエミッタ電極がそれぞれ電極として機能していないため、その１つ以上のＩＧＢＴセルをＩＧＢＴとして機能しないようにすることができる。
従って、ＦＷＤセル領域に近い位置に配置され、ＩＧＢＴとして機能するＩＧＢＴセルへのリカバリ電流の集中を緩和することができるため、リカバリ電流によって破壊され難い半導体装置を実現することができる。

請求項６に記載の発明では、請求項２または請求項４または請求項５に記載の半導体装置（１）において、前記ゲート電極（１８）は、前記第３半導体層（１９）の表面から内部に向けて形成された溝（２２）の内部に絶縁膜（１５）を介して形成されており、前記１つ以上のＩＧＢＴセル（１０）の前記溝は、そのＩＧＢＴセル以外のＩＧＢＴの溝よりも深い溝（２４）であって、その溝の内部に絶縁膜を介して前記ゲート電極が形成されてなるという技術的手段を用いる。

ＦＷＤセル領域寄りに配置され、ＩＧＢＴとして機能しないＩＧＢＴセルのゲート電極が形成された溝は、そのＩＧＢＴセル以外のＩＧＢＴの溝よりも深いため、リカバリ電流の集中領域を第３半導体層の深い位置へ遠ざけることができる。
従って、ＦＷＤセル領域に近い位置に配置され、ＩＧＢＴとして機能するＩＧＢＴセルへのリカバリ電流の集中を緩和することができるため、リカバリ電流によって破壊され難い半導体装置を実現することができる。

請求項７に記載の発明では、請求項６に記載の半導体装置（１）において、前記１つ以上のＩＧＢＴセルの前記溝（２４）は、深さの異なる複数の溝であり、各溝の内部には前記ゲート電極（１８）が絶縁膜（１５）を介して形成されてなるという技術的手段を用いる。

ＦＷＤセル領域寄りに配置され、ＩＧＢＴとして機能しないＩＧＢＴセルのゲート電極が形成された溝は、そのＩＧＢＴセル以外のＩＧＢＴの溝よりも深く、かつ、深さの異なる複数の溝であるため、リカバリ電流が集中する領域の分布形状を各溝の到達深度に応じて変化させることができる。
従って、各溝の到達深度を調節することにより、ＦＷＤセル領域に近い位置に配置され、ＩＧＢＴとして機能するＩＧＢＴセルへのリカバリ電流の集中を緩和することができるため、リカバリ電流によって破壊され難い半導体装置を実現することができる。

請求項１ないし請求項７のいずれか１つに記載の技術的手段は、請求項８に記載の発明のように、前記ＩＧＢＴ（５ａ）として機能する各ＩＧＢＴセル（１０）の各ゲート電極（１８）と外部電極とを電気的に接続するゲート配線（４ａ）が、前記ＩＧＢＴセル領域（２）およびＦＷＤセル領域（３）の各終端（２ｄ，３ｃ）に沿って配置されてなる半導体装置（１）に適用すると効果的である。

つまり、リカバリ電流の起因となるホールは、ＩＧＢＴセル領域およびＦＷＤセル領域の各終端とゲート配線との間に形成された不活性領域にも多く蓄積するため、そのような不活性領域を有する半導体装置では、そのような不活性領域を有しない半導体装置よりも大きなリカバリ電流が流れることになり、半導体装置が破壊されるおそれが多い。
従って、上記のような不活性領域を有する半導体装置に対して請求項１ないし請求項７のいずれか１つに記載の技術的手段を適用することにより、ＦＷＤセル領域に近いＩＧＢＴセルへのリカバリ電流の集中を緩和することができるため、半導体装置が破壊されるおそれを少なくすることができる。

特に、請求項９に記載するように、前記ＩＧＢＴセル領域（２）と、これに並設された前記ＦＷＤセル領域（３）とからなる組が、前記ゲート配線（４ａ）の両側にそれぞれ配置されてなる半導体装置（１）では、前述した不活性領域が広くなるため、その不活性領域に蓄積されるホールも多くなり、リカバリ電流も大きくなる。
しかし、請求項１ないし請求項７のいずれか１つに記載の技術的手段を適用することにより、ＦＷＤセル領域に近いＩＧＢＴセルへのリカバリ電流の集中を緩和することができるため、半導体装置が破壊されるおそれを少なくすることができる。

特に、請求項１０に記載するように、前記組を複数配列してなるセル領域列が前記ゲート配線（４ａ）の両側にそれぞれ配置されてなる半導体装置では、前述した不活性領域がさらに広くなるため、その不活性領域に蓄積されるホールもさらに多くなり、リカバリ電流もさらに大きくなる。
しかし、請求項１ないし請求項７のいずれか１つに記載の技術的手段を適用することにより、ＦＷＤセル領域に近いＩＧＢＴセルへのリカバリ電流の集中を緩和することができるため、半導体装置が破壊されるおそれを少なくすることができる。

なお、上記括弧内の符号は、後述する発明の実施形態において記載されている符号と対応するものである。

＜第１実施形態＞
この発明に係る実施形態について図を参照して説明する。図１は、この実施形態に係る半導体装置の部分断面図であって図１１に示した従来の半導体装置の断面図に相当する図である。図２は、リカバリ電流が集中するＩＧＢＴセルでの電流密度をシミュレーションにより測定した結果を示すグラフである。
なお、この実施形態に係る半導体装置の主な断面構造は、図１１に示した従来の構造と同一であるため説明を省略する。また、従来の半導体装置と同一の構成については同一の符号を使用し、説明を省略する。

（半導体装置の構造）
半導体装置の平面構造は、図９に示した従来の構造と同じである。図１に示すように、半導体装置１のフロートＰ層２５の表面には、電極２６が形成されており、その電極２６は接地(ground)されている。接地箇所は、半導体装置１が接続されている電気回路の接地端子（グランド端子）、または、その電気回路が設けられた装置の接地端子などである。電極２６はシリコン酸化膜によって覆われ、エミッタ電極１６と絶縁されている。このように、フロートＰ層２５が接地されてなるため、ＩＧＢＴセル領域２とＦＷＤセル領域３との間の領域に流れるリカバリ電流の一部をフロートＰ層２５を通して逃がすことができる。

（シミュレーション）
本願発明者らは、従来の半導体装置および本発明の半導体装置１について、リカバリ電流が集中するＩＧＢＴセル（図１０においてＣで示す領域）での電流密度をシミュレーションにより測定した。このシミュレーションでは図１２に示した回路と同じ回路を使用した。また、図９に示した立体構造を解析モデルとして使用した。図９に示す解析モデルにおける幅Ｗは201μｍ、ＩＧＢＴセル領域２ａの幅Ｗ１は144μｍ、ＦＷＤセル領域３ａの幅Ｗ２は57μｍ、奥行きＤは190μｍ、ＦＷＤ領域３ａの奥行きＤ１は123μｍ、ＦＷＤ側ランナ９ｂの奥行きＤ２は67μｍ、解析モデルの厚さＨは135μｍである。また、解析モデルのＩＧＢＴセル１０の配置間隔は24μｍである。

ＩＧＢＴセル１０のＰボディ層２０（図１）の基板表面からの深さおよび幅は、それぞれ1.5μｍであり、濃度は2.7e19cm-³である。Ｐ層１９の濃度は4e16cm-³であり、拡散深さは5μｍである。エミッタＮ層２１の濃度は2.9e16cm-³であり、ＩＧＢＴセル１０のＰ＋層１２の濃度は7.7e17cm-³である。ＦＳ層１３の濃度は3e16cm-³である。
ＦＷＤセル３０を構成するＰ＋層３１（図９（ｂ））は溝状に形成されている。また、Ｐ＋層３１の配置間隔は8μｍであり、Ｐ＋層３１の濃度は1e19cm-³である。また、Ｐ−層３２の濃度は2e16cm-³であり、Ｎ−層１４の濃度は7e13cm-³である。Ｎ＋層３３の濃度は1e18cm-³である。なお、前述の各濃度は、各層の表面付近のピーク濃度である。

その結果、図２に示すように、電流密度は、従来の半導体装置が5273A/cm-² であり、本発明の半導体装置１が1802A/cm-²であった。つまり、フロートＰ層２５を接地した構造にすることにより、リカバリ電流密度を約65.8％削減できることが分かった。
また、半導体装置１にリカバリ電流が流れるときのみフロートＰ層２５の電位を取る回路を設け、その回路とフロートＰ層２５とを電気的に接続する構成でも上記と同じ効果を奏することができる。

＜第２実施形態＞
次に、この発明の第２実施形態について図を参照して説明する。図３は、この実施形態に係る半導体装置の部分断面図である。
ＦＷＤセル領域に最も近いＩＧＢＴセル１０（この実施形態では、ＦＷＤセル領域に隣接するダミートレンチ２４に隣接するＩＧＢＴセル１０）には２つのエミッタＮ層２１が形成されていない。つまり、ＦＷＤセル領域に最も近いＩＧＢＴセル１０はＩＧＢＴとして機能せず、ダイオードとして機能するように形成されている。
従って、ＦＷＤセル領域に最も近いＩＧＢＴセル１０には、トランジスタとして機能する領域が無くなるため、リカバリ電流がトランジスタ（寄生トランジスタ）として機能する領域に流れることによるラッチアップ破壊が起き難い半導体装置を実現することができる。

また、ＦＷＤセル領域に最も近いＩＧＢＴセル１０には、ゲート電極１８またはエミッタ電極１６が形成されていない構造にすることもできる。また、ＦＷＤセル領域に最も近いＩＧＢＴセル１０のゲート電極１８とゲート配線４とが電気的に接続されていない構造にすることもできる。つまり、ＦＷＤセル領域に最も近いＩＧＢＴセル１０のゲート電極１８またはエミッタ電極１６がそれぞれ電極として機能していないようにした構造にすることもできる。これらの構造にすることにより、ＦＷＤセル領域に最も近いＩＧＢＴセル１０をＩＧＢＴとして機能しないようにすることができる。

これらの構造によれば、ＦＷＤセル領域に近い位置に配置され、ＩＧＢＴとして機能するＩＧＢＴセル１０へのリカバリ電流の集中を緩和することができるため、リカバリ電流によって破壊され難い半導体装置を実現することができる。
なお、上記のＩＧＢＴとして機能しないＩＧＢＴセルのトレンチは、ＩＧＢＴとして機能するＩＧＢＴセルのトレンチと異なる深さでもよい。

＜第３実施形態＞
次に、この発明の第３実施形態について図を参照して説明する。図４は、半導体装置の部分断面図であり、（ａ）は従来の半導体装置の部分断面図、（ｂ）はこの実施形態に係る半導体装置の部分断面図である。

図４（ｂ）に示すように、ＦＷＤセル領域に最も近いＩＧＢＴセル１０（この実施形態では、ＦＷＤセル領域に隣接するダミートレンチ２４に隣接するＩＧＢＴセル１０）が本来形成されるべき領域（図中破線で囲まれた領域）にＩＧＢＴセル１０が形成されていない。つまり、ＦＷＤセル領域に最も近いＩＧＢＴセルとＦＷＤセル領域との間の距離が長くなっており、その間に形成されているフロートＰ層２５の領域が横方向に広くなっている。

本願発明者らは、リカバリ電流が集中するＩＧＢＴセル（図１０においてＣで示す領域）での電流密度をシミュレーションにより測定した。この測定は、従来の構造（削除セル数０）と、ＦＷＤセル領域に最も近いＩＧＢＴセル１０を１つのみ形成しない場合（削除セル数１）と、ＦＷＤセル領域に最も近いＩＧＢＴセル１０およびそのＩＧＢＴセルに隣接するＩＧＢＴセルの計２つ形成しない場合（削除セル数２）とについて行った。図５は、そのシミュレーションの測定結果を示すグラフである。

図５に示すように、電流密度は、従来の半導体装置が5273A/cm-² であり、ＦＷＤセル領域に最も近いＩＧＢＴセル１０を１つのみ形成しない半導体装置（削除セル数１）が2419A/cm-² であり、ＦＷＤセル領域に最も近いＩＧＢＴセル１０およびそのＩＧＢＴセルに隣接するＩＧＢＴセルの計２つ形成しない場合（削除セル数２）が1700A/cm-² であった。

つまり、ＦＷＤセル領域に最も近いＩＧＢＴセル１０を１つのみ形成しない構造にすることにより、リカバリ電流密度を約54.1％削減でき、ＦＷＤセル領域に最も近いＩＧＢＴセル１０およびそのＩＧＢＴセルに隣接するＩＧＢＴセルの計２つ形成しない構造にすることにより、リカバリ電流密度を約67.8％削減できることが分かった。
なお、ＦＷＤセル領域に近い順にＩＧＢＴセル１０を３つ以上形成しない構造にすることにより、リカバリ電流密度をさらに削減することもできる。

＜第４実施形態＞
次に、この発明の第４実施形態について図を参照して説明する。図６は、この実施形態の半導体装置の部分断面図である。
ＦＷＤセル領域に最も近いＩＧＢＴセル１０とＦＷＤセル領域との間に形成されたフロートＰ層２５には、ＩＧＢＴとして機能するＩＧＢＴセル１０のトレンチ２２よりも深く、かつ、深さの異なる複数のダミートレンチ２４が形成されている。

本願発明者らのシミュレーションによると、ＦＷＤセル領域とＩＧＢＴセル領域との間においてリカバリ電流が集中する領域にダミートレンチ２４を形成することにより、リカバリ電流をダミートレンチ２４に逃がすことができ、ＦＷＤセル領域に近いＩＧＢＴセル１０に流れるリカバリ電流を削減できることが分かった。また、ダミートレンチ２４をＩＧＢＴとして機能するＩＧＢＴセル１０のトレンチ２２よりも深くすることにより、リカバリ電流の集中領域をフロートＰ層２５の深い位置へ遠ざけることができることが分かった。さらに、各ダミートレンチ２４の深さをそれぞれ異ならせることにより、リカバリ電流が集中する領域の分布形状を各溝の到達深度に応じて変化させることができることが分かった。

そこで、リカバリ電流が集中する領域に深さの異なるダミートレンチ２４を積極的に形成することにより、ＦＷＤセル領域に近いＩＧＢＴセル１０のリカバリ電流による破壊を抑制することができる。
なお、ダミートレンチ２４の数、深さ、位置および配置間隔は、リカバリ電流密度、リカバリ電流が集中する領域の広さや深さなどに応じて設計変更することができる。

ところで、半導体装置１は、ＩＧＢＴ５ａとして機能する各ＩＧＢＴセル１０の各ゲート電極１８と外部電極とを電気的に接続するゲート配線４ａが、ＩＧＢＴセル領域２およびＦＷＤセル領域３の各終端２ｄ，３ｃに沿って配置されてなるため、リカバリ電流の起因となるホールは、ＩＧＢＴセル領域２およびＦＷＤセル領域３の各終端２ｄ，３ｃと中央ゲート配線４ａとの間に形成されたＩＧＢＴ側ランナ９ａおよびＦＷＤ側ランナ９ｂなどの不活性領域にも多く蓄積する。このため、そのような不活性領域を有する半導体装置１は、そのような不活性領域を有しない半導体装置よりも大きなリカバリ電流が流れることにより、破壊されるおそれが多い。
しかし、上記の各実施形態に係る構造を適用することにより、ＦＷＤセル領域３に近いＩＧＢＴセル１０へのリカバリ電流の集中を緩和することができるため、半導体装置１が破壊されるおそれを少なくすることができる。

特に、半導体装置１は、ＩＧＢＴセル領域２と、これに並設されたＦＷＤセル領域３とからなる組が、中央ゲート配線４ａの両側にそれぞれ配置されてなるため、前述した不活性領域が広くなるので、その不活性領域に蓄積されるホールも多くなり、リカバリ電流も大きくなる。
しかし、上記の各実施形態に係る構造を適用することにより、ＦＷＤセル領域３に近いＩＧＢＴセル１０へのリカバリ電流の集中を緩和することができるため、半導体装置１が破壊されるおそれを少なくすることができる。

さらに、半導体装置１は、上記の組を複数配列してなるセル領域列が中央ゲート配線４ａの両側にそれぞれ配置されてなるため、前述した不活性領域がさらに広くなるので、その不活性領域に蓄積されるホールもさらに多くなり、リカバリ電流もさらに大きくなる。
しかし、上記の各実施形態に係る構造を適用することにより、ＦＷＤセル領域３に近いＩＧＢＴセル１０へのリカバリ電流の集中を緩和することができるため、半導体装置１が破壊されるおそれを少なくすることができる。

（変更例）
(1)ＦＷＤセル３０を構成するＰ＋層３１は、ドット状に形成することもできる。また、隣接するＰ＋層３１の配置は、千鳥状でもよいし、同じ位置でもよい。さらに、全面がＰ＋層３１であってもよい。配置間隔は、等間隔でもよいし、等間隔でなくてもよい。
(2)ＩＧＢＴセル１０は、プレーナ型の構造でもよく、ＩＧＢＴとして機能すれば構造は限定されない。

本発明の実施形態に係る半導体装置の部分断面図であって図１１に示した従来の半導体装置の断面図に相当する図である。 リカバリ電流が集中するＩＧＢＴセルでの電流密度をシミュレーションにより測定した結果を示すグラフである。 第２実施形態に係る半導体装置の部分断面図である。 第３実施形態に係る半導体装置の部分断面図であり、（ａ）は従来の半導体装置の部分断面図、（ｂ）はこの実施形態に係る半導体装置の部分断面図である。 シミュレーションの測定結果を示すグラフである。 第４実施形態の半導体装置の部分断面図である。 インバータ回路の一例である。 図７に示した半導体装置５の平面図である。 図８（ａ）に示す半導体装置５を破線で囲まれた領域Ａにて切断した部分の立体構造を示す断面図である。 図９の平面図である。 図１０に示す半導体装置を破線で囲まれた領域Ｂにて切断した部分の断面図である。 シミュレーションに使用したスイッチング回路の回路図である。 図１２に示すスイッチング回路に備えられた２つの半導体装置のＩＧＢＴおよびＦＷＤの動作特性（波形）を示す説明図である。 図１３において破線で囲んだ領域Ｄに相当する部分のシミュレーション解析概要を示すグラフである。 半導体装置におけるリカバリ電流の流れる経路を示す説明図である。 リカバリ電流の領域毎の内訳を示す説明図である。

符号の説明

１，５・・半導体装置、２，２ａ・・ＩＧＢＴセル領域、２ｂ・・ＩＧＢＴ活性領域、
２ｃ・・ＩＧＢＴ活性領域の終端、２ｄ・・ＩＧＢＴセル領域の終端、
３，３ａ・・ＦＷＤ活性領域（ＦＷＤセル領域）、３ｃ・・ＦＷＤ活性領域の終端、
４・・ゲート配線、４ａ・・中央ゲート配線、４ｂ・・外周ゲート配線、
５ａ・・ＩＧＢＴ、５ｂ・・ＦＷＤ、６・・半導体基板、７・・インバータ回路、
８・・昇降圧コンバータ、９・・ゲート配線領域、９ａ・・ＩＧＢＴ側ランナ、
９ｂ・・ＦＷＤ側ランナ、１０・・ＩＧＢＴセル、１１・・コレクタ電極、
１２・・Ｐ＋層、１３・・ＦＳ層、１４・・Ｎ−層、１５・・シリコン酸化膜、
１６・・エミッタ電極、１７・・ＢＰＳＧ層、１８・・ゲート電極、
１９・・Ｐ層、２０・・Ｐボディ層、２１・・エミッタＮ層、２２・・トレンチ、
２３・・チャネルＰ領域、２４・・ダミートレンチ、２５・・フロートＰ層、
２６・・電極、３０・・ＦＷＤセル、３１・・Ｐ＋層、３２・・Ｐ−層、
３３・・Ｎ＋層。

Claims (10)

1. 第１導電型の第１半導体層と、
   この第１半導体層の表面に形成された第２導電型の第２半導体層と、
   この第２半導体層の表面下に形成された第１導電型の第３半導体層と、
   この第３半導体層の表面下に形成されており、前記第３半導体層よりも不純物濃度が高濃度に設定された第１導電型の第４半導体層と、
   この第４半導体層と接して形成された第２導電型のエミッタ層と、
   このエミッタ層と電気的に接触したエミッタ電極と、
   前記第３半導体層の表層に絶縁膜を介して前記エミッタ層およびエミッタ電極に隣接して形成されたゲート電極と、
   前記第１半導体層の裏面に形成されたコレクタ電極と、を有し、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴという）として機能する複数のＩＧＢＴセルからなるＩＧＢＴセル領域と、
   このＩＧＢＴセル領域に並設されており、前記ＩＧＢＴに逆並列接続されたフリーホイールダイオード（以下、ＦＷＤという）として機能する複数のＦＷＤセルからなるＦＷＤセル領域と、
   前記ＩＧＢＴセル領域と前記ＦＷＤセル領域との間において前記第２半導体層の表面下に形成されており、電気的に浮遊な状態の第１導電型の浮遊層と、を備えた半導体装置において、
   前記浮遊層を所定の電位にしてなることを特徴とする半導体装置。
2. 第１導電型の第１半導体層と、
   この第１半導体層の表面に形成された第２導電型の第２半導体層と、
   この第２半導体層の表面下に形成された第１導電型の第３半導体層と、
   この第３半導体層の表面下に形成されており、前記第３半導体層よりも不純物濃度が高濃度に設定された第１導電型の第４半導体層と、
   この第４半導体層と接して形成された第２導電型のエミッタ層と、
   このエミッタ層と電気的に接触したエミッタ電極と、
   前記第３半導体層の表層に絶縁膜を介して前記エミッタ層およびエミッタ電極に隣接して形成されたゲート電極と、
   前記第１半導体層の裏面に形成されたコレクタ電極と、を有し、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴという）として機能する複数のＩＧＢＴセルからなるＩＧＢＴセル領域と、
   このＩＧＢＴセル領域に並設されており、前記ＩＧＢＴに逆並列接続されたフリーホイールダイオード（以下、ＦＷＤという）として機能する複数のＦＷＤセルからなるＦＷＤセル領域と、を備えた半導体装置において、
   前記ＦＷＤセル領域寄りに配置された前記ＩＧＢＴセルのうち、少なくとも前記ＦＷＤセル領域に最も近いＩＧＢＴセルを含む１つ以上のＩＧＢＴセルがＩＧＢＴとして機能しない構造になっていることを特徴とする半導体装置。
3. 絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴという）として機能する複数のＩＧＢＴセルからなるＩＧＢＴセル領域と、前記ＩＧＢＴに逆並列接続されたフリーホイールダイオード（以下、ＦＷＤという）として機能する複数のＦＷＤセルからなるＦＷＤセル領域とが半導体基板に並設された半導体装置において、
   前記ＦＷＤセル領域寄りに配置された前記ＩＧＢＴセルのうち、少なくとも前記ＦＷＤセル領域に最も近いＩＧＢＴセルを含む１つ以上のＩＧＢＴセルが本来形成されるべき領域にＩＧＢＴセルが形成されていないことを特徴とする半導体装置。
4. 前記１つ以上のＩＧＢＴセルは、それぞれ前記エミッタ層を備えていないことを特徴とする請求項２に記載の半導体装置。
5. 前記１つ以上のＩＧＢＴセルにそれぞれ備えられた前記ゲート電極またはエミッタ電極がそれぞれ電極として機能していないことを特徴とする請求項２または請求項４に記載の半導体装置。
6. 前記ゲート電極は、前記第３半導体層の表面から内部に向けて形成された溝の内部に絶縁膜を介して形成されており、
   前記１つ以上のＩＧＢＴセルの前記溝は、そのＩＧＢＴセル以外のＩＧＢＴの溝よりも深い溝であって、その溝の内部に絶縁膜を介して前記ゲート電極が形成されてなることを特徴とする請求項２または請求項４または請求項５に記載の半導体装置。
7. 前記１つ以上のＩＧＢＴセルの前記溝は、深さの異なる複数の溝であり、各溝の内部には前記ゲート電極が絶縁膜を介して形成されてなることを特徴とする請求項６に記載の半導体装置。
8. 前記ＩＧＢＴとして機能する各ＩＧＢＴセルの各ゲート電極と外部電極とを電気的に接続するゲート配線が、前記ＩＧＢＴセル領域およびＦＷＤセル領域の各終端に沿って配置されてなることを特徴とする請求項１ないし請求項７のいずれか１つに記載の半導体装置。
9. 前記ＩＧＢＴセル領域と、これに並設された前記ＦＷＤセル領域とからなる組が、前記ゲート配線の両側にそれぞれ配置されてなることを特徴とする請求項８に記載の半導体装置。
10. 前記組を複数配列してなるセル領域列が前記ゲート配線の両側にそれぞれ配置されてなることを特徴とする請求項９に記載の半導体装置。

Images