JP2008258406A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008258406A JP2008258406A JP2007099185A JP2007099185A JP2008258406A JP 2008258406 A JP2008258406 A JP 2008258406A JP 2007099185 A JP2007099185 A JP 2007099185A JP 2007099185 A JP2007099185 A JP 2007099185A JP 2008258406 A JP2008258406 A JP 2008258406A
- Authority
- JP
- Japan
- Prior art keywords
- fwd
- igbt
- cell region
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 239000000758 substrate Substances 0.000 claims description 22
- 210000004027 cell Anatomy 0.000 description 186
- 230000001965 increasing effect Effects 0.000 description 9
- 238000011084 recovery Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 238000010992 reflux Methods 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 210000002325 somatostatin-secreting cell Anatomy 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 半導体装置1の中央を走行している中央ゲート配線4aの両側に配置されたセル領域列のうち、一方のセル領域列を構成する各FWDセル領域(FWD活性領域)3は、ゲート配線4の下方を通過して他方のセル領域列を構成する各FWDセル領域3と一体形成されている。これにより、ゲート配線領域とIGBT活性領域とFWD活性領域とが交差する領域に蓄積されるホールをFWDセル領域(FWD活性領域)3に吸収することができる。
【選択図】 図1
Description
実際には、ゲート配線4は、絶縁層を介して半導体基板6の表面に形成されている。例えば、図6(c)に示すように、中央ゲート配線4aは、絶縁層6aを介して半導体基板6の表面に形成されている。中央ゲート配線4aと、IGBT領域2およびFWD活性領域3との間には、IGBTおよびFWDの動作時には、積極的な役割を担わない不活性領域が形成されている。以下、中央ゲート配線4aの端部とFWD活性領域3の終端との間に形成された不活性領域をFWD側ランナ9bといい、中央ゲート配線4aの端部とIGBT領域2の終端との間に形成された不活性領域をIGBT側ランナ9aという。また、中央ゲート配線4aと、IGBT側ランナ9aと、FWD側ランナ9bとからなる領域をゲート配線領域9という。
図9(a)に示すように、IGBTセル10は、トレンチ型の構造である。IGBTセル10は、半導体基板6に形成されており、IGBTセル10を形成する半導体基板6は、P型の不純物が高濃度で導入されたP+層12と、そのP+層12の表面に形成されたN型の不純物拡散層よりなるFS(Field Stop)層13と、そのFS層13の表面に形成された低濃度のN−層14と、そのN−層14の表面から内部に向けてP型の不純物が導入されたP層19とから構成される。
従って、還流電流がFWDセル領域に流れるときに前述の交差領域に蓄積されるホールがFWDセル領域に吸収される量を増加させることができるため、IGBTセル領域に侵入するホールを少なくすることができる。
従って、還流電流がFWDセル領域に流れるときに前述の交差領域に蓄積されるホールがFWDセル領域に吸収される量を請求項1に係る発明よりも増加させることができるため、IGBTセル領域に侵入するホールを請求項1に係る発明よりも少なくすることができる。
従って、還流電流がFWDセル領域に流れるときに前述の交差領域に蓄積されるホールがFWDセル領域に吸収される量を請求項2に係る発明よりも増加させることができるため、IGBTセル領域に侵入するホールを請求項2に係る発明よりも少なくすることができる。
従って、還流電流がFWDセル領域に流れるときに前述の交差領域に蓄積されるホールがFWDセル領域に吸収される量を請求項3に係る発明よりも増加させることができるため、IGBTセル領域に侵入するホールを請求項3に係る発明よりも少なくすることができる。
従って、還流電流がFWDセル領域に流れるときに前述の交差領域に蓄積されるホールがFWDセル領域に吸収される量を増加させることができるため、IGBTセル領域に侵入するホールを少なくすることができる。
つまり、上記の構造では、前述の交差領域がゲート配線の両側に存在するが、交差領域におけるFWDセル領域の活性領域の面積を大きくすることにより、ゲート配線の両側に存在する各IGBTセル領域に侵入するホールをそれぞれ少なくすることができる。
従って、還流電流がFWDセル領域に流れるときに前述の交差領域に蓄積されるホールがFWDセル領域に吸収される量を請求項1〜5に係る発明よりも増加させることができるため、IGBTセル領域に侵入するホールを請求項1〜5に係る発明よりも少なくすることができる。
つまり、上記の構造では、前述の交差領域がゲート配線の両側に配置されたセル領域列の各組にそれぞれ存在するが、各交差領域におけるFWDセル領域の活性領域の面積をそれぞれ大きくすることにより、ゲート配線の両側に存在する各IGBTセル領域に侵入するホールをそれぞれ少なくすることができる。
なお、図1では、各IGBTセルのゲート電極とゲート配線4とを電気的に接続する配線(例えば、ポリシリコン)、各IGBTセルのエミッタ電極(各FWDセルのアノード電極)、各配線および電極上の絶縁膜(例えば、ポリイミド膜など)を省略している。この実施形態に係る半導体装置の活性領域における断面構造は、図9に示した従来の構造と同一であるため説明を省略する。また、従来の半導体装置と同一の構成については同一の符号を使用し、説明を省略する。
図1(a)に示すように、半導体装置1を構成するIGBTセル領域2およびFWDセル領域3の配列は、図6に示した従来の半導体装置5と同一であり、半導体装置1の中央を走行している中央ゲート配線4aの両側にセル領域列が配置されている。各セル領域列を構成するIGBTセル領域2は、中央ゲート配線4aを挟んで相互に対向するように配置されている。IGBTセル領域2を構成するIGBTセル10のトレンチ22(図9(a))は、中央ゲート配線4aと直交する方向に延びている。また、FWDセル領域3を構成するFWDセル30のP+層31およびP−層32(図9(b))もゲート配線4aと直交する方向に延びている。
このように、IGBT側ランナ9aに隣接する領域にFWDセル領域(FWD活性領域)3aが形成されているため、前述の交差領域に蓄積されるホールをFWDセル領域(FWD活性領域)3aに吸収することができる。
本願発明者らは、FWDセル領域3a(FWD活性領域)に最も近いIGBTセル10のゲート配線近傍の領域(図7において破線で囲んだ領域Dの部分)における電流密度をシミュレーションにより測定した。このシミュレーションは、200μHの誘導負荷に2つの半導体装置を並列に接続し、各半導体装置に650V、400Aの直流電源を供給する条件で行った。そして、一方の半導体装置のIGBTがターンオン状態からターンオフし、次にターンオンしたときの他方の半導体装置の領域D(図8)に流れたリカバリ電流の電流密度を測定した。
また、FWDセル領域(FWD活性領域)3aを中央ゲート配線4aの端部まで延長形成し、FWD側ランナ9bをなくせば、領域Dに流れるリカバリ電流の電流密度をより一層減少させることができる。さらに、FWDセル領域(FWD活性領域)3aを中央ゲート配線4aの下部まで延長形成すれば、領域Dに流れるリカバリ電流の電流密度をさらに減少させることができる。
特に、本発明2のように、FWDセル領域(FWD活性領域)3aを中央ゲート配線4aを挟んで対向するFWDセル領域(FWD活性領域)3aと一体形成すれば、領域Dに流れるリカバリ電流の電流密度を最も減少させることができる。
(1)図3に示す本発明1の構造において、FWD側ランナ9bを全部占有したFWDセル領域(FWD活性領域)3aをさらにIGBT側ランナ9aの一部または全部を占有するように形成することもできる。この構造によれば、IGBT側ランナ9aに蓄積されるホールをより多くFWDセル領域(FWD活性領域)3aに吸収することができる。
(2)FWDセル30を構成するP+層31は、ドット状に形成することもできる。また、隣接するP+層31の配置は、千鳥状でもよいし、同じ位置でもよい。さらに、全面がP+層31であってもよい。配置間隔は、等間隔でもよいし、等間隔でなくてもよい。
(3)IGBTセル10は、プレーナ型の構造でもよく、IGBTとして機能すれば構造は限定されない。
2c・・IGBT活性領域の終端、2d・・IGBTセル領域の終端、
3,3a・・FWD活性領域(FWDセル領域)、3b・・延長領域、
3c・・FWD活性領域の終端、4・・ゲート配線、4a・・中央ゲート配線、
4b・・外周ゲート配線、5a・・IGBT、5b・・FWD、6・・半導体基板、
7・・インバータ回路、8・・昇降圧コンバータ、9・・ゲート配線領域、
9a・・IGBT側ランナ、9b・・FWD側ランナ、10・・IGBTセル、
11・・コレクタ電極、12・・P+層、13・・FS層、14・・N−層、
15・・シリコン酸化膜、16・・エミッタ電極、17・・BPSG層、
18・・ゲート電極、19・・P層、20・・Pボディ層、21・・エミッタN層、
22・・トレンチ、23・・チャネルP領域、30・・FWDセル、31・・P+層、
32・・P−層、33・・N+層。
Claims (8)
- 絶縁ゲート型バイポーラトランジスタ(以下、IGBTという)として機能する複数のIGBTセルからなるIGBTセル領域と、前記IGBTに逆並列接続されたフリーホイールダイオード(以下、FWDという)として機能する複数のFWDセルからなるFWDセル領域とが半導体基板に並設されており、前記各IGBTセルの各ゲート電極と外部電極とを電気的に接続するゲート配線が前記IGBTセル領域およびFWDセル領域の各終端に沿って配置された半導体装置において、
前記FWDセル領域の活性領域の終端が、そのFWDセル領域に並設されたIGBTセル領域の活性領域の終端よりも前記ゲート配線に近付いてなることを特徴とする半導体装置。 - 絶縁ゲート型バイポーラトランジスタ(以下、IGBTという)として機能する複数のIGBTセルからなるIGBTセル領域と、前記IGBTに逆並列接続されたフリーホイールダイオード(以下、FWDという)として機能する複数のFWDセルからなるFWDセル領域とが半導体基板に並設されており、前記各IGBTセルの各ゲート電極と外部電極とを電気的に接続するゲート配線が前記IGBTセル領域およびFWDセル領域の各終端に沿って配置された半導体装置において、
前記FWDセル領域の活性領域の終端が、前記ゲート配線の下部に配置された絶縁層を介して前記ゲート配線の前記FWDセル領域側の端部に達してなることを特徴とする半導体装置。 - 絶縁ゲート型バイポーラトランジスタ(以下、IGBTという)として機能する複数のIGBTセルからなるIGBTセル領域と、前記IGBTに逆並列接続されたフリーホイールダイオード(以下、FWDという)として機能する複数のFWDセルからなるFWDセル領域とが半導体基板に並設されており、前記各IGBTセルの各ゲート電極と外部電極とを電気的に接続するゲート配線が前記IGBTセル領域およびFWDセル領域の各終端に沿って配置された半導体装置において、
前記FWDセル領域の活性領域の終端が、前記ゲート配線の下部に配置された絶縁層を介して前記ゲート配線と重なってなることを特徴とする半導体装置。 - 絶縁ゲート型バイポーラトランジスタ(以下、IGBTという)として機能する複数のIGBTセルからなるIGBTセル領域と、前記IGBTに逆並列接続されたフリーホイールダイオード(以下、FWDという)として機能する複数のFWDセルからなるFWDセル領域とが半導体基板に並設されており、前記各IGBTセルの各ゲート電極と外部電極とを電気的に接続するゲート配線が前記IGBTセル領域およびFWDセル領域の各終端に沿って配置された半導体装置において、
前記FWDセル領域の活性領域が、前記ゲート配線の下部に配置された絶縁層を介して前記ゲート配線を越えてなることを特徴とする半導体装置。 - 絶縁ゲート型バイポーラトランジスタ(以下、IGBTという)として機能する複数のIGBTセルからなるIGBTセル領域と、前記IGBTに逆並列接続されたフリーホイールダイオード(以下、FWDという)として機能する複数のFWDセルからなるFWDセル領域とが半導体基板に並設されており、前記各IGBTセルの各ゲート電極と外部電極とを電気的に接続するゲート配線が前記IGBTセル領域およびFWDセル領域の各終端に沿って配置された半導体装置において、
前記FWDセル領域の活性領域と前記ゲート配線の前記FWDセル領域側の端部との間に形成された領域の面積が、前記IGBTセル領域と前記ゲート配線の前記IGBTセル領域側の端部との間に形成された領域の面積よりも小さいことを特徴とする半導体装置。 - 絶縁ゲート型バイポーラトランジスタ(以下、IGBTという)として機能する複数のIGBTセルからなるIGBTセル領域と、前記IGBTに逆並列接続されたフリーホイールダイオード(以下、FWDという)として機能する複数のFWDセルからなるFWDセル領域とが半導体基板に並設されており、前記各IGBTセルの各ゲート電極と外部電極とを電気的に接続するゲート配線が前記IGBTセル領域およびFWDセル領域の各終端に沿って配置された半導体装置において、
前記IGBTセル領域と、これに並設された前記FWDセル領域とからなる組が、前記ゲート配線の両側にそれぞれ配置されており、一方の組の前記FWDセル領域の各FWDセルと他方の組のFWDセル領域の各FWDセルとが、前記ゲート配線の下部に配置された絶縁層を越えて一体形成されてなることを特徴とする半導体装置。 - 前記IGBTセル領域と、これに並設された前記FWDセル領域とからなる組が、前記ゲート配線の両側にそれぞれ配置されてなることを特徴とする請求項1ないし請求項5のいずれか1つに記載の半導体装置。
- 前記組を複数配列してなるセル領域列が前記ゲート配線の両側にそれぞれ配置されてなることを特徴とする請求項6または請求項7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007099185A JP5050615B2 (ja) | 2007-04-05 | 2007-04-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007099185A JP5050615B2 (ja) | 2007-04-05 | 2007-04-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008258406A true JP2008258406A (ja) | 2008-10-23 |
JP5050615B2 JP5050615B2 (ja) | 2012-10-17 |
Family
ID=39981682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007099185A Expired - Fee Related JP5050615B2 (ja) | 2007-04-05 | 2007-04-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5050615B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300528A (ja) * | 2007-05-30 | 2008-12-11 | Denso Corp | 半導体装置 |
JP2011243694A (ja) * | 2010-05-17 | 2011-12-01 | Denso Corp | 半導体装置 |
JP2014053552A (ja) * | 2012-09-10 | 2014-03-20 | Toyota Motor Corp | 半導体装置 |
US10396189B2 (en) | 2017-05-30 | 2019-08-27 | Fuji Electric Co., Ltd. | Semiconductor device |
-
2007
- 2007-04-05 JP JP2007099185A patent/JP5050615B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300528A (ja) * | 2007-05-30 | 2008-12-11 | Denso Corp | 半導体装置 |
JP2011243694A (ja) * | 2010-05-17 | 2011-12-01 | Denso Corp | 半導体装置 |
JP2014053552A (ja) * | 2012-09-10 | 2014-03-20 | Toyota Motor Corp | 半導体装置 |
US10396189B2 (en) | 2017-05-30 | 2019-08-27 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5050615B2 (ja) | 2012-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5070941B2 (ja) | 半導体装置 | |
KR101748993B1 (ko) | 역도통 igbt | |
US6781200B2 (en) | Insulated gate semiconductor device for realizing low gate capacity and a low short-circuit current | |
EP2003694B1 (en) | Semiconductor device | |
US9515067B2 (en) | Semiconductor device having switching element and free wheel diode and method for controlling the same | |
KR100878287B1 (ko) | 절연 게이트형 반도체장치 및 그 제조 방법 | |
JP5768395B2 (ja) | 半導体装置およびその制御方法 | |
JP4967236B2 (ja) | 半導体素子 | |
JP5636808B2 (ja) | 半導体装置 | |
KR100778352B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4167313B2 (ja) | 高耐圧電力用半導体装置 | |
JP4857566B2 (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
KR20160136366A (ko) | 전력용 반도체 장치 | |
JP5092548B2 (ja) | 半導体装置 | |
JP5652409B2 (ja) | 半導体素子 | |
CN105378932A (zh) | 半导体装置 | |
JP5050615B2 (ja) | 半導体装置 | |
JP6996461B2 (ja) | 半導体装置 | |
JP2001168324A (ja) | 半導体装置 | |
JP2008124511A (ja) | 半導体装置 | |
US20210305240A1 (en) | Semiconductor device | |
JP7294004B2 (ja) | 半導体装置 | |
JP7172920B2 (ja) | 半導体装置 | |
WO2022224840A1 (ja) | 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法 | |
JP2001094104A (ja) | 電力用半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120709 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5050615 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |