KR101748993B1 - 역도통 igbt - Google Patents
역도통 igbt Download PDFInfo
- Publication number
- KR101748993B1 KR101748993B1 KR1020160049835A KR20160049835A KR101748993B1 KR 101748993 B1 KR101748993 B1 KR 101748993B1 KR 1020160049835 A KR1020160049835 A KR 1020160049835A KR 20160049835 A KR20160049835 A KR 20160049835A KR 101748993 B1 KR101748993 B1 KR 101748993B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- igbt
- semiconductor substrate
- trench
- diode
- Prior art date
Links
- 230000002441 reversible effect Effects 0.000 title abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 239000004065 semiconductor Substances 0.000 claims abstract description 112
- 230000004888 barrier function Effects 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 25
- 210000000746 body region Anatomy 0.000 abstract description 40
- 239000000945 filler Substances 0.000 abstract description 39
- 238000011084 recovery Methods 0.000 abstract description 13
- 230000005684 electric field Effects 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 8
- 230000002265 prevention Effects 0.000 description 6
- 230000003252 repetitive effect Effects 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
다이오드 영역에 배리어 영역이 형성되어 있는 역도통 IGBT에 있어서, IGBT 구조의 전력 손실의 저하와 다이오드 구조의 역회복 특성의 개선을 양립시키는 기술을 제공한다.
역도통 IGBT(1)는, 반도체 기판(10)의 IGBT 영역(14a)에 설치되어 있는 격자 형상의 레이아웃을 갖는 트렌치 게이트부(30) 및 반도체 기판(10)의 다이오드 영역(14b)에 설치되어 있는 스트라이프 형상의 레이아웃을 갖는 더미 트렌치부(40)를 구비한다. 반도체 기판(10)의 다이오드 영역(14b)은, p형의 바디 영역(애노드 영역)(25), n-형의 드리프트 영역(23) 및 배리어 영역(24)을 포함한다. 배리어 영역(24)은, 반도체 기판(10)의 상면으로부터 신장되는 필러 영역(26)을 통해 이미터 전극(38)에 전기적으로 접속되어 있다.
역도통 IGBT(1)는, 반도체 기판(10)의 IGBT 영역(14a)에 설치되어 있는 격자 형상의 레이아웃을 갖는 트렌치 게이트부(30) 및 반도체 기판(10)의 다이오드 영역(14b)에 설치되어 있는 스트라이프 형상의 레이아웃을 갖는 더미 트렌치부(40)를 구비한다. 반도체 기판(10)의 다이오드 영역(14b)은, p형의 바디 영역(애노드 영역)(25), n-형의 드리프트 영역(23) 및 배리어 영역(24)을 포함한다. 배리어 영역(24)은, 반도체 기판(10)의 상면으로부터 신장되는 필러 영역(26)을 통해 이미터 전극(38)에 전기적으로 접속되어 있다.
Description
본 명세서에서 개시하는 기술은, 역도통 IGBT(Reverse Conducting Insulated Gate Bipolar Transistor)에 관한 것이다.
예를 들어 차량 탑재용의 파워 디바이스로서 사용되는 역도통 IGBT의 개발이 진행되고 있다. 역도통 IGBT는, IGBT 구조가 설치되어 있는 IGBT 영역과 다이오드 구조가 설치되어 있는 다이오드 영역으로 구획되어 있는 반도체 기판을 구비한다. 다이오드 구조는, IGBT 구조에 대해 역병렬로 접속되어 있고, 프리 휠링 다이오드로서 동작한다.
특허문헌 1은 반도체 기판의 다이오드 영역에 n형의 배리어 영역이 형성된 역도통 IGBT를 개시한다. n형의 배리어 영역은, p형의 애노드 영역과 n형의 드리프트 영역 사이에 형성되어 있고, 드리프트 영역의 불순물 농도보다도 진한 불순물 농도를 갖는다. 배리어 영역은, 반도체 기판의 상면으로부터 신장되는 필러부를 통해 이미터 전극(다이오드 구조에 있어서의 애노드 전극)에 전기적으로 접속되어 있다. 이로 인해, 배리어 영역의 전위가 이미터 전극의 전위에 가까운 전위로 유지되므로, 애노드 영역과 배리어 영역으로 구성되는 pn 접합의 순방향에 가해지는 전압이 낮게 억제된다. 이에 의해, 애노드 영역으로부터 드리프트 영역에 주입되는 정공량이 저하되고, 다이오드 구조의 역회복 특성이 개선된다.
이러한 종류의 역도통 IGBT에서는, IGBT 영역에 트렌치 게이트부가 설치되어 있는 경우가 많다. 또한, 이러한 종류의 역도통 IGBT에서는, 다이오드 영역의 전계를 완화하기 위해, 다이오드 영역에 트렌치부가 설치되어 있는 경우가 많다. 또한, 본 명세서에서 기재하는 「트렌치부」에는, 트렌치 게이트부로부터 전기적으로 절연되어 있는 타입 및 트렌치 게이트부에 전기적으로 접속되어 있는 타입을 들 수 있다. 또한, 트렌치 게이트부로부터 전기적으로 절연되어 있는 「트렌치부」의 타입에는, 이미터 전극에 전기적으로 접속되어 있는 타입 및 전위가 플로팅이 되는 타입을 들 수 있다. 특허문헌 1에 개시되는 바와 같이, IGBT 영역의 트렌치 게이트부와 다이오드 영역의 트렌치부는, 대칭성을 고려하여, 공통의 레이아웃을 갖도록 구성되어 있다.
본 발명자들의 검토에 의하면, IGBT 영역의 트렌치 게이트부가 격자 형상의 레이아웃을 갖도록 구성되면, IGBT 영역의 캐리어 농도가 진해지고, IGBT 구조의 전력 손실이 저하되는 것을 알 수 있었다. 이로 인해, IGBT 영역의 트렌치 게이트부는, 격자 형상의 레이아웃을 갖는 것이 바람직하다.
이 경우, 대칭성을 고려하여, 다이오드 영역의 트렌치부도 격자 형상의 레이아웃을 갖도록 구성되면, 이하의 과제의 존재가 명확해져 왔다. 다이오드 영역의 트렌치부가 격자 형상의 레이아웃을 가지면, 격자 형상의 트렌치부에 의해 다이오드 영역에 형성되어 있는 배리어 영역이 복수로 분할된다. 상기한 바와 같이, 배리어 영역은, 필러부를 통해 이미터 전극에 전기적으로 접속할 필요가 있다. 이로 인해, 배리어 영역이 정공 주입을 억제하는 기능을 발휘하기 위해서는, 배리어 영역의 분할 부분의 각각이, 필러부를 통해 이미터 전극에 전기적으로 접속되어야 한다. 그러나, 배리어 영역의 분할 부분에 대응한 필러부에 형성 불량이 있으면, 그 필러부와 이미터 전극의 전기적인 접속이 불량이 된다. 이에 의해, 그 필러부에 대응한 배리어 영역의 분할 부분이 기능하지 않게 되고, 다이오드 구조의 역회복 특성이 악화된다.
본 명세서는, 다이오드 영역에 배리어 영역이 형성되어 있는 역도통 IGBT에 있어서, IGBT 구조의 전력 손실의 저하와 다이오드 구조의 역회복 특성의 개선을 양립시키는 기술을 제공한다.
본 명세서에서 개시하는 역도통 IGBT의 일 실시 형태는, 반도체 기판, 하면 전극, 상면 전극, 트렌치 게이트부 및 트렌치부를 구비한다. 반도체 기판은, IGBT 구조가 설치되어 있는 IGBT 영역과 다이오드 구조가 설치되어 있는 다이오드 영역으로 구획되어 있다. 하면 전극은, 반도체 기판의 IGBT 영역 및 다이오드 영역의 양쪽의 하면에 접한다. 상면 전극은, 반도체 기판의 IGBT 영역 및 다이오드 영역의 양쪽의 상면에 접한다. 트렌치 게이트부는, 반도체 기판의 IGBT 영역에 설치되어 있고, 반도체 기판의 상면에 대해 직교하는 방향에서 보았을 때에 격자 형상의 레이아웃을 갖는다. 트렌치부는, 반도체 기판의 다이오드 영역에 설치되어 있고, 반도체 기판의 상면에 대해 직교하는 방향에서 보았을 때에 스트라이프 형상의 레이아웃을 갖는다. 트렌치부는, 제1 방향을 따라 신장되는 복수의 스트라이프 트렌치를 갖는다. 반도체 기판의 다이오드 영역은, 제1 도전형의 애노드 영역, 제2 도전형의 드리프트 영역 및 제2 도전형의 배리어 영역을 갖는다. 애노드 영역은, 인접하는 스트라이프 트렌치의 사이에 형성되어 있고, 반도체 기판의 상면에 노출되어 있고, 상면 전극에 접한다. 드리프트 영역은, 애노드 영역의 하방에 형성되어 있다. 배리어 영역은, 인접하는 스트라이프 트렌치의 사이에 형성되어 있고, 애노드 영역과 드리프트 영역 사이에 형성되어 있고, 드리프트 영역의 불순물 농도보다도 진한 불순물 농도를 포함한다. 배리어 영역은, 반도체 기판의 상면으로부터 신장되는 필러부를 통해 상면 전극에 전기적으로 접속되어 있다.
상기 실시 형태의 역도통 IGBT는, IGBT 영역의 트렌치 게이트부가 격자 형상의 레이아웃을 갖고, 다이오드 영역의 트렌치부가 스트라이프 형상의 레이아웃을 갖는다. IGBT 영역의 트렌치 게이트부가 격자 형상의 레이아웃을 가지므로, IGBT 영역의 캐리어 밀도가 높아지고, IGBT 구조의 전력 손실이 저하된다. 한편, 다이오드 영역의 트렌치부는, 제1 방향을 따라 신장되는 복수의 스트라이프 트렌치를 갖는다. 이로 인해, 다이오드 영역에 형성되어 있는 배리어 영역은, 제1 방향에 있어서 트렌치부에 의해 분할되는 일이 없고, 제1 방향을 따라 광범위하게 확대될 수 있다. 따라서, 제1 방향으로 광범위하게 확대되는 배리어 영역의 어디에선가 필러부를 통해 상면 전극에 대해 전기적인 접속을 확보할 수 있으면, 그 배리어 영역의 전체가 상면 전극에 전기적으로 접속된다. 이에 의해, 배리어 영역은, 애노드 영역으로부터 드리프트 영역에 주입되는 정공량을 저하시키고, 다이오드 구조의 역회복 특성을 개선할 수 있다. 이와 같이, 상기 실시 형태의 역도통 IGBT는, IGBT 영역의 트렌치 게이트부와 다이오드 영역의 트렌치부의 레이아웃이 다름으로써, IGBT 구조의 전력 손실의 저하와 다이오드 구조의 역회복 특성의 개선을 양립시킬 수 있다.
도 1은 역도통 IGBT의 전체 레이아웃의 개략을 모식적으로 나타낸다.
도 2는 역도통 IGBT의 IGBT 영역과 다이오드 영역의 경계 범위의 주요부 단면도를 모식적으로 나타낸다(도 3의 II-II선에 대응한 단면도임).
도 3은 역도통 IGBT의 반도체 기판의 상면도를 모식적으로 나타낸다(도 2의 III-III선에 대응한 단면도임).
도 4는 역도통 IGBT의 층간 절연막의 단면도를 모식적으로 나타낸다(도 2의 IV-IV선에 대응한 단면도임).
도 5는 트렌치 게이트부와 더미 트렌치부의 레이아웃의 일례를 모식적으로 나타낸다.
도 6은 트렌치 게이트부와 더미 트렌치부의 레이아웃의 일례를 모식적으로 나타낸다.
도 7은 트렌치 게이트부와 더미 트렌치부의 레이아웃의 일례를 모식적으로 나타낸다.
도 8은 역도통 IGBT의 반도체 기판의 상면도를 모식적으로 나타낸다.
도 9는 변형예에 관한 역도통 IGBT의 IGBT 영역과 다이오드 영역의 경계 범위의 주요부 단면도를 모식적으로 나타낸다.
도 10은 변형예에 관한 역도통 IGBT의 IGBT 영역과 다이오드 영역의 경계 범위의 주요부 단면도를 모식적으로 나타낸다(도 11의 X-X선에 대응한 단면도임).
도 11은 변형예에 관한 역도통 IGBT의 반도체 기판의 상면도를 모식적으로 나타낸다.
도 12는 변형예에 관한 역도통 IGBT의 층간 절연막의 단면도를 모식적으로 나타낸다.
도 13은 변형예에 관한 역도통 IGBT의 반도체 기판의 상면도를 모식적으로 나타낸다.
도 14는 변형예에 관한 역도통 IGBT의 층간 절연막의 단면도를 모식적으로 나타낸다.
도 15는 변형예에 관한 역도통 IGBT의 반도체 기판의 상면도를 모식적으로 나타낸다.
도 16은 변형예에 관한 역도통 IGBT의 층간 절연막의 단면도를 모식적으로 나타낸다.
도 17은 변형예에 관한 역도통 IGBT의 IGBT 영역과 다이오드 영역의 경계 범위의 주요부 단면도를 모식적으로 나타낸다.
도 2는 역도통 IGBT의 IGBT 영역과 다이오드 영역의 경계 범위의 주요부 단면도를 모식적으로 나타낸다(도 3의 II-II선에 대응한 단면도임).
도 3은 역도통 IGBT의 반도체 기판의 상면도를 모식적으로 나타낸다(도 2의 III-III선에 대응한 단면도임).
도 4는 역도통 IGBT의 층간 절연막의 단면도를 모식적으로 나타낸다(도 2의 IV-IV선에 대응한 단면도임).
도 5는 트렌치 게이트부와 더미 트렌치부의 레이아웃의 일례를 모식적으로 나타낸다.
도 6은 트렌치 게이트부와 더미 트렌치부의 레이아웃의 일례를 모식적으로 나타낸다.
도 7은 트렌치 게이트부와 더미 트렌치부의 레이아웃의 일례를 모식적으로 나타낸다.
도 8은 역도통 IGBT의 반도체 기판의 상면도를 모식적으로 나타낸다.
도 9는 변형예에 관한 역도통 IGBT의 IGBT 영역과 다이오드 영역의 경계 범위의 주요부 단면도를 모식적으로 나타낸다.
도 10은 변형예에 관한 역도통 IGBT의 IGBT 영역과 다이오드 영역의 경계 범위의 주요부 단면도를 모식적으로 나타낸다(도 11의 X-X선에 대응한 단면도임).
도 11은 변형예에 관한 역도통 IGBT의 반도체 기판의 상면도를 모식적으로 나타낸다.
도 12는 변형예에 관한 역도통 IGBT의 층간 절연막의 단면도를 모식적으로 나타낸다.
도 13은 변형예에 관한 역도통 IGBT의 반도체 기판의 상면도를 모식적으로 나타낸다.
도 14는 변형예에 관한 역도통 IGBT의 층간 절연막의 단면도를 모식적으로 나타낸다.
도 15는 변형예에 관한 역도통 IGBT의 반도체 기판의 상면도를 모식적으로 나타낸다.
도 16은 변형예에 관한 역도통 IGBT의 층간 절연막의 단면도를 모식적으로 나타낸다.
도 17은 변형예에 관한 역도통 IGBT의 IGBT 영역과 다이오드 영역의 경계 범위의 주요부 단면도를 모식적으로 나타낸다.
도 1에 도시되는 바와 같이, 역도통 IGBT(1)는, 소자부(14) 및 종단부(16)로 구획된 반도체 기판(10)을 구비한다. 일례에서는, 반도체 기판(10)은, 40∼100Ω㎝의 비저항을 갖는 n-형의 Si 단결정 기판이며, 그 두께가 80∼165㎛이다. 반도체 기판(10)의 중심측에 구획되어 있는 소자부(14)는, 전류가 두께 방향(z축 방향)으로 흐르는 부분이며, 후술하는 IGBT 구조 및 다이오드 구조가 설치되어 있다. 반도체 기판(10)의 주연측에 구획되어 있는 종단부(16)는, 반도체 기판(10)의 주연측의 전계를 완화하는 부분이며, 가드 링 등의 내압 구조가 설치되어 있다. 또한, 반도체 기판(10)의 종단부(16) 상에는, 게이트 패드(12)가 설치되어 있다. 이 게이트 패드(12)에는 게이트 배선(도시 생략)이 접속되어 있고, 그 게이트 배선이 반도체 기판(10)의 종단부(16) 상에 배치되어 있다.
반도체 기판(10)의 소자부(14)는 또한, IGBT 구조가 설치되어 있는 IGBT 영역(14a)과 다이오드 구조가 설치되어 있는 다이오드 영역(14b)으로 구획되어 있다. IGBT 영역(14a) 및 다이오드 영역(14b)의 각각은, x축 방향을 길이 방향으로 하는 직사각 형상이다. 또한, IGBT 영역(14a)과 다이오드 영역(14b)은, y축 방향으로 교대로 반복하도록 배치되어 있다. y축 방향에 있어서의 IGBT 영역(14a)의 길이는, 반도체 기판(10)의 두께보다도 두껍게 설정되는 것이 바람직하다. 일례에서는, 반도체 기판(10)의 두께가 약 120㎛인 경우, y축 방향에 있어서의 IGBT 영역(14a)의 길이는 약 700㎛이다. y축 방향에 있어서의 다이오드 영역(14b)의 길이는, 반도체 기판(10)의 두께보다도 두껍게 설정되는 것이 바람직하다. 일례에서는, 반도체 기판(10)의 두께가 약 120㎛인 경우, y축 방향에 있어서의 다이오드 영역(14b)의 길이는 약 300㎛이다. 도 1의 부호 18은, IGBT 영역(14a)과 다이오드 영역(14b)의 경계 범위(18)를 나타낸다. 이하, 본 실시 형태의 역도통 IGBT(1)의 특징이 잘 나타내어져 있는 경계 범위(18)를 참조하여, 본 실시 형태의 역도통 IGBT(1)를 설명한다.
도 2에 도시되는 바와 같이, 역도통 IGBT(1)는, 반도체 기판(10), 반도체 기판(10)의 하면을 피복하는 콜렉터 전극(36) 및 반도체 기판(10)의 상면을 피복하는 이미터 전극(38)을 구비한다. 콜렉터 전극(36)은, AlSi(또는 Al)/Ti/Ni/Au 또는 Ti/Ni/Au의 적층 전극이며, 그 두께가 1∼30㎛이다. 이미터 전극(38)은, Al 또는 AlSi의 단층 전극, 또는, AlSi(또는 Al)/Ti/Ni/Au의 적층 전극이며, 그 두께가 3∼30㎛이다. 반도체 기판(10)은, IGBT 구조가 설치되어 있는 IGBT 영역(14a), 다이오드 구조가 설치되어 있는 다이오드 영역(14b), 및 IGBT 영역(14a)과 다이오드 영역(14b) 사이에 위치하는 경계 영역(14ab)으로 구획되어 있다. 역도통 IGBT(1)는 또한, IGBT 영역(14a)에 설치되어 있는 트렌치 게이트부(30), 다이오드 영역(14b)에 설치되어 있는 더미 트렌치부(40), 및 반도체 기판(10)의 상면에 형성되어 있는 층간 절연막(52)을 구비한다.
반도체 기판(10)은, p형의 콜렉터 영역(21), n형의 캐소드 영역(22), n-형의 드리프트 영역(23), n형의 배리어 영역(24), p형의 바디 영역(25), n형의 필러 영역(26), n+형의 이미터 영역(27)을 갖는다.
콜렉터 영역(21)은, IGBT 영역(14a) 및 경계 영역(14ab)의 일부에 배치되어 있다. 콜렉터 영역(21)은, 반도체 기판(10)의 하층부의 일부에 형성되어 있고, 반도체 기판(10)의 하면에 노출된다. 콜렉터 영역(21)은, 그 불순물 농도가 진하고, 콜렉터 전극(36)에 오믹 접촉한다. 콜렉터 영역(21)은, 예를 들어 이온 주입 기술을 이용하여, 반도체 기판(10)의 하면으로부터 붕소를 도입함으로써 형성된다. 일례에서는, 콜렉터 영역(21)의 피크 불순물 농도가 1×1015∼1019㎝-3이며, 그 두께가 0.2∼3㎛이다.
캐소드 영역(22)은, 다이오드 영역(14b) 및 경계 영역(14ab)의 일부에 배치되어 있다. 캐소드 영역(22)은, 반도체 기판(10)의 하층부의 일부에 형성되어 있고, 반도체 기판(10)의 하면에 노출된다. 캐소드 영역(22)은, 그 불순물 농도가 진하고, 콜렉터 전극(36)에 오믹 접촉한다. 캐소드 영역(22)은, 예를 들어 이온 주입 기술을 이용하여, 반도체 기판(10)의 하면으로부터 인을 도입함으로써 형성된다. 일례에서는, 캐소드 영역(22)의 피크 불순물 농도가 1×1018∼1021㎝-3이며, 그 두께가 0.2∼3㎛이다.
드리프트 영역(23)은, IGBT 영역(14a), 다이오드 영역(14b) 및 경계 영역(14ab)에 배치되어 있다. 드리프트 영역(23)은, IGBT 영역(14a) 및 경계 영역(14ab)의 일부에 있어서, 콜렉터 영역(21)과 배리어 영역(24) 사이에 형성되어 있다. 드리프트 영역(23)은, 다이오드 영역(14b) 및 경계 영역(14ab)의 일부에 있어서, 캐소드 영역(22)과 배리어 영역(24) 사이에 형성되어 있다. 드리프트 영역(23)은, 반도체 기판(10)에 다른 영역을 형성한 잔부이며, 불순물 농도는 두께 방향으로 일정하다.
배리어 영역(24)은, IGBT 영역(14a), 다이오드 영역(14b) 및 경계 영역(14ab)에 배치되어 있다. 배리어 영역(24)은, 드리프트 영역(23)과 바디 영역(25) 사이에 형성되어 있다. IGBT 영역(14a)에 배치되어 있는 배리어 영역(24)은, 인접하는 트렌치 게이트부(30)의 사이에 형성되어 있고, 인접하는 트렌치 게이트부(30)의 양쪽의 측면에 접하도록 면적으로 확대되는 형태를 갖는다. IGBT 영역(14a)에 배치되어 있는 배리어 영역(24)의 전위는 플로팅이다. 다이오드 영역(14b)에 배치되어 있는 배리어 영역(24)은, 인접하는 더미 트렌치부(40)의 사이에 형성되어 있고, 인접하는 더미 트렌치부(40)의 양쪽의 측면에 접하도록 면적으로 확대되는 형태를 갖는다. 다이오드 영역(14b)에 배치되어 있는 배리어 영역(24)은, 필러 영역(26)을 통해 이미터 전극(38)에 전기적으로 접속되어 있다. 경계 영역(14ab)에 배치되어 있는 배리어 영역(24)은, 트렌치 게이트부(30)와 더미 트렌치부(40) 사이에 형성되어 있고, 트렌치 게이트부(30)와 더미 트렌치부(40)의 양쪽의 측면에 접하도록 면적으로 확대되는 형태를 갖는다. 경계 영역(14ab)에 배치되어 있는 배리어 영역(24)은, 필러 영역(26)을 통해 이미터 전극(38)에 전기적으로 접속되어 있다. 배리어 영역(24)은, 예를 들어 이온 주입 기술을 이용하여, 반도체 기판(10)의 상면으로부터 인을 도입함으로써 형성된다. 일례에서는, 배리어 영역(24)의 피크 불순물 농도가 1×1015∼1018㎝-3이며, 그 두께가 0.2∼3㎛이다.
바디 영역(25)은, IGBT 영역(14a), 다이오드 영역(14b) 및 경계 영역(14ab)에 배치되어 있다. 바디 영역(25)은, 반도체 기판(10)의 상층부에 형성되어 있고, 반도체 기판(10)의 상면에 노출된다. 바디 영역(25)은, 그 불순물 농도가 진하고, 이미터 전극(38)에 오믹 접촉한다. 필요에 따라, 바디 영역(25)은, 이미터 전극(38)과 접촉하는 부분에 불순물 농도가 진한 콘택트 영역을 갖고 있어도 된다. IGBT 영역(14a)에 배치되어 있는 바디 영역(25)은, 인접하는 트렌치 게이트부(30)의 사이에 형성되어 있고, 인접하는 트렌치 게이트부(30)의 양쪽의 측면에 접한다. 다이오드 영역(14b)에 배치되어 있는 바디 영역(25)은, 인접하는 더미 트렌치부(40)의 사이에 형성되어 있고, 인접하는 더미 트렌치부(40)의 양쪽의 측면에 접한다. 다이오드 영역(14b)에 배치되어 있는 바디 영역(25)은, 애노드 영역이라고도 칭해진다. 경계 영역(14ab)에 배치되어 있는 바디 영역(25)은, 트렌치 게이트부(30)와 더미 트렌치부(40) 사이에 형성되어 있고, 트렌치 게이트부(30)와 더미 트렌치부(40)의 양쪽의 측면에 접한다. 바디 영역(25)은, 예를 들어 이온 주입 기술을 이용하여, 반도체 기판(10)의 상면으로부터 붕소를 도입함으로써 형성된다. 일례에서는, 바디 영역(25)의 피크 불순물 농도가 1×1016∼1019㎝-3이며, 그 두께가 0.2∼5㎛이다.
필러 영역(26)은, 다이오드 영역(14b) 및 경계 영역(14ab)에 배치되어 있다. 필러 영역(26)은, 반도체 기판(10)의 상면으로부터 바디 영역(25)을 관통하여 배리어 영역(24)에 도달하도록 형성되어 있고, 이미터 전극(38)과 배리어 영역(24)을 전기적으로 접속한다. 필러 영역(26)은, 이미터 전극(38)에 쇼트키 접촉하도록, 그 불순물 농도가 조정되어 있다. 다이오드 영역(14b)에 배치되어 있는 필러 영역(26)은, 인접하는 더미 트렌치부(40)의 사이에 형성되어 있고, 인접하는 더미 트렌치부(40)의 양쪽으로부터 바디 영역(25)에 의해 분리되어 있다. 경계 영역(14ab)에 배치되어 있는 필러 영역(26)은, 트렌치 게이트부(30)와 더미 트렌치부(40) 사이에 형성되어 있고, 트렌치 게이트부(30)와 더미 트렌치부(40)의 양쪽으로부터 바디 영역(25)에 의해 분리되어 있다. 필러 영역(26)은, 예를 들어 이온 주입 기술을 이용하여, 반도체 기판(10)의 상면으로부터 인을 도입함으로써 형성된다. 일례에서는, 필러 영역(26)의 피크 불순물 농도가 8×1013∼1×1018㎝-3이다.
이미터 영역(27)은, IGBT 영역(14a) 및 경계 영역(14ab)에 배치되어 있다. 이미터 영역(27)은, 반도체 기판(10)의 상층부에 형성되어 있고, 반도체 기판(10)의 상면에 노출된다. 이미터 영역(27)은, 그 불순물 농도가 진하고, 이미터 전극(38)에 오믹 접촉한다. 이미터 영역(27)은, 예를 들어 이온 주입 기술을 이용하여, 반도체 기판(10)의 상면으로부터 비소 또는 인을 도입함으로써 형성된다. 일례에서는, 이미터 영역(27)의 피크 불순물 농도가 1×1018∼1021㎝-3이며, 그 두께가 0.2∼1.5㎛이다.
트렌치 게이트부(30)는, IGBT 영역(14a)에 있어서, 이미터 영역(27), 바디 영역(25) 및 배리어 영역(24)을 관통하여 드리프트 영역(23)에 도달하도록 깊이 방향으로 신장되어 있다. 이미터 영역(27), 바디 영역(25) 및 배리어 영역(24)은, 트렌치 게이트부(30)의 측면에 접한다. 드리프트 영역(23)은, 트렌치 게이트부(30)의 측면 및 저면에 접한다. 트렌치 게이트부(30)는, 트렌치 게이트 절연막(32)과 트렌치 게이트 전극(34)을 갖는다. 트렌치 게이트 전극(34)은, 트렌치 게이트 절연막(32)에 의해 반도체 기판(10)으로부터 절연되어 있다. 일례에서는, 트렌치 게이트부(30)의 깊이는 3∼7㎛이다.
더미 트렌치부(40)는, 바디 영역(25) 및 배리어 영역(24)을 관통하여 드리프트 영역(23)에 도달하도록 깊이 방향으로 신장되어 있다. 바디 영역(25) 및 배리어 영역(24)은, 더미 트렌치부(40)의 측면에 접한다. 드리프트 영역(23)은, 더미 트렌치부(40)의 측면 및 저면에 접한다. 더미 트렌치부(40)는, 더미 트렌치 절연막(42)과 더미 트렌치 전극(44)을 갖는다. 더미 트렌치 전극(44)은, 더미 트렌치 절연막(42)에 의해 반도체 기판(10)으로부터 절연되어 있다. 일례에서는, 더미 트렌치부(40)의 깊이는 3∼7㎛이다.
도 3에 도시되는 바와 같이, 역도통 IGBT(1)에서는, 트렌치 게이트부(30)와 더미 트렌치부(40)의 레이아웃이 다른 것을 특징으로 한다. IGBT 영역(14a)에 설치되어 있는 트렌치 게이트부(30)는, 격자 형상의 레이아웃을 갖는 것을 특징으로 한다. 다이오드 영역(14b)에 설치되어 있는 더미 트렌치부(40)는, 스트라이프 형상의 레이아웃을 갖는 것을 특징으로 한다.
도 5에, 트렌치 게이트부(30)와 더미 트렌치부(40)의 레이아웃을 모식적으로 나타낸 도면을 도시한다. 편의상, 트렌치 게이트부(30)를 사선 해칭으로 나타내고, 더미 트렌치부(40)를 도트 해칭으로 나타낸다.
IGBT 영역(14a)에 설치되어 있는 트렌치 게이트부(30)는, 복수의 제1 트렌치 게이트(30A) 및 복수의 제2 트렌치 게이트(30B)를 갖는다. 복수의 제1 트렌치 게이트(30A)는, x축 방향을 따라 신장되어 있다. 복수의 제2 트렌치 게이트(30B)는, 인접하는 제1 트렌치 게이트(30A)의 사이를 y축 방향을 따라 신장되어 있다. y축 방향에 있어서의 복수의 제1 트렌치 게이트(30A)의 피치 길이(30La)와 x축 방향에 있어서의 복수의 제2 트렌치 게이트(30B)의 피치 길이(30Lb)는 동등하다. 이로 인해, 한 쌍의 제1 트렌치 게이트(30A)와 한 쌍의 제2 트렌치 게이트(30B)로 구성되는 환상 부분의 형상은 정사각형이다. 일례에서는, 이들 피치 길이(30La, 30Lb)는 4∼6㎛이다. 복수의 제1 트렌치 게이트(30A)의 단부는, 종단부(16)(도 1 참조)에까지 신장되어 있고, 그 종단부(16)에 있어서 트렌치 게이트 전극(34)이 게이트 배선에 전기적으로 접속된다.
다이오드 영역(14b)에 설치되어 있는 더미 트렌치부(40)는, x축 방향을 따라 신장되는 복수의 스트라이프 더미 트렌치(40A)를 갖는다. 즉, 복수의 스트라이프 더미 트렌치(40A)는, 트렌치 게이트부(30)의 제1 트렌치 게이트(30A)에 대해 평행하게 신장되어 있다. y축 방향에 있어서의 복수의 스트라이프 더미 트렌치(40A)의 피치 길이(40L)는, y축 방향에 있어서의 복수의 제1 트렌치 게이트(30A)의 피치 길이(30La) 및 x축 방향에 있어서의 복수의 제2 트렌치 게이트(30B)의 피치 길이(30Lb)와 동등하다. 일례에서는, y축 방향에 있어서의 복수의 스트라이프 더미 트렌치(40A)의 피치 길이(40L)는 4∼6㎛이다. 복수의 스트라이프 더미 트렌치(40A)의 단부는, 종단부(16)(도 1 참조)에까지 신장되어 있다. 인접하는 스트라이프 더미 트렌치(40A)는, 종단부(16)에 있어서 연결하도록 구성되어 있어도 된다. 이 예에서는, 스트라이프 더미 트렌치(40A)의 더미 트렌치 전극(44)은, 이미터 전극(38)에 전기적으로 접속되어 있다. 이 예 대신에, 스트라이프 더미 트렌치(40A)의 더미 트렌치 전극(44)의 전위는, 플로팅이어도 된다.
또한, 도 5에 도시하는 레이아웃은 일례이며, 트렌치 게이트부(30)와 더미 트렌치부(40)에는, 다른 레이아웃을 채용할 수 있다. 예를 들어, 도 6에 도시되는 바와 같이, 트렌치 게이트부(30)는, y축 방향으로 분할된 격자 형상의 레이아웃을 갖고 있어도 된다. 이 예에서는, 분할된 트렌치 게이트부(30)의 각각은, 한 쌍의 제1 트렌치 게이트(30A)와 복수의 제2 트렌치 게이트(30B)로 구성되어 있고, 사다리 형상의 레이아웃을 갖는다. 또한, 도 7에 도시되는 바와 같이, 분할된 트렌치 게이트부(30)의 사이에 더미 트렌치부(40)가 설치되어 있어도 된다.
도 4에, 반도체 기판(10)의 상면에 형성되어 있는 층간 절연막(52)의 레이아웃을 나타낸다. 층간 절연막(52)은, 반도체 기판(10)의 상면과 이미터 전극(38) 사이에 형성되어 있다. 층간 절연막(52)에는, 이미터 전극(38)이 반도체 기판(10)의 상면에 접하기 위한 복수의 개구(52a)가 형성되어 있다. 이로 인해, 층간 절연막(52)은, 격자 형상의 레이아웃을 갖도록 구성되어 있다. 층간 절연막(52)의 복수의 개구(52a)는, IGBT 영역(14a)에 있어서, 격자 형상의 트렌치 게이트부(30)로 둘러싸이는 반도체 기판(10)의 상면의 각각에 대응하여 분산 배치되어 있다. 층간 절연막(52)의 복수의 개구(52a)는, 다이오드 영역(14b)에 있어서, 인접하는 스트라이프 더미 트렌치(40A)의 사이의 반도체 기판(10)의 상면에 대응하여 x축 방향을 따라 분산 배치되어 있다. 층간 절연막(52)의 복수의 개구(52a)는, 경계 영역(14ab)에 있어서, 제1 트렌치 게이트(30A)와 스트라이프 더미 트렌치(40A) 사이의 반도체 기판(10)의 상면에 대응하여 x축 방향을 따라 분산 배치되어 있다. 층간 절연막(52)의 복수의 개구(52a)는, IGBT 영역(14a), 다이오드 영역(14b) 및 경계 영역(14ab)의 전체 영역에 걸쳐, 공통 형상의 반복 패턴을 갖는다. 이 예에서는, 층간 절연막(52)의 개구(52a)는, 트렌치 게이트부(30)의 환상 부분에 대해 상사한 형태(정사각형)를 갖도록 형성되어 있다. 이로 인해, 층간 절연막(52)의 복수의 개구(52a)는, IGBT 영역(14a), 다이오드 영역(14b) 및 경계 영역(14ab)의 전체 영역에 걸쳐, 정사각형의 반복 패턴을 갖는다.
이와 같이, 역도통 IGBT(1)에서는, 콜렉터 전극(36), 콜렉터 영역(21), 드리프트 영역(23), 배리어 영역(24), 바디 영역(25), 이미터 영역(27), 이미터 전극(38) 및 트렌치 게이트부(30)가 IGBT 구조를 구성한다. 역도통 IGBT(1)에서는, 콜렉터 전극(36), 캐소드 영역(22), 드리프트 영역(23), 배리어 영역(24), 바디 영역(25), 필러 영역(26), 이미터 전극(38) 및 더미 트렌치부(40)가 다이오드 구조를 구성한다. 콜렉터 전극(36)은 다이오드 구조에 있어서의 캐소드 전극으로서 기능하고, 이미터 전극(38)은 다이오드 구조에 있어서의 애노드 전극으로서 기능한다. 또한, 바디 영역(25)은, 다이오드 구조에 있어서의 애노드 영역으로서 기능한다.
다음으로, 역도통 IGBT(1)의 동작을 설명한다. 우선, IGBT 영역(14a)의 IGBT 구조의 동작에 대해 설명한다. 콜렉터 전극(36)에 이미터 전극(38)보다도 높은 전위가 인가되고, 트렌치 게이트 전극(34)에 역치 이상의 전위가 인가되면, 트렌치 게이트 절연막(32)의 측면의 바디 영역(25)에 채널이 형성되고, IGBT 구조가 턴 온된다. 이때, 이미터 전극(38)으로부터, 이미터 영역(27), 바디 영역(25)의 채널, 배리어 영역(24), 드리프트 영역(23) 및 콜렉터 영역(21)을 경유하여, 콜렉터 전극(36)을 향해 전자가 흐른다. 한편, 콜렉터 전극(36)으로부터, 콜렉터 영역(21), 드리프트 영역(23), 배리어 영역(24) 및 바디 영역(25)을 경유하여, 이미터 전극(38)을 향해 정공이 흐른다. 이와 같이, IGBT 구조가 턴 온되면, 콜렉터 전극(36)으로부터 이미터 전극(38)을 향해 전류가 흐른다. 그 후, 트렌치 게이트 전극(34)의 전위가 역치 미만으로 저하되면, 채널이 소실하고, IGBT 구조가 턴 오프된다.
IGBT 영역(14a)에 설치되어 있는 트렌치 게이트부(30)는, 격자 형상의 레이아웃을 갖는다. 이로 인해, IGBT 구조가 온되어 있을 때에, 트렌치 게이트부(30)의 4개의 코너부의 채널의 전자 농도가 진해지고, 채널 저항이 저하된다. 또한, 채널의 전자 밀도가 진해짐으로써, 드리프트 영역(23) 내의 정공 농도도 진해지고, 전도도 변조도 활발화된다. 또한, IGBT 구조에서는, IGBT 영역(14a)에 배리어 영역(24)이 형성되어 있으므로, 배리어 영역(24)의 캐리어 축적 효과에 의해, 드리프트 영역(23) 내의 정공 농도가 현저하게 진해지고, 온 전압이 현저하게 저하된다. 이와 같이, IGBT 구조에서는, 격자 형상의 레이아웃을 갖는 트렌치 게이트부(30)가 설치되어 있음으로써, 전력 손실이 저하된다.
다음으로, 다이오드 영역(14b)의 다이오드 구조의 동작에 대해 설명한다. 이미터 전극(38)에 콜렉터 전극(36)보다도 높은 전위가 인가되면, 다이오드 구조에 환류 전류가 흐른다. 이하에서는, 이미터 전극(38)의 전위를, 콜렉터 전극(36)과 동등한 전위로부터 서서히 상승하는 경우에 대해 설명한다. 이미터 전극(38)의 전위가 상승하면, 필러 영역(26)과 이미터 전극(38)의 쇼트키 접합이 도통된다. 이에 의해, 콜렉터 전극(36)으로부터, 캐소드 영역(22), 드리프트 영역(23), 배리어 영역(24) 및 필러 영역(26)을 경유하여, 이미터 전극(38)을 향해 전자가 흐른다. 이와 같이, 이미터 전극(38)의 전위가 비교적으로 낮을 때에는, 다이오드 구조의 쇼트키 배리어 다이오드가 도통되고, 이미터 전극(38)으로부터 콜렉터 전극(36)을 향해 전류가 흐른다.
쇼트키 배리어 다이오드가 도통되면, 배리어 영역(24)의 전위가 이미터 전극(38)의 전위에 가까운 전위로 유지되므로, 바디 영역(25)과 배리어 영역(24)으로 구성되는 pn 접합의 순방향에 가해지는 전압이 낮게 억제된다. 이로 인해, 이미터 전극(38)의 전위가 비교적으로 낮을 때에는, 다이오드 구조의 pn 다이오드가 도통되지 않는다. 이미터 전극(38)의 전위가 비교적으로 높아지면, 쇼트키 배리어 다이오드를 통해 흐르는 전류가 증가한다. 쇼트키 배리어 다이오드를 통해 흐르는 전류가 증가하면, 이미터 전극(38)과 배리어 영역(24) 사이의 전위차가 증가하고, 바디 영역(25)과 배리어 영역(24)으로 구성되는 pn 접합의 순방향에 가해지는 전압도 증가하고, 바디 영역(25)으로부터 배리어 영역(24)을 통해 정공이 주입된다. 이에 의해, 이미터 전극(38)으로부터, 바디 영역(25), 배리어 영역(24), 드리프트 영역(23) 및 캐소드 영역(22)을 경유하여, 콜렉터 전극(36)을 향해 정공이 흐른다. 한편, 콜렉터 전극(36)으로부터, 캐소드 영역(22), 드리프트 영역(23), 배리어 영역(24) 및 바디 영역(25)을 경유하여, 이미터 전극(38)을 향해 전자가 흐른다. 이와 같이, 이미터 전극(38)의 전위가 비교적으로 높을 때에는, 다이오드 구조의 pn 다이오드가 도통된다.
상기한 바와 같이, 다이오드 구조에서는, 이미터 전극(38)의 전위가 상승할 때에, 쇼트키 배리어 다이오드가 먼저 도통됨으로써, pn 다이오드가 도통되는 타이밍이 지연된다. 이에 의해, 다이오드 구조에 환류 전류가 흐를 때에, 바디 영역(25)으로부터 드리프트 영역(23)에 주입되는 정공량이 억제된다. 그 후, 콜렉터 전극(36)에 이미터 전극(38)보다도 높은 전위가 인가되면, 다이오드 구조의 pn 다이오드가 역회복 동작을 행한다. 이때, 바디 영역(25)으로부터 드리프트 영역(23)에 주입된 정공량이 억제되어 있으므로, 다이오드 구조의 pn 다이오드가 역회복 동작할 때의 역전류도 작아진다. 이와 같이, 다이오드 구조에서는, 배리어 영역(24) 및 필러 영역(26)이 형성되어 있음으로써, 역회복 특성이 개선된다.
다음으로, 역도통 IGBT(1)의 특징을 설명한다. 도 3에 도시되는 바와 같이, 다이오드 영역(14b)에 설치되어 있는 더미 트렌치부(40)는, x축 방향으로 신장되는 스트라이프 형상의 레이아웃을 갖는다. 이로 인해, 다이오드 영역(14b)에 형성되어 있는 배리어 영역(도 2 참조)은, 다이오드 영역(14b)의 전체 범위에 걸쳐 x축 방향을 따라 광범위하게 확대되어 있다. 또한, 다이오드 영역(14b)에 형성되어 있는 필러 영역(26)도, 그 x축 방향을 따라 광범위하게 확대되는 배리어 영역(24)에 대응하여, 다이오드 영역(14b)의 전체 범위에 걸쳐 x축 방향을 따라 신장되어 있다. 이로 인해, 필러 영역(26)이 반도체 기판(10)의 상면에 노출되는 노출면도, 다이오드 영역(14b)의 전체 범위에 걸쳐 x축 방향을 따라 신장되어 있다. 따라서, 1개의 배리어 영역(24)에 대한 필러 영역(26)의 노출면의 면적이 넓게 확보되므로, 필러 영역(26)의 노출면의 일부에 형성 불량(예를 들어, 불순물 농도가 부족함)이 발생해도, 필러 영역(26)과 이미터 전극(38)의 전기적인 접속이 확보된다. 이에 의해, 배리어 영역(24)은, 바디 영역(25)으로부터 드리프트 영역(23)에 주입되는 정공량을 저하시키고, 다이오드 구조의 역회복 특성을 개선할 수 있다.
또한, 도 8에 도시되는 바와 같이, 필러 영역(26)이 반도체 기판(10)의 상면에 노출되는 노출면이, 다이오드 영역(14b)의 전체 범위에 걸쳐 x축 방향을 따라 분산 배치되어 있어도 된다. 이 경우도, 1개의 배리어 영역(24)에 대한 필러 영역(26)의 노출면의 면적이 넓게 확보되므로, 필러 영역(26)의 복수의 노출면의 일부에 형성 불량이 발생해도, 필러 영역(26)과 이미터 전극(38)의 전기적인 접속이 확보된다.
도 4에 도시되는 바와 같이, 층간 절연막(52)의 복수의 개구(52a)는, IGBT 영역(14a), 다이오드 영역(14b) 및 경계 영역(14ab)의 전체 영역에 걸쳐, 정사각형의 반복 패턴을 갖는다. 역도통 IGBT(1)를 제조하는 경우, 이미터 전극(38)은, 반도체 기판(10)의 상면에 층간 절연막(52)을 패터닝한 후에, 증착 기술을 이용하여 피막된다. 층간 절연막(52)의 복수의 개구(52a)가 정사각형의 반복 패턴을 갖고 있으면, 피막되는 이미터 전극(38)의 표면이 평탄화된다. 트렌치 게이트부(30)와 더미 트렌치부(40)의 레이아웃이 다름에도 불구하고, IGBT 영역(14a), 다이오드 영역(14b) 및 경계 영역(14ab)의 전체 영역에 걸쳐 층간 절연막(52)의 레이아웃이 균일화되어 있으므로, 이미터 전극(38)의 표면의 평탄화가 실현되어 있다. 이로 인해, 이미터 전극(38)에 와이어 본딩 또는 납땜 접합할 때에, 이미터 전극(38)과 와이어 또는 납땜의 접합 불량이 억제되고, 접합 신뢰성(파워 사이클)의 향상을 기대할 수 있다.
도 9에, 변형예의 역도통 IGBT(2)를 나타낸다. 이 역도통 IGBT(2)의 반도체 기판(10)은, 드리프트 영역(23)과 배리어 영역(24) 사이에 형성되어 있는 p형의 전계 진전 방지 영역(28)을 구비하는 것을 특징으로 한다.
전계 진전 방지 영역(28)은, IGBT 영역(14a), 다이오드 영역(14b) 및 경계 영역(14ab)에 배치되어 있다. 전계 진전 방지 영역(28)은, 드리프트 영역(23)과 바디 영역(25) 사이에 형성되어 있다. 전계 진전 방지 영역(28)은, 예를 들어 이온 주입 기술을 이용하여, 반도체 기판(10)의 상면으로부터 붕소를 도입함으로써 형성된다. 일례에서는, 전계 진전 방지 영역(28)의 피크 불순물 농도가 1×1015∼1018㎝-3이며, 그 두께가 0.2∼3㎛이다.
이러한 전계 진전 방지 영역(28)이 형성되어 있으면, 전계 진전 방지 영역(28)과 드리프트 영역(23)으로 구성되는 pn 다이오드가, 콜렉터 전극(36)으로부터 이미터 전극(38)을 향하는 전류 경로에 대해 역방향으로 배치된다. 이에 의해, 누설 전류가 저감된다. 특히, 전계 진전 방지 영역(28)은, 다이오드 영역(14b)에 있어서, 필러 영역(26)과 이미터 전극(38)의 쇼트키 접합을 통한 누설 전류를 저감시킬 수 있다.
도 10∼도 12에, 변형예의 역도통 IGBT(3)를 나타낸다. 이 역도통 IGBT(3)는, 트렌치 게이트부(30)의 피치 길이와 더미 트렌치부(40)의 피치 길이가 다른 것을 특징으로 한다. 또한, 이 역도통 IGBT(3)는, 반도체 기판(10)의 IGBT 영역(14a)에도 필러 영역(26)이 형성되어 있는 것을 특징으로 한다.
도 11에 도시되는 바와 같이, 역도통 IGBT(3)에서는, y축 방향에 있어서의 복수의 제1 트렌치 게이트(30A)의 피치 길이(30La)가, y축 방향에 있어서의 복수의 스트라이프 더미 트렌치(40A)의 피치 길이(40L)보다도 길다. 또한, x축 방향에 있어서의 복수의 제2 트렌치 게이트(30B)의 피치 길이(30Lb)도, y축 방향에 있어서의 복수의 스트라이프 더미 트렌치(40A)의 피치 길이(40L)보다도 길다. y축 방향에 있어서의 복수의 제1 트렌치 게이트(30A)의 피치 길이(30La)와 x축 방향에 있어서의 복수의 제2 트렌치 게이트(30B)의 피치 길이(30Lb)는 동등하다. 일례에서는, 트렌치 게이트부(30)의 피치 길이(30La, 30Lb)가 6㎛이며, 더미 트렌치부(40)의 피치 길이(40L)가 4㎛이다.
상기한 바와 같이, 격자 형상의 레이아웃을 갖는 트렌치 게이트부(30)가 설치되어 있으면, IGBT 영역(14a)의 캐리어 농도가 진해지고, IGBT 구조의 전력 손실이 저감된다. 환언하면, 격자 형상의 레이아웃을 갖는 트렌치 게이트부(30)는, 그 피치 길이가 길어도, IGBT 구조의 전력 손실의 증가를 억제할 수 있다. 이로 인해, IGBT 구조에서는, 트렌치 게이트부(30)의 피치 길이를 길게 함으로써, 전력 손실의 증가를 억제하면서, 트렌치 게이트부(30)로 둘러싸이는 반도체 기판(10) 내에 있어서, 반도체 기판(10)의 상면에 노출되는 필러 영역(26)의 노출면을 넓게 확보할 수 있다. 이에 의해, 역도통 IGBT(3)에서는, IGBT 영역(14a)에 있어서도, 필러 영역(26)과 이미터 전극(38)의 전기적인 접속을 양호하게 확보할 수 있다.
이러한 종류의 역도통 IGBT(3)에서는, 다이오드 구조가 도통되는 동작 모드에 있어서, IGBT 영역(14a)의 바디 영역(25)으로부터 드리프트 영역(23)을 향해 정공이 적절하게 주입되고, 다이오드 구조가 도통되는 동작 모드의 전력 손실이 저감되는 것이 바람직하다. 한편, IGBT 영역(14a)의 바디 영역(25)으로부터 드리프트 영역(23)을 향해 주입되는 정공량이 많으면, 다이오드 구조의 역회복 특성을 악화시킨다. 역도통 IGBT(3)에서는, IGBT 영역(14a)에도 필러 영역(26)이 형성되어 있다. 이로 인해, 다이오드 영역(14b)의 다이오드 구조가 도통될 때에, IGBT 영역(14a)의 바디 영역(25)으로부터 드리프트 영역(23)을 향해 다량의 정공이 주입되는 것이 억제된다. 이에 의해, 다이오드 구조가 도통되는 동작 모드의 전력 손실이 저감됨과 함께, 다이오드 구조의 역회복 특성의 악화도 억제된다.
또한, 격자 형상의 레이아웃을 갖는 트렌치 게이트부(30)는, IGBT 구조가 오프되었을 때의 IGBT 영역(14a)에 있어서의 면내의 전위를 안정시키고, 공핍층을 IGBT 영역(14a) 내에 양호하게 형성시킬 수 있다. 이로 인해, IGBT 영역(14a)의 트렌치 게이트부(30)의 선단의 전계 강도가 저하된다. 환언하면, 격자 형상의 레이아웃을 갖는 트렌치 게이트부(30)는, 그 피치 길이가 길어도, 스위칭 내량의 저하를 억제할 수 있다. 이와 같이, 트렌치 게이트부(30)의 피치 길이와 더미 트렌치부(40)의 피치 길이가 달라도, IGBT 영역(14a)과 다이오드 영역(14b)의 전계 강도가 균일화되고, 높은 스위칭 내량이 실현된다.
상기한 바와 같이, 이러한 종류의 역도통 IGBT(3)에서는, 다이오드 구조가 도통되는 동작 모드에 있어서, IGBT 영역(14a)의 바디 영역(25)으로부터 드리프트 영역(23)을 향해 정공이 적절하게 주입되는 것이 바람직하다. 그런데, 이러한 종류의 역도통 IGBT(3)에서는, 다이오드 구조가 도통되는 동작 모드에 있어서, 트렌치 게이트부(30)의 트렌치 게이트 전극(34)에 정전위가 인가되는 경우가 있다. 이 경우, 트렌치 게이트부(30)의 측면에 형성되는 채널을 통해 배리어 영역(24)이 이미터 전극(38)에 단락된다. 예를 들어, 트렌치 게이트부(30)의 피치 길이가 짧으면, 채널을 통해 배리어 영역(24)이 이미터 전극(38)에 단락되었을 때에, IGBT 영역(14a)의 바디 영역(25)으로부터 드리프트 영역(23)을 향해 주입되는 정공량이 현저하게 저하된다. 즉, 트렌치 게이트부(30)의 피치 길이가 짧으면, 트렌치 게이트부(30)에 인가되는 전위에 의존하여 다이오드 구조가 도통되는 동작 모드의 특성이 크게 변동한다(이 현상을 게이트 간섭이라 함). 한편, 역도통 IGBT(3)에서는, 트렌치 게이트부(30)의 피치 길이가 길므로, 채널을 통해 배리어 영역(24)이 이미터 전극(38)에 단락되어도, IGBT 영역(14a)의 바디 영역(25)으로부터 드리프트 영역(23)을 향해 주입되는 정공량의 변동이 억제된다. 역도통 IGBT(3)는, 게이트 간섭에 강하다고 하는 특징을 갖는다.
또한, 도 12에 도시되는 바와 같이, 역도통 IGBT(3)에서는, 트렌치 게이트부(30)의 피치 길이와 더미 트렌치부(40)의 피치 길이가 다르므로, 층간 절연막(52)에 형성되는 개구(152a, 252a)의 폭도 다르도록 구성되어 있다. 다이오드 영역(14b) 및 경계 영역(14ab)에 형성되는 개구(152a)의 y축 방향의 길이(152La) 및 x축 방향의 길이(152Lb)는, IGBT 영역(14a)에 형성되는 개구(252a)의 y축 방향의 길이(252La) 및 x축 방향의 길이(252Lb)보다도 짧아지도록 구성되어 있다. 또한, 이러한 경우라도, 층간 절연막(52)이 격자 형상의 레이아웃을 갖고 있으므로, 이미터 전극(38)의 표면이 평탄화되고, 이미터 전극(38)에 와이어 본딩 또는 납땜 접합할 때의 접합 불량이 억제되고, 접합 신뢰성(파워 사이클)의 향상을 기대할 수 있다.
또한, 이미터 전극(38)의 표면 조도는, 도 4에 도시하는 바와 같이, 층간 절연막(52)의 복수의 개구(52a)가, IGBT 영역(14a), 다이오드 영역(14b) 및 경계 영역(14ab)의 전체 영역에 걸쳐, 정사각형의 반복 패턴을 가질 때에 최소가 된다. 한편, 상기한 바와 같이, 트렌치 게이트부(30)의 피치 길이(30La, 30Lb)와 더미 트렌치부(40)의 피치 길이(40L)가 다르면, 역도통 IGBT(3)의 특성의 몇 개가 개선된다. 이들을 양립시키기 위해, 도 13에 도시되는 바와 같이, y축 방향에 있어서의 복수의 제1 트렌치 게이트(30A)의 피치 길이(30La)가 y축 방향에 있어서의 복수의 스트라이프 더미 트렌치(40A)의 피치 길이(40L)와 동등하고, x축 방향에 있어서의 복수의 제2 트렌치 게이트(30B)의 피치 길이(30Lb)가 y축 방향에 있어서의 복수의 스트라이프 더미 트렌치(40A)의 피치 길이(40L)보다도 길게 하는 것이 바람직하다. 이 경우, 도 14에 도시되는 바와 같이, IGBT 영역(14a)에 형성되는 개구(252a)의 y축 방향의 길이(252La) 및 x축 방향의 길이(252Lb)의 각각이, 다이오드 영역(14b) 및 경계 영역(14ab)에 형성되는 개구(152a)의 y축 방향의 길이(152La) 및 x축 방향의 길이(152Lb)의 각각과 동등해진다. 층간 절연막(52)의 복수의 개구(152a, 252a)는, IGBT 영역(14a), 다이오드 영역(14b) 및 경계 영역(14ab)의 전체 영역에 걸쳐, 공통 형상의 반복 패턴을 가질 수 있다. 또는, 도 15에 도시되는 바와 같이, y축 방향에 있어서의 복수의 제1 트렌치 게이트(30A)의 피치 길이(30La)가 y축 방향에 있어서의 복수의 스트라이프 더미 트렌치(40A)의 피치 길이(40L)보다도 길고, x축 방향에 있어서의 복수의 제2 트렌치 게이트(30B)의 피치 길이(30Lb)가 y축 방향에 있어서의 복수의 스트라이프 더미 트렌치(40A)의 피치 길이(40L)와 동등해도 된다. 이 경우, 도 16에 도시되는 바와 같이, IGBT 영역(14a)에 형성되는 개구(252a)의 y축 방향의 길이(252La)가 다이오드 영역(14b) 및 경계 영역(14ab)에 형성되는 개구(152a)의 x축 방향의 길이(152Lb)와 동등해지고, IGBT 영역(14a)에 형성되는 개구(252a)의 x축 방향의 길이(252Lb)가 다이오드 영역(14b) 및 경계 영역(14ab)에 형성되는 개구(152a)의 y축 방향의 길이(152La)와 동등해진다. 이 경우도, 층간 절연막(52)의 복수의 개구(152a, 252a)는, IGBT 영역(14a), 다이오드 영역(14b) 및 경계 영역(14ab)의 전체 영역에 걸쳐, 공통 형상의 반복 패턴을 가질 수 있다. 이와 같이, 도 13∼도 16에 도시하는 역도통 IGBT(3)는, IGBT 구조의 특성 개선과 이미터 전극(38)의 표면의 평탄화를 양립시킬 수 있다.
도 17에, 변형예의 역도통 IGBT(4)를 나타낸다. 이 역도통 IGBT(4)의 반도체 기판(10)은 n+형의 버퍼 영역(29) 및 p형의 캐소드 쇼트 영역(122)을 구비하는 것을 특징으로 한다.
버퍼 영역(29)은, IGBT 영역(14a), 다이오드 영역(14b) 및 경계 영역(14ab)에 배치되어 있다. 버퍼 영역(29)은, 드리프트 영역(23)과 콜렉터 영역(21) 사이, 드리프트 영역(23)과 캐소드 영역(22) 사이, 및 드리프트 영역(23)과 캐소드 쇼트 영역(122) 사이에 형성되어 있고, 드리프트 영역(23)의 불순물 농도보다도 진한 불순물 농도를 갖는다. 버퍼 영역(29)은, 예를 들어 이온 주입 기술을 이용하여, 반도체 기판(10)의 하면으로부터 인을 도입함으로써 형성된다. 일례에서는, 버퍼 영역(29)의 피크 불순물 농도가 1×1015∼1018㎝-3이며, 그 두께가 0.2∼5㎛이다.
캐소드 쇼트 영역(122)은, 다이오드 영역(14b)에 배치되어 있다. 캐소드 쇼트 영역(122)은, 반도체 기판(10)의 하층부의 일부에 형성되어 있고, 반도체 기판(10)의 하면에 노출된다. 캐소드 쇼트 영역(122)과 캐소드 영역(22)은, 반도체 기판(10)의 다이오드 영역(14b)의 하층부에 있어서, 교대로 반복해서 배치되도록 구성되어 있다. 캐소드 쇼트 영역(122)은, 콜렉터 전극(36)에 오믹 접촉한다.
이러한 캐소드 쇼트 영역(122)이 형성되어 있으면, 다이오드 영역(14b)에 있어서의 캐소드 영역(22)의 점유 면적이 상대적으로 저하되므로, 다이오드 구조가 도통될 때에 캐소드 영역(22)으로부터 드리프트 영역(23)을 향해 주입되는 전자량이 저하된다. 이에 의해, 다이오드 구조의 역회복 특성이 더욱 개선된다.
본 명세서에서 개시하는 기술 요소에 대해, 이하에 열기한다. 또한, 이하의 각 기술 요소는, 각각 독립적으로 유용한 것이다.
본 명세서에서 개시하는 역도통 IGBT의 일 실시 형태는, 반도체 기판, 하면 전극, 상면 전극, 트렌치 게이트부 및 트렌치부를 구비하고 있어도 된다. 반도체 기판은, IGBT 구조가 설치되어 있는 IGBT 영역과 다이오드 구조가 설치되어 있는 다이오드 영역으로 구획되어 있다. 반도체 기판은, IGBT 영역 및 다이오드 영역과는 다른 영역, 예를 들어 IGBT 영역과 다이오드 영역 사이의 경계 영역이 더 구획되어 있어도 된다. 반도체 기판의 재료는, 특별히 한정되는 것은 아니다. 하면 전극은, 반도체 기판의 IGBT 영역 및 다이오드 영역의 양쪽의 하면에 접한다. 상면 전극은, 반도체 기판의 IGBT 영역 및 다이오드 영역의 양쪽의 상면에 접한다. 트렌치 게이트부는, 반도체 기판의 IGBT 영역에 형성되어 있고, 반도체 기판의 상면에 대해 직교하는 방향에서 보았을 때에 격자 형상의 레이아웃을 갖는다. 격자 형상의 레이아웃이라 함은, 트렌치 게이트부가 복수의 환상 부분을 갖는 것을 말하고, 그 환상 부분의 형상은 특별히 한정되는 것은 아니다. 트렌치부는, 반도체 기판의 다이오드 영역에 설치되어 있고, 반도체 기판의 상면에 대해 직교하는 방향에서 보았을 때에 스트라이프 형상의 레이아웃을 갖는다. 트렌치부는, 제1 방향을 따라 신장되는 복수의 스트라이프 트렌치를 갖는다. 반도체 기판의 다이오드 영역은, 제1 도전형의 애노드 영역, 제2 도전형의 드리프트 영역 및 제2 도전형의 배리어 영역을 갖는다. 애노드 영역은, 인접하는 스트라이프 트렌치의 사이에 형성되어 있고, 반도체 기판의 상면에 노출되어 있고, 상면 전극에 접한다. 드리프트 영역은, 애노드 영역의 하방에 형성되어 있다. 배리어 영역은, 인접하는 스트라이프 트렌치의 사이에 형성되어 있고, 애노드 영역과 드리프트 영역 사이에 형성되어 있고, 드리프트 영역의 불순물 농도보다도 진한 불순물 농도를 포함한다. 배리어 영역은, 반도체 기판의 상면으로부터 신장되는 필러부를 통해 상면 전극에 전기적으로 접속되어 있다. 필러부는, 이미터 전극과 배리어 영역을 전기적으로 접속하는 한에 있어서, 그 형태는 특별히 한정되는 것은 아니다. 예를 들어, 필러부는, 제2 도전형의 반도체 영역, 금속 등의 도전체, 혹은 이들의 조합을 갖도록 구성되어 있어도 된다. 필러부는, 이미터 전극에 쇼트키 접촉하는 것이 바람직하다.
본 명세서에서 개시하는 역도통 IGBT에서는, 필러부가 반도체 기판의 상면에 노출되는 노출면이, 제1 방향을 따라 신장되어 있어도 된다. 이 경우, 필러부의 노출면의 길이 방향이 스트라이프 트렌치의 길이 방향과 평행해진다. 필러부의 노출면은, 제1 방향에 있어서의 트렌치 게이트의 피치 길이보다도 길게 신장되어 있는 것이 바람직하다. 보다 바람직하게는, 필러부의 노출면은, 다이오드 범위의 전체 범위에 걸쳐 제1 방향을 따라 신장되어 있는 것이 바람직하다. 이와 같이, 필러부의 노출면이 제1 방향을 따라 신장되어 있으면, 1개의 배리어 영역에 대한 필러 영역의 노출면의 면적이 넓게 확보되므로, 필러 영역과 이미터 전극의 전기적인 접속이 양호하게 확보된다.
본 명세서에서 개시하는 역도통 IGBT에서는, 필러부가 반도체 기판의 상면에 노출되는 노출면이, 제1 방향을 따라 분산 배치되어 있어도 된다. 이 경우, 필러부의 노출면이 분산 배치되는 방향이 스트라이프 트렌치의 길이 방향과 평행해진다. 분산 배치된 필러부의 노출면이 존재하는 범위는, 제1 방향에 있어서의 트렌치 게이트의 피치 길이보다도 긴 것이 바람직하다. 보다 바람직하게는, 필러부의 노출면은, 다이오드 범위의 전체 범위에 걸쳐 제1 방향을 따라 분산 배치되어 있는 것이 바람직하다. 이와 같이, 필러부의 노출면이 제1 방향을 따라 분산 배치되어 있으면, 1개의 배리어 영역에 대한 필러 영역의 노출면의 면적이 넓게 확보되므로, 필러 영역과 이미터 전극의 전기적인 접속이 양호하게 확보된다.
본 명세서에서 개시하는 역도통 IGBT에서는, 트렌치 게이트부는, 복수의 제1 트렌치 게이트 및 복수의 제2 트렌치 게이트를 갖고 있어도 된다. 복수의 제1 트렌치 게이트는, 제1 방향을 따라 신장된다. 복수의 제2 트렌치 게이트는, 제1 트렌치 게이트 사이를 제1 방향에 직교하는 제2 방향으로 신장된다. 이 형태의 트렌치 게이트부는, 직사각 형상의 환상 부분의 복수개로 구성되는 격자 형상의 레이아웃을 가질 수 있다.
본 명세서에서 개시하는 역도통 IGBT에서는, 제2 방향에 있어서의 복수의 제1 트렌치 게이트의 피치 길이가 제2 방향에 있어서의 복수의 스트라이프 트렌치의 피치 길이보다도 길고, 제1 방향에 있어서의 복수의 제2 트렌치 게이트의 피치 길이가 제2 방향에 있어서의 복수의 스트라이프 트렌치의 피치 길이보다도 길어도 된다. 이 경우, IGBT 구조의 전계 집중의 완화 및 게이트 간섭의 저감이 실현된다.
본 명세서에서 개시하는 역도통 IGBT는, 층간 절연막을 더 구비하고 있어도 된다. 층간 절연막은, 반도체 기판의 상면과 상면 전극 사이에 형성되어 있고, 상면 전극이 반도체 기판의 상면에 접하기 위한 복수의 개구가 형성되어 있다. 층간 절연막의 복수의 개구는, 격자 형상의 트렌치 게이트부로 둘러싸이는 상기 반도체 기판의 상면의 각각에 대응하여 분산 배치되어 있다. 층간 절연막의 복수의 개구는 또한, 인접하는 스트라이프 트렌치의 사이의 반도체 기판의 상면에 대응하여 제1 방향을 따라 분산 배치되어 있다. 이러한 격자 형상의 레이아웃을 갖는 층간 절연막은, 스트라이프 형상의 레이아웃의 경우에 비해, 상면 전극의 표면의 평탄성을 향상시킨다.
층간 절연막이 격자 형상의 레이아웃을 갖는 역도통 IGBT에서는, 제2 방향에 있어서의 복수의 제1 트렌치 게이트의 피치 길이가 제2 방향에 있어서의 복수의 스트라이프 트렌치의 피치 길이와 동등하고, 제1 방향에 있어서의 복수의 제2 트렌치 게이트의 피치 길이가 제2 방향에 있어서의 복수의 스트라이프 트렌치의 피치 길이와 동등해도 된다. 이 경우, 층간 절연막의 복수의 개구가, IGBT 영역 및 다이오드 영역의 전체 영역에 걸쳐, 정사각형의 반복 패턴을 가질 수 있다. 이로 인해, 이러한 레이아웃을 갖는 층간 절연막은, 상면 전극의 표면의 평탄성을 현저하게 향상시킨다.
층간 절연막이 격자 형상의 레이아웃을 갖는 역도통 IGBT에서는, 제2 방향에 있어서의 복수의 제1 트렌치 게이트의 피치 길이 및 제1 방향에 있어서의 복수의 제2 트렌치 게이트의 피치 길이에 있어서, 한쪽의 피치 길이가 제2 방향에 있어서의 복수의 스트라이프 트렌치의 피치 길이와 동등하고, 다른 쪽의 피치 길이가 제2 방향에 있어서의 복수의 스트라이프 트렌치의 피치 길이보다도 길어도 된다. 이 경우, IGBT 영역의 트렌치 게이트부의 피치 길이가 다이오드 영역의 트렌치부의 피치 길이보다도 길어짐과 함께, 층간 절연막의 복수의 개구가, IGBT 영역 및 다이오드 영역의 전체 영역에 걸쳐, 공통 형상의 반복 패턴을 가질 수 있다. 이로 인해, 이 형태의 역도통 IGBT는, IGBT 구조의 특성 개선과 상면 전극의 표면의 평탄화를 양립시킬 수 있다.
층간 절연막이 격자 형상의 레이아웃을 갖는 역도통 IGBT에서는, 제2 방향에 있어서의 복수의 제1 트렌치 게이트의 피치 길이가 제2 방향에 있어서의 복수의 스트라이프 트렌치의 피치 길이와 동등하고, 제1 방향에 있어서의 복수의 제2 트렌치 게이트의 피치 길이가 제2 방향에 있어서의 복수의 스트라이프 트렌치의 피치 길이보다도 길어도 된다. 이 경우, IGBT 영역의 트렌치 게이트부의 피치 길이가 다이오드 영역의 트렌치부의 피치 길이보다도 길어짐과 함께, 층간 절연막의 복수의 개구가, IGBT 영역 및 다이오드 영역의 전체 영역에 걸쳐, 공통 형상의 반복 패턴을 가질 수 있다. 이로 인해, 이 형태의 역도통 IGBT는, IGBT 구조의 특성 개선과 상면 전극의 표면의 평탄화를 양립시킬 수 있다.
이상, 본 발명의 구체예를 상세하게 설명하였지만, 이들은 예시에 지나지 않고, 특허 청구 범위를 한정하는 것은 아니다. 특허 청구 범위에 기재된 기술에는, 이상에서 예시한 구체예를 다양하게 변형, 변경한 것이 포함된다. 본 명세서 또는 도면에 설명한 기술 요소는, 단독으로 혹은 각종 조합에 의해 기술적 유용성을 발휘하는 것이며, 출원 시 청구항 기재의 조합에 한정되는 것은 아니다. 또한, 본 명세서 또는 도면에 예시한 기술은 복수 목적을 동시에 달성하는 것이며, 그 중 하나의 목적을 달성하는 것 자체로 기술적 유용성을 갖는 것이다.
10 : 반도체 기판
14a : IGBT 영역
14ab : 경계 영역
14b : 다이오드 영역
21 : 콜렉터 영역
22 : 캐소드 영역
23 : 드리프트 영역
24 : 배리어 영역
25 : 바디 영역
26 : 필러 영역
27 : 이미터 영역
30 : 트렌치 게이트부
36 : 콜렉터 전극
38 : 이미터 전극
40 : 더미 트렌치부
14a : IGBT 영역
14ab : 경계 영역
14b : 다이오드 영역
21 : 콜렉터 영역
22 : 캐소드 영역
23 : 드리프트 영역
24 : 배리어 영역
25 : 바디 영역
26 : 필러 영역
27 : 이미터 영역
30 : 트렌치 게이트부
36 : 콜렉터 전극
38 : 이미터 전극
40 : 더미 트렌치부
Claims (9)
- 역도통 IGBT이며,
IGBT 구조가 설치되어 있는 IGBT 영역과 다이오드 구조가 설치되어 있는 다이오드 영역으로 구획되어 있는 반도체 기판과,
상기 반도체 기판의 상기 IGBT 영역 및 상기 다이오드 영역의 양쪽의 하면에 접하는 하면 전극과,
상기 반도체 기판의 상기 IGBT 영역 및 상기 다이오드 영역의 양쪽의 상면에 접하는 상면 전극과,
상기 반도체 기판의 상기 IGBT 영역에 설치되어 있고, 상기 반도체 기판의 상기 상면에 대해 직교하는 방향에서 보았을 때에 격자 형상의 레이아웃을 갖는 트렌치 게이트부와,
상기 반도체 기판의 상기 다이오드 영역에 설치되어 있고, 상기 반도체 기판의 상기 상면에 대해 직교하는 방향에서 보았을 때에 스트라이프 형상의 레이아웃을 갖는 트렌치부를 구비하고 있고,
상기 트렌치부는, 제1 방향을 따라 신장되는 복수의 스트라이프 트렌치를 갖고,
상기 반도체 기판의 상기 다이오드 영역은,
인접하는 상기 스트라이프 트렌치의 사이에 형성되어 있고, 상기 반도체 기판의 상기 상면에 노출되어 있고, 상기 상면 전극에 접하는 제1 도전형의 애노드 영역과,
상기 애노드 영역의 하방에 형성되어 있는 제2 도전형의 드리프트 영역과,
인접하는 상기 스트라이프 트렌치의 사이에 형성되어 있고, 상기 애노드 영역과 상기 드리프트 영역 사이에 형성되어 있고, 상기 드리프트 영역의 불순물 농도보다도 진한 불순물 농도를 포함하고 있고, 상기 반도체 기판의 상기 상면으로부터 신장되는 필러부를 통해 상기 상면 전극에 전기적으로 접속되어 있는 제2 도전형의 배리어 영역을 갖는, 역도통 IGBT. - 제1항에 있어서,
상기 필러부가 상기 반도체 기판의 상기 상면에 노출되는 노출면은, 상기 제1 방향을 따라 신장되어 있는, 역도통 IGBT. - 제1항에 있어서,
상기 필러부가 상기 반도체 기판의 상기 상면에 노출되는 노출면은, 상기 제1 방향을 따라 분산 배치되어 있는, 역도통 IGBT. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 트렌치 게이트부는,
상기 제1 방향을 따라 신장되는 복수의 제1 트렌치 게이트와,
인접하는 상기 제1 트렌치 게이트의 사이를 상기 제1 방향에 직교하는 제2 방향을 따라 신장되는 복수의 제2 트렌치 게이트를 갖는, 역도통 IGBT. - 제4항에 있어서,
상기 제2 방향에 있어서의 상기 복수의 제1 트렌치 게이트의 피치 길이가, 상기 제2 방향에 있어서의 상기 복수의 스트라이프 트렌치의 피치 길이보다도 길고,
상기 제1 방향에 있어서의 상기 복수의 제2 트렌치 게이트의 피치 길이가, 상기 제2 방향에 있어서의 상기 복수의 스트라이프 트렌치의 피치 길이보다도 긴, 역도통 IGBT. - 제1항에 있어서,
상기 반도체 기판의 상기 상면과 상기 상면 전극 사이에 형성되어 있고, 상기 상면 전극이 상기 반도체 기판의 상기 상면에 접하기 위한 복수의 개구가 형성되어 있는 층간 절연막을 더 구비하고 있고,
상기 층간 절연막의 상기 복수의 개구는, 격자 형상의 상기 트렌치 게이트부로 둘러싸이는 상기 반도체 기판의 상기 상면의 각각에 대응하여 분산 배치되어 있음과 함께, 인접하는 상기 스트라이프 트렌치의 사이의 상기 반도체 기판의 상기 상면에 대응하여 상기 제1 방향을 따라 분산 배치되어 있는, 역도통 IGBT. - 제6항에 있어서,
상기 트렌치 게이트부는,
상기 제1 방향을 따라 신장되는 복수의 제1 트렌치 게이트와,
인접하는 상기 제1 트렌치 게이트의 사이를 상기 제1 방향에 직교하는 제2 방향을 따라 신장되는 복수의 제2 트렌치 게이트를 갖고 있으며,
상기 제2 방향에 있어서의 상기 복수의 제1 트렌치 게이트의 피치 길이가, 상기 제2 방향에 있어서의 상기 복수의 스트라이프 트렌치의 피치 길이와 동등하고,
상기 제1 방향에 있어서의 상기 복수의 제2 트렌치 게이트의 피치 길이가, 상기 제2 방향에 있어서의 상기 복수의 스트라이프 트렌치의 피치 길이와 동등한, 역도통 IGBT. - 제6항에 있어서,
상기 트렌치 게이트부는,
상기 제1 방향을 따라 신장되는 복수의 제1 트렌치 게이트와,
인접하는 상기 제1 트렌치 게이트의 사이를 상기 제1 방향에 직교하는 제2 방향을 따라 신장되는 복수의 제2 트렌치 게이트를 갖고 있으며,
상기 제2 방향에 있어서의 상기 복수의 제1 트렌치 게이트의 피치 길이 및 상기 제1 방향에 있어서의 상기 복수의 제2 트렌치 게이트의 피치 길이에 있어서, 한쪽의 피치 길이가 상기 제2 방향에 있어서의 상기 복수의 스트라이프 트렌치의 피치 길이와 동등하고, 다른 쪽의 피치 길이가 상기 제2 방향에 있어서의 상기 복수의 스트라이프 트렌치의 피치 길이보다도 긴, 역도통 IGBT. - 제8항에 있어서,
상기 제2 방향에 있어서의 상기 복수의 제1 트렌치 게이트의 피치 길이가, 상기 제2 방향에 있어서의 상기 복수의 스트라이프 트렌치의 피치 길이와 동등하고,
상기 제1 방향에 있어서의 상기 복수의 제2 트렌치 게이트의 피치 길이가, 상기 제2 방향에 있어서의 상기 복수의 스트라이프 트렌치의 피치 길이보다도 긴, 역도통 IGBT.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2015-107314 | 2015-05-27 | ||
JP2015107314A JP6274154B2 (ja) | 2015-05-27 | 2015-05-27 | 逆導通igbt |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160140369A KR20160140369A (ko) | 2016-12-07 |
KR101748993B1 true KR101748993B1 (ko) | 2017-06-19 |
Family
ID=57281534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160049835A KR101748993B1 (ko) | 2015-05-27 | 2016-04-25 | 역도통 igbt |
Country Status (5)
Country | Link |
---|---|
US (1) | US9589952B2 (ko) |
JP (1) | JP6274154B2 (ko) |
KR (1) | KR101748993B1 (ko) |
CN (1) | CN106206698B (ko) |
DE (1) | DE102016105765B4 (ko) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9929260B2 (en) | 2015-05-15 | 2018-03-27 | Fuji Electric Co., Ltd. | IGBT semiconductor device |
US10217738B2 (en) * | 2015-05-15 | 2019-02-26 | Smk Corporation | IGBT semiconductor device |
JP6274154B2 (ja) | 2015-05-27 | 2018-02-07 | トヨタ自動車株式会社 | 逆導通igbt |
JP6213522B2 (ja) * | 2015-06-03 | 2017-10-18 | トヨタ自動車株式会社 | 半導体装置 |
JP6334465B2 (ja) * | 2015-06-17 | 2018-05-30 | 富士電機株式会社 | 半導体装置 |
CN108604602B (zh) | 2016-08-12 | 2021-06-15 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
JP6805655B2 (ja) * | 2016-09-07 | 2020-12-23 | 富士電機株式会社 | 半導体装置 |
CN107958906B (zh) | 2016-10-14 | 2023-06-23 | 富士电机株式会社 | 半导体装置 |
CN106783952A (zh) * | 2016-12-23 | 2017-05-31 | 株洲中车时代电气股份有限公司 | 一种沟槽栅igbt器件 |
JP6742925B2 (ja) * | 2017-01-18 | 2020-08-19 | 株式会社 日立パワーデバイス | 半導体装置、及びそれを用いた電力変換装置 |
CN109564939B (zh) * | 2017-02-24 | 2022-03-04 | 富士电机株式会社 | 半导体装置 |
JP6729452B2 (ja) * | 2017-03-06 | 2020-07-22 | 株式会社デンソー | 半導体装置 |
JP6958093B2 (ja) * | 2017-08-09 | 2021-11-02 | 富士電機株式会社 | 半導体装置 |
US10847617B2 (en) | 2017-12-14 | 2020-11-24 | Fuji Electric Co., Ltd. | Semiconductor device |
US10685956B2 (en) * | 2017-12-28 | 2020-06-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device comprising deep counter well and manufacturing mehtod thereof |
CN111066149B (zh) | 2018-03-15 | 2024-02-06 | 富士电机株式会社 | 半导体装置 |
JP6935351B2 (ja) * | 2018-03-20 | 2021-09-15 | 株式会社東芝 | 半導体装置 |
JP7000240B2 (ja) * | 2018-04-18 | 2022-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6995722B2 (ja) * | 2018-09-19 | 2022-01-17 | 株式会社東芝 | 半導体装置 |
CN112868105B (zh) * | 2018-10-18 | 2023-11-17 | 罗姆股份有限公司 | 半导体装置 |
JP7101593B2 (ja) * | 2018-10-30 | 2022-07-15 | 三菱電機株式会社 | 半導体装置 |
JP2020080343A (ja) * | 2018-11-12 | 2020-05-28 | トヨタ自動車株式会社 | 絶縁ゲートバイポーラトランジスタとその製造方法 |
JP7172920B2 (ja) * | 2019-09-04 | 2022-11-16 | 株式会社デンソー | 半導体装置 |
JP7353891B2 (ja) * | 2019-09-20 | 2023-10-02 | 株式会社東芝 | 半導体装置及び半導体回路 |
JP7249927B2 (ja) * | 2019-11-07 | 2023-03-31 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
DE102019133030B4 (de) * | 2019-12-04 | 2023-05-04 | Infineon Technologies Austria Ag | Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren |
JP7331733B2 (ja) * | 2020-02-26 | 2023-08-23 | 三菱電機株式会社 | 半導体装置 |
US11296213B2 (en) * | 2020-03-20 | 2022-04-05 | Infineon Technologies Austria Ag | Reverse-conducting igbt having a reduced forward recovery voltage |
EP3953972A1 (en) * | 2020-06-18 | 2022-02-16 | Dynex Semiconductor Limited | Reverse conducting igbt with controlled anode injection |
JP2023139979A (ja) * | 2022-03-22 | 2023-10-04 | 株式会社東芝 | 半導体装置及び半導体回路 |
CN115117152A (zh) * | 2022-08-26 | 2022-09-27 | 深圳芯能半导体技术有限公司 | 一种逆导型igbt器件及制备方法 |
CN116632053B (zh) * | 2023-07-25 | 2024-01-30 | 深圳市美浦森半导体有限公司 | 一种rc-igbt器件的控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013048230A (ja) | 2011-07-27 | 2013-03-07 | Toyota Central R&D Labs Inc | ダイオード、半導体装置およびmosfet |
JP2013197122A (ja) | 2012-03-15 | 2013-09-30 | Toshiba Corp | 半導体装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
JP2007134625A (ja) | 2005-11-14 | 2007-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP5052025B2 (ja) * | 2006-03-29 | 2012-10-17 | 株式会社東芝 | 電力用半導体素子 |
US8154073B2 (en) | 2006-07-14 | 2012-04-10 | Denso Corporation | Semiconductor device |
JP4997854B2 (ja) | 2006-07-14 | 2012-08-08 | 株式会社デンソー | 半導体装置 |
JP2010010583A (ja) | 2008-06-30 | 2010-01-14 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
JP2012216577A (ja) * | 2011-03-31 | 2012-11-08 | Semiconductor Components Industries Llc | 絶縁ゲート型半導体装置 |
JP6037499B2 (ja) | 2011-06-08 | 2016-12-07 | ローム株式会社 | 半導体装置およびその製造方法 |
WO2012169053A1 (ja) | 2011-06-09 | 2012-12-13 | トヨタ自動車株式会社 | 半導体装置および半導体装置の製造方法 |
JP5724887B2 (ja) * | 2012-01-16 | 2015-05-27 | トヨタ自動車株式会社 | 半導体装置 |
US9362349B2 (en) | 2012-06-21 | 2016-06-07 | Infineon Technologies Ag | Semiconductor device with charge carrier lifetime reduction means |
CN105378931A (zh) * | 2013-05-23 | 2016-03-02 | 丰田自动车株式会社 | 内置有二极管的igbt |
CN105556668B (zh) * | 2013-08-26 | 2017-09-01 | 丰田自动车株式会社 | 半导体装置 |
JP5861143B2 (ja) | 2013-10-22 | 2016-02-16 | 株式会社高尾 | 弾球遊技機 |
JP6274154B2 (ja) | 2015-05-27 | 2018-02-07 | トヨタ自動車株式会社 | 逆導通igbt |
-
2015
- 2015-05-27 JP JP2015107314A patent/JP6274154B2/ja active Active
-
2016
- 2016-03-30 DE DE102016105765.7A patent/DE102016105765B4/de active Active
- 2016-04-11 US US15/095,458 patent/US9589952B2/en active Active
- 2016-04-25 KR KR1020160049835A patent/KR101748993B1/ko active IP Right Grant
- 2016-05-25 CN CN201610354183.6A patent/CN106206698B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013048230A (ja) | 2011-07-27 | 2013-03-07 | Toyota Central R&D Labs Inc | ダイオード、半導体装置およびmosfet |
JP2013197122A (ja) | 2012-03-15 | 2013-09-30 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN106206698B (zh) | 2019-12-17 |
US20160351561A1 (en) | 2016-12-01 |
JP2016225345A (ja) | 2016-12-28 |
CN106206698A (zh) | 2016-12-07 |
KR20160140369A (ko) | 2016-12-07 |
DE102016105765B4 (de) | 2022-09-22 |
US9589952B2 (en) | 2017-03-07 |
DE102016105765A1 (de) | 2016-12-01 |
JP6274154B2 (ja) | 2018-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101748993B1 (ko) | 역도통 igbt | |
CN106688083B (zh) | 半导体装置 | |
US8102025B2 (en) | Semiconductor device having IGBT and diode | |
US10573732B2 (en) | Semiconductor device | |
CN107148675B (zh) | 半导体装置 | |
US9960165B2 (en) | Semiconductor device having adjacent IGBT and diode regions with a shifted boundary plane between a collector region and a cathode region | |
KR100398532B1 (ko) | 절연 게이트 트랜지스터 | |
JP4483918B2 (ja) | 半導体装置 | |
JP6135636B2 (ja) | 半導体装置 | |
JP5701913B2 (ja) | 半導体装置 | |
JP5922886B2 (ja) | ダイオードおよび半導体装置 | |
JP6356803B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP6146486B2 (ja) | 半導体装置 | |
CN105900245A (zh) | 半导体装置 | |
US10777549B2 (en) | Semiconductor device | |
JP5050615B2 (ja) | 半導体装置 | |
JP6550995B2 (ja) | 半導体装置 | |
JP6852541B2 (ja) | 半導体装置 | |
JP4802430B2 (ja) | 半導体素子 | |
JP7294004B2 (ja) | 半導体装置 | |
JP7256771B2 (ja) | 半導体装置 | |
JP7172920B2 (ja) | 半導体装置 | |
WO2023119693A1 (ja) | 半導体装置 | |
WO2023047687A1 (ja) | 半導体装置および電力変換装置 | |
KR20160111305A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |