CN106206698B - 反向导通绝缘栅双极性晶体管 - Google Patents

反向导通绝缘栅双极性晶体管 Download PDF

Info

Publication number
CN106206698B
CN106206698B CN201610354183.6A CN201610354183A CN106206698B CN 106206698 B CN106206698 B CN 106206698B CN 201610354183 A CN201610354183 A CN 201610354183A CN 106206698 B CN106206698 B CN 106206698B
Authority
CN
China
Prior art keywords
region
semiconductor substrate
trench
igbt
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610354183.6A
Other languages
English (en)
Other versions
CN106206698A (zh
Inventor
妹尾贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN106206698A publication Critical patent/CN106206698A/zh
Application granted granted Critical
Publication of CN106206698B publication Critical patent/CN106206698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Abstract

本发明涉及一种反向导通绝缘栅双极性晶体管，并提供一种在二极管区内设置有势垒区的反向导通IGBT中，使反向导通IGBT结构的功率损耗的降低与二极管结构的反向恢复特性的改善同时实现的技术。反向导通IGBT(1)具备被设置在半导体基板(10)的反向导通IGBT区(14a)内的具有格子状的布局的沟槽栅部(30)以及被设置在半导体基板(10)的二极管区(14b)内的具有条纹状的布局的虚设沟槽部(40)。半导体基板(10)的二极管区(14b)包含p型的体区(阳极区)(25)、n‑型的漂移区(23)及势垒区(24)。势垒区(24)通过从半导体基板(10)的上表面起延伸的柱区(26)而与发射极(38)电连接。

Description

反向导通绝缘栅双极性晶体管
技术领域
本说明书中公开的技术涉及一种反向导通IGBT(Reverse Conducting InsulatedGate Bipolar Transistor，反向导通绝缘栅双极性晶体管)。
背景技术
例如作为车载用的功率器件而被使用的反向导通IGBT的开发不断发展。反向导通IGBT具备被划分为设置有IGBT结构的IGBT区和设置有二极管结构的二极管区的半导体基板。二极管结构相对于IGBT结构而以逆并联的方式连接，并作为续流二极管而进行工作。
专利文献1公开了在半导体基板的二极管区内设置有n型的势垒区的反向导通IGBT。n型的势垒区被设置在p型的阳极区与n型的漂移区之间，并具有与漂移区的杂质浓度相比较浓的杂质浓度。势垒区通过从半导体基板的上表面起延伸的柱部而与发射极(二极管结构中的阳极电极)电连接。因此，势垒区的电位被维持在与发射极的电位相近的电位，因此能够将向由阳极区与势垒区构成的pn结的正向施加的电压抑制为较低。由此，从阳极区向漂移区注入的空穴量减少，从而二极管结构的反向恢复特性得到改善。
在先技术文献
专利文献
专利文献1：日本特开2013-48230号公报(尤其图16-17、47-50)
发明内容
在这种反向导通IGBT中，在IGBT区内设置有沟槽栅部的情况较多。并且，在这种反向导通IGBT中，在二极管区内设置有沟槽部，以对二极管区的电场进行缓和的情况较多。另外，对于本说明书中记载的“沟槽部”，可列举出与沟槽栅部电绝缘的类型以及与沟槽栅部电连接的类型。此外，对于与沟槽栅部电绝缘的“沟槽部”的类型，可列举出与发射极电连接的类型及电位成为浮置的类型。如专利文献1所公开的那样，考虑到对称性，IGBT区的沟槽栅部与二极管区的沟槽部被构成为具有共通的布局。
根据本发明人的研究可知，当IGBT区的沟槽栅部被构成为具有格子状的布局时，IGBT区的载流子浓度变浓，从而使IGBT结构的功率损耗降低。因此，IGBT区的沟槽栅部优选为具有格子状的布局。
在该情况下，当考虑到对称性，从而二极管区的沟槽部也被构成为具有格子状的布局时，明显存在以下的课题。当二极管区的沟槽部具有格子状的布局时，通过格子状的沟槽部而使被设置于二极管区内的势垒区被分割为多个。如上所述，势垒区需要通过柱部而与发射极电连接。因此，为了发挥势垒区抑制空穴注入的作用，势垒区的各个分割部分必须通过柱部而与发射极电连接。然而，当对应于势垒区的分割部分的柱部存在形成不良时，该柱部与发射极的电连接将成为不良。由此，对应于该柱部的势垒区的分割部分无法发挥作用，从而使二极管结构的反向恢复特性劣化。
本说明书提供一种在二极管区内设置有势垒区的反向导通IGBT中，使IGBT结构的功率损耗的降低与二极管结构的反向恢复特性的改善同时实现的技术。
在本说明书中公开的反向导通IGBT的一个实施方式具备半导体基板、下表面电极、上表面电极、沟槽栅部及沟槽部。半导体基板被划分为设置有IGBT结构的IGBT区和设置有二极管结构的二极管区。下表面电极与半导体基板的IGBT区以及二极管区双方的下表面相接。上表面电极与半导体基板的IGBT区以及二极管区双方的上表面相接。沟槽栅部被设置在半导体基板的IGBT区内，并且在从与半导体基板的上表面正交的方向观察时具有格子状的布局。沟槽部被设置在半导体基板的二极管区内，并且在从与半导体基板的上表面正交的方向观察时具有条纹状的布局。沟槽部具有沿着第一方向延伸的多个条纹沟槽。半导体基板的二极管区具有第一导电型的阳极区、第二导电型的漂移区以及第二导电型的势垒区。阳极区被设置在相邻的条纹沟槽之间，且露出于半导体基板的上表面，并且与上表面电极相接。漂移区被设置在阳极区的下方。势垒区被设置在相邻的条纹沟槽之间且被设置在阳极区与漂移区之间，并含有与漂移区的杂质浓度相比较浓的杂质浓度。势垒区通过从半导体基板的上表面起延伸的柱部而与上表面电极电连接。
在上述实施方式的反向导通IGBT中，IGBT区的沟槽栅部具有格子状的布局，并且二极管区的沟槽部具有条纹状的布局。由于IGBT区的沟槽栅部具有格子状的布局，因此IGBT区的载流子密度变浓，从而IGBT结构的功率损耗降低。另一方面，二极管区的沟槽部具有沿着第一方向延伸的多个条纹沟槽。因此，被设置在二极管区内的势垒区在第一方向上不会被沟槽部分割，而是能够沿着第一方向在较宽范围内扩展。因此，只要能够确保通过柱部而使在第一方向上于较宽范围内扩展的势垒区的某处与上表面电极电连接，该势垒区的整体便与上表面电极电连接。由此，势垒区能够使从阳极区向漂移区注入的空穴量减少，从而能够改善二极管结构的反向恢复特性。以此方式，上述实施方式的反向导通IGBT通过使IGBT区的沟槽栅部与二极管区的沟槽部的布局不同，从而能够使IGBT结构的功率损耗的降低与二极管结构的反向恢复特性的改善同时实现。
附图说明
图1示意性地表示反向导通IGBT的整体布局的概要。
图2示意性地表示反向导通IGBT的IGBT区与二极管区的边界范围的主要部分剖视图(对应于图3的Ⅱ-Ⅱ线的剖视图)。
图3示意性地表示反向导通IGBT的半导体基板的俯视图(对应于图2的Ⅲ-Ⅲ线的剖视图)。
图4示意性地表示反向导通IGBT的层间绝缘膜的剖视图(对应于图2的Ⅳ-Ⅳ线的剖视图)。
图5示意性地表示沟槽栅部与虚设沟槽部的布局的一个示例。
图6示意性地表示沟槽栅部与虚设沟槽部的布局的一个示例。
图7示意性地表示沟槽栅部与虚设沟槽部的布局的一个示例。
图8示意性地表示反向导通IGBT的半导体基板的俯视图。
图9示意性地表示改变例所涉及的反向导通IGBT的IGBT区与二极管区的边界范围的主要部分剖视图。
图10示意性地表示改变例所涉及的反向导通IGBT的IGBT区与二极管区的边界范围的主要部分剖视图(对应于图11的X-X线的剖视图)。
图11示意性地表示改变例所涉及的反向导通IGBT的半导体基板的俯视图。
图12示意性地表示改变例所涉及的反向导通IGBT的层间绝缘膜的剖视图。
图13示意性地表示改变例所涉及的反向导通IGBT的半导体基板的俯视图。
图14示意性地表示改变例所涉及的反向导通IGBT的层间绝缘膜的剖视图。
图15示意性地表示改变例所涉及的反向导通IGBT的半导体基板的俯视图。
图16示意性地表示改变例所涉及的反向导通IGBT的层间绝缘膜的剖视图。
图17示意性地表示改变例所涉及的反向导通IGBT的IGBT区与二极管区的边界范围的主要部分剖视图。
具体实施方式
如图1所示，反向导通IGBT1具备被划分为元件部14及终端部16的半导体基板10。在一个示例中，半导体基板10为具有40～100Ωcm的比电阻的n-型的单晶硅基板，其厚度为80～165μm。被划分于半导体基板10的中心侧的元件部14为电流在厚度方向(z轴方向)上流通的部分，并设置有后文所述的IGBT结构及二极管结构。被划分于半导体基板10的边缘侧的终端部16为缓和半导体基板10的边缘侧的电场的部分，并设置有护圈等耐压结构。此外，在半导体基板10的终端部16上设置有栅极衬垫12。在该栅极衬垫12上连接有栅极配线(省略图示)，该栅极配线被配置在半导体基板10的终端部16上。
半导体基板10的元件部14进一步被划分为设置有IGBT结构的IGBT区14a和设置有二极管结构的二极管区14b。IGBT区14a及二极管区14b各自为以x轴方向为长度方向的矩形形状。此外，IGBT区14a与二极管区14b以在y轴方向上交替地反复的方式而被配置。优选为，y轴方向上的IGBT区14a的长度被设定为与半导体基板10的厚度相比较厚。在一个示例中，在半导体基板10的厚度为约120μm的情况下，y轴方向上的IGBT区14a的长度为约700μm。优选为，y轴方向上的二极管区14b的长度被设定为与半导体基板10的厚度相比较厚。在一个示例中，在半导体基板10的厚度为约120μm的情况下，y轴方向上的二极管区14b的长度为约300μm。图1的符号18表示IGBT区14a与二极管区14b的边界范围18。下面，参照良好地表现出本实施方式的反向导通IGBT1的特征的边界范围18而对本实施方式的反向导通IGBT1进行说明。
如图2所示，反向导通IGBT1具备半导体基板10、覆盖半导体基板10的下表面的集电极36及覆盖半导体基板10的上表面的发射极38。集电极36为AlSi(或Al)/Ti/Ni/Au或Ti/Ni/Au的层压电极，其厚度为1～30μm。发射极38为Al或AlSi的单层电极，或AlSi(或Al)/Ti/Ni/Au的层压电极，其厚度为3～30μm。半导体基板10被划分为设置有IGBT结构的IGBT区14a、设置有二极管结构的二极管区14b以及位于IGBT区14a与二极管区14b之间的边界区14ab。反向导通IGBT1还具备被设置在IGBT区14a内的沟槽栅部30、被设置在二极管区14b内的虚设沟槽部40以及被设置在半导体基板10的上表面上的层间绝缘膜52。
半导体基板10具有p型的集电区21、n型的阴极区22、n-型的漂移区23、n型的势垒区24、p型的体区25、n型的柱区26、n+型的发射区27。
集电区21被配置在IGBT区14a及边界区14ab的一部分内。集电区21被配置在半导体基板10的下层部的一部分处，且露出于半导体基板10的下表面。集电区21其杂质浓度较浓，并与集电极36欧姆接触。集电区21例如通过利用离子注入技术从半导体基板10的下表面导入硼而被形成。在一个示例中，集电区21的峰值杂质浓度为1×1015～1019cm-3，集电区21的厚度为0.2～3μm。
阴极区22被配置在二极管区14b及边界区14ab的一部分内。阴极区22被设置在半导体基板10的下层部的一部分处，且露出于半导体基板10的下表面。阴极区22其杂质浓度较浓，并与集电极36欧姆接触。阴极区22例如通过利用离子注入技术从半导体基板10的下表面导入磷而被形成。在一个示例中，阴极区22的峰值杂质浓度为1×1018～1021cm-3，阴极区22的厚度为0.2～3μm。
漂移区23被配置在IGBT区14a、二极管区14b及边界区14ab内。漂移区23在IGBT区14a及边界区14ab的一部分中，被设置在集电区21与势垒区24之间。漂移区23在二极管区14b及边界区14ab的一部分中，被设置在阴极区22与势垒区24之间。漂移区23为在半导体基板10上形成了其他区域后的剩余部分，并且杂质浓度在厚度方向上为固定。
势垒区24被配置在IGBT区14a、二极管区14b及边界区14ab内。势垒区24被设置在漂移区23与体区25之间。被配置在IGBT区14a内的势垒区24被设置在相邻的沟槽栅部30之间，并且具有以与相邻的沟槽栅部30双方的侧面相接的方式而平面性地扩展的形态。被配置在IGBT区14a内的势垒区24的电位为浮置。被配置在二极管区14b内的势垒区24被设置在相邻的虚设沟槽部40之间，并且具有以与相邻的虚设沟槽部40双方的侧面相接的方式而平面性地扩展的形态。被配置在二极管区14b内的势垒区24通过柱区26而与发射极38电连接。被配置在边界区14ab内的势垒区24被设置在沟槽栅部30与虚设沟槽部40之间，并且具有以与沟槽栅部30和虚设沟槽部40双方的侧面相接的方式而平面性地扩展的形态。被配置在边界区14ab内的势垒区24通过柱区26而与发射极38电连接。势垒区24例如通过利用离子注入技术从半导体基板10的上表面导入磷而被形成。在一个示例中，势垒区24的峰值杂质浓度为1×1015～1018cm-3，势垒区24的厚度为0.2～3μm。
体区25被配置在IGBT区14a、二极管区14b以及边界区14ab内。体区25被设置在半导体基板10的上层部处，且露出于半导体基板10的上表面。体区25其杂质浓度较浓，并与发射极38欧姆接触。根据需要，体区25也可以在与发射极38接触的部分处具有杂质浓度较浓的接触区。被配置在IGBT区14a内的体区25被设置在相邻的沟槽栅部30之间，且与相邻的沟槽栅部30双方的侧面相接。被配置在二极管区14b内的体区25被设置在相邻的虚设沟槽部40之间，且与相邻的虚设沟槽部40双方的侧面相接。被配置在二极管区14b内的体区25也被称为阳极区。被配置在边界区14ab内的体区25被设置在沟槽栅部30与虚设沟槽部40之间，且与沟槽栅部30与虚设沟槽部40双方的侧面相接。体区25例如通过利用离子注入技术从半导体基板10的上表面导入硼而被形成。在一个示例中，体区25的峰值杂质浓度为1×1016～1019cm-3，体区25的厚度为0.2～5μm。
柱区26被配置在二极管区14b及边界区14ab内。柱区26以从半导体基板10的上表面贯穿体区25并到达至势垒区24的方式而被设置，并将发射极38与势垒区24电连接。柱区26以与发射极38肖特基接触的方式对其杂质浓度进行调节。被配置在二极管区14b内的柱区26被设置在相邻的虚设沟槽部40之间，且通过体区25而与相邻的虚设沟槽部40的双方分离。被配置在边界区14ab内的柱区26被设置在沟槽栅部30与虚设沟槽部40之间，且通过体区25而与沟槽栅部30和虚设沟槽部40双方分离。柱区26例如通过利用离子注入技术从半导体基板10的上表面导入磷而被形成。在一个示例中，柱区26的峰值杂质浓度为8×1013～1×1018cm-3。
发射区27被配置在IGBT区14a及边界区14ab内。发射区27被设置在半导体基板10的上层部处，且露出于半导体基板10的上表面。发射区27其杂质浓度较浓，并与发射极38欧姆接触。发射区27例如通过利用离子注入技术从半导体基板10的上表面导入砷或磷而被形成。在一个示例中，发射区27的峰值杂质浓度为1×1018～1021cm-3，其厚度为0.2～1.5μm。
沟槽栅部30在IGBT区14a内以贯穿发射区27、体区25及势垒区24并到达至漂移区23的方式而在深度方向上延伸。发射区27、体区25及势垒区24与沟槽栅部30的侧面相接。漂移区23与沟槽栅部30的侧面及底面相接。沟槽栅部30具有沟槽栅绝缘膜32与沟槽栅电极34。沟槽栅电极34通过沟槽栅绝缘膜32而与半导体基板10绝缘。在一个示例中，沟槽栅部30的深度为3～7μm。
虚设沟槽部40以贯穿体区25及势垒区24并到达至漂移区23的方式而在深度方向上延伸。体区25及势垒区24与虚设沟槽部40的侧面相接。漂移区23与虚设沟槽部40的侧面及底面相接。虚设沟槽部40具有虚设沟槽绝缘膜42与虚设沟槽电极44。虚设沟槽电极44通过虚设沟槽绝缘膜42而与半导体基板10绝缘。在一个示例中，虚设沟槽部40的深度为3～7μm。
如图3所示，反向导通IGBT1的特征在于，沟槽栅部30与虚设沟槽部40的布局不同。被设置在IGBT区14a内的沟槽栅部30的特征在于，具有格子状的布局。被设置在二极管区14b内的虚设沟槽部40的特征在于，具有条纹状的布局。
图5示意性地表示沟槽栅部30与虚设沟槽部40的布局的图。为了便于说明，将沟槽栅部30用斜线阴影表示，将虚设沟槽部40用点阴影表示。
被设置在IGBT区14a内的沟槽栅部30具有多个第一沟槽栅30A及多个第二沟槽栅30B。多个第一沟槽栅30A沿着x轴方向而延伸。多个第二沟槽栅30B在相邻的第一沟槽栅30A之间沿着y轴方向而延伸。y轴方向上的多个第一沟槽栅30A的间距长度(30La)与x轴方向上的多个第二沟槽栅30B的间距长度(30Lb)相等。因此，由一对第一沟槽栅30A与一对第二沟槽栅30B构成的环状部分的形状为正方形。在一个示例中，这些间距长度(30La、30Lb)为4～6μm。多个第一沟槽栅30A的端部延伸至终端部16(参照图1)，并且在该终端部16处沟槽栅电极34与栅极配线电连接。
被设置在二极管区14b内的虚设沟槽部40具有沿着x轴方向延伸的多个条纹虚设沟槽40A。即，多个条纹虚设沟槽40A相对于沟槽栅部30的第一沟槽栅30A而平行地延伸。y轴方向上的多个条纹虚设沟槽40A的间距长度(40L)与y轴方向上的多个第一沟槽栅30A的间距长度(30La)及x轴方向上的多个第二沟槽栅30B的间距长度(30Lb)相等。在一个示例中，y轴方向上的多个条纹虚设沟槽40A的间距长度(40L)为4～6μm。多个条纹虚设沟槽40A的端部延伸至终端部16(参照图1)。相邻的条纹虚设沟槽40A也可以以在终端部16处连结的方式而被构成。在该示例中，条纹虚设沟槽40A的虚设沟槽电极44与发射极38电连接。代替该示例，条纹虚设沟槽40A的虚设沟槽电极44的电位也可以为浮置。
另外，图5所示的布局为一个示例，沟槽栅部30与虚设沟槽部40也可以采用其他的布局。例如，如图6所示，沟槽栅部30也可以具有在y轴方向上被分割的格子状的布局。在该示例中，被分割的沟槽栅部30各自由一对第一沟槽栅30A与多个第二沟槽栅30B而被构成，从而具有梯子状的布局。此外，如图7所示，也可以在被分割的沟槽栅部30之间设置有虚设沟槽部40。
图4表示被设置在半导体基板10的上表面上的层间绝缘膜52的布局。层间绝缘膜52被设置在半导体基板10的上表面与发射极38之间。在层间绝缘膜52上形成有用于使发射极38与半导体基板10的上表面相接的多个开口52a。因此，层间绝缘膜52以具有格子状的布局的方式而被构成。层间绝缘膜52的多个开口52a在IGBT区14a中，以对应于各个由格子状的沟槽栅部30包围的半导体基板10的上表面的方式而分散配置。层间绝缘膜52的多个开口52a在二极管区14b中，以对应于相邻的条纹虚设沟槽40A之间的半导体基板10的上表面的方式而沿着x轴方向分散配置。层间绝缘膜52的多个开口52a在边界区14ab中，以对应于第一沟槽栅30A与条纹虚设沟槽40A之间的半导体基板10的上表面的方式而沿着x轴方向分散配置。层间绝缘膜52的多个开口52a跨及IGBT区14a、二极管区14b及边界区14ab的整个区域而具有共通形状的重复图案。在该示例中，层间绝缘膜52的开口52a以相对于沟槽栅部30的环状部分而具有相似的形状(正方形)的方式而被形成。因此，层间绝缘膜52的多个开口52a跨及IGBT区14a、二极管区14b及边界区14ab的整个区域而具有正方形的重复图案。
以此方式，在反向导通IGBT1中，集电极36、集电区21、漂移区23、势垒区24、体区25、发射区27、发射极38及沟槽栅部30构成IGBT结构。在反向导通IGBT1中，集电极36、阴极区22、漂移区23、势垒区24、体区25、柱区26、发射极38及虚设沟槽部40构成二极管结构。集电极36作为二极管结构中的阴极电极而发挥功能，发射极38作为二极管结构中的阳极电极而发挥功能。此外，体区25作为二极管结构中的阳极区而发挥功能。
接下来，对反向导通IGBT1的动作进行说明。首先，对IGBT区14a的IGBT结构的动作进行说明。当向集电极36施加与发射极38相比较高的电位且向沟槽栅电极34施加阈值以上的电位时，在沟槽栅绝缘膜32的侧面的体区25内将形成沟道，从而IGBT结构接通。此时，电子从发射极38经由发射区27、体区25的沟道、势垒区24、漂移区23及集电区21而向集电极36流动。另一方面，空穴从集电极36经由集电区21、漂移区23、势垒区24及体区25而向发射极38流动。以此方式，当IGBT结构接通时，电流从集电极36向发射极38流通。之后，当沟槽栅电极34的电位降低至小于阈值时，沟道将消失，从而IGBT结构关断。
被设置在IGBT区14a中的沟槽栅部30具有格子状的布局。因此，在IGBT结构处于导通时，沟槽栅部30的4个角部的沟道的电子浓度变浓，从而沟道电阻降低。此外，通过沟道的电子密度变浓，从而漂移区23内的空穴浓度也变浓，由此电导调制也激活。并且，在IGBT结构中，由于在IGBT区14a设置有势垒区24，因此通过势垒区24的载流子蓄积效果，从而漂移区23内的空穴浓度显著地变浓，由此导通电压明显降低。以此方式，在IGBT结构中，通过设置具有格子状的布局的沟槽栅部30，从而功率损耗降低。
接下来，对二极管区14b的二极管结构的动作进行说明。当向发射极38施加与集电极36相比较高的电位时，回流电流将在二极管结构中流通。以下，对使发射极38的电位从与集电极36相同的电位逐渐上升的情况进行说明。当发射极38的电位上升时，柱区26与发射极38的肖特基结将导通。由此，电子从集电极36经由阴极区22、漂移区23、势垒区24及柱区26向发射极38流动。以此方式，在发射极38的电位比较低时，二极管结构的肖特基势垒二极管导通，从而电子从发射极38向集电极36流动。
当肖特基势垒二极管导通时，由于势垒区24的电位被维持在与发射极38的电位相近的电位，因此向由体区25与势垒区24构成的pn结的正向施加的电压被抑制为较低。因此，当发射极38的电位比较低时，二极管结构的pn二极管不导通。当发射极38的电位变得比较高时，经由肖特基势垒二极管而流通的电流将增加。当经由肖特基势垒二极管而流通的电流增加时，发射极38与势垒区24之间的电位差将增加，且向由体区25与势垒区24构成的pn结的正向施加的电压也将增加，从而空穴从体区25经由势垒区24而被注入。由此，空穴从发射极38经由体区25、势垒区24、漂移区23及阴极区22向集电极36流动。另一方面，电子从集电极36经由阴极区22、漂移区23、势垒区24及体区25向发射极38流动。以此方式，在发射极38的电位比较高时，二极管结构的pn二极管导通。
如上所述，在二极管结构中，由于在发射极38的电位上升时，肖特基势垒二极管先导通，从而pn二极管导通的定时延迟。由此，在回流电流于二极管结构中流通时，从体区25向漂移区23注入的空穴量被抑制。之后，当向集电极36施加与发射极38相比较高的电位时，二极管结构的pn二极管实施反向恢复动作。这时，从体区25向漂移区23注入的空穴量被抑制，因此二极管结构的pn二极管进行反向恢复动作时的反向电流也变小。以此方式，在二极管结构中，通过设置有势垒区24及柱区26，从而改善了反向恢复特性。
接下来，对反向导通IGBT1的特征进行说明。如图3所示，被设置在二极管区14b内的虚设沟槽部40具有在x轴方向上延伸的条纹状的布局。因此，被设置在二极管区14b内的势垒区(参照图2)跨及二极管区14b的整个范围而沿着x轴方向广泛地扩展。此外，被设置在二极管区14b内的柱区26也对应于该沿着x轴方向广泛地扩展的势垒区24，跨及二极管区14b的整个范围而沿着x轴方向延伸。因此，柱区26露出于半导体基板10的上表面的露出面也跨及二极管区14b的整个范围而沿着x轴方向延伸。因此，由于相对于一个势垒区24的柱区26的露出面的面积被确保为较大，因而即使柱区26的露出面的一部分发生形成不良(例如杂质浓度不足)，也可确保柱区26与发射极38的电连接。由此，势垒区24能够使从体区25向漂移区23注入的空穴量减少，从而改善二极管结构的反向恢复特性。
另外，如图8所示，柱区26露出于半导体基板10的上表面的露出面也可以跨及二极管区14b的整个范围而沿着x轴方向分散配置。在该情况下，也由于相对于一个势垒区24的柱区26的露出面的面积被确保为较大，因此即使柱区26的多个露出面的一部分发生形成不良，也可确保柱区26与发射极38的电连接。
如图4所示，层间绝缘膜52的多个开口52a跨及IGBT区14a、二极管区14b及边界区14ab的整个区域而具有正方形的重复图案。在制造反向导通IGBT1的情况下，发射极38以如下方式而形成，即，在半导体基板10的上表面上图案形成了层间绝缘膜52之后，利用蒸镀技术而被覆盖在半导体基板10的上表面上。若层间绝缘膜52的多个开口52a具有正方形的重复图案，则所覆盖的发射极38的表面被平坦化。尽管沟槽栅部30与虚设沟槽部40的布局不同，但是由于层间绝缘膜52的布局跨及IGBT区14a、二极管区14b及边界区14ab的整个区域而均匀化，因此实现了发射极38的表面的平坦化。因此，在对发射极38进行引线接合或焊锡接合时，可抑制发射极38与引线或焊锡的接合不良，从而能够期待接合可靠性(动力循环)的提升。
图9表示改变例的反向导通IGBT2。该反向导通IGBT2的半导体基板10的特征在于，具备被设置在漂移区23与势垒区24之间的p型的电场扩张防止区28。
电场扩张防止区28被配置在IGBT区14a、二极管区14b及边界区14ab内。电场扩张防止区28被设置在漂移区23与体区25之间。电场扩张防止区28例如通过利用离子注入技术从半导体基板10的上表面导入硼而被形成。在一个示例中，电场扩张防止区28的峰值杂质浓度为1×1015～1018cm-3，电场扩张防止区28的厚度为0.2～3μm。
当设置有这样的电场扩张防止区28时，由电场扩张防止区28与漂移区23构成的pn二极管相对于从集电极36朝向发射极38的电流路径而反向地被配置。由此，减少了漏电流。特别地，电场扩张防止区28能够在二极管区14b内减少经由柱区26与发射极38的肖特基结的漏电流。
图10～图12表示改变例的反向导通IGBT3。该反向导通IGBT3的特征在于，沟槽栅部30的间距长度与虚设沟槽部40的间距长度不同。并且，该反向导通IGBT3的特征在于，半导体基板10的IGBT区14a内也设置有柱区26。
如图11所示，在反向导通IGBT3中，y轴方向上的多个第一沟槽栅30A的间距长度30La与y轴方向上的多个条纹虚设沟槽40A的间距长度40L相比较长。并且，x轴方向上的多个第二沟槽栅30B的间距长度30Lb与y轴方向上的多个条纹虚设沟槽40A的间距长度40L相比也较长。y轴方向上的多个第一沟槽栅30A的间距长度30La与x轴方向上的多个第二沟槽栅30B的间距长度30Lb相等。在一个示例中，沟槽栅部30的间距长度(30La、30Lb)为6μm，虚设沟槽部40的间距长度(40L)为4μm。
如上所述，当设置有具有格子状的布局的沟槽栅部30时，IGBT区14a的载流子浓度变得较浓，从而IGBT结构的功率损耗减少。换言之，具有格子状的布局的沟槽栅部30即使其间距长度较长，也能够对IGBT结构的功率损耗的增加进行抑制。因此，在IGBT结构中，通过将沟槽栅部30的间距长度设为较长，从而能够在对功率损耗的增加进行抑制的同时，在由沟槽栅部30包围的半导体基板10内将露出于半导体基板10的上表面的柱区26的露出面确保为较大。由此，在反向导通IGBT3中，在IGBT区14a内，也能够良好地确保柱区26与发射极38的电连接。
在这种反向导通IGBT3中，优选为，在二极管结构导通的动作模式下，空穴适度地从IGBT区14a的体区25向漂移区23被注入，从而减少二极管结构导通的动作模式下的功率损耗。另一方面，当从IGBT区14a的体区25朝向漂移区23被注入的空穴量较多时，将使二极管结构的反向恢复特性劣化。在反向导通IGBT3中，IGBT区14a内也设置有柱区26。因此，能够对在二极管区14b的二极管结构导通时，大量的空穴从IGBT区14a的体区25向漂移区23被注入的情况进行抑制。由此，减少了二极管结构导通的动作模式的功率损耗，并且也抑制了二极管结构的反向恢复特性的劣化。
此外，具有格子状的布局的沟槽栅部30能够使IGBT结构断开时的IGBT区14a的面内的电位稳定，从而使耗尽层在IGBT区14a内良好地形成。因此，IGBT区14a的沟槽栅部30的顶端的电场强度降低。换言之，具有格子状的布局的沟槽栅部30即使其间距长度较长，也能够对开关耐量的降低进行抑制。以此方式，即使沟槽栅部30的间距长度与虚设沟槽部40的间距长度不同，也可使IGBT区14a与二极管区14b的电场强度均匀化，从而实现较高的开关耐量。
如上所述，在这种反向导通IGBT3中，优选为，在二极管结构导通的动作模式下，空穴适度地从IGBT区14a的体区25向漂移区23被注入。然而，在这种反向导通IGBT3中，存在如下情况，即，在二极管结构导通的动作模式下，向沟槽栅部30的沟槽栅电极34施加正电位。在该情况下，势垒区24将经由被形成在沟槽栅部30的侧面的沟道而与发射极38发生短路。例如，如果沟槽栅部30的间距长度较短，则在势垒区24经由沟道而与发射极38发生短路时，从IGBT区14a的体区25向漂移区23被注入的空穴量明显降低。即，当沟槽栅部30的间距长度较短时，二极管结构导通的动作模式的特性根据被施加在沟槽栅部30上的电位而较大地发生变动(将该现象称为栅极干扰)。另一方面，在反向导通IGBT3中，由于沟槽栅部30的间距长度较长，因此即使势垒区24经由沟道而与发射极38发生短路，也能够对从IGBT区14a的体区25向漂移区23被注入的空穴量的变动进行抑制。反向导通IGBT3具有抗栅极干扰的特征。
此外，如图12所示，在反向导通IGBT3中，由于沟槽栅部30的间距长度与虚设沟槽部40的间距长度不同，因此被形成在层间绝缘膜52内的开口152a、252a的宽度也被构成为不同。被形成在二极管区14b及边界区14ab内的开口152a在y轴方向上的长度152La及在x轴方向上的长度152Lb，以与被形成在IGBT区14a内的开口252a在y轴方向上的长度252La及在x轴方向上的长度252Lb相比较短的方式而被构成。另外，即使在这样的情况下，也由于层间绝缘膜52具有格子状的布局，因此使发射极38的表面平坦化，从而抑制了对发射极38进行引线接合或焊锡接合时的接合不良，由此能够期待接合可靠性(动力循环)的提高。
另外，如图4所示，在层间绝缘膜52的多个开口52a跨及IGBT区14a、二极管区14b及边界区14ab的整个区域而具有正方形的重复图案时，发射极38的表面粗糙度成为最小。另一方面，如上所述，当沟槽栅部30的间距长度(30La、30Lb)与虚设沟槽部40的间距长度(40L)不同时，可改善反向导通IGBT3的某些特性。为了使这些并存，如图13所示，优选为，y轴方向上的多个第一沟槽栅30A的间距长度30La与y轴方向上的多个条纹虚设沟槽40A的间距长度40L相等，x轴方向上的多个第二沟槽栅30B的间距长度30Lb与y轴方向上的多个条纹虚设沟槽40A的间距长度40L相比较长。在该情况下，如图14所示，被形成在IGBT区14a内的开口252a在y轴方向上的长度252La及在x轴方向上的长度252Lb分别与被形成在二极管区14b及边界区14ab内的开口152a在y轴方向上的长度152La及在x轴方向上的长度152Lb相等。层间绝缘膜52的多个开口152a、252a能够跨及IGBT区14a、二极管区14b及边界区14ab的整个区域而具有共通形状的重复图案。或者，如图15所示，y轴方向上的多个第一沟槽栅30A的间距长度30La与y轴方向上的多个条纹虚设沟槽40A的间距长度40L相比较长，x轴方向上的多个第二沟槽栅30B的间距长度30Lb与y轴方向上的多个条纹虚设沟槽40A的间距长度40L相等。该情况下，如图16所示，被形成在IGBT区14a内的开口252a在y轴方向上的长度252La与被形成在二极管区14b及边界区14ab内的开口152a在x轴方向上的长度152Lb相等，被形成在IGBT区14a内的开口252a在x轴方向上的长度252Lb与被形成在二极管区14b及边界区14ab内的开口152a在y轴方向上的长度152La相等。在该情况下，层间绝缘膜52的多个开口152a、252a也能够跨及IGBT区14a、二极管区14b及边界区14ab的整个区域而具有共通形状的重复图案。以此方式，图13～图16所示的反向导通IGBT3能够使IGBT结构的特性改善与发射极38的表面的平坦化同时实现。
图17表示改变例的反向导通IGBT4。该反向导通IGBT4的半导体基板10的特征在于，具备n+型的缓冲区29及p型的阴极短路区122。
缓冲区29被配置在IGBT区14a、二极管区14b以及边界区14ab内。缓冲区29被设置在漂移区23与集电区21之间、漂移区23与阴极区22之间以及漂移区23与阴极短路区122之间，并具有与漂移区23的杂质浓度相比较浓的杂质浓度。缓冲区29例如通过利用离子注入技术从半导体基板10的下表面导入磷而被形成。在一个示例中，缓冲区29的峰值杂质浓度为1×1015～1018cm-3，缓冲区29的厚度为0.2～5μm。
阴极短路区122被配置在二极管区14b内。阴极短路区122被设置在半导体基板10的下层部的一部分处，并露出于半导体基板10的下表面。阴极短路区122与阴极区22在半导体基板10的二极管区14b的下层部处以交替地反复配置的方式而被构成。阴极短路区122与集电极36欧姆接触。
当设置有这种阴极短路区122时，由于二极管区14b中的阴极区22的占有面积相对地降低，因此在二极管结构导通时从阴极区22向漂移区23被注入的电子量降低。由此，二极管结构的反向恢复特性进一步得到改善。
以下对本说明书中公开的技术要素进行叙述。另外，以下的各个技术要素分别独立地有用。
在本说明书中公开的反向导通IGBT的一个实施方式也可以具备半导体基板、下表面电极、上表面电极、沟槽栅部及沟槽部。半导体基板被划分为设置有IGBT结构的IGBT区与设置有二极管结构的二极管区。半导体基板也可以进一步划分有IGBT区以及二极管区以外的区域，例如IGBT区与二极管区之间的边界区。半导体基板的材料不被特别地限定。下表面电极与半导体基板的IGBT区及二极管区双方的下表面相接。上表面电极与半导体基板的IGBT区及二极管区双方的上表面相接。沟槽栅部被设置在半导体基板的IGBT区内，并且在从与半导体基板的上表面正交的方向观察时具有格子状的布局。格子状的布局是指，沟槽栅部具有多个环状部分，该环状部分的形状不被特别地限定。沟槽部被设置在半导体基板的二极管区内，并且在从与半导体基板的上表面正交的方向观察时具有条纹状的布局。沟槽部具有沿着第一方向延伸的多个条纹沟槽。半导体基板的二极管区具有第一导电型的阳极区、第二导电型的漂移区及第二导电型的势垒区。阳极区被设置在相邻的条纹沟槽之间，且露出于半导体基板的上表面，并且与上表面电极相接。漂移区被设置在阳极区的下方。势垒区被设置在相邻的条纹沟槽之间且被设置在阳极区与漂移区之间，并含有与漂移区的杂质浓度相比较浓的杂质浓度。势垒区通过从半导体基板的上表面起延伸的柱部而与上表面电极电连接。只要柱部将发射极与势垒区电连接，则其形态不被特别地限定。例如柱部也可以被构成为具有第二导电型的半导体区、金属等导体或它们的组合。优选为，柱部与发射极肖特基接触。
在本说明书中公开的反向导通IGBT中，也可以采用如下方式，即，柱部露出于半导体基板的上表面的露出面沿着第一方向延伸。在该情况下，柱部的露出面的长度方向与条纹沟槽的长度方向平行。优选为，柱部的露出面与第一方向上的沟槽栅的间距长度相比较长地延伸。更优选为，期望柱部的露出面跨及二极管范围的整个范围而沿着第一方向延伸。以此方式，当柱部的露出面沿着第一方向延伸时，由于相对于一个势垒区的柱区的露出面的面积被确保为较大，因此良好地确保了柱区与发射极的电连接。
在本说明书中公开的反向导通IGBT中，也可以采用如下方式，即，柱部露出于半导体基板的上表面的露出面沿着第一方向而分散配置。在该情况下，柱部的露出面被分散配置的方向与条纹沟槽的长度方向平行。优选为，被分散配置的柱部的露出面所存在的范围与第一方向上的沟槽栅的间距长度相比较长。更优选为，期望柱部的露出面跨及二极管范围的整个范围而沿着第一方向分散配置。以此方式，当柱部的露出面沿着第一方向而分散配置时，由于相对于一个势垒区的柱区的露出面的面积被确保为较大，因此良好地确保了柱区与发射极的电连接。
在本说明书中公开的反向导通IGBT中，也可以采用如下方式，即，沟槽栅部具有多个第一沟槽栅及多个第二沟槽栅。多个第一沟槽栅沿着第一方向延伸。多个第二沟槽栅在第一沟槽栅之间在与第一方向正交的第二方向上延伸。该方式的沟槽栅部能够具有由多个矩形形状的环状部分构成的格子状的布局。
在本说明书中公开的反向导通IGBT中，也可以采用如下方式，即，第二方向上的多个第一沟槽栅的间距长度与第二方向上的多个条纹沟槽的间距长度相比较长，第一方向上的多个第二沟槽栅的间距长度与第二方向上的多个条纹沟槽的间距长度相比较长。在该情况下，可实现IGBT结构的电场集中的缓和以及栅极干扰的减少。
本说明书中公开的反向导通IGBT还可以具备层间绝缘膜。层间绝缘膜被设置在半导体基板的上表面与上表面电极之间，并且形成有用于使上表面电极与半导体基板的上表面相接的多个开口。层间绝缘膜的多个开口以对应于各个由格子状的沟槽栅部所包围的所述半导体基板的上表面的方式而分散配置。层间绝缘膜的多个开口还以对应于相邻的条纹沟槽之间的半导体基板的上表面的方式而沿着第一方向分散配置。具有这样的格子状的布局的层间绝缘膜与条纹状的布局的情况相比，使上表面电极的表面的平坦性提升。
在层间绝缘膜具有格子状的布局的反向导通IGBT中，也可以采用如下方式，即，第二方向上的多个第一沟槽栅的间距长度与第二方向上的多个条纹沟槽的间距长度相等，第一方向上的多个第二沟槽栅的间距长度与第二方向上的多个条纹沟槽的间距长度相等。在该情况下，层间绝缘膜的多个开口能够跨及IGBT区及二极管区的整个区域而具有正方形的重复图案。因此，具有这样的布局的层间绝缘膜使上表面电极的表面的平坦性显著提升。
在层间绝缘膜具有格子状的布局的反向导通IGBT中，也可以采用如下方式，即，第二方向上的多个第一沟槽栅的间距长度及第一方向上的多个第二沟槽栅的间距长度中，一方的间距长度与第二方向上的多个条纹沟槽的间距长度相等，另一方的间距长度与第二方向上的多个条纹沟槽的间距长度相比较长。在该情况下，IGBT区的沟槽栅部的间距长度与二极管区的沟槽部的间距长度相比较长，并且层间绝缘膜的多个开口能够跨及IGBT区及二极管区的整个区域而具有共通形状的重复图案。因此，该方式的反向导通IGBT能够使IGBT结构的特性改善与上表面电极的表面的平坦化同时实现。
在层间绝缘膜具有格子状的布局的反向导通IGBT中，也可以采用如下方式，即，第二方向上的多个第一沟槽栅的间距长度与第二方向上的多个条纹沟槽的间距长度相等，第一方向上的多个第二沟槽栅的间距长度与第二方向上的多个条纹沟槽的间距长度相比较长。在该情况下，IGBT区的沟槽栅部的间距长度与二极管区的沟槽部的间距长度相比较长，并且层间绝缘膜的多个开口能够跨及IGBT区及二极管区的整个区域而具有共通形状的重复图案。因此，该方式的反向导通IGBT能够使IGBT结构的特性改善与上表面电极的表面的平坦化同时实现。
以上，虽然对本发明的具体示例进行了详细说明，但这些仅为示例，并不对权利要求书进行限定。在权利要求书所记载的技术中，包括对上文所例示的具体示例进行了各种的改变、变更的内容。在本说明书或附图中所说明的技术要素通过单独或各种组合的方式来发挥技术上的有用性，并不限定于申请时权利要求所记载的组合。此外，本说明书或附图所例示的技术同时实现多个目的，并且实现其中一个目的本身既具有技术上的有用性。
符号说明
10：半导体基板；14a：IGBT区；14ab：边界区；14b：二极管区；21：集电区；22：阴极区；23：漂移区；24：势垒区；25：体区；26：柱区；27：发射区；30：沟槽栅部；36：集电极；38：发射极；40：虚设沟槽部。

Claims (9)

1.一种反向导通绝缘栅双极性晶体管，具备：
半导体基板，其被划分为设置有绝缘栅双极性晶体管结构的绝缘栅双极性晶体管区和设置有二极管结构的二极管区；
下表面电极，其与所述半导体基板的所述绝缘栅双极性晶体管区以及所述二极管区双方的下表面相接；
上表面电极，其与所述半导体基板的所述绝缘栅双极性晶体管区以及所述二极管区双方的上表面相接；
沟槽栅部，其被设置在所述半导体基板的所述绝缘栅双极性晶体管区内，并且在从与所述半导体基板的所述上表面正交的方向观察时具有格子状的布局；
沟槽部，其被设置在所述半导体基板的所述二极管区内，并且在从与所述半导体基板的所述上表面正交的方向观察时具有条纹状的布局，
所述沟槽部具有沿着第一方向延伸的多个条纹沟槽，
所述半导体基板的所述二极管区具有：
第一导电型的阳极区，其被设置在相邻的所述条纹沟槽之间，且露出于所述半导体基板的所述上表面，并且与所述上表面电极相接；
第二导电型的漂移区，其被设置在所述阳极区的下方；
第二导电型的势垒区，其被设置在相邻的所述条纹沟槽之间且被设置在所述阳极区与所述漂移区之间，并含有与所述漂移区的杂质浓度相比较浓的杂质浓度，并且通过从所述半导体基板的所述上表面起延伸的柱部而与所述上表面电极电连接。
2.如权利要求1所述的反向导通绝缘栅双极性晶体管，其中，
所述柱部露出于所述半导体基板的所述上表面的露出面沿着所述第一方向延伸。
3.如权利要求1所述的反向导通绝缘栅双极性晶体管，其中，
所述柱部露出于所述半导体基板的所述上表面的露出面沿着所述第一方向而分散配置。
4.如权利要求1至3中任意一项所述的反向导通绝缘栅双极性晶体管，其中，
所述沟槽栅部具有：
多个第一沟槽栅，其沿着所述第一方向延伸；
多个第二沟槽栅，其在相邻的所述第一沟槽栅之间沿着与所述第一方向正交的第二方向延伸。
5.如权利要求4所述的反向导通绝缘栅双极性晶体管，其中，
所述第二方向上的多个所述第一沟槽栅的间距长度与所述第二方向上的多个所述条纹沟槽的间距长度相比较长，
所述第一方向上的多个所述第二沟槽栅的间距长度与所述第二方向上的多个所述条纹沟槽的间距长度相比较长。
6.如权利要求1所述的反向导通绝缘栅双极性晶体管，其中，
还具备层间绝缘膜，所述层间绝缘膜被设置在所述半导体基板的所述上表面与所述上表面电极之间，并且形成有用于使所述上表面电极与所述半导体基板的所述上表面相接的多个开口，
所述层间绝缘膜的所述多个开口以对应于各个由格子状的所述沟槽栅部所包围的所述半导体基板的所述上表面的方式而分散配置，并且以对应于相邻的所述条纹沟槽之间的所述半导体基板的所述上表面的方式而沿着所述第一方向分散配置。
7.如权利要求6所述的反向导通绝缘栅双极性晶体管，其中，
所述沟槽栅部具有：
多个第一沟槽栅，其沿着所述第一方向延伸；
多个第二沟槽栅，其在相邻的所述第一沟槽栅之间沿着与所述第一方向正交的第二方向延伸，
所述第二方向上的多个所述第一沟槽栅的间距长度与所述第二方向上的多个所述条纹沟槽的间距长度相等，
所述第一方向上的多个所述第二沟槽栅的间距长度与所述第二方向上的多个所述条纹沟槽的间距长度相等。
8.如权利要求6所述的反向导通绝缘栅双极性晶体管，其中，
所述沟槽栅部具有：
多个第一沟槽栅，其沿着所述第一方向延伸；
多个第二沟槽栅，其在相邻的所述第一沟槽栅之间沿着与所述第一方向正交的第二方向延伸，
所述第二方向上的多个所述第一沟槽栅的间距长度及所述第一方向上的多个所述第二沟槽栅的间距长度中，一方的间距长度与所述第二方向上的多个所述条纹沟槽的间距长度相等，另一方的间距长度与所述第二方向上的多个所述条纹沟槽的间距长度相比较长。
9.如权利要求8所述的反向导通绝缘栅双极性晶体管，其中，
所述第二方向上的多个所述第一沟槽栅的间距长度与所述第二方向上的多个所述条纹沟槽的间距长度相等，
所述第一方向上的多个所述第二沟槽栅的间距长度与所述第二方向上的多个所述条纹沟槽的间距长度相比较长。
CN201610354183.6A 2015-05-27 2016-05-25 反向导通绝缘栅双极性晶体管 Active CN106206698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015107314A JP6274154B2 (ja) 2015-05-27 2015-05-27 逆導通ｉｇｂｔ
JP2015-107314 2015-05-27

Publications (2)

Publication Number Publication Date
CN106206698A CN106206698A (zh) 2016-12-07
CN106206698B true CN106206698B (zh) 2019-12-17

Family

ID=57281534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610354183.6A Active CN106206698B (zh) 2015-05-27 2016-05-25 反向导通绝缘栅双极性晶体管

Country Status (5)

Country Link
US (1) US9589952B2 (zh)
JP (1) JP6274154B2 (zh)
KR (1) KR101748993B1 (zh)
CN (1) CN106206698B (zh)
DE (1) DE102016105765B4 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929260B2 (en) 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
JP6274154B2 (ja) 2015-05-27 2018-02-07 トヨタ自動車株式会社 逆導通ｉｇｂｔ
JP6213522B2 (ja) * 2015-06-03 2017-10-18 トヨタ自動車株式会社 半導体装置
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
WO2018030444A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6805655B2 (ja) * 2016-09-07 2020-12-23 富士電機株式会社 半導体装置
JP7114873B2 (ja) 2016-10-14 2022-08-09 富士電機株式会社 半導体装置
CN106783952A (zh) * 2016-12-23 2017-05-31 株洲中车时代电气股份有限公司 一种沟槽栅igbt器件
JP6742925B2 (ja) * 2017-01-18 2020-08-19 株式会社 日立パワーデバイス 半導体装置、及びそれを用いた電力変換装置
DE112017003314T5 (de) * 2017-02-24 2019-03-14 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置
JP6958093B2 (ja) 2017-08-09 2021-11-02 富士電機株式会社 半導体装置
US10847617B2 (en) * 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
US10685956B2 (en) * 2017-12-28 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device comprising deep counter well and manufacturing mehtod thereof
JP6954449B2 (ja) * 2018-03-15 2021-10-27 富士電機株式会社 半導体装置
JP6935351B2 (ja) * 2018-03-20 2021-09-15 株式会社東芝 半導体装置
JP7000240B2 (ja) * 2018-04-18 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6995722B2 (ja) * 2018-09-19 2022-01-17 株式会社東芝 半導体装置
US11929365B2 (en) 2018-10-18 2024-03-12 Rohm Co., Ltd. Semiconductor device
JP7101593B2 (ja) * 2018-10-30 2022-07-15 三菱電機株式会社 半導体装置
JP2020080343A (ja) * 2018-11-12 2020-05-28 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタとその製造方法
JP7172920B2 (ja) * 2019-09-04 2022-11-16 株式会社デンソー 半導体装置
JP7353891B2 (ja) * 2019-09-20 2023-10-02 株式会社東芝 半導体装置及び半導体回路
JP7249927B2 (ja) * 2019-11-07 2023-03-31 三菱電機株式会社 半導体装置およびその製造方法
DE102019133030B4 (de) * 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren
JP7331733B2 (ja) * 2020-02-26 2023-08-23 三菱電機株式会社 半導体装置
US11296213B2 (en) * 2020-03-20 2022-04-05 Infineon Technologies Austria Ag Reverse-conducting igbt having a reduced forward recovery voltage
CN114600252A (zh) * 2020-06-18 2022-06-07 丹尼克斯半导体有限公司 具有受控阳极注入的逆导型igbt
JP2023139979A (ja) * 2022-03-22 2023-10-04 株式会社東芝 半導体装置及び半導体回路
CN115117152A (zh) * 2022-08-26 2022-09-27 深圳芯能半导体技术有限公司 一种逆导型igbt器件及制备方法
CN116632053B (zh) * 2023-07-25 2024-01-30 深圳市美浦森半导体有限公司 一种rc-igbt器件的控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103890955A (zh) * 2011-07-27 2014-06-25 丰田自动车株式会社 半导体器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5052025B2 (ja) * 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
US8154073B2 (en) 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
JP4997854B2 (ja) 2006-07-14 2012-08-08 株式会社デンソー 半導体装置
JP2010010583A (ja) 2008-06-30 2010-01-14 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2012216577A (ja) * 2011-03-31 2012-11-08 Semiconductor Components Industries Llc 絶縁ゲート型半導体装置
JP6037499B2 (ja) 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
US9064711B2 (en) 2011-06-09 2015-06-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for fabricating semiconductor device
JP5724887B2 (ja) * 2012-01-16 2015-05-27 トヨタ自動車株式会社 半導体装置
JP2013197122A (ja) 2012-03-15 2013-09-30 Toshiba Corp 半導体装置
US9362349B2 (en) 2012-06-21 2016-06-07 Infineon Technologies Ag Semiconductor device with charge carrier lifetime reduction means
WO2014188569A1 (ja) * 2013-05-23 2014-11-27 トヨタ自動車株式会社 ダイオード内蔵ｉｇｂｔ
US9508710B2 (en) * 2013-08-26 2016-11-29 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2015107318A (ja) 2013-10-22 2015-06-11 株式会社高尾 弾球遊技機
JP6274154B2 (ja) 2015-05-27 2018-02-07 トヨタ自動車株式会社 逆導通ｉｇｂｔ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103890955A (zh) * 2011-07-27 2014-06-25 丰田自动车株式会社 半导体器件

Also Published As

Publication number Publication date
CN106206698A (zh) 2016-12-07
US20160351561A1 (en) 2016-12-01
DE102016105765A1 (de) 2016-12-01
DE102016105765B4 (de) 2022-09-22
KR20160140369A (ko) 2016-12-07
JP2016225345A (ja) 2016-12-28
JP6274154B2 (ja) 2018-02-07
KR101748993B1 (ko) 2017-06-19
US9589952B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
CN106206698B (zh) 反向导通绝缘栅双极性晶体管
CN109964317B (zh) 半导体装置
US9960165B2 (en) Semiconductor device having adjacent IGBT and diode regions with a shifted boundary plane between a collector region and a cathode region
JP6896673B2 (ja) 半導体装置
CN107148675B (zh) 半导体装置
CN106688083B (zh) 半导体装置
JP6135636B2 (ja) 半導体装置
JP6844147B2 (ja) 半導体装置
JP6743026B2 (ja) 半導体素子
CN110462838B (zh) 半导体装置
JP5922886B2 (ja) ダイオードおよび半導体装置
JPWO2018220879A1 (ja) 半導体装置
CN109509789B (zh) 半导体装置
JP2009071217A (ja) 半導体装置
CN110140220B (zh) 半导体装置
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
JP6946922B2 (ja) 半導体装置
JP2016096307A (ja) 半導体装置
WO2019098122A1 (ja) 半導体装置
JP7435214B2 (ja) 半導体装置
JP6852541B2 (ja) 半導体装置
JP6519641B2 (ja) 半導体装置
JP7294004B2 (ja) 半導体装置
JP7172920B2 (ja) 半導体装置
KR102646517B1 (ko) 다중 전계 완화 구조를 갖는 전력 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200408

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right