CN115985953A - 半导体器件及其制备方法、电力变换装置 - Google Patents

Abstract

本公开提供一种半导体器件及其制备方法、电力变换装置。半导体器件包括：半导体层，具有彼此相对的第一侧表面和第二侧表面，在第一侧表面上沿第一方向交替设置第一沟槽第二沟槽组，第二沟槽组包括1个第二沟槽或者包括沿第一方向排列的多个第二沟槽，第一沟槽和第二沟槽均沿第二方向延伸，第一方向与第二方向平行于半导体层所处平面且彼此相交，与第一沟槽相邻的第二沟槽包括沿第二方向延伸的主体区域以及从主体区域朝向相邻第一沟槽方向凸出的枝节区域，主体区域同侧的枝节区域间隔设置，半导体层包括与第一沟槽相连的源区，源区位于第一沟槽与第二沟槽的枝节区域之间；栅极结构；假栅极结构；第一电极；层间介质层；第二电极。

Description

半导体器件及其制备方法、电力变换装置

技术领域

本公开属于电力电子技术领域，具体涉及一种半导体器件及其制备方法、电力变换装置。

背景技术

本部分旨在为权利要求书中陈述的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。

MOS型半导体器件例如是金属-氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)等。MOS型半导体器件的栅极结构包含平面栅极结构和沟槽栅极结构。

发明内容

本公开提供一种半导体器件及其制备方法、电力变换装置。

本公开采用如下技术方案：一种半导体器件，包括：

半导体层，具有彼此相对的第一侧表面和第二侧表面，在所述第一侧表面上沿第一方向交替设置第一沟槽第二沟槽组，所述第二沟槽组包括1个第二沟槽或者包括沿所述第一方向排列的多个第二沟槽，所述第一沟槽和所述第二沟槽均沿第二方向延伸，所述第一方向与所述第二方向平行于所述半导体层所处平面且彼此相交，与所述第一沟槽相邻的第二沟槽包括沿所述第二方向延伸的主体区域以及从所述主体区域朝向相邻第一沟槽方向凸出的枝节区域，所述主体区域同侧的枝节区域间隔设置，所述半导体层包括与所述第一沟槽相连的源区，所述源区位于所述第一沟槽与所述第二沟槽的枝节区域之间；

栅极结构，设置在所述第一沟槽内，包括栅绝缘层和栅极；

假栅极结构，设置在所述第二沟槽内，包括假栅绝缘层和假栅极；

第一电极，设置在所述半导体层的第一侧表面上且与所述源区导电接触；

层间介质层，将所述第一电极和所述栅极结构间隔分开；

第二电极，设置在所述半导体层的第二侧表面上。

在一些实施例中，沿第一方向彼此相邻的两个第一沟槽之间设置1个第二沟槽，所述第二沟槽包括从其主体区域朝向两侧第一沟槽凸出的枝节区域。

在一些实施例中，沿第一方向彼此相邻的两个第一沟槽之间设置多个第二沟5槽，所述第二沟槽包括从其主体区域朝向两侧第一沟槽凸出的枝节区域，相邻第二沟槽的彼此相对的枝节区域连为一体。

在一些实施例中，所述假栅极浮空设置或者与所述第一电极导电接触。

在一些实施例中，所述半导体层的第一侧表面上还设置有多个第三沟槽，所述第一电极填充所述第三沟槽，以至少与所述源区导电接触。

0在一些实施例中，部分所述第三沟槽暴露所述源区的侧表面，且与所述第二沟槽间隔设置。

在一些实施例中，部分所述第三沟槽暴露所述源区的侧表面且暴露所述假栅极。

在一些实施例中，在相邻的第一沟槽与第二沟槽的主体区域之间且在该主体5区域朝向该第一沟槽的相邻2个枝节区域之间设置一个或多个孤立的第三沟槽。

在一些实施例中，所述假栅极的顶表面低于所述栅极的顶表面。

在一些实施例中，所述半导体器件构造为IGBT或MOSFET。

本公开采用如下技术方案：一种半导体器件的制备方法，包括：

提供半导体层，具有彼此相对的第一侧表面和第二侧表设置在所述第一侧表0面上沿第一方向交替设置第一沟槽和第二沟槽组，所述第二沟槽组包括1个第二沟槽或者包括沿所述第一方向排列的多个第二沟槽，所述第一沟槽和所述第二沟槽均沿第二方向延伸，所述第一方向与所述第二方向平行于所述半导体层所处平面且彼此相交，与所述第一沟槽相邻的第二沟槽包括沿所述第二方向延伸的主体区域以及从所述主体区域朝向相邻第一沟槽方向凸出的枝节区域，所述主体区域5同侧的枝节区域间隔设置，所述半导体层包括与所述第一沟槽相连的源区，所述源区位于所述第一沟槽与所述第二沟槽的枝节区域之间；

在所述第一沟槽内形成栅极结构的步骤，所述栅极结构包括栅绝缘层和栅极；

在所述第二沟槽内假栅极结构的步骤，所述假栅极结构包括假栅绝缘层和假栅极；

0在所述半导体层的第一侧表面上形成与所述源区导电接触的第一电极的步骤；

在所述第一电极和所述栅极结构之间形成层间介质层的步骤；

在所述半导体层的第二侧表面上形成第二电极的步骤。

在一些实施例中，所述栅极和所述假栅极是同步形成的，随后对假栅极进行选择性刻蚀以降低所述假栅极的顶表面高度。

本公开采用如下技术方案：一种电力变换装置，包括：前述的半导体器件。

附图说明

图1是本公开实施例的半导体器件部分结构的俯视透视图。

图2是本公开另一些实施例的半导体器件部分结构的俯视透视图。

图3是图1所示半导体器件中第三沟槽的俯视图图案的四种变式。

图4是图1所示半导体器件中第三沟槽的截面图的两种变式。

图5a至图5f是图1所示半导体器件在制备的中间阶段的局部截面图。

附图标记为：1、半导体层；11、载流子存储层；12、阱区；13、基区；14、集电区；S、源区；21、栅极；21a、假栅极；22、栅绝缘层；220、栅绝缘材料层；22a、假栅绝缘层；23、层间介质层；24、绝缘层；3、第一电极；4、第二电极；AT、第一沟槽；DT、第二沟槽；H3、第三沟槽；W、D、枝节区域尺寸；Tr、主体区域尺寸；Mesa、源区尺寸；P、相邻的第一沟槽与第二沟槽之间的最大间距；D1、第一方向；D2、第二方向。

具体实施方式

下面结合附图所示的实施例对本公开作进一步说明。

图1是本公开实施例的半导体器件部分结构的俯视透视图。图2是本公开另一些实施例的半导体器件部分结构的俯视透视图。图3是图1所示半导体器件中第三沟槽的俯视图图案的四种变式。图4是图1所示半导体器件中第三沟槽的截面图的两种变式。

参考图1至图4，本公开的实施例提供一种半导体器件，包括：

半导体层1，具有彼此相对的第一侧表面和第二侧表面，设置在第一侧表面上沿第一方向D1交替设置的第一沟槽AT和第二沟槽DT组，第二沟槽DT组包括1个第二沟槽DT或者包括沿第一方向D1排列的多个第二沟槽DT，第一沟槽AT和第二沟槽DT均沿第二方向D2延伸，第一方向D1与第二方向D2平行于半导体层1所处平面且彼此相交，与第一沟槽AT相邻的第二沟槽DT包括沿第二方向D2延伸的主体区域(主体区域的宽边标注为Tr)以及从主体区域朝向相邻第一沟槽AT凸出的枝节区域(枝节区域的尺寸标注为W、D)，主体区域同侧的枝节区域间隔设置，半导体层1包括与第一沟槽AT相连的源区S(源区沿第一方向D1的尺寸标记为Mesa)，源区S位于第一沟槽AT与第二沟槽DT的枝节区域之间；

栅极21结构，设置在第一沟槽AT内，包括栅绝缘层2422和栅极21；

假栅极21a结构，设置在第二沟槽DT内，包括假栅绝缘层2422a和假栅极21a；

第一电极3，设置在半导体层1的第一侧表面上且与源区S导电接触；

层间介质层23，至少将第一电极3和栅极21间隔分开；

第二电极4，设置在半导体层1的第二侧表面上。

在一些实施例中，D＝0.2um，Tr＝0.8um，W取值在0.25um到10um的范围内，P＝Mesa+D。

图1所示的实施例中，栅极21和假栅极21a沿第一方向D1交替设置。图2所示的实施例中，栅极21和2个假栅极21a构成的假栅极21a组沿第一方向D1交替设置。

在一些实施例中，半导体器件构造为IGBT或MOSFET。当半导体器件构造为IGBT时，第一电极3为发射极，第二电极4为集电极。当半导体器件构造为MOSFET时，第一电极3为源极，第二电极4为漏极。以下实施例的介绍中，以半导体器件构造为IGBT，且源区S为N型为例进行说明。

参考图4的a图，半导体层1从下至上依次为P型的集电区14；N型的基区13；N型的载流子存储层11；P型的阱区12；N型的源区S。第一电极3作为发射极。半导体层1的第一侧表面上开设第三沟槽H3，第三沟槽H3同时暴露源区S的侧表面和假栅极21a的顶表面。第一电极3填充第三沟槽H3，从而与源区S和假栅极21a导电接触。

参考图4的b图，其与a图的区别在于第三沟槽H3仅暴露源区S的侧表面，从而使得第一电极3填充第三沟槽H3后，第一电极3仅与源区S导电接触。假栅极21a是浮空设置的。当然，假栅极21a也可以在其他位置通过过孔与第一电极3电连接。

在一些实施例中，继续参考图1，沿第一方向D1彼此相邻的两个第一沟槽AT之间设置1个第二沟槽DT，第二沟槽DT包括从其主体区域朝向两侧第一沟槽AT凸出的枝节区域。第二沟槽DT的主体区域与最近邻的第一沟槽AT的距离标注为P。

在一些实施例中，沿第一方向D1彼此相邻的两个第一沟槽AT之间设置多个第二沟槽DT，第二沟槽DT包括从其主体区域朝向两侧第一沟槽AT凸出的枝节区域，相邻第二沟槽DT的彼此相对的枝节区域连为一体。

当然，相邻第二沟槽DT之间相对的一侧也可以不设置枝节区域。

采用以上设计方式，第二沟槽DT的枝节区域与第一沟槽AT之间的间距可以根据设计要求设计地足够短，从而满足局部精细化元胞设计，有助于提升电流密度。进一步，第二沟槽DT同侧的两个枝节区域之间有足够大的面积供阱区12连接电源电压，例如是供P阱接地，为空穴提供更大的流通面积，提高器件抗闩锁能力。进一步，第二沟槽DT同侧的两个枝节区域之间的空间足够大，P阱接地(例如是与第一电极3导电连接从而实现P阱接地)的面积大小可以灵活设计，满足器件对di/dt或dv/dt的差异化的设计需求。

在一些实施例中，参考图4，假栅极21a浮空设置或者与第一电极3导电接触。

在一些实施例中，参考图4，半导体层1的第一侧表面上还设置有多个第三沟槽H3，第一电极3填充第三沟槽H3，以至少与源区S导电接触。

在一些实施例中，参考图4的b图，部分第三沟槽H3暴露源区S的侧表面，且与第二沟槽DT间隔设置。

在一些实施例中，参考图4的a图，部分第三沟槽H3暴露源区S的侧表面且暴露假栅极21a。

在一些实施例中，参考图3的c图和d图，在相邻的第一沟槽AT与第二沟槽DT的主体区域之间且在该主体区域朝向该第一沟槽AT的相邻2个枝节区域之间设置一个或多个孤立的第三沟槽H3。

而在图3的a图和b图中，第三沟槽H3从第一沟槽AT同侧的一个源区S附近延伸至该第一沟槽AT同侧的另一个源区S附近。图3的a图中，第三沟槽H3时等宽的矩形。图3的b图中，第三沟槽H3在相邻两个枝节区域之间的区域增大了宽度。

第三沟槽H3是实现第一电极3与源区S和阱区12导电连接的，以上均是展示了第一电极3与阱区12连接的面积和位置的灵活性。

在一些实施例中，参考图，假栅极21a的顶表面低于栅极21的顶表面。这有助于降低寄生电容，提高器件的开关速度。

图5a至图5f是图1所示半导体器件在制备的中间阶段的局部截面图。

基于与前述实施例相同的发明构思，本公开的一些实施例还提供一种半导体器件的制备方法，包括：

提供半导体层1，具有彼此相对的第一侧表面和第二侧表面，在第一侧表面上沿第一方向D1交替设置第一沟槽AT和第二沟槽DT组，第二沟槽DT组包括1个第二沟槽DT或者包括沿第一方向D1排列的多个第二沟槽DT，第一沟槽AT和第二沟槽DT均沿第二方向D2延伸，第一方向D1与第二方向D2平行于半导体层1所处平面且彼此相交，与第一沟槽AT相邻的第二沟槽DT包括沿第二方向D2延伸的主体区域以及从主体区域朝向相邻第一沟槽AT方向凸出的枝节区域，位于主体区域同侧的枝节区域间隔设置，半导体层1包括与第一沟槽AT相连的源区S，源区S位于第一沟槽AT与第二沟槽DT的枝节区域之间；

在第一沟槽AT内形成栅极21结构的步骤，栅极21结构包括栅绝缘层2422和栅极21；

在第二沟槽DT内假栅极21a结构的步骤，假栅极21a结构包括假栅绝缘层2422a和假栅极21a；

在半导体层1的第一侧表面上形成与源区S导电接触的第一电极3的步骤；

在第一电极3和栅极21结构之间形成层间介质层23的步骤；

在半导体层1的第二侧表面上形成第二电极4的步骤。

具体地，参考图5a，在半导体层1的第一侧表面上刻蚀出第一沟槽AT和第二沟槽DT。半导体层1的第一侧表面内已形成阱区12。

参考图5b，沉积整面的栅绝缘材料层220。栅绝缘材料层220填充第一沟槽AT和第二沟槽DT的内表面。

参考图5c，在第一沟槽AT内和第二沟槽DT内沉积多晶硅，从而得到栅极21和假栅极21a。

参考图5d，从半导体层1的第一侧表面进行整面离子注入，得到载流子存储层11和源区S。

参考图5e，对假栅极21a进行选择性刻蚀，降低假栅极21a的高度。这有助于降低寄生电容。

参考图5f，向第二沟槽DT内填充绝缘层24，进行平坦化工艺，同时得到覆盖栅极21的层间介质层23。在一些实施例中，层间介质层23和绝缘层24是连为一体的相同的材料层。

继续参考图4的a图，形成第三沟槽H3，以暴露源区S的侧表面、阱区12的顶表面以及假栅极21a的顶表面，随后沉积并图案化第一电极3。如果需要假栅极21a浮空设置，也在前面的步骤中将假栅极21a的顶表面刻蚀地更低一些，从而在形成第三沟槽H3时，即使对绝缘层24进行刻蚀，也不会暴露假栅极21a。

传统工艺中在形成第三沟槽H3时，需要同时刻蚀假栅极21a(例如是多晶硅)、栅介质层和半导体层1。而本公开的第三沟槽H3的刻蚀工艺只需要进行介质层(包括绝缘层24和层间介质层23)与半导体层1的刻蚀。传统工艺多晶硅淀积后经过平坦化处理后，多晶硅顶表面顶角处存在倒角，遮挡包裹住部分绝缘层24，增加绝缘层24的刻蚀难度。本公开假栅极21a的顶表面是刻蚀而得到的相对平整的表面，避免存在上述倒角的问题，降低刻蚀工艺的难度。

基于相同的发明构思，本公开的实施例还提供一种电力变换装置，包括前述的半导体器件。

电力变换装置例如是包含ACAC变换器、ACDC变换器、DCDC变换器、DCAC变换器等。本公开实施例提供的半导体器件可以用作这些变换器中的功率开关。电力变换装置能够用作放电加工机、激光加工机、或感应加热烹调器、非接触器供电系统的电源装置，并且，还能够用作太阳能发电系统、蓄电系统、列车等的功率调节器或电源系统。

本公开中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

本公开的保护范围不限于上述的实施例，显然，本领域的技术人员可以对本公开进行各种改动和变形而不脱离本公开的范围和精神。倘若这些改动和变形属于本公开权利要求及其等同技术的范围，则本公开的意图也包含这些改动和变形在内。

Claims (13)

1.一种半导体器件，其特征在于，包括：

半导体层，具有彼此相对的第一侧表面和第二侧表面，在所述第一侧表面上沿第一方向交替设置第一沟槽和第二沟槽组，所述第二沟槽组包括1个第二沟槽或者包括沿所述第一方向排列的多个第二沟槽，所述第一沟槽和所述第二沟槽均沿第二方向延伸，所述第一方向与所述第二方向平行于所述半导体层所处平面且彼此相交，与所述第一沟槽相邻的第二沟槽包括沿所述第二方向延伸的主体区域以及从所述主体区域朝向相邻第一沟槽凸出的枝节区域，所述主体区域同侧的枝节区域间隔设置，所述半导体层包括与所述第一沟槽相连的源区，所述源区位于所述第一沟槽与所述第二沟槽的枝节区域之间；

栅极结构，设置在所述第一沟槽内，包括栅绝缘层和栅极；

假栅极结构，设置在所述第二沟槽内，包括假栅绝缘层和假栅极；

第一电极，设置在所述半导体层的第一侧表面上且与所述源区导电接触；

层间介质层，将所述第一电极和所述栅极结构间隔分开；

第二电极，设置在所述半导体层的第二侧表面上。

2.根据权利要求1所述的半导体器件，其特征在于，沿第一方向彼此相邻的两个第一沟槽之间设置1个第二沟槽，所述第二沟槽包括从其主体区域朝向两侧第一沟槽凸出的枝节区域。

3.根据权利要求1所述的半导体器件，其特征在于，沿第一方向彼此相邻的两个第一沟槽之间设置多个第二沟槽，所述第二沟槽包括从其主体区域朝向两侧第一沟槽凸出的枝节区域，相邻第二沟槽的彼此相对的枝节区域连为一体。

4.根据权利要求1所述的半导体器件，其特征在于，所述假栅极浮空设置或者与所述第一电极导电接触。

5.根据权利要求1所述的半导体器件，其特征在于，所述半导体层的第一侧表面上还设置有多个第三沟槽，所述第一电极填充所述第三沟槽，以至少与所述源区导电接触。

6.根据权利要求5所述的半导体器件，其特征在于，部分所述第三沟槽暴露所述源区的侧表面，且与所述第二沟槽间隔设置。

7.根据权利要求5所述的半导体器件，其特征在于，部分所述第三沟槽暴露所述源区的侧表面且暴露所述假栅极。

8.根据权利要求5所述的半导体器件，其特征在于，在相邻的第一沟槽与第二沟槽的主体区域之间且在该主体区域朝向该第一沟槽的相邻2个枝节区域之间设置一个或多个孤立的第三沟槽。

9.根据权利要求1所述的半导体器件，其特征在于，所述假栅极的顶表面低于所述栅极的顶表面。

10.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件构造为IGBT或MOSFET。

11.一种半导体器件的制备方法，其特征在于，包括：

提供半导体层，具有彼此相对的第一侧表面和第二侧表面，在所述第一侧表面上沿第一方向交替设置第一沟槽和第二沟槽组，所述第二沟槽组包括1个第二沟槽或者包括沿所述第一方向排列的多个第二沟槽，所述第一沟槽和所述第二沟槽均沿第二方向延伸，所述第一方向与所述第二方向平行于所述半导体层所处平面且彼此相交，与所述第一沟槽相邻的第二沟槽包括沿所述第二方向延伸的主体区域以及从所述主体区域朝向相邻第一沟槽方向凸出的枝节区域，位于所述主体区域同侧的枝节区域间隔设置，所述半导体层包括与所述第一沟槽相连的源区，所述源区位于所述第一沟槽与所述第二沟槽的枝节区域之间；

在所述第一沟槽内形成栅极结构的步骤，所述栅极结构包括栅绝缘层和栅极；

在所述第二沟槽内假栅极结构的步骤，所述假栅极结构包括假栅绝缘层和假栅极；

在所述半导体层的第一侧表面上形成与所述源区导电接触的第一电极的步骤；

在所述第一电极和所述栅极结构之间形成层间介质层的步骤；

在所述半导体层的第二侧表面上形成第二电极的步骤。

12.根据权利要求11所述的制备方法，其特征在于，所述栅极和所述假栅极是同步形成的，随后对假栅极进行选择性刻蚀以降低所述假栅极的顶表面高度。

13.一种电力变换装置，其特征在于，包括：根据权利要求1至10中任一项所述的半导体器件。

Images