KR101870552B1 - 전력용 반도체 장치 - Google Patents

전력용 반도체 장치 Download PDF

Info

Publication number
KR101870552B1
KR101870552B1 KR1020167029038A KR20167029038A KR101870552B1 KR 101870552 B1 KR101870552 B1 KR 101870552B1 KR 1020167029038 A KR1020167029038 A KR 1020167029038A KR 20167029038 A KR20167029038 A KR 20167029038A KR 101870552 B1 KR101870552 B1 KR 101870552B1
Authority
KR
South Korea
Prior art keywords
groove portion
trench
base region
region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020167029038A
Other languages
English (en)
Other versions
KR20160136366A (ko
Inventor
아키히코 후루카와
쇼이치 오리타
히로키 무라오카
아츠시 나라자키
츠요시 가와카미
유지 무라카미
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20160136366A publication Critical patent/KR20160136366A/ko
Application granted granted Critical
Publication of KR101870552B1 publication Critical patent/KR101870552B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H01L29/78—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L29/42356—
    • H01L29/4236—
    • H01L29/739—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

전력용 반도체 장치는, 제 1 도전형의 제 1 베이스 영역과, 제 2 도전형의 제 2 베이스 영역과, 제 2 베이스 영역의 표면으로부터 제 1 베이스 영역에 이르도록 마련된 서로 평행한 적어도 3개의 홈부이며, 제 2 홈부를 사이에 두고 제 1 홈부와 제 3 홈부가 배치된 홈부와, 홈부의 내벽을 덮는 절연막과, 절연막 위에 충전된 도전성의 트렌치 게이트와, 제 1 홈부와 제 2 홈부의 사이의 제 2 베이스 영역에, 제 1 홈부에 접하도록 마련되고, 이미터 전극에 접속된 제 1 도전형의 이미터 영역과, 제 1 베이스 영역에 마련된 제 2 도전형의 컬렉터 영역을 포함하고, 제 1, 제 3 홈부에 매립된 트렌치 게이트는 게이트 전극에 접속되고, 제 2 홈부에 매립된 트렌치 게이트는, 이미터 전극에 접속된다.

Description

전력용 반도체 장치{POWER SEMICONDUCTOR DEVICE}
본 발명은, 전력용 반도체 장치에 관한 것이며, 특히 IGBT(Insulated Gate Bipolar Transistor : 절연 게이트 바이폴러 트랜지스터) 등의 트렌치 게이트 부착 반도체 장치에 관한 것이다.
IGBT 등의 전력용 반도체 장치에서는, 반도체 기판 표면에 스트라이프 형상으로 형성된 트렌치 게이트를 고밀도화함으로써, 도통 손실을 저감할 수 있다. 예를 들면, 트렌치 게이트 부착 IGBT(이하 「트렌치 IGBT」라고 한다.)에서는, 반도체 기판에, 그 표면에서 이면을 향해, n형 이미터 영역 및 p형 컨택트 영역, p형 베이스 영역, n형 베이스 영역, n형 버퍼 영역, p형 컬렉터 영역이 차례로 형성된다. 트렌치 게이트는, 기판 표면에 스트라이프 형상으로 형성되고, n형 이미터 영역과 인접하도록 n형 이미터 영역 및 p형 베이스 영역을 관통하여, n형 베이스 영역에 도달하도록 형성된다. 또, 각 트렌치 게이트에 인접하는 n형 이미터 영역의 외측에는 p형 컨택트 영역이 형성된다.
트렌치 IGBT에서는, 표면측의 n형 이미터 영역으로부터, 트렌치 게이트에 인접한 p형 베이스 영역에 전자를 주입한다. 이 p형 베이스 영역으로의 전자의 주입량은 트렌치 게이트에 인가하는 전압에 의해 제어된다. 즉, 트렌치 게이트에 오프 전압이 인가된 상태에서는, 표면측의 n형 이미터 영역으로부터 p형 베이스 영역으로 전자는 주입되지 않고, 도통이 오프로 된다. 한편, 트렌치 게이트에 온 전압이 인가된 상태에서는, 표면측의 n형 이미터 영역으로부터 p형 베이스 영역으로 전자가 주입된 결과, n형 베이스 영역으로도 전자가 주입된다. 또, 온 상태에서는, 이면측의 p형 컬렉터 영역으로부터 n버퍼 영역을 경유하여 n형 베이스 영역으로 정공이 주입된다. 즉, 표면측으로부터 전자가 주입되어 이면측으로부터 정공이 주입됨으로써, 온 상태의 n형 베이스 영역의 전자 및 정공의 캐리어 농도가 원래의 n형 베이스 영역의 전자 농도보다 2자리수 이상 높아지는 전도도 변조 효과가 일어난다. 이것으로 인해, n형 베이스 영역의 저항이 매우 낮아져 도통 손실을 저감하는 것이 가능해진다.
또한, 특허 문헌 1에 기재된 트렌치 IGBT에서는, 스트라이프 형상으로 형성된 복수의 트렌치 게이트의 사이의 소정의 영역에 n형 이미터 영역 등을 형성하지 않고, n형 이미터 영역과 접하지 않은 트렌치 게이트를 마련하고 있다. 이들의 트렌치 게이트는, 더미 트렌치 게이트나 불활성 트렌치 게이트로 불리우고, 이미터 전극에 접속되어 있다. 이러한 구조를 이용함으로써, 도통 손실을 유지하면서, 트렌치 IGBT의 게이트 용량(게이트 전극-이미터 전극간 용량 및 게이트 전극-컬렉터 전극간 용량)을 저감하고 있다.
또, 특허 문헌 2에 기재된 트렌치 IGBT에서는, 모든 더미 트렌치 게이트를 게이트 전극에 접속하고, 게이트 용량을 유지하면서, 도통 손실을 저감하고 있다.
[선행기술문헌]
[특허문헌]
(특허문헌 1) 일본 공개 특허 공보 제 2002-016252 호
(특허문헌 2) 일본 공개 특허 공보 제 2005-032941 호
IGBT의 도통 손실을 더 저감하려면, 스트라이프 형상의 트렌치 게이트의 피치를 좁게 하여 고밀도화하는 것이나, 이미터 전극에 접속되는 더미 트렌치 게이트의 개수를 증가시켜 게이트 용량을 더 저감하는 것이 필요하다. 여기서, 인버터 등에 사용되는 IGBT의 고성능화에는, 도통 손실의 저감에 더하여, 스위칭 동작시의 손실의 저감도 동시에 실현하는 것이 필요하다. 스위칭 손실은, IGBT가 오프로부터 온으로 전환할 때의 턴 온 손실과, 온으로부터 오프로 전환할 때의 턴 오프 손실의 2 성분으로 이루어지지만, 트렌치 게이트를 고밀도화하고, 더미 트렌치 게이트의 개수를 증가시킨 IGBT에서는, 도통 손실과 턴 오프 손실은 저감할 수 있지만, 컬렉터 전압의 시간 변화율이 일정한 조건의 경우에 있어서, 턴 온 손실이 저감될 수 없다고 하는 문제가 있었다.
그래서, 본 발명은, 도통 손실과 턴 오프 손실의 저감에 더하여, 컬렉터 전압의 시간 변화율이 일정한 조건의 경우에서도, 턴 온 손실의 저감이 가능한 전력용의 반도체 장치의 제공을 목적으로 한다.
본 발명은, 이미터 전극과 컬렉터 전극의 사이의 전류를 게이트 전극에 인가하는 전압으로 제어하는 전력용의 반도체 장치로서,
제 1 주면(主面)과, 상기 제 1 주면에 대향하는 제 2 주면을 갖는 제 1 도전형의 제 1 베이스 영역과,
상기 제 1 베이스 영역의 제 1 주면에 마련된 제 2 도전형의 제 2 베이스 영역과,
상기 제 2 베이스 영역의 표면으로부터 상기 제 2 베이스 영역을 관통하여 상기 제 1 베이스 영역에 도달하도록 마련된 서로 평행한 적어도 3개의 홈(groove)부이며, 제 2 홈부를 사이에 두고 제 1 홈부와 제 3 홈부가 배치된 홈부와, 각각의 상기 홈부의 내벽을 덮는 절연막과, 상기 절연막 위에 충전된 도전성의 트렌치 게이트와,
상기 제 1 홈부와 상기 제 2 홈부의 사이의 상기 제 2 베이스 영역에, 상기 제 1 홈부에 접하도록 마련되고, 상기 이미터 전극과 전기적으로 접속된 제 1 도전형의 이미터 영역과,
상기 제 1 베이스 영역의 제 2 주면 상에 마련된 제 2 도전형의 컬렉터 영역
을 포함하고,
제 1 홈부 및 제 3 홈부에 매립된 트렌치 게이트(액티브 트렌치 게이트, 액티브 더미 트렌치 게이트)는, 게이트 전극과 전기적으로 접속되고,
상기 제 2 홈부에 매립된 트렌치 게이트(아이솔레이티드 더미 트렌치 게이트)는, 이미터 전극과 전기적으로 접속되는 것을 특징으로 하는 반도체 장치이다.
본 발명에 따르면, 액티브 트렌치 게이트(6a)에 인가되는 게이트 전위에 의해 컬렉터 전류의 온, 오프 제어가 행해지지만, 액티브 트렌치 게이트(6a)를 사이에 두도록, 이미터 전위에 고정된 아이솔레이티드 더미 트렌치 게이트(6b)를 마련함으로써, 컬렉터 전류에 기여하는 전도도 변조 효과를 높일 수 있다. 또, 이들을 사이에 두도록 게이트 전위에 고정된 액티브 더미 트렌치 게이트(6c)를 마련함으로써, 게이트 전극과 컬렉터 전극의 사이의 기생 용량에 의해 컬렉터 전압의 시간 변화율을 완만하게 할 수 있고, 컬렉터 전압의 시간 변화율이 일정 조건 하에서, 턴 온 손실의 저감이 가능해진다.
도 1은 본 발명의 실시의 형태 1에 따른 트렌치 IGBT의 단면도이다.
도 2a는 본 발명의 실시의 형태 1에 따른 트렌치 IGBT의 제조 공정의 단면도이다.
도 2b는 본 발명의 실시의 형태 1에 따른 트렌치 IGBT의 제조 공정의 상면도이다.
도 3a는 본 발명의 실시의 형태 1에 따른 트렌치 IGBT의 제조 공정의 단면도이다.
도 3b는 본 발명의 실시의 형태 1에 따른 트렌치 IGBT의 제조 공정의 상면도이다.
도 4a는 본 발명의 실시의 형태 1에 따른 트렌치 IGBT의 제조 공정의 단면도이다.
도 4b는 본 발명의 실시의 형태 1에 따른 트렌치 IGBT의 제조 공정의 상면도이다.
도 5는 본 발명의 실시의 형태 1에 따른 다른 트렌치 IGBT의 단면도이다.
도 6a는 본 발명의 실시의 형태 1에 따른 다른 트렌치 IGBT의 제조 공정의 단면도이다.
도 6b는 본 발명의 실시의 형태 1에 따른 다른 트렌치 IGBT의 제조 공정의 상면도이다.
도 7은 본 발명의 실시의 형태 1에 따른 다른 트렌치 IGBT의 단면도이다.
도 8은 비교예에 따른 트렌치 IGBT의 단면도이다.
도 9는 트렌치 IGBT의 스위칭 시험 회로를 나타내는 회로도이다.
도 10a은 본 발명의 실시의 형태 1에 따른 다른 트렌치 IGBT의, 스위칭 시험에서의 턴 온 특성 파형을 나타낸다.
도 10b는 비교예에 따른 트렌치 IGBT의, 스위칭 시험에서의 턴 온 특성 파형을 나타낸다.
도 11은 본 발명의 실시의 형태 1에 따른 다른 트렌치 IGBT와, 비교예에 따른 트렌치 IGBT의, 턴 온 손실과 다이오드 전압의 시간 변화율의 관계를 나타낸다.
도 12는 본 발명의 실시의 형태 2에 따른 트렌치 IGBT의 단면도이다.
도 13은 본 발명의 실시의 형태 3에 따른 트렌치 IGBT의 단면도이다.
도 14는 본 발명의 실시의 형태 4에 따른 트렌치 IGBT의 단면도이다.
도 15는 본 발명의 실시의 형태 4에 따른 다른 트렌치 IGBT의 단면도이다.
실시의 형태 1.
도 1은, 전체가 20으로 표시되는, 본 발명의 실시의 형태 1에 따른 종형 트렌치 IGBT의 단면도이며, 파선으로 둘러싸인 부분이 단위 IGBT이다. 트렌치 IGBT(20)는, 제 1 주면(표면)과, 제 1 주면에 대향하는 제 2 주면(이면)을 갖는 n형(제 1 도전형) 베이스 영역(1)(제 1 도전형의 제 1 베이스 영역)을 구비한다. n형 베이스 영역(1)의 제 1 주면측의 표면에는, 선택적으로 형성된 p형(제 2 도전형) 베이스 영역(2)을 구비한다.
또, 트렌치 IGBT(20)는, p형 베이스 영역(2)의 제 1 주면측의 표면에 선택적으로, p형 베이스 영역(2)보다 얕고 또한 스트라이프 형상으로 형성된 n형 이미터 영역(3)(제 1 도전형의 이미터 영역)과, p형 베이스 영역(2)보다 얕게 형성된 p형 컨택트 영역(4)(제 2 도전형의 제 1 컨택트 영역)을 구비한다.
또, 트렌치 IGBT(20)는, 제 1 주면으로부터 n형 베이스 영역(1)에 이르는 스트라이프 형상의 홈부와, 홈부의 내측의 표면을 덮도록 형성된 게이트 절연막(5)과, 게이트 절연막(5) 상에, 홈부를 충전하도록 형성된 제 1 트렌치 게이트(「액티브 트렌치 게이트」라고 부른다.)(6a)를 구비한다. 또, n형 이미터 영역(3)은 홈부를 사이에 두고 접하도록 형성되어 있다. p형 베이스 영역(2)의 제 1 주면측의 표면상에는, 층간 절연막(7)을 구비하고, 추가로, 층간 절연막(7) 위에는, n형 이미터 영역(3), p형 컨택트 영역(4)과 전기적으로 접속된 이미터 전극(8)을 구비한다.
또한, 트렌치 IGBT(20)는, 제 1 트렌치 게이트(6a)를 양측으로부터 끼우도록 형성된, 제 1 주면으로부터 n형 베이스 영역(1)에 이르는 스트라이프 형상의 홈부와, 홈부의 내표면을 덮도록 형성된 게이트 절연막(5)과, 게이트 절연막(5) 상에 있어서, 홈부를 충전하도록 형성된 제 2 트렌치 게이트(「아이솔레이티드 더미 트렌치 게이트)라고 부른다.)(6b)를 구비한다.
또, 트렌치 IGBT(20)는, 제 1 트렌치 게이트(6a)의 양측에 마련된 2개의 제 2 트렌치 게이트(6b)를 외측으로부터 끼우도록 형성된, 제 1 주면으로부터 n형 베이스 영역(1)에 이르는 스트라이프 형상의 홈부와, 홈부의 내측의 표면을 덮도록 형성된 게이트 절연막(5)과, 게이트 절연막(5) 상에 있어서, 홈부를 충전하도록 형성된 제 3 트렌치 게이트(「액티브 더미 트렌치 게이트」라고 부른다.)(6c)를 구비한다. 즉, 액티브 트렌치 게이트(6a)와 아이솔레이티드 더미 트렌치 게이트(6b)와 액티브 더미 트렌치 게이트(6c)의 3 종류의 트렌치 게이트를 구비한다. 각각의 게이트는 이하와 같은 특징을 갖는다.
액티브 트렌치 게이트(6a) : 트렌치 게이트의 양측의 벽을 따라 n형 이미터 영역(3)이 형성된다. 구동 전압이 인가된다. 구동 전압에 따라서, n형 이미터 영역으로부터 p형 베이스 영역을 거쳐서 n형 베이스 영역으로의 전자 주입을 제어한다.
액티브 더미 트렌치 게이트(6c) : 트렌치 게이트의 양측의 벽을 따라 이미터 영역이 형성되어 있지 않다. 또, 구동 전압이 인가된다. 게이트와 컬렉터 사이의 귀환 용량 소자로서 동작한다.
아이솔레이티드 더미 트렌치 게이트(6b) : 트렌치 게이트의 양측의 벽을 따르는 n형 이미터 영역(3)의 유무는 상관없다. 트렌치 게이트가 이미터 전극에 접속되어 있다.
또한, 트렌치 IGBT(20)는, 제 1 트렌치 게이트(6a)와 제 3 트렌치 게이트(6c)에 접속되는 게이트 전극(G)과, 제 2 트렌치 게이트(6b)에 접속되는 이미터 전극(8)(E)을 구비한다.
한편, 트렌치 IGBT(20)는, n형 베이스 영역(1)의 제 2 주면측에 차례로 형성된, n형 버퍼 영역(9)(제 1 도전형의 버퍼 영역)과, p형 컬렉터 영역(10)(제 2 도전형의 컬렉터 영역)과, p형 컬렉터 영역(10)과 전기적으로 접속된 컬렉터 전극(11)(C)을 구비한다.
다음으로, 도 2a ~ 도 4b를 이용하여, 트렌치 IGBT(20)의 제조 방법에 대해 설명한다. 도 2a, 도 3a, 도 4a는 각 제조 공정의 단면도이며, 도 2b, 도 3b, 도 4b에 나타내는 평면도의 A-A에 있어서의 단면에 상당한다.
트렌치 IGBT(20)의 제조 방법에서는, 우선, 도 2a, 도 2b에 나타내는 바와 같이, FZ(Floating Zone) 법으로 제작된 n형 실리콘 기판을 준비한다. 실리콘 기판에는, 이하의 공정으로 각종 영역이 형성되지만, 각종 영역이 형성되지 않는 잔여 부분은, 드리프트(drift) 층인 n형 베이스 영역(1)으로 된다.
계속해서, 준비한 실리콘 기판 표면의 소정의 위치에, 포토리소그래피, 이온 주입, 및 열처리를 행함으로써, p형 베이스 영역(2)(2a, 2b)을 형성한다. 구체적으로는, 도 2a에 나타내는 바와 같이, p형 베이스 영역(2)을 실리콘 기판의 표면 측에 형성한다. p형 베이스 영역(2)의 두께는 1 ~ 4㎛ 정도이다.
다음으로, p형 베이스 영역(2)의 소정의 위치에, 포토리소그래피, 이온 주입, 및 열처리를 행하여, n형 이미터 영역(3) 및 p형 컨택트 영역(4)을 형성한다. 구체적으로는, 도 2b에 나타내는 바와 같이, n형 이미터 영역(3)을 일정 간격(일정 피치, 피치 길이 : p1)으로 스트라이프 형상으로 형성하고, n형 이미터 영역(3)에 인접하여, p형 컨택트 영역(4)을 반복 형성한다.
계속해서, 도 3a, 도 3b에 나타내는 바와 같이, 일정 간격(일정 피치, 피치 길이 : p2)으로 스트라이프 형상으로 홈부를 형성한다. 일부의 홈부는, n형 이미터 영역(3) 내에, n형 이미터 영역(3)을 나누도록 형성한다. 홈부는, 실리콘 기판 표면으로부터, p형 베이스 영역(2)(및 n형 이미터 영역(3))을 관통하여, n형 베이스 영역(1)에 이르도록, 즉, p형 베이스 영역(1)의 상부를 도려내도록 형성한다. 또, 홈부의 깊이는, 실리콘 기판 표면으로부터 일정한 깊이이며, p형 베이스 영역(2)의 두께보다 깊은 1 ~ 8㎛ 정도이다.
여기서, 홈부에 의해 분단된 p형 베이스 영역(2)은, n형 이미터 영역(3)과 p형 컨택트 영역(4)이 형성되어 있는 것을 p형 베이스 영역(2a)이라 부르고, 어느 것도 형성되어 있지 않은 영역을 p형 베이스 영역(2b)이라고 부른다.
다음으로, 홈부의 내벽을 따라 게이트 절연막(5)을 형성한다. 계속해서, 게이트 절연막(5)이 형성된 홈부를 충전하도록, n형의 폴리실리콘을 매립하여, 트렌치 게이트(6)를 형성한다. 트렌치 게이트(6) 중, n형 이미터 영역(3)을 구분하는 홈부에 형성되는 것을 제 1 트렌치 게이트(6a)로 하고, 액티브 트렌치 게이트라고 부른다. 제 1 트렌치 게이트(6)를 사이에 둔 양측의 홈부에 형성되는 것을 제 2 트렌치 게이트(6b)로 하고, 아이솔레이티드 더미 트렌치 게이트라고 부른다. 또한, 제 2 트렌치 게이트(6b)를 사이에 두고 제 1 트렌치 게이트(6a)와 반대측의 홈부에 형성되는 것을 제 3 트렌치 게이트(6c)로 하고, 액티브 더미 트렌치 게이트라고 부른다. 바꾸어 말하면, 액티브 트렌치 게이트(6a)의 양측에 아이솔레이티드 더미 트렌치 게이트(6b)가 배치되고, 또한 그 외측에 액티브 더미 트렌치 게이트(6c)가 배치된다.
계속해서, 도 4a, 도 4b에 나타내는 바와 같이, 제 1, 제 2, 제 3 트렌치 게이트(6a, 6b, 6c) 등이 형성된 실리콘 기판 표면을 덮도록, 층간 절연막(7)을 형성한다. 층간 절연막(7)은, 예를 들면 실리콘 산화막으로 이루어진다. 다음으로, 적어도 n형 이미터 영역(3) 및 p형 컨택트 영역(4)의 일부가 노출하도록 층간 절연막(7)에 개구 영역(7a)을 형성한다.
다음으로, n형 이미터 영역(3) 및 p형 컨택트 영역(4)과 전기적으로 접속하도록, 층간 절연막(7) 위에 이미터 전극(8)을 형성한다.
다음으로, n형 베이스 영역(1)(실리콘 기판)의 제 2 주면(이면) 상에 n형 버퍼 영역(9)을 형성하고, 그 위에 p형 컬렉터 영역(10)을 형성한다. 계속해서, p형 컬렉터 영역(10)과 전기적으로 접속하도록, p형 컬렉터 영역(10) 위에 컬렉터 전극(11)을 형성한다.
이상의 제조 공정으로, 도 1에 나타내는 트렌치 IGBT(20)가 완성된다.
도 5는, 전체가 21로 표시되는, 본 발명의 실시의 형태 1에 따른 다른 트렌치 IGBT의 단면도(변형예 1)이며, 파선으로 둘러싸인 부분이 단위 IGBT이다. 또, 도 6a, 도 6b는 제조 공정의 단면도 및 상면도이며, 도 6a는 도 6b의 B-B에 있어서의 단면에 상당한다. 도 5, 도 6a, 도 6b 중, 도 1과 동일한 부호는, 동일 또는 상당 개소를 나타낸다. 또, 도 5는 도 6b의 B-B에 있어서의 단면에 대응한다.
도 3a, 도 3b와, 도 6a, 도 6b를 비교하면 알 수 있는 바와 같이, 트렌치 IGBT(21)와 트렌치 IGBT(20)의 차이점은, n형 이미터 영역(3)과 P형 컨택트 영역(4)의 배치(형상)이다. 즉, 도 3b에서는, 제 1 트렌치 게이트(6a)와 평행하게, n형 이미터 영역(3) 및 p형 컨택트 영역(4)이 p형 베이스 영역(2a) 중에 형성되어 있지만, 도 6b에서는, p형 베이스 영역(2a) 중에, 제 1 트렌치 게이트(6a)를 따르는 방향으로, n형 이미터 영역(3)과 p형 이미터 영역(4)이 교대로 반복 배치되어 있다. 그 외의 구성은 IGBT(20)와 같다.
트렌치 IGBT(21)에서는, n형 이미터 영역(3)과 p형 이미터 영역(4)을 교대로 배치함으로써, 도 4a에 나타내는 층간 절연막(7)에 컨택트 개구 영역(7a)을 형성하는 공정으로, 위치 맞춤이 조금 어긋난 경우에도, n형 이미터 영역(3)과 p형 이미터 영역(4)의 쌍방을 개구할 수 있어, 프로세스 마진을 크게 할 수 있다.
도 7은, 전체가 22a로 표시되는, 본 발명의 실시의 형태 1에 따른 다른 트렌치 IGBT의 단면도(변형예 2)이며, 파선으로 둘러싸인 부분이 단위 IGBT이다. 도 7 중, 도 1과 동일한 부호는, 동일 또는 상당 개소를 나타낸다.
도 7과 도 1을 비교하면 알 수 있는 바와 같이, 트렌치 IGBT(22a)와 트렌치 IGBT(20)의 차이점은, 액티브 더미 트렌치 게이트(6c)의 배치이다. 즉, 트렌치 IGBT(20)에서는, 2개의 아이솔레이티드 더미 트렌치 게이트(6b)의 사이에, 1개의 액티브 더미 트렌치 게이트(6c)가 끼워지도록 배치되지만, 도 7의 트렌치 IGBT(22a)에서는, 2개의 아이솔레이티드 더미 트렌치 게이트(6b)의 사이에, 2개의 액티브 더미 트렌치 게이트(6c)가 끼워지도록 배치되어 있다.
다음으로, 트렌치 IGBT(22a)의 작용 및 효과에 대해, 도 8에 나타내는 비교예와 대비하면서 설명한다. 또, 트렌치 IGBT(22a)와 IGBT(20)는 액티브 더미 트렌치 게이트의 개수만이 다르며 다른 구성은 동일하기 때문에, 작용 및 효과는 거의 동일하다.
도 8에 나타내는 비교예의 트렌치 IGBT(22b)에서는, 도 7에 나타내는 트렌치 IGBT(22a)에 액티브 더미 트렌치 게이트(6c)를 형성하지 않고, 그 대신에, 일반적인 더미 트렌치 게이트(6b)가 형성되어 있다. 즉, 2개의 트렌치 게이트(6a)의 사이에, 4개의 더미 트렌치 게이트(6b)가 끼워진 구조로 되어 있다.
도 9는, 본 발명의 실시의 형태 1에 따른 트렌치 IGBT(22a)와, 비교예에 따른 트렌치 IGBT(22b)의 평가에 이용한, 전력 변환용의 하프 브리지(half-bridge) 평가 회로의 회로도이다. 도 9에 나타내는 바와 같이, 하프 브리지 평가 회로에서는, IGBT의 게이트 전극(G)에는, 외부 저항(Rg)과 게이트 인가용 펄스 전원(V1)이 접속되어 있다. 또, IGBT의 컬렉터 전극(C)에는 기생 인덕턴스(Ls)와 부하 인덕턴스(Lm)와 DC 전원(V2)이 접속되어 있다. 또한, 부하 인덕턴스에 대해서 병렬로 환류용의 프리 휠(free wheel) 다이오드(Diode)가 접속되어 있다.
도 9의 하프 브리지 평가 회로에서는, 예를 들면, 게이트 전압 인가용의 전원의 전압치(V1)는 15V/0V, 기생 인덕턴스(Ls)는 50μH, 부하 인덕턴스(Lm)는 200μH, DC 전원의 전압치는 600V이고, 외부 저항(Rg)은 가변으로 한다. 또, IGBT의 정격 전류는 150A, 정격 전압은 1200V로 한다.
도 10a, 도 10b는, 도 9의 하프 브리지 평가 회로를 이용한 스위칭 시험의 디바이스 시뮬레이션 결과이며, 시험 온도는 125℃로 했다.
도 10a는 본 발명의 실시의 형태 1에 따른 트렌치 IGBT(22a)의 턴 온시의 컬렉터 전압과 컬렉터 전류의 파형을 나타낸 것이고, 도 10b는 비교예의 트렌치 IGBT(22b)의 턴 온시의 전압과 전류의 파형을 나타낸 것이다. 각각, 실선이 컬렉터 전압, 파선이 컬렉터 전류를 나타낸다. 도 10a, 도 10b에서는, 컬렉터 전압 파형에 있어서의 전압의 시간 변화율(dV/dt)의 최대치가 동일 레벨로 되도록, 가변의 외부 저항(Rg)을 조정하고 있다. 즉, 본 발명의 실시의 형태 1에 따른 트렌치 IGBT(22a)에서는, 비교예의 IGBT(22b)보다 낮은 값의 외부 저항(Rg)이 적용되어 있어, 턴 온 동작이 빨라지는 것이 분명하다.
다음으로, 도 11에, 도 10a 및 도 10b의 전압과 전류 파형의 관계로부터 얻어지는 IGBT의 턴 온 손실과, 프리 휠 다이오드(Diode)의 전압의 시간 변화율의 최대치의 관계를 나타낸다. 도 11의 가로축은, 도 9의 회로도에 나타내는 외부 저항(Rg)을 파라미터로 하여, 컬렉터 전류 150A에 있어서의 IGBT의 턴 온 손실을 계산한 것이다. 한편, 세로축은, 그 외부 저항값으로, 컬렉터 전류 1.5A(상술의 컬렉터 전류의 1/100의 값)에서의 다이오드측의 전압의 시간 변화율을 계산한 것이다.
도 11으로부터, 다이오드의 시간 변화율을 20000V/㎲(도 11 중에 파선으로 표시)의 조건에서는, 비교예의 트렌치 IGBT(22b)에 비해, 트렌치 IGBT(22a)의 턴 온 손실이 대략 절반으로 되는 것을 알 수 있다. 즉, 본 실시의 형태 1에 따른 트렌치 IGBT(22a)를 이용함으로써, 턴 온 손실이 작아진다. 이것은, 액티브 더미 트렌치 게이트(6c)를 마련함으로써, 액티브 더미 트렌치 게이트(6c)가 접속된 게이트 전극(G)과 컬렉터 전극(C)의 사이의 귀환 용량이, 비교예에 따른 트렌치 IGBT(22b)보다 크게 된 것에 기인한다.
이와 같이, 본 발명의 실시의 형태 1에서는, 컬렉터 전류의 온, 오프의 제어를 담당하는 게이트 전극에 접속된 제 1 트렌치 게이트(6a)를 사이에 두고, 이미터 전극에 접속되는 아이솔레이티드 더미 트렌치 게이트(6b)를 배치하고, 또한 그들을 사이에 두고, 게이트 전극에 접속되는 액티브 더미 트렌치 게이트(6c)를 배치함으로써, 게이트 전극과 컬렉터 전극의 사이의 귀환 용량을 종래의 트렌치 IGBT보다 크게 할 수 있다. 이 결과, IGBT의 턴 온 동작시의 환류용의 다이오드의 전압의 시간 변화율을 억제하면서, IGBT의 턴 온 손실을 저감할 수 있다.
또, 게이트 전극에 접속된 액티브 트렌치 게이트(6a)와, 액티브 더미 트렌치 게이트(6c)의 사이에 이미터 전극에 접속되는 아이솔레이티드 더미 트렌치 게이트(6b)를 배치함으로써, 액티브 트렌치 게이트(6a)와 액티브 더미 트렌치 게이트(6c)의 사이의 상호 간섭이 억제되어, 안정된 스위칭 동작이나 부하 단락 동작이 얻어진다.
또, 도 1, 도 5, 도 7에서는, 액티브 트렌치 게이트(6a)와 액티브 더미 트렌치 게이트(6c)의 사이에, 1개의 아이솔레이티드 더미 트렌치 게이트(6b)가 배치되어 있지만, 2 이상의 아이솔레이티드 더미 트렌치 게이트(6b)를 배치해도 상관없다.
실시의 형태 2.
도 12는, 전체가 23으로 표시되는, 본 발명의 실시의 형태 2에 따른 트렌치 IGBT의 단면도이며, 파선으로 둘러싸인 부분이 단위 IGBT이다. 도 12 중, 도 1과 동일한 부호는, 동일 또는 상당 개소를 나타낸다.
본 발명의 실시의 형태 2에 따른 트렌치 IGBT(23)는, 실시의 형태 1의 변형예에 따른 트렌치 IGBT(22a)(도 7 참조)로서, 2개의 액티브 더미 트렌치 게이트(6c)에 끼워진 p형 베이스 영역(2b) 중에, p형 컨택트 영역(4)이 마련된 구조로 되어 있다. p형 컨택트 영역(4)의 일부가 노출하도록, 층간 절연막(7)에 개구 영역(7c)이 형성되고, p형 컨택트 영역(4)은 이미터 전극(8)에 접속된다.
이와 같이, 2개의 액티브 더미 트렌치 게이트(6c)에 끼워진 p형 베이스 영역(2b)에만 p형의 컨택트 영역(4)을 마련함으로써, 액티브 더미 트렌치 게이트(6c)가 접속된 게이트 전극(G)과 컬렉터 전극(C)의 사이의 귀환 용량의 일부가, 게이트 전극(G)과 이미터 전극(E)의 사이의 용량으로 치환되지만, 종래의 트렌치 IGBT보다 귀환 용량이 크기 때문에, IGBT의 턴 온 동작시의 환류용의 다이오드의 전압의 시간 변화율을 억제하면서, IGBT의 턴 온 손실을 저감할 수 있다.
또한, 2개의 액티브 더미 트렌치 게이트(6c)에 끼워진 p형 베이스 영역(2b)에, 이미터 전극(8)에 접속되는 p형 컨택트 영역(4)을 마련함으로써, 전자 및 정공의 캐리어 중 정공을 효율 좋게 배출하는 것이 가능하게 되고, 특히 부하 단락시에 있어 안정된 동작이 가능해진다.
실시의 형태 3.
도 13은, 전체가 24로 표시되는, 본 발명의 실시의 형태 3에 따른 트렌치 IGBT의 단면도이며, 파선으로 둘러싸인 부분이 단위 IGBT이다. 도 13 중, 도 1과 동일한 부호는, 동일 또는 상당 개소를 나타낸다.
본 발명의 실시의 형태 3에 따른 트렌치 IGBT(24)는, 실시의 형태 1에 따른 트렌치 IGBT(20)(도 1 참조)에 있어, 액티브 트렌치 게이트(6a)와 아이솔레이티드 더미 트렌치 게이트(6b)의 사이의 거리와 비교하여, 아이솔레이티드 더미 트렌치 게이트(6b)와 액티브 더미 트렌치 게이트(6c)의 사이의 거리를 좁게 한 구조로 되어 있다. 즉, 아이솔레이티드 더미 트렌치(6b)와 액티브 더미 트렌치 게이트(6c)의 사이의 p형 베이스 영역에 컨택트 영역을 마련할 필요가 없기 때문에, 반도체 프로세스의 최소 설계 룰까지 아이솔레이티드 더미 트렌치 게이트(6b)와 액티브 더미 트렌치 게이트(6c)의 사이의 거리를 좁게 할 수 있다.
본 발명의 실시의 형태 3에 따른 트렌치 IGBT(24)에서는, 액티브 더미 트렌치 게이트(6c)가 접속되는 게이트 전극(G)과 컬렉터 전극(C)의 사이의 귀환 용량은, 실시의 형태 1에 따른 트렌치 IGBT(20)와 동일하기 때문에, IGBT의 턴 온 동작시의 환류용의 다이오드의 전압의 시간 변화율을 억제하면서, IGBT의 턴 온 손실을 저감할 수 있다.
또한, 액티브 트렌치 게이트(6a)와 아이솔레이티드 더미 트렌치 게이트(6b)의 사이의 거리와 비교하여, 아이솔레이티드 더미 트렌치 게이트(6b)와 액티브 더미 트렌치 게이트(6c)의 사이의 거리를 좁게 함으로써, 단위 면적 당의 액티브 트렌치 게이트(6a)가 차지하는 비율을 크게 할 수 있어, 실시의 형태 1에 따른 트렌치 IGBT(20)의 컬렉터 전류보다, 컬렉터 전류를 증가시키는 것이 가능하게 된다.
실시의 형태 4.
도 14는, 전체가 25로 표시되는, 본 발명의 실시의 형태 4에 따른 트렌치 IGBT의 단면도이며, 파선으로 둘러싸인 부분이 단위 IGBT이다. 또, 도 15는, 전체가 26으로 표시되는, 본 발명의 실시의 형태 4에 따른 다른 트렌치 IGBT의 단면도이며, 파선으로 둘러싸인 부분이 단위 IGBT이다. 도 14 중, 도 15 중, 도 1과 동일한 부호는, 동일 또는 상당 개소를 나타낸다.
본 발명의 실시의 형태 4에 따른 트렌치 IGBT(25)는, 실시의 형태 1에 따른 트렌치 IGBT(20)(도 1 참조)에 있어서, 아이솔레이티드 더미 트렌치 게이트(6b)와 액티브 더미 트렌치 게이트(6c)에 끼워진 p형 베이스 영역(2b) 대신에, 아이솔레이티드 더미 트렌치 게이트(6b)가 형성되는 홈부에만 접하도록 p형 베이스 영역(2c)이 마련된 구조로 되어 있다.
이와 같이, 아이솔레이티드 더미 트렌치 게이트(6b)가 형성되는 홈부에만 접하도록 p형 베이스 영역(2c)을 마련함으로써, 액티브 더미 트렌치 게이트(6c)가 접속된 게이트 전극(G)과 컬렉터 전극(C)의 사이의 귀환 용량을, 트렌치 IGBT(20)보다 증가시킬 수 있어, IGBT의 턴 온 동작시의 환류용의 다이오드의 전압의 시간 변화율을 억제하면서, IGBT의 턴 온 손실을 저감할 수 있다.
또, 도 15에 나타내는 바와 같이, 본 발명의 실시의 형태 4에 따른 다른 트렌치 IGBT(26)는, 트렌치 IGBT(20)(도 1 참조)에 있어서, 아이솔레이티드 더미 트렌치 게이트(6b)와 액티브 더미 트렌치 게이트(6c)에 끼워진 영역에 p형 베이스 영역(2b)을 마련하지 않은 구조로 되어 있다.
이와 같이, p형 베이스 영역(2b)을 마련하지 않음으로써, 액티브 더미 트렌치 게이트(6c)와 n형 베이스 영역(1)의 사이의 귀환 용량을 증가시킬 수 있어, IGBT의 턴 온 동작시의 환류용의 다이오드의 전압의 시간 변화율을 억제하면서, IGBT의 턴 온 손실을 저감할 수 있다.
또, 도 14, 도 15에서는, 액티브 트렌치 게이트(6a)와 액티브 더미 트렌치 게이트(6c)의 사이에, 1개의 아이솔레이티드 더미 트렌치 게이트(6b)가 배치되어 있지만, 2 이상의 아이솔레이티드 더미 트렌치 게이트(6b)를 배치해도 상관없다. 또, 도 7과 마찬가지로, 2개의 아이솔레이티드 더미 트렌치 게이트(6b)의 사이에, 액티브 더미 트렌치 게이트(6c)를 2개 이상 배치해도 상관없다. 또, 도 5와 마찬가지로, p형 베이스 영역(2a) 중에, 제 1 트렌치 게이트(6a)를 따르는 방향으로, n형 이미터 영역(3)과 p형 이미터 영역(4)이 교대로 반복 배치되어도 상관없다.
또, 본 발명의 실시의 형태 1 ~ 4에서는, 제 1 도전형을 n형, 제 2 도전형을 p형으로 하여 설명했지만, 제 1 도전형을 p형, 제 2 도전형을 n형으로 해도 좋다. 또, 실리콘 반도체로 구성되는 트렌치 IGBT를 예로 설명했지만, 탄화 실리콘 반도체로 구성되는 트렌치 IGBT로 해도 좋다.
1 : n형 베이스 영역 2a, 2b, 2c : p형 베이스 영역
3 : n형 이미터 영역 4 : p형 컨택트 영역
5 : 게이트 절연막
6a : 제 1 트렌치 게이트(액티브 트렌치 게이트)
6b : 제 2 트렌치 게이트(아이솔레이티드 더미 트렌치 게이트)
6c : 제 3 트렌치 게이트(액티브 더미 트렌치 게이트)
7 : 층간 절연막 7a, 7c : 개구 영역
8 : 이미터 전극 9 : n형 버퍼 영역
10 : p형 컬렉터 영역 11 : 컬렉터 전극
20, 21, 22a, 22b, 23, 24, 25, 26 : IGBT

Claims (11)

  1. 이미터 전극과 컬렉터 전극의 사이의 전류를 게이트 전극에 인가하는 전압으로 제어하는 전력용의 반도체 장치로서,
    제 1 주면(主面)과, 상기 제 1 주면에 대향하는 제 2 주면을 갖는 제 1 도전형의 제 1 베이스 영역과,
    상기 제 1 베이스 영역의 제 1 주면에 마련된 제 2 도전형의 제 2 베이스 영역과,
    상기 제 2 베이스 영역을 관통하여 상기 제 1 베이스 영역에 이르도록 마련된 서로 평행한 적어도 3개의 홈부이며, 제 2 홈(groove)부를 사이에 두고 제 1 홈부와 제 3 홈부가 배치된 홈부와,
    각각의 상기 홈부의 내벽을 덮는 절연막과,
    상기 절연막 상에 충전된 도전성의 트렌치 게이트와,
    상기 제 1 홈부와 상기 제 2 홈부의 사이의 상기 제 2 베이스 영역에, 상기 제 1 홈부에 접하도록 마련되고, 상기 이미터 전극과 전기적으로 접속된 제 1 도전형의 이미터 영역과,
    상기 제 1 베이스 영역의 상기 제 2 주면상에 마련되어 상기 컬렉터 전극과 전기적으로 접속된 제 2 도전형의 컬렉터 영역을 포함하되,
    상기 제 1 홈부는 상기 이미터 영역의 표면으로부터 상기 제 2 베이스 영역을 관통해서 형성되고,
    상기 제 2 홈부와 상기 제 3 홈부는 상기 제 2 베이스 영역의 표면으로부터 상기 제 2 베이스 영역을 관통해서 형성되며,
    상기 제 2 홈부와 상기 제 3 홈부의 사이의 상기 제 2 베이스 영역에는, 제 1 도전형의 상기 이미터 영역이 형성되지 않고,
    제 1 홈부 및 제 3 홈부에 매립된 트렌치 게이트는, 상기 게이트 전극과 전기적으로 접속되고,
    상기 제 2 홈부에 매립된 트렌치 게이트는, 상기 이미터 전극과 전기적으로 접속되는 것
    을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 3 홈부의 양측에 각각 상기 제 2 홈부가 적어도 1개 이상 마련되고, 상기 제 2 홈부를 사이에 두고 상기 제 3 홈부와 반대측에 각각 상기 제 1 홈부가 마련된 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    2개의 상기 제 3 홈부가 인접하도록 마련되고, 2개의 상기 제 3 홈부를 사이에 두도록 상기 제 2 홈부가 각각 적어도 1개 이상 마련되고,
    2개의 상기 제 3 홈부의 사이의 상기 제 2 베이스 영역에는, 제 1 도전형의 상기 이미터 영역이 형성되지 않고,
    상기 제 2 홈부를 사이에 두고 상기 제 3 홈부와 반대측에 상기 제 1 홈부가 각각 마련된 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    2개의 상기 제 3 홈부 사이에 끼워진 상기 제 2 베이스 영역에, 상기 이미터 전극과 전기적으로 접속된 제 2 도전형의 컨택트 영역이 마련된 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 제 1 홈부와 상기 제 2 홈부 사이에 끼워진 상기 제 2 베이스 영역에, 상기 제 1 홈부의 길이 방향을 따르는 방향으로, 상기 이미터 영역과, 제 2 도전형의 컨택트 영역이 교대로 마련된 것을 특징으로 하는 반도체 장치.
  6. 이미터 전극과 컬렉터 전극의 사이의 전류를 게이트 전극에 인가하는 전압으로 제어하는 전력용의 반도체 장치로서,
    제 1 주면과, 상기 제 1 주면에 대향하는 제 2 주면을 갖는 제 1 도전형의 제 1 베이스 영역과,
    상기 제 1 베이스 영역의 제 1 주면의 특정의 영역에 마련된 제 2 도전형의 제 2 베이스 영역과,
    상기 제 1 베이스 영역에 이르도록 마련된 서로 평행한 적어도 3개의 홈부이며, 제 2 홈부를 사이에 두고 제 1 홈부와 제 3 홈부가 배치된 홈부와,
    각각의 상기 홈부의 내벽을 덮는 절연막과,
    상기 절연막 상에 충전된 도전성의 트렌치 게이트
    를 포함하되,
    상기 제 1 홈부, 또는 상기 제 1 홈부 및 상기 제 2 홈부는, 상기 제 2 베이스 영역을 관통하여 상기 제 1 베이스 영역에 이르도록 마련되고,
    상기 반도체 장치는,
    상기 제 1 홈부와 상기 제 2 홈부의 사이의 상기 제 2 베이스 영역에, 상기 제 1 홈부에 접하도록 마련되고, 상기 이미터 전극과 전기적으로 접속된 제 1 도전형의 이미터 영역과,
    상기 제 1 베이스 영역의 상기 제 2 주면상에 마련되어 상기 컬렉터 전극과 전기적으로 접속된 제 2 도전형의 컬렉터 영역
    을 더 포함하고,
    상기 제 1 홈부는 상기 이미터 영역의 표면으로부터 상기 제 2 베이스 영역을 관통해서 형성되고,
    상기 제 2 홈부는 상기 제 2 베이스 영역의 표면으로부터 상기 제 2 베이스 영역을 관통해서 형성되며,
    상기 제 3 홈부는 상기 제 1 베이스 영역의 표면으로부터 그 내부를 향해서 형성되고,
    상기 제 2 홈부와 상기 제 3 홈부의 사이의 상기 제 2 베이스 영역에는, 제 1 도전형의 상기 이미터 영역이 형성되지 않고,
    제 1 홈부 및 제 3 홈부에 매립된 트렌치 게이트는, 상기 게이트 전극과 전기적으로 접속되고,
    상기 제 2 홈부에 매립된 트렌치 게이트는, 상기 이미터 전극과 전기적으로 접속되는 것
    을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 제 3 홈부의 양측에 각각 상기 제 2 홈부가 적어도 1개 이상 마련되고, 상기 제 2 홈부를 사이에 두고 상기 제 3 홈부와 반대측에 각각 상기 제 1 홈부가 마련된 것을 특징으로 하는 반도체 장치.
  8. 제 6 항에 있어서,
    2개의 상기 제 3 홈부가 인접하도록 마련되고, 2개의 상기 제 3 홈부를 사이에 두도록 상기 제 2 홈부가 각각 적어도 1개 이상 마련되고, 상기 제 2 홈부를 사이에 두고 상기 제 3 홈부와 반대측에 상기 제 1 홈부가 각각 마련된 것을 특징으로 하는 반도체 장치.
  9. 제 6 항에 있어서,
    상기 제 1 홈부와 상기 제 2 홈부 사이에 끼워진 상기 제 2 베이스 영역에, 상기 제 1 홈부의 길이 방향을 따르는 방향으로, 상기 이미터 영역과, 제 2 도전형의 컨택트 영역이 교대로 마련된 것을 특징으로 하는 반도체 장치.
  10. 삭제
  11. 삭제
KR1020167029038A 2014-04-21 2014-10-29 전력용 반도체 장치 Active KR101870552B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-087462 2014-04-21
JP2014087462 2014-04-21
PCT/JP2014/078815 WO2015162811A1 (ja) 2014-04-21 2014-10-29 電力用半導体装置

Publications (2)

Publication Number Publication Date
KR20160136366A KR20160136366A (ko) 2016-11-29
KR101870552B1 true KR101870552B1 (ko) 2018-06-22

Family

ID=54331996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167029038A Active KR101870552B1 (ko) 2014-04-21 2014-10-29 전력용 반도체 장치

Country Status (6)

Country Link
US (2) US10192977B2 (ko)
JP (1) JP6253769B2 (ko)
KR (1) KR101870552B1 (ko)
CN (2) CN110364435B (ko)
DE (1) DE112014006606B4 (ko)
WO (1) WO2015162811A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6566512B2 (ja) * 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6515484B2 (ja) * 2014-10-21 2019-05-22 株式会社デンソー 半導体装置
DE112015006812B4 (de) * 2015-08-19 2024-02-22 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6566835B2 (ja) * 2015-10-22 2019-08-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2017126167A1 (ja) 2016-01-19 2017-07-27 三菱電機株式会社 半導体装置
JP6668804B2 (ja) * 2016-02-16 2020-03-18 富士電機株式会社 半導体装置
CN105762147B (zh) * 2016-04-14 2018-10-26 株洲中车时代电气股份有限公司 一种半导体功率器件版图
DE102016117264B4 (de) 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
CN110036488B (zh) * 2016-12-09 2023-10-31 国立大学法人九州工业大学 绝缘栅双极型晶体管器件、半导体器件的生产方法以及绝缘栅双极型晶体管器件的生产方法
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置
DE102017107174B4 (de) * 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
CN107275396B (zh) * 2017-08-07 2020-02-07 珠海零边界集成电路有限公司 一种沟槽栅igbt及其制作方法
DE112018006007B4 (de) * 2017-11-24 2025-11-27 Rohm Co., Ltd. Halbleitervorrichtung
JP7001104B2 (ja) 2017-12-14 2022-01-19 富士電機株式会社 半導体装置
CN111129129A (zh) * 2018-10-30 2020-05-08 株洲中车时代电气股份有限公司 陪栅浮空型沟槽栅igbt芯片
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
JP7434848B2 (ja) * 2019-05-15 2024-02-21 富士電機株式会社 半導体装置
US11276686B2 (en) 2019-05-15 2022-03-15 Fuji Electric Co., Ltd. Semiconductor device
CN113316852B (zh) * 2019-07-31 2025-08-12 富士电机株式会社 半导体装置
CN110797405A (zh) * 2019-10-22 2020-02-14 上海睿驱微电子科技有限公司 一种沟槽栅igbt半导体器件及其制备方法
JP7319601B2 (ja) * 2019-11-01 2023-08-02 株式会社東芝 半導体装置
CN110890422A (zh) * 2019-12-02 2020-03-17 江苏宏微科技股份有限公司 一种沟槽igbt及其制作方法
JP7330092B2 (ja) * 2019-12-25 2023-08-21 三菱電機株式会社 半導体装置
JP7364488B2 (ja) * 2020-02-05 2023-10-18 株式会社東芝 半導体装置
US11374563B2 (en) * 2020-03-03 2022-06-28 Kabushiki Kaisha Toshiba Method for controlling semiconductor device
JP7305589B2 (ja) * 2020-03-19 2023-07-10 株式会社東芝 半導体装置及び半導体回路
CN113066775A (zh) * 2021-02-10 2021-07-02 华为技术有限公司 一种绝缘栅双极型场效应管、组及功率变换器
CN214848639U (zh) * 2021-05-26 2021-11-23 珠海格力电器股份有限公司 半导体器件的元胞结构及半导体器件
JP7607538B2 (ja) * 2021-09-14 2024-12-27 三菱電機株式会社 半導体装置
CN116264244B (zh) * 2021-12-15 2024-12-24 苏州东微半导体股份有限公司 Igbt器件
EP4258360A1 (en) * 2022-04-04 2023-10-11 Hitachi Energy Switzerland AG Method for producing a semiconductor device and semiconductor device
CN118571927A (zh) * 2024-07-30 2024-08-30 湖南杰楚微半导体科技有限公司 一种屏蔽栅型igbt器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303145A (ja) * 2005-04-20 2006-11-02 Toyota Motor Corp 半導体装置
JP2013084922A (ja) * 2011-09-27 2013-05-09 Denso Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4205128B2 (ja) * 1996-04-11 2009-01-07 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP3545590B2 (ja) * 1997-03-14 2004-07-21 株式会社東芝 半導体装置
JP2002016252A (ja) 2000-06-27 2002-01-18 Toshiba Corp 絶縁ゲート型半導体素子
JP2004022941A (ja) 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP4626131B2 (ja) 2003-07-11 2011-02-02 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP5145665B2 (ja) * 2006-07-26 2013-02-20 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP2008251620A (ja) 2007-03-29 2008-10-16 Toyota Motor Corp 半導体装置とその製造方法
JP5359182B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置
DE102009005914B4 (de) * 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
WO2009096412A1 (ja) * 2008-01-29 2009-08-06 Fuji Electric Device Technology Co., Ltd. 半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP2011176026A (ja) * 2010-02-23 2011-09-08 Fuji Electric Co Ltd 半導体素子の製造方法
WO2011111500A1 (ja) * 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
JP5900503B2 (ja) * 2011-09-08 2016-04-06 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303145A (ja) * 2005-04-20 2006-11-02 Toyota Motor Corp 半導体装置
JP2013084922A (ja) * 2011-09-27 2013-05-09 Denso Corp 半導体装置

Also Published As

Publication number Publication date
JP6253769B2 (ja) 2017-12-27
US20190109220A1 (en) 2019-04-11
CN110364435B (zh) 2023-06-09
KR20160136366A (ko) 2016-11-29
DE112014006606B4 (de) 2021-11-18
US20160372585A1 (en) 2016-12-22
WO2015162811A1 (ja) 2015-10-29
CN106062964B (zh) 2019-07-26
DE112014006606T5 (de) 2017-01-19
US10892352B2 (en) 2021-01-12
JPWO2015162811A1 (ja) 2017-04-13
CN110364435A (zh) 2019-10-22
CN106062964A (zh) 2016-10-26
US10192977B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
KR101870552B1 (ko) 전력용 반도체 장치
JP5634318B2 (ja) 半導体装置
US6953968B2 (en) High voltage withstanding semiconductor device
JP5452195B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP5694505B2 (ja) 電力半導体デバイス
US8344480B2 (en) Insulated gate bipolar transistor
WO2013065247A1 (ja) 半導体装置
WO2017038389A1 (ja) 半導体装置
CN101308871A (zh) 绝缘栅半导体器件及其制造方法
JP6072445B2 (ja) 半導体装置およびそれを用いた電力変換装置
CN104823281B (zh) 半导体装置以及使用了该半导体装置的电力变换装置
US20100102381A1 (en) Power semiconductor device
US8067797B2 (en) Variable threshold trench IGBT with offset emitter contacts
WO2018135224A1 (ja) 半導体装置、及びそれを用いた電力変換装置
CN108365007B (zh) 绝缘栅双极型晶体管
JP2009054903A (ja) トレンチ型絶縁ゲート半導体装置
US10748988B2 (en) Semiconductor device
CN116632059B (zh) 一种发射极伸入衬底凹槽的igbt芯片
KR102042832B1 (ko) 전력 반도체 소자 및 그 제조방법
JP6458994B2 (ja) 半導体装置
JP6038737B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP2022164607A (ja) 半導体装置
KR20160099884A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20161019

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20161019

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171017

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180412

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180618

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180618

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210601

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220518

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240520

Start annual number: 7

End annual number: 7