JP6253769B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP6253769B2
JP6253769B2 JP2016514680A JP2016514680A JP6253769B2 JP 6253769 B2 JP6253769 B2 JP 6253769B2 JP 2016514680 A JP2016514680 A JP 2016514680A JP 2016514680 A JP2016514680 A JP 2016514680A JP 6253769 B2 JP6253769 B2 JP 6253769B2
Authority
JP
Japan
Prior art keywords
groove
base region
groove portion
region
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016514680A
Other languages
English (en)
Other versions
JPWO2015162811A1 (ja
Inventor
古川　彰彦
彰彦 古川
昭一 折田
昭一 折田
宏記 村岡
宏記 村岡
敦司 楢崎
敦司 楢崎
川上　剛史
剛史 川上
裕二 村上
裕二 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015162811A1 publication Critical patent/JPWO2015162811A1/ja
Application granted granted Critical
Publication of JP6253769B2 publication Critical patent/JP6253769B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、電力用半導体装置に関し、特にＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）等のトレンチゲート付き半導体装置に関する。
ＩＧＢＴなどの電力用半導体装置では、半導体基板表面にストライプ状に形成されたトレンチゲートを高密度化することにより、導通損失を低減できる。例えば、トレンチゲート付きＩＧＢＴ（以下「トレンチＩＧＢＴ」という。）では、半導体基板に、その表面から裏面に向かって、ｎ型エミッタ領域及びｐ型コンタクト領域、ｐ型ベース領域、ｎ型ベース領域、ｎ型バッファ領域、ｐ型コレクタ領域が順に形成される。トレンチゲートは、基板表面にストライプ状に形成され、ｎ型エミッタ領域と隣接するようにｎ型エミッタ領域及びｐ型ベース領域を貫き、ｎ型ベース領域に到達するように形成される。また、各トレンチゲートに隣接するｎ型エミッタ領域の外側にはｐ型コンタクト領域が形成される。
トレンチＩＧＢＴでは、表面側のｎ型エミッタ領域から、トレンチゲートに隣接したｐ型ベース領域に電子を注入する。このｐ型ベース領域への電子の注入量は、トレンチゲートに印加する電圧により制御される。即ち、トレンチゲートにオフ電圧が印加された状態では、表面側のｎ型エミッタ領域からｐ型ベース領域に電子は注入されず、導通がオフになる。一方、トレンチゲートにオン電圧が印加された状態では、表面側のｎ型エミッタ領域からｐ型ベース領域に電子が注入された結果、ｎ型ベース領域にも電子が注入される。また、オン状態では、裏面側のｐ型コレクタ領域からｎ型バッファ領域を経由してｎ型ベース領域に正孔が注入される。即ち、表面側から電子が注入され、裏面側から正孔が注入されることで、オン状態のｎ型ベース領域の電子及び正孔のキャリア濃度がもとのｎ型ベース領域の電子濃度より２桁以上高くなる伝導度変調効果が起きる。これにより、ｎ型ベース領域の抵抗が非常に低くなり導通損失を低減することが可能となる。
さらに、特許文献１に記載されたトレンチＩＧＢＴでは、ストライプ状に形成された複数のトレンチゲートの間の所定の領域にｎ型エミッタ領域等を形成せず、ｎ型エミッタ領域と接していないトレンチゲートを設けている。これらのトレンチゲートは、ダミートレンチゲートや不活性トレンチゲートと呼ばれ、エミッタ電極に接続されている。このような構造を用いることにより、導通損失を維持しながら、トレンチＩＧＢＴのゲート容量（ゲート電極−エミッタ電極間容量およびゲート電極−コレクタ電極間容量）を低減している。
また、特許文献２に記載されたトレンチＩＧＢＴでは、すべてのダミートレンチゲートをゲート電極へ接続し、ゲート容量を維持しながら、導通損失を低減している。
特開２００２−０１６２５２号公報 特開２００５−０３２９４１号公報
ＩＧＢＴの導通損失をさらに低減するには、ストライプ状のトレンチゲートのピッチを狭くして高密度化することや、エミッタ電極に接続されるダミートレンチゲートの本数を増やしてゲート容量をさらに低減することが必要となる。ここで、インバータ等に使用されるＩＧＢＴの高性能化には、導通損失の低減に加えて、スイッチング動作時の損失の低減も同時に実現することが必要となる。スイッチング損失は、ＩＧＢＴがオフからオンに切り替わる時のターンオン損失と、オンからオフに切り替わる時のターンオフ損失の２成分からなるが、トレンチゲートを高密度化し、ダミートレンチゲートの本数を増やしたＩＧＢＴでは、導通損失とターンオフ損失は低減できるが、コレクタ電圧の時間変化率が一定の条件の場合において、ターンオン損失が低減できないという問題があった。
そこで、本発明は、導通損失とターンオフ損失の低減に加えて、コレクタ電圧の時間変化率が一定の条件の場合でも、ターンオン損失の低減が可能な電力用の半導体装置の提供を目的とする。
本発明は、エミッタ電極とコレクタ電極との間の電流をゲート電極に印加する電圧で制御する電力用の半導体装置であって、
第１主面と、該第１主面に対向する第２主面とを有する第１導電型の第１ベース領域と、
該第１ベース領域の第１主面に設けられた第２導電型の第２ベース領域と、
該第２ベース領域の表面から該第２ベース領域を貫通して該第１ベース領域に達するように設けられた互に平行な少なくとも３つの溝部であって、第２の溝部を挟んで第１の溝部と第３の溝部とが配置された溝部と、それぞれの該溝部の内壁を覆う絶縁膜と、該絶縁膜の上に充填された導電性のトレンチゲートと、
該第１の溝部と該第２の溝部との間の該第２ベース領域に、該第１の溝部に接するように設けられ、該エミッタ電極と電気的に接続された第１導電型のエミッタ領域と、
該第１ベース領域の第２主面上に設けられた第２導電型のコレクタ領域と、を含み、
第１の溝部および第３の溝部に埋め込まれたトレンチゲート（アクティブトレンチゲート、アクティブダミートレンチゲート）は、ゲート電極と電気的に接続され、
該第２の溝部に埋め込まれたトレンチゲート（アイソレイティッドダミートレンチゲート）は、エミッタ電極と電気的に接続されることを特徴とする半導体装置である。
本発明によれば、アクティブトレンチゲート（６ａ）に印加されるゲート電位によりコレクタ電流のオン、オフ制御が行われるが、アクティブトレンチゲート（６ａ）を挟み込むように、エミッタ電位に固定されたアイソレイティッドダミートレンチゲート（６ｂ）を設けることにより、コレクタ電流に寄与する伝導度変調効果を高めることができる。また、これらを挟み込むようにゲート電位に固定されたアクティブダミートレンチゲート（６ｃ）を設けることにより、ゲート電極とコレクタ電極との間の寄生容量によりコレクタ電圧の時間変化率を緩やかにすることができ、コレクタ電圧の時間変化率が一定条件の下で、ターンオン損失の低減が可能となる。
本発明の実施の形態１にかかるトレンチＩＧＢＴの断面図である。 本発明の実施の形態１にかかるトレンチＩＧＢＴの製造工程の断面図である。 本発明の実施の形態１にかかるトレンチＩＧＢＴの製造工程の上面図である。 本発明の実施の形態１にかかるトレンチＩＧＢＴの製造工程の断面図である。 本発明の実施の形態１にかかるトレンチＩＧＢＴの製造工程の上面図である。 本発明の実施の形態１にかかるトレンチＩＧＢＴの製造工程の断面図である。 本発明の実施の形態１にかかるトレンチＩＧＢＴの製造工程の上面図である。 本発明の実施の形態１にかかる他のトレンチＩＧＢＴの断面図である。 本発明の実施の形態１にかかる他のトレンチＩＧＢＴの製造工程の断面図である。 本発明の実施の形態１にかかる他のトレンチＩＧＢＴの製造工程の上面図である。 本発明の実施の形態１にかかる他のトレンチＩＧＢＴの断面図である。 比較例にかかるトレンチＩＧＢＴの断面図である。 トレンチＩＧＢＴのスイッチング試験回路を示す回路図である。 本発明の実施の形態１にかかる他のトレンチＩＧＢＴの、スイッチング試験でのターンオン特性波形を示す。 比較例にかかるトレンチＩＧＢＴの、スイッチング試験でのターンオン特性波形を示す。 本発明の実施の形態１にかかる他のトレンチＩＧＢＴと、比較例にかかるトレンチＩＧＢＴの、ターンオン損失とダイオード電圧の時間変化率との関係を示す。 本発明の実施の形態２にかかるトレンチＩＧＢＴの断面図である。 本発明の実施の形態３にかかるトレンチＩＧＢＴの断面図である。 本発明の実施の形態４にかかるトレンチＩＧＢＴの断面図である。 本発明の実施の形態４にかかる他のトレンチＩＧＢＴの断面図である。
実施の形態１．
図１は、全体が２０で表される、本発明の実施の形態１にかかる縦型トレンチＩＧＢＴの断面図であり、破線で囲まれた部分が単位ＩＧＢＴである。トレンチＩＧＢＴ２０は、第１主面（表面）と、第１主面に対向する第２主面（裏面）とを有するｎ型（第１導電型）ベース領域１（第１導電型の第１ベース領域）を備える。ｎ型ベース領域１の第１主面側の表面には、選択的に形成されたｐ型（第２導電型）ベース領域２を備える。
また、トレンチＩＧＢＴ２０は、ｐ型ベース領域２の第１主面側の表面に選択的に、ｐ型ベース領域２よりも浅くかつストライプ状に形成されたｎ型エミッタ領域３（第１導電型のエミッタ領域）と、ｐ型ベース領域２よりも浅く形成されたｐ型コンタクト領域４（第２導電型の第１コンタクト領域）とを備える。
また、トレンチＩＧＢＴ２０は、第１主面からｎ型ベース領域１に達するストライプ状の溝部と、溝部の内側の表面を覆うように形成されたゲート絶縁膜５と、ゲート絶縁膜５上に、溝部を充填するように形成された第１のトレンチゲート（「アクティブトレンチゲート」と呼ぶ。）６ａとを備える。
また、ｎ型エミッタ領域３は溝部を挟んで接するように形成される。
ｐ型ベース領域２の第１主面側の表面上には、層間絶縁膜７を備え、さらに、層間絶縁膜７の上には、ｎ型エミッタ領域３、ｐ型コンタクト領域４と電気的に接続されたエミッタ電極８を備える。
さらに、トレンチＩＧＢＴ２０は、第１のトレンチゲート６ａを両側から挟み込むように形成された、第１主面からｎ型ベース領域１に達するストライプ状の溝部と、溝部の内表面を覆うように形成されたゲート絶縁膜５と、ゲート絶縁膜５上であって、溝部を充填するように形成された第２のトレンチゲート（「アイソレイティッドダミートレンチゲート）と呼ぶ。）６ｂとを備える。
また、トレンチＩＧＢＴ２０は、第１のトレンチゲート６ａの両側に設けられた２つの第２のトレンチゲート６ｂを外側から挟み込むように形成された、第１主面からｎ型ベース領域１に達するストライプ状の溝部と、溝部の内側の表面を覆うように形成されたゲート絶縁膜５と、ゲート絶縁膜５上であって、溝部を充填するように形成された第３のトレンチゲート（「アクティブダミートレンチゲート」と呼ぶ。）６ｃとを備える。即ち、アクティブトレンチゲート６ａとアイソレイティッドダミートレンチゲート６ｂとアクティブダミートレンチゲート６ｃの３種類のトレンチゲートを備える。それぞれのゲートは以下のような特徴を有する。
アクティブトレンチゲート６ａ：トレンチゲートの両側の壁に沿ってｎ型エミッタ領域３が形成される。駆動電圧が印加される。駆動電圧に応じて、ｎ型エミッタ領域からｐ型ベース領域を介してｎ型ベース領域への電子注入を制御する。
アクティブダミートレンチゲート６ｃ：トレンチゲートの両側の壁に沿ってエミッタ領域が形成されていないもの。また、駆動電圧が印加される。ゲートとコレクタ間の帰還容量素子として働く。
アイソレイティッドダミートレンチゲート６ｂ：トレンチゲートの両側の壁に沿ったｎ型エミッタ領域３の有無は問わない。トレンチゲートがエミッタ電極に接続されている。
さらに、トレンチＩＧＢＴ２０は、第１のトレンチゲート６ａと、第３のトレンチゲート６ｃとに接続されるゲート電極（Ｇ）と、第２のトレンチゲート６ｂに接続されるエミッタ電極８（Ｅ）を備える。
一方、トレンチＩＧＢＴ２０は、ｎ型ベース領域１の第２主面側に順に形成された、ｎ型バッファ領域９（第１導電型のバッファ領域）と、ｐ型コレクタ領域１０（第２導電型のコレクタ領域）と、ｐ型コレクタ領域１０と電気的に接続されたコレクタ電極１１（Ｃ）とを備える。
次に、図２ａ〜図４ｂを用いて、トレンチＩＧＢＴ２０の製造方法について説明する。図２ａ、図３ａ、図４ａは各製造工程の断面図であり、図２ｂ、図３ｂ、図４ｂに示す平面図のＡ−Ａにおける断面に相当する。
トレンチＩＧＢＴ２０の製造方法では、まず、図２ａ、図２ｂに示すように、ＦＺ（Floating Zone）法で作製されたｎ型シリコン基板を準備する。シリコン基板には、以下の工程で各種領域が形成されるが、各種領域が形成されない残余部分は、ドリフト層であるｎ型ベース領域１となる。
続いて、準備したシリコン基板表面の所定の位置に、写真製版、イオン注入、および熱処理を行うことにより、ｐ型ベース領域２（２ａ、２ｂ）を形成する。具体的には、図２ａに示すように、ｐ型ベース領域２をシリコン基板の表面側に形成する。ｐ型ベース領域２の厚さは１〜４μｍ程度である。
次に、ｐ型ベース領域２の所定の位置に、写真製版、イオン注入、および熱処理を行い、ｎ型エミッタ領域３およびｐ型コンタクト領域４を形成する。具体的には、図２ｂに示すように、ｎ型エミッタ領域３を一定間隔（一定ピッチ、ピッチ長：ｐ１）でストライプ状に形成し、ｎ型エミッタ領域３に隣接して、ｐ型コンタクト領域４を繰り返し形成する。
続いて、図３ａ、図３ｂに示すように、一定間隔（一定ピッチ、ピッチ長：ｐ２）でストライプ状に溝部を形成する。一部の溝部は、ｎ型エミッタ領域３内に、ｎ型エミッタ領域３を分けるように形成する。溝部は、シリコン基板表面から、ｐ型ベース領域２（およびｎ型エミッタ領域３）を貫き、ｎ型ベース領域１に達するように、即ち、ｐ型ベース領域１の上部をくり抜くように形成する。なお、溝部の深さは、シリコン基板表面から一定の深さであり、ｐ型ベース領域２の厚さよりも深い１〜８μｍ程度である。
ここで、溝部により分断されたｐ型ベース領域２は、ｎ型エミッタ領域３とｐ型コンタクト領域４が形成されているものをｐ型ベース領域２ａとよび、いずれも形成されていない領域を２ｂとよぶ。
次に、溝部の内壁に沿ってゲート絶縁膜５を形成する。続いて、ゲート絶縁膜５が形成された溝部を充填するように、ｎ型のポリシリコンを埋め込み、トレンチゲート６を形成する。トレンチゲート６のうち、ｎ型エミッタ領域３を区分する溝部に形成されるものを第１のトレンチゲート６ａとし、アクティブトレンチゲートと呼ぶ。第１のトレンチゲート６を挟んだ両側の溝部に形成されるものを第２のトレンチゲート６ｂとし、アイソレイティッドダミートレンチゲートと呼ぶ。更に、第２のトレンチゲート６ｂを挟んで第１のトレンチゲート６ａと反対側の溝部に形成されるものを第３のトレンチゲート６ｃとし、アクティブダミートレンチゲートと呼ぶ。言い換えれば、アクティブトレンチゲート６ａの両側にアイソレイティッドダミートレンチゲート６ｂが配置され、更にその外側にアクティブダミートレンチゲート６ｃが配置される。
続いて、図４ａ、図４ｂに示すように、第１、第２、第３のトレンチゲート６ａ、６ｂ、６ｃ等が形成されたシリコン基板表面を覆うように、層間絶縁膜７を形成する。層間絶縁膜７は、例えばシリコン酸化膜からなる。次に、少なくともｎ型エミッタ領域３およびｐ型コンタクト領域４の一部が露出するように層間絶縁膜７に開口領域７ａを形成する。
次に、ｎ型エミッタ領域３およびｐ型コンタクト領域４と電気的に接続するように、層間絶縁膜７の上にエミッタ電極８を形成する。
次に、ｎ型ベース領域１（シリコン基板）の第２主面（裏面）上にｎ型バッファ領域９を形成し、その上にｐ型コレクタ領域１０を形成する。続いて、ｐ型コレクタ領域１０と電気的に接続するように、ｐ型コレクタ領域１０の上にコレクタ電極１１を形成する。
以上の製造工程で、図１に示すトレンチＩＧＢＴ２０が完成する。
図５は、全体が２１で表される、本発明の実施の形態１にかかる他のトレンチＩＧＢＴの断面図（変形例１）であり、破線で囲まれた部分が単位ＩＧＢＴである。また、図６ａ、図６ｂは、製造工程の断面図および上面図であり、図６ａは、図６ｂのＢ−Ｂにおける断面に相当する。図５、図６ａ、図６ｂ中、図１と同一符号は、同一または相当箇所を示す。また、図５は、図６ｂのＢ−Ｂにおける断面に対応する。
図３ａ、図３ｂと、図６ａ、図６ｂとを比較すると明らかなように、トレンチＩＧＢＴ２１とトレンチＩＧＢＴ２０との相違点は、ｎ型エミッタ領域３とＰ型コンタクト領域４の配置（形状）である。即ち、図３ｂでは、第１のトレンチゲート６ａと平行に、ｎ型エミッタ領域３およびｐ型コンタクト領域４がｐ型ベース領域２ａ中に形成されているが、図６ｂでは、ｐ型ベース領域２ａ中に、第１のトレンチゲート６ａに沿う方向に、ｎ型エミッタ領域３とｐ型エミッタ領域４が交互に繰り返し配置されている。その他の構成はＩＧＢＴ２０と同じである。
トレンチＩＧＢＴ２１では、ｎ型エミッタ領域３とｐ型エミッタ領域４を交互に配置することで、図４ａに示す層間絶縁膜７にコンタクト開口領域７ａを形成する工程で、位置合わせが少々ずれた場合でも、ｎ型エミッタ領域３とｐ型エミッタ領域４の双方を開口でき、プロセスマージンを大きくできる。
図７は、全体が２２ａで表される、本発明の実施の形態１にかかる他のトレンチＩＧＢＴの断面図（変形例２）であり、破線で囲まれた部分が単位ＩＧＢＴである。図７中、図１と同一符号は、同一又は相当箇所を示す。
図７と図１とを比較すると明らかなように、トレンチＩＧＢＴ２２ａとトレンチＩＧＢＴ２０との相違点は、アクティブダミートレンチゲート６ｃの配置である。即ち、トレンチＩＧＢＴ２０では、２つのアイソレイティッドダミートレンチゲート６ｂの間に、１つのアクティブダミートレンチゲート６ｃが挟み込まれるように配置されるが、図７のトレンチＩＧＢＴ２２ａでは、２つのアイソレイティッドダミートレンチゲート６ｂの間に、２つのアクティブダミートレンチゲート６ｃが挟み込まれるように配置されている。
次に、トレンチＩＧＢＴ２２ａの作用および効果について、図８に示す比較例と対比しながら説明する。なお、トレンチＩＧＢＴ２２ａとＩＧＢＴ２０とはアクティブダミートレンチゲートの本数のみが異なり他の構成は同じであるため、作用および効果はほぼ同じである。
図８に示す比較例のトレンチＩＧＢＴ２２ｂでは、図７に示すトレンチＩＧＢＴ２２ａにあるアクティブダミートレンチゲート６ｃを形成せず、その代わりに、一般的なダミートレンチゲート６ｂが形成されている。即ち、２つのトレンチゲート６ａの間に、４つのダミートレンチゲート６ｂが挟まれた構造となっている。
図９は、本発明の実施の形態１にかかるトレンチＩＧＢＴ２２ａと、比較例にかかるトレンチＩＧＢＴ２２ｂの評価に用いた、電力変換用のハーフブリッジ評価回路の回路図である。図９に示すように、ハーフブリッジ評価回路では、ＩＧＢＴのゲート電極（Ｇ）には、外部抵抗Ｒｇとゲート印加用パルス電源（Ｖ１）が接続されている。また、ＩＧＢＴのコレクタ電極（Ｃ）には寄生インダクタンス（Ｌｓ）と負荷インダクタンス（Ｌｍ）とＤＣ電源（Ｖ２）が接続されている。更に、負荷インダクタンスに対して並列に還流用のフリーホイールダイオード（Ｄｉｏｄｅ）が接続されている。
図９のハーフブリッジ評価回路では、例えば、ゲート電圧印加用の電源の電圧値Ｖ１は１５Ｖ／０Ｖ、寄生インダクタンスＬｓは５０μＨ、負荷インダクタンスＬｍは２００μＨ、ＤＣ電源の電圧値は６００Ｖで、外部抵抗Ｒｇは可変とする。また、ＩＧＢＴの定格電流は１５０Ａ、定格電圧は１２００Ｖとする。
図１０ａ、図１０ｂは、図９のハーフブリッジ評価回路を用いたスイッチング試験のデバイスシミュレーション結果であり、試験温度は１２５℃とした。
図１０ａは、本発明の実施の形態１にかかるトレンチＩＧＢＴ２２ａのターンオン時のコレクタ電圧とコレクタ電流の波形を示したもので、図１０ｂは、比較例のトレンチＩＧＢＴ２２ｂのターンオン時の電圧と電流の波形を示したものである。それぞれ、実線がコレクタ電圧、破線がコレクタ電流を示す。図１０ａ、図１０ｂでは、コレクタ電圧波形における電圧の時間変化率（ｄＶ／ｄｔ）の最大値が同程度になるように、可変の外部抵抗Ｒｇを調整している。即ち、本発明の実施の形態１にかかるトレンチＩＧＢＴ２２ａでは、比較例のＩＧＢＴ２２ｂより低い値の外部抵抗Ｒｇが適用されており、ターンオン動作が早くなっていることが明らかである。
次に、図１１に、図１０ａおよび図１０ｂの電圧と電流波形との関係から得られるＩＧＢＴのターンオン損失と、フリーホイールダイオード（Ｄｉｏｄｅ）の電圧の時間変化率の最大値との関係を示す。図１１の横軸は、図９の回路図に示す外部抵抗Ｒｇをパラメータとして、コレクタ電流１５０ＡにおけるＩＧＢＴのターンオン損失を計算したものである。一方、縦軸は、その外部抵抗値で、コレクタ電流１．５Ａ（上述のコレクタ電流の１００分の１の値）でのダイオード側の電圧の時間変化率を計算したものである。
図１１から、ダイオードの時間変化率を２００００Ｖ／μｓ（図１１中に破線で表示）の条件では、比較例のトレンチＩＧＢＴ２２ｂに比べて、トレンチＩＧＢＴ２２ａのターンオン損失がおよそ半分になることが分かる。即ち、本実施の形態１にかかるトレンチＩＧＢＴ２２ａを用いることにより、ターンオン損失が小さくなる。これは、アクティブダミートレンチゲート６ｃを設けることにより、アクティブダミートレンチゲート６ｃが接続されたゲート電極（Ｇ）とコレクタ電極（Ｃ）との間の帰還容量が、比較例にかかるトレンチＩＧＢＴ２２ｂより大きくなったことに起因する。

このように、本発明の実施の形態１では、コレクタ電流のオン、オフの制御を担うゲート電極に接続された第１のトレンチゲート６ａを挟んで、エミッタ電極に接続されるアイソレイティッドダミートレンチゲート６ｂを配置し、さらにそれらを挟んで、ゲート電極に接続されるアクティブダミートレンチゲート６ｃを配置することで、ゲート電極とコレクタ電極との間の帰還容量を従来のトレンチＩＧＢＴより大きくすることができる。この結果、ＩＧＢＴのターンオン動作時の還流用のダイオードの電圧の時間変化率を抑えつつ、ＩＧＢＴのターンオン損失を低減できる。
また、ゲート電極に接続されたアクティブトレンチゲート６ａと、アクティブダミートレンチゲート６ｃとの間にエミッタ電極に接続されるアイソレイティッドダミートレンチゲート６ｂを配置することで、アクティブトレンチゲート６ａとアクティブダミートレンチゲート６ｃとの間の相互干渉が抑制され、安定したスイッチング動作や負荷短絡動作が得られる。
なお、図１、図５、図７では、アクティブトレンチゲート６ａとアクティブダミートレンチゲート６ｃとの間に、１つのアイソレイティッドダミートレンチゲート６ｂが配置されているが、２以上のアイソレイティッドダミートレンチゲート６ｂを配置しても構わない。
実施の形態２．
図１２は、全体が２３で表される、本発明の実施の形態２にかかるトレンチＩＧＢＴの断面図であり、破線で囲まれた部分が単位ＩＧＢＴである。図１２中、図１と同一符号は、同一又は相当箇所を示す。
本発明の実施の形態２にかかるトレンチＩＧＢＴ２３は、実施の形態１の変形例にかかるトレンチＩＧＢＴ２２ａ（図７参照）において、２つのアクティブダミートレンチゲート６ｃに挟まれたｐ型ベース領域２ｂ中に、ｐ型コンタクト領域４が設けられた構造となっている。ｐ型コンタクト領域４の一部が露出するように、層間絶縁膜７に開口領域７ｃが形成され、ｐ型コンタクト領域４はエミッタ電極８に接続される。
このように、２つのアクティブダミートレンチゲート６ｃに挟まれたｐ型ベース領域２ｂのみにｐ型のコンタクト領域４を設けることにより、アクティブダミートレンチゲート６ｃが接続されたゲート電極（Ｇ）とコレクタ電極（Ｃ）との間の帰還容量の一部が、ゲート電極（Ｇ）とエミッタ電極（Ｅ）との間の容量に置換されるものの、従来のトレンチＩＧＢＴよりも帰還容量が大きいため、ＩＧＢＴのターンオン動作時の還流用のダイオードの電圧の時間変化率を抑えつつ、ＩＧＢＴのターンオン損失を低減することができる。
更に、２つのアクティブダミートレンチゲート６ｃに挟まれたｐ型ベース領域２ｂに、エミッタ電極８に接続されるｐ型コンタクト領域４を設けることにより、電子および正孔のキャリアのうち正孔を効率良く排出することが可能となり、特に負荷短絡時において安定した動作が可能となる。
実施の形態３．
図１３は、全体が２４で表される、本発明の実施の形態３にかかるトレンチＩＧＢＴの断面図であり、破線で囲まれた部分が単位ＩＧＢＴである。図１３中、図１と同一符号は、同一又は相当箇所を示す。
本発明の実施の形態３にかかるトレンチＩＧＢＴ２４は、実施の形態１にかかるトレンチＩＧＢＴ２０（図１参照）において、アクティブトレンチゲート６ａとアイソレイティッドダミートレンチゲート６ｂとの間の距離に比較して、アイソレイティッドダミートレンチゲート６ｂとアクティブダミートレンチゲート６ｃとの間の距離を狭くした構造となっている。つまり、アイソレイティッドダミートレンチ６ｂとアクティブダミートレンチゲート６ｃとの間のｐ型ベース領域にコンタクト領域を設ける必要が無いため、半導体プロセスの最小設計ルールまでアイソレイティッドダミートレンチゲート６ｂとアクティブダミートレンチゲート６ｃとの間の距離を狭くできる。
本発明の実施の形態３にかかるトレンチＩＧＢＴ２４では、アクティブダミートレンチゲート６ｃが接続されるゲート電極（Ｇ）とコレクタ電極（Ｃ）との間の帰還容量は、実施の形態１にかかるトレンチＩＧＢＴ２０と同じであるため、ＩＧＢＴのターンオン動作時の還流用のダイオードの電圧の時間変化率を抑えつつ、ＩＧＢＴのターンオン損失を低減できる。
更に、アクティブトレンチゲート６ａとアイソレイティッドダミートレンチゲート６ｂとの間の距離に比較して、アイソレイティッドダミートレンチゲート６ｂとアクティブダミートレンチゲート６ｃとの間の距離を狭くすることにより、単位面積当たりにアクティブトレンチゲート６ａの占める割合を大きくすることができ、実施の形態１にかかるトレンチＩＧＢＴ２０のコレクタ電流より、コレクタ電流を増加させることが可能になる。
実施の形態４．
図１４は、全体が２５で表される、本発明の実施の形態４にかかるトレンチＩＧＢＴの断面図であり、破線で囲まれた部分が単位ＩＧＢＴである。また、図１５は、全体が２６で表される、本発明の実施の形態４にかかる他のトレンチＩＧＢＴの断面図であり、破線で囲まれた部分が単位ＩＧＢＴである。図１４中、図１５中、図１と同一符号は、同一又は相当箇所を示す。
本発明の実施の形態４にかかるトレンチＩＧＢＴ２５は、実施の形態１にかかるトレンチＩＧＢＴ２０（図１参照）において、アイソレイティッドダミートレンチゲート６ｂとアクティブダミートレンチゲート６ｃに挟まれたｐ型ベース領域２ｂの代わりに、アイソレイティッドダミートレンチゲート６ｂの形成される溝部にのみ接するようにｐ型ベース領域２ｃが設けられた構造となっている。
このように、アイソレイティッドダミートレンチゲート６ｂの形成される溝部にのみ接するようにｐ型ベース領域２ｃを設けることにより、アクティブダミートレンチゲート６ｃが接続されたゲート電極（Ｇ）とコレクタ電極（Ｃ）との間の帰還容量を、トレンチＩＧＢＴ２０よりも増やすことができ、ＩＧＢＴのターンオン動作時の還流用のダイオードの電圧の時間変化率を抑えつつ、ＩＧＢＴのターンオン損失を低減することができる。
また、図１５に示すように、本発明の実施の形態４にかかる他のトレンチＩＧＢＴ２６は、トレンチＩＧＢＴ２０（図１参照）において、アイソレイティッドダミートレンチゲート６ｂとアクティブダミートレンチゲート６ｃに挟まれた領域にｐ型ベース領域２ｂを設けない構造となっている。
このように、ｐ型ベース領域２ｂを設けないことにより、アクティブダミートレンチゲート６ｃとｎ型ベース領域１との間の帰還容量を増やすことができ、ＩＧＢＴのターンオン動作時の還流用のダイオードの電圧の時間変化率を抑えつつ、ＩＧＢＴのターンオン損失を低減することができる。
なお、図１４、図１５では、アクティブトレンチゲート６ａとアクティブダミートレンチゲート６ｃとの間に、１つのアイソレイティッドダミートレンチゲート６ｂが配置されているが、２以上のアイソレイティッドダミートレンチゲート６ｂを配置しても構わない。また、図７と同様に、２つのアイソレイティッドダミートレンチゲート６ｂの間に、アクティブダミートレンチゲート６ｃを２つ以上配置しても構わない。また、図５と同様に、ｐ型ベース領域２ａ中に、第１のトレンチゲート６ａに沿う方向に、ｎ型エミッタ領域３とｐ型エミッタ領域４が交互に繰り返し配置されても構わない。
なお、本発明の実施の形態１〜４では、第１導電型をｎ型、第２導電型をｐ型として説明したが、第１導電型をｐ型、第２導電型をｎ型としてもよい。また、シリコン半導体で構成されるトレンチＩＧＢＴを例に説明したが、炭化シリコン半導体で構成されるトレンチＩＧＢＴとしてもよい。
１ ｎ型ベース領域、２ａ、２ｂ、２ｃ ｐ型ベース領域、３ ｎ型エミッタ領域、４ ｐ型コンタクト領域、５ ゲート絶縁膜、６ａ 第１のトレンチゲート（アクティブトレンチゲート）、６ｂ 第２のトレンチゲート（アイソレイティッドダミートレンチゲート）、６ｃ 第３のトレンチゲート（アクティブダミートレンチゲート）、７ 層間絶縁膜、７ａ、７ｃ 開口領域、８ エミッタ電極、９ ｎ型バッファ領域、１０ ｐ型コレクタ領域、１１ コレクタ電極、２０、２１、２２ａ、２２ｂ、２３、２４、２５、２６ ＩＧＢＴ。

Claims (9)

  1. エミッタ電極とコレクタ電極との間の電流をゲート電極に印加する電圧で制御する電力用の半導体装置であって、
    第１主面と、上記第１主面に対向する第２主面とを有する第１導電型の第１ベース領域と、
    上記第１ベース領域の第１主面に設けられた第２導電型の第２ベース領域と、
    上記第２ベース領域を貫通して上記第１ベース領域に達するように設けられた互に平行な少なくとも３つの溝部であって、第２の溝部を挟んで第１の溝部と第３の溝部とが配置された溝部と、
    それぞれの上記溝部の内壁を覆う絶縁膜と、
    上記絶縁膜の上に充填された導電性のトレンチゲートと、
    上記第１の溝部と上記第２の溝部との間の上記第２ベース領域に、上記第１の溝部に接するように設けられ、上記エミッタ電極と電気的に接続された第１導電型のエミッタ領域と、
    上記第１ベース領域の上記第２主面上に設けられ上記コレクタ電極と電気的に接続された第２導電型のコレクタ領域と、を含み、
    上記第１の溝部は、上記エミッタ領域の表面から上記第２ベース領域を貫通して形成され、
    上記第２の溝部と上記第３の溝部とは、上記第２ベース領域の表面から上記第２ベース領域を貫通して形成され、
    上記第２の溝部と上記第３の溝部との間の上記第２ベース領域には、第１導電型の上記エミッタ領域が形成されず、
    第１の溝部および第３の溝部に埋め込まれたトレンチゲートは、上記ゲート電極と電気的に接続され、
    上記第２の溝部に埋め込まれたトレンチゲートは、上記エミッタ電極と電気的に接続されることを特徴とする半導体装置。
  2. 上記第３の溝部の両側にそれぞれ上記第２の溝部が少なくとも１つ以上設けられ、上記第２の溝部を挟んで上記第３の溝部と反対側にそれぞれ上記第１の溝部が設けられたことを特徴とする請求項１に記載の半導体装置。
  3. ２つの上記第３の溝部が隣り合うように設けられ、２つの上記第３の溝部を挟むように上記第２の溝部がそれぞれ少なくとも１つ以上設けられ、
    ２つの上記第３の溝部の間の上記第２ベース領域には、第１導電型の上記エミッタ領域が形成されず、
    上記第２の溝部を挟んで上記第３の溝部と反対側に上記第１の溝部がそれぞれ設けられたことを特徴とする請求項１に記載の半導体装置。
  4. ２つの上記第３の溝部に挟まれた上記第２ベース領域に、上記エミッタ電極と電気的に接続された第２導電型のコンタクト領域が設けられたことを特徴とする請求項３に記載の半導体装置。
  5. 上記第１の溝部と上記第２の溝部に挟まれた上記第２ベース領域に、上記第１の溝部の長手方向に沿う方向に、上記エミッタ層と、第２導電型のコンタクト領域とが交互に設けられたことを特徴とする請求項１に記載の半導体装置。
  6. エミッタ電極とコレクタ電極との間の電流をゲート電極に印加する電圧で制御する電力用の半導体装置であって、
    第１主面と、上記第１主面に対向する第２主面とを有する第１導電型の第１ベース領域と、
    上記第１ベース領域の第１主面の特定の領域に設けられた第２導電型の第２ベース領域と、
    上記第１ベース領域に達するように設けられた互に平行な少なくとも３つの溝部であって、第２の溝部を挟んで第１の溝部と第３の溝部とが配置された溝部と、
    それぞれの上記溝部の内壁を覆う絶縁膜と、
    上記絶縁膜の上に充填された導電性のトレンチゲートとを含み、
    上記第１の溝部、または上記第１および上記第２の溝部は、上記第２ベース領域を貫通して上記第１ベース領域に達するように設けられ、
    上記半導体装置は、さらに、
    上記第１の溝部と上記第２の溝部との間の上記第２ベース領域に、上記第１の溝部に接するように設けられ、上記エミッタ電極と電気的に接続された第１導電型のエミッタ領域と、
    上記第１ベース領域の上記第２主面上に設けられ上記コレクタ電極と電気的に接続された第２導電型のコレクタ領域と、を含み、
    上記第１の溝部は、上記エミッタ領域の表面から上記第２ベース領域を貫通して形成され、
    上記第２の溝部は、上記第２ベース領域の表面から上記第２ベース領域を貫通して形成され、
    上記第３の溝部は、上記第１ベース領域の表面からその内部に向けて形成され、
    上記第２の溝部と上記第３の溝部との間の上記第２ベース領域には、第１導電型の上記エミッタ領域が形成されず、
    第１の溝部および第３の溝部に埋め込まれたトレンチゲートは、上記ゲート電極と電気的に接続され、
    上記第２の溝部に埋め込まれたトレンチゲートは、上記エミッタ電極と電気的に接続されることを特徴とする半導体装置。
  7. 上記第３の溝部の両側にそれぞれ上記第２の溝部が少なくとも１つ以上設けられ、上記第２の溝部を挟んで上記第３の溝部と反対側にそれぞれ上記第１の溝部が設けられたことを特徴とする請求項６に記載の半導体装置。
  8. ２つの上記第３の溝部が隣り合うように設けられ、２つの上記第３の溝部を挟むように上記第２の溝部がそれぞれ少なくとも１つ以上設けられ、上記第２の溝部を挟んで上記第３の溝部と反対側に上記第１の溝部がそれぞれ設けられたことを特徴とする請求項６に記載の半導体装置。
  9. 上記第１の溝部と上記第２の溝部に挟まれた上記第２ベース領域に、上記第１の溝部の長手方向に沿う方向に、上記エミッタ層と、第２導電型のコンタクト領域とが交互に設けられたことを特徴とする請求項６に載の半導体装置。
JP2016514680A 2014-04-21 2014-10-29 電力用半導体装置 Active JP6253769B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014087462 2014-04-21
JP2014087462 2014-04-21
PCT/JP2014/078815 WO2015162811A1 (ja) 2014-04-21 2014-10-29 電力用半導体装置

Publications (2)

Publication Number Publication Date
JPWO2015162811A1 JPWO2015162811A1 (ja) 2017-04-13
JP6253769B2 true JP6253769B2 (ja) 2017-12-27

Family

ID=54331996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016514680A Active JP6253769B2 (ja) 2014-04-21 2014-10-29 電力用半導体装置

Country Status (6)

Country Link
US (2) US10192977B2 (ja)
JP (1) JP6253769B2 (ja)
KR (1) KR101870552B1 (ja)
CN (2) CN106062964B (ja)
DE (1) DE112014006606B4 (ja)
WO (1) WO2015162811A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6566512B2 (ja) * 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6515484B2 (ja) * 2014-10-21 2019-05-22 株式会社デンソー 半導体装置
WO2017029719A1 (ja) * 2015-08-19 2017-02-23 三菱電機株式会社 半導体装置
JP6566835B2 (ja) * 2015-10-22 2019-08-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108463888B (zh) 2016-01-19 2021-03-26 三菱电机株式会社 半导体装置
JP6668804B2 (ja) * 2016-02-16 2020-03-18 富士電機株式会社 半導体装置
CN105762147B (zh) * 2016-04-14 2018-10-26 株洲中车时代电气股份有限公司 一种半导体功率器件版图
DE102016117264B4 (de) 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
US10840365B2 (en) 2016-12-09 2020-11-17 Kyushu Institute Of Technology Insulated gate bipolar transistor device, manufacturing method for semiconductor device, and manufacturing method for insulated gate bipolar transistor device
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置
DE102017107174B4 (de) * 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
CN107275396B (zh) * 2017-08-07 2020-02-07 珠海零边界集成电路有限公司 一种沟槽栅igbt及其制作方法
DE112018006007T5 (de) 2017-11-24 2020-08-13 Rohm Co., Ltd. Halbleitervorrichtung
CN110692140B (zh) 2017-12-14 2023-07-04 富士电机株式会社 半导体装置
CN111129129A (zh) * 2018-10-30 2020-05-08 株洲中车时代电气股份有限公司 陪栅浮空型沟槽栅igbt芯片
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
US11276686B2 (en) 2019-05-15 2022-03-15 Fuji Electric Co., Ltd. Semiconductor device
JP7434848B2 (ja) * 2019-05-15 2024-02-21 富士電機株式会社 半導体装置
DE112020000200T5 (de) 2019-07-31 2021-09-09 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN110797405A (zh) * 2019-10-22 2020-02-14 上海睿驱微电子科技有限公司 一种沟槽栅igbt半导体器件及其制备方法
JP7319601B2 (ja) * 2019-11-01 2023-08-02 株式会社東芝 半導体装置
CN110890422A (zh) * 2019-12-02 2020-03-17 江苏宏微科技股份有限公司 一种沟槽igbt及其制作方法
JP7330092B2 (ja) * 2019-12-25 2023-08-21 三菱電機株式会社 半導体装置
JP7364488B2 (ja) * 2020-02-05 2023-10-18 株式会社東芝 半導体装置
US11374563B2 (en) * 2020-03-03 2022-06-28 Kabushiki Kaisha Toshiba Method for controlling semiconductor device
JP7305589B2 (ja) * 2020-03-19 2023-07-10 株式会社東芝 半導体装置及び半導体回路
CN113066775A (zh) * 2021-02-10 2021-07-02 华为技术有限公司 一种绝缘栅双极型场效应管、组及功率变换器
JP2023042402A (ja) * 2021-09-14 2023-03-27 三菱電機株式会社 半導体装置
CN118571927A (zh) * 2024-07-30 2024-08-30 湖南杰楚微半导体科技有限公司 一种屏蔽栅型igbt器件及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4205128B2 (ja) * 1996-04-11 2009-01-07 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP3545590B2 (ja) * 1997-03-14 2004-07-21 株式会社東芝 半導体装置
JP2002016252A (ja) 2000-06-27 2002-01-18 Toshiba Corp 絶縁ゲート型半導体素子
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP4626131B2 (ja) 2003-07-11 2011-02-02 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP4910304B2 (ja) * 2005-04-20 2012-04-04 トヨタ自動車株式会社 半導体装置
JP5145665B2 (ja) * 2006-07-26 2013-02-20 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP2008251620A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 半導体装置とその製造方法
JP5359182B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置
DE102009005914B4 (de) * 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
WO2009096412A1 (ja) * 2008-01-29 2009-08-06 Fuji Electric Device Technology Co., Ltd. 半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP2011176026A (ja) * 2010-02-23 2011-09-08 Fuji Electric Co Ltd 半導体素子の製造方法
JP5488691B2 (ja) * 2010-03-09 2014-05-14 富士電機株式会社 半導体装置
WO2013035818A1 (ja) * 2011-09-08 2013-03-14 富士電機株式会社 半導体装置
JP5609939B2 (ja) * 2011-09-27 2014-10-22 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
KR20160136366A (ko) 2016-11-29
US20190109220A1 (en) 2019-04-11
CN110364435A (zh) 2019-10-22
CN106062964A (zh) 2016-10-26
CN106062964B (zh) 2019-07-26
JPWO2015162811A1 (ja) 2017-04-13
WO2015162811A1 (ja) 2015-10-29
CN110364435B (zh) 2023-06-09
US20160372585A1 (en) 2016-12-22
KR101870552B1 (ko) 2018-06-22
DE112014006606T5 (de) 2017-01-19
US10892352B2 (en) 2021-01-12
DE112014006606B4 (de) 2021-11-18
US10192977B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
JP6253769B2 (ja) 電力用半導体装置
JP6459791B2 (ja) 半導体装置およびその製造方法
WO2013065247A1 (ja) 半導体装置
JP5634318B2 (ja) 半導体装置
JP7091204B2 (ja) 半導体装置
JP6720569B2 (ja) 半導体装置
JP6743026B2 (ja) 半導体素子
JP5452195B2 (ja) 半導体装置及びそれを用いた電力変換装置
WO2017038389A1 (ja) 半導体装置
JP2019169597A (ja) 半導体装置
JP6072445B2 (ja) 半導体装置およびそれを用いた電力変換装置
JP6515484B2 (ja) 半導体装置
JP5412717B2 (ja) トレンチ型絶縁ゲート半導体装置
US20100102381A1 (en) Power semiconductor device
JP6353804B2 (ja) 半導体装置及びそれを用いた電力変換装置
WO2018092680A1 (ja) 半導体装置
WO2015107614A1 (ja) 電力用半導体装置
JP2016028405A (ja) 半導体装置
JP5832670B2 (ja) 電力用半導体装置
JP3193413U (ja) 半導体装置
JP6038737B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP6265619B2 (ja) 電力用半導体装置およびその製造方法
WO2016136230A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171128

R150 Certificate of patent or registration of utility model

Ref document number: 6253769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250