DE112020000200T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112020000200T5
DE112020000200T5 DE112020000200.4T DE112020000200T DE112020000200T5 DE 112020000200 T5 DE112020000200 T5 DE 112020000200T5 DE 112020000200 T DE112020000200 T DE 112020000200T DE 112020000200 T5 DE112020000200 T5 DE 112020000200T5
Authority
DE
Germany
Prior art keywords
trench
semiconductor device
group
gate
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020000200.4T
Other languages
English (en)
Inventor
Yuichi Harada
Seiji Noguchi
Norihiro Komiyama
Yoshihiro Ikura
Yosuke Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112020000200T5 publication Critical patent/DE112020000200T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Bereitgestellt wird eine Halbleitervorrichtung mit einer Vielzahl von Gatter-Grabenabschnitten, die elektrisch mit einer Gatterelektrode verbunden ist, und einer Vielzahl von Dummy-Grabenabschnitten, die elektrisch mit einer Emitterelektrode verbunden ist, und umfasst eine erste Grabengruppe, die einen Gatter-Grabenabschnitt und zwei neben dem Gatter-Grabenabschnitt und nebeneinander angeordnete Dummy-Grabenabschnitte, und eine zweite Grabengruppe, die zwei Gatter-Grabenabschnitte aufweist, die nebeneinander angeordnet sind.

Description

  • TECHNISCHER HINTERGRUND
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Herkömmlicher Weise weisen IGBT (Bipolartransistoren mit isolierter GatterElektrode) eines Gattergraben-Typs oder MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistoren) eines vertikalen Typs eine sich wiederholende Struktur auf, bei der ein Dummy-Grabenabschnitt mit einem bestimmten Verhältnis zu einem Gatter-Grabenabschnitt angeordnet ist (siehe zum Beispiel Patentliteratur 1 und Patentliteratur 2).
  • Zitationsliste
  • Patentliteratur
    • Patentliteratur 1: WO2015/162811
    • Patentliteratur 2: WO2017/033315
  • ALLGEMEINE OFFENBARUNG
  • Erzeugen von Rauschen wird beim Schalten einer Halbleitervorrichtung unterdrückt.
  • Gemäß einem ersten Gesichtspunkt der Erfindung wird eine Halbleitervorrichtung bereitgestellt mit einer Vielzahl von Gatter-Grabenabschnitten, die elektrisch mit einer Gatterelektrode verbunden ist, und einer Vielzahl von Dummy-Grabenabschnitten, die elektrisch mit einer Emitterelektrode verbunden ist. Die Halbleitervorrichtung umfasst eine erste Grabengruppe, die einen Gatter-Grabenabschnitt und zwei Dummy-Grabenabschnitte, die neben dem Gatter-Grabenabschnitt und nebeneinander angeordnet sind, aufweist, und eine zweite Grabengruppe, die zwei Gatter-Grabenabschnitte aufweist, die nebeneinander unter der Vielzahl von Gatter-Grabenabschnitten angeordnet sind.
  • Die zweite Grabengruppe kann drei oder mehr Dummy-Grabenabschnitte aufweisen, die kontinuierlich nebeneinander unter der Vielzahl von Dummy-Grabenabschnitten angeordnet sind.
  • Die zweite Grabengruppe kann zwei Gatter-Grabenabschnitte aufweisen, die nebeneinander unter der Vielzahl von Gatter-Grabenabschnitten angeordnet sind, und vier Dummy-Grabenabschnitte, die kontinuierlich nebeneinander unter der Vielzahl von Dummy-Grabenabschnitten angeordnet sind. Die zwei Gatter-Grabenabschnitte und die vier Dummy-Grabenabschnitte sind nebeneinander angeordnet.
  • Die erste Grabengruppe und die zweite Grabengruppe sind nebeneinander angeordnet.
  • Die Halbleitervorrichtung kann eine Vielzahl erster Grabengruppen und eine Vielzahl zweiter Grabengruppen aufweisen. Ein Verhältnis zwischen der Anzahl der Vielzahl erster Grabengruppen und der Anzahl der Vielzahl zweiter Grabengruppen ist 1:1.
  • Die Halbleitervorrichtung kann einen Emitterbereich eines ersten Leitfähigkeitstyps, einen Basisbereich eines zweiten Leitfähigkeitstyps, der eine vom ersten Leitfähigkeitstyp verschiedene Polarität aufweist, einen Driftbereich des ersten Leitfähigkeitstyps, der unter dem Basisbereich angeordnet ist, und der eine Dotierungskonzentration aufweist, die niedriger als die des Emitterbereichs ist, und einen Akkumulationsbereich des ersten Leitfähigkeitstyps aufweisen, der zwischen dem Basisbereich und dem Driftbereich angeordnet ist, und der eine Dotierungskonzentration aufweist, die höher als die des Driftbereichs ist.
  • Die Halbleitervorrichtung kann einen Mesaabschnitt aufweisen, der durch mindestens zwei der Vielzahl von Gatter-Grabenabschnitten oder der Vielzahl von Dummy-Grabenabschnitten eingeschlossen ist. Der Mesaabschnitt umfasst einen Emitterbereich eines ersten Leitfähigkeitstyps und einen Basisbereich eines zweiten Leitfähigkeitstyps, der eine vom ersten Leitfähigkeitstyp verschiedene Polarität. Der Basisbereich und der Emitterbereich können abwechselnd in einer Ausdehnungsrichtung eines Grabenabschnitts verbunden mit dem Mesaabschnitt angeordnet sein.
  • Die Halbleitervorrichtung kann einen Mesaabschnitt aufweisen, der durch mindestens zwei der Vielzahl von Gatter-Grabenabschnitten oder der Vielzahl von Dummy-Grabenabschnitten eingeschlossen ist. Der Mesaabschnitt umfasst einen Emitterbereich eines ersten Leitfähigkeitstyps und einen Basisbereich eines zweiten Leitfähigkeitstyps, der eine vom ersten Leitfähigkeitstyp verschiedene Polarität. Der Emitterbereich kann zwei Emitterbereiche aufweisen und die zwei Emitterbereiche dehnen sich verbunden mit einem Grabenabschnitt aus, der mit dem Mesaabschnitt verbunden ist, und den Basisbereich einschließen.
  • Die Zusammenfassung beschreibt nicht notwendigerweise alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der oben beschriebenen Merkmale sein.
  • Figurenliste
    • 1A ist ein Beispiel einer Schnittansicht einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel.
    • 1B ist ein weiteres Beispiel der Schnittansicht der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel.
    • 1C ist ein Beispiel eines Schaltplans einer Halbleiteranordnung 150.
    • 1D ist ein Schaubild, in dem die elektrostatischen Kapazitäten Cies einer ersten Grabengruppe 110 und einer zweiten Grabengruppe 120 verglichen werden.
    • 2A ist eine Schnittansicht einer Halbleitervorrichtung 200 gemäß einem ersten Vergleichsbeispiel.
    • 2B ist ein Schaubild, das eine Änderung einer Spannung Vak der Halbleitervorrichtung 200 in Bezug auf die Zeit t dargestellt.
    • 3A ist eine Schnittansicht einer Halbleitervorrichtung 300 gemäß einem zweiten Vergleichsbeispiel.
    • 3B ist ein Schaubild, das eine Änderung einer Spannung Vak der Halbleitervorrichtung 300 in Bezug auf die Zeit t dargestellt.
    • 4 ist ein Schaubild, das eine Änderung einer Spannung Vak der Halbleitervorrichtung 100 in Bezug auf die Zeit t dargestellt.
    • 5 ist ein Beispiel der oberen Ansicht eines Mesaabschnitts 60 der Halbleitervorrichtung 100.
    • 6 ist ein weiteres Beispiel der oberen Ansicht des Mesaabschnitts 60 der Halbleitervorrichtung 100.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen der Erfindung beschrieben, wobei die folgenden Ausführungsbeispiel die in den Ansprüchen offenbarte Erfindung nicht einschränken. Außerdem sind nicht alle Kombinationen von Merkmalen, die in den Ausführungsbeispielen beschrieben werden, essenziell für die Lösung der erfindungsgemäßen Aufgabe.
  • In der vorliegenden Beschreibung wird eine Seite in Richtung parallel zur Tiefenrichtung eines Halbleitersubstrats als „obere“ oder „Vorne“ und die andere Seite als „untere“ oder „Hinten“ bezeichnet. Eine der zwei Hauptflächen des Substrats, der Schicht oder eines anderen Elements wird als eine obere Oberfläche und die andere Oberfläche als eine untere Oberfläche bezeichnet. Die Richtungen „oben“, „unten“, „vorne“ und „hinten“ sind nicht auf die Richtung der Schwerkraft oder die Richtung des Befestigens am Substrat oder dergleichen beschränkt, wenn eine Halbleitervorrichtung befestigt wird.
  • In dieser Beschreibung können technische Sachverhalte unter Verwendung orthogonaler Koordinatenachsen X, Y und Z beschrieben werden. In dieser Beschreibung wird eine Ebene parallel zur oberen Oberfläche des Halbleitersubstrats als eine XY-Ebene definiert und eine Tiefenrichtung des Halbleitersubstrats wird als eine Z-Achse definiert. Das XYZ-System bildet ein rechtshändiges System. In dieser Beschreibung wird ein Fall, in dem das Halbleitersubstrat in Z-Achsenrichtung betrachtet wird, als Draufsicht bezeichnet.
  • In jeder Ausführungsform wird ein erster Leitfähigkeitstyp als N-artig veranschaulicht und ein zweiter Leitfähigkeitstyp wird als P-artigveranschaulicht. Der erste Leitfähigkeitstyp kann jedoch auch P-artig sein und der zweite Leitfähigkeitstyp kann N-artig sein. In diesem Fall haben die Leitfähigkeitstypen des Substrats, der Schicht und dergleichen in jeder Ausführungsform gegensätzliche Polaritäten.
  • Die Dotierungskonzentration in der vorliegenden Beschreibung bezieht sich auf eine Konzentration von Verunreinigungen, die zu Donatoren oder Akzeptoren wird. In der vorliegenden Beschreibung kann ein Konzentrationsunterschied zwischen Donator und Akzeptor als Dotierungskonzentration bezeichnet werden. Ein Spitzenwert der Dotierungskonzentration in einem Dotierungsbereich kann als Dotierungskonzentration des Dotierungsbereich verwendet werden.
  • Wenn in dieser Beschreibung Schichten oder Bereichen ein N oder P hinzugefügt wird, bedeutet dies, dass die Majorität der Ladungsträger jeweils Elektronen oder Löcher sind. An das N oder P angefügte „+“ und „-“ beziehen sich auf eine höhere Dotierungskonzentration und eine niedrigere Dotierungskonzentration als Schichten und Bereiche, die jeweils kein solches Zeichen aufweisen.
  • 1A ist ein Beispiel einer Schnittansicht einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel. Die Halbleitervorrichtung 100 kann ein IGBT oder ein vertikaler MOSFET sind. Die Halbleitervorrichtung 100 umfasst ein Halbleitersubstrat 10. Das Halbleitersubstrat 10 dieses Beispiels umfasst eine Grabengruppe, die einen Dummy-Grabenabschnitt 30 und einen Gatter-Grabenabschnitt aufweist, und einen Mesaabschnitt, der ein Dotierstoff-Diffusionsbereich zwischen den Grabengruppen ist. Die Grabengruppe dieses Beispiels umfasst eine erste Grabengruppe 110 und eine zweite Grabengruppe 120.
  • Der Dummy-Grabenabschnitt 30 weist einen Dummy-Isolierfilm 32 und einen Dummy-Leitungsabschnitt 34 auf. Der Dummy-Leitungsabschnitt 34 ist elektrisch mit einer Emitterelektrode 52 verbunden und ist auf das Emitterpotenzial Ve gesetzt. Das Emitterpotenzial Ve kann auf das Erdpotenzial eingestellt sein.
  • Der Gatter-Grabenabschnitt 40 weist einen Gatter-Isolierfilm 42 und einen Gatter-Leitungsabschnitt 44 auf. Der Gatter-Leitungsabschnitt 44 ist elektrisch mit einer Gatterelektrode 50 verbunden und auf das Gatterpotenzial Vg gesetzt. Beispielsweise kann das Gatterpotenzial Vg ein höheres Potenzial als das Emitterpotenzial Ve sein.
  • Der Mesaabschnitt des Halbleitersubstrats 10 dieses Beispiels umfasst einen Mesaabschnitt 60, einen Mesaabschnitt 62 oder einen Mesaabschnitt 64. Der Mesaabschnitt 60 ist ein Bereich, der zwischen den Gatter-Grabenabschnitten 40 der Frontfläche des Halbleitersubstrats 10 eingeschlossen ist. Der Mesaabschnitt 62 ist ein Bereich, der zwischen dem Gatter-Grabenabschnitt 40 und dem Dummy-Grabenabschnitt 30 der Frontfläche des Halbleitersubstrats 10 eingeschlossen ist. Der Mesaabschnitt 64 ist ein Bereich, der zwischen den Dummy-Grabenabschnitten 30 der Frontfläche des Halbleitersubstrats 10 eingeschlossen ist.
  • Der Mesaabschnitt 60, der Mesaabschnitt 62 oder der Mesaabschnitt 64 des Halbleitersubstrats 10 umfasst einen Emitterbereich 12 des ersten Leitfähigkeitstyps, einen Basisbereich 14 des zweiten Leitfähigkeitstyps, einen Driftbereich 18 des ersten Leitfähigkeitstyps, der unter dem Basisbereich 14 angeordnet ist, und einen Kollektorbereich 22 des zweiten Leitfähigkeitstyps, von der oberen Oberflächenseite aus. Falls die Halbleitervorrichtung 100 kein IGBT, sondern ein vertikaler MOSFET ist, umfasst das Halbleitersubstrat 10 keinen Kollektorbereich 22.
  • Der Mesaabschnitt 60, der Mesaabschnitt 62 oder der Mesaabschnitt 64 dieses Beispiels umfassen einen Akkumulationsbereich 16 des ersten Leitfähigkeitstyps, der zwischen dem Basisbereich 14 und einem Driftbereich 18 angeordnet ist. Durch Anordnen des Akkumulationsbereichs 16 kann der IE-Effekt („Injection Enhancement“, Injektionsverstärkung) des Ladungsträgers in den Basisbereich 14 verbessert werden. Der Akkumulationsbereich 16 kann jedoch, wie in einem weiteren Beispiel einer Schnittansicht der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel der 1B dargestellt, weggelassen werden.
  • Der Emitterbereich 12 ist ein Bereich des ersten Leitfähigkeitstyps, der auf der Seite der Frontfläche des Halbleitersubstrats 10 angeordnet ist. Beispielsweise hat der Emitterbereich 12 die N+-artige Polarität.
  • Der Basisbereich 14 ist ein Bereich des zweiten Leitfähigkeitstyps, der verbunden auf der Unterseite des Emitterbereichs 12 angeordnet ist. Beispielsweise hat der Basisbereich 14 die P-artige Polarität. Der Basisbereich 14 kann zur Frontfläche des Halbleitersubstrats 10 freigelegt sein. Wenn der Gatter-Leitungsabschnitt 44 auf das Gatterpotenzial Vg gesetzt ist, werden Elektronen auf die Seite des Gatter-Grabenabschnitts 40 im Basisbereich 14 gezogen. Ein N-artiger Kanal wird in einem Bereich des Basisbereichs 14 ausgebildet, der mit dem Gatter-Grabenabschnitt 40 verbunden ist, und wird als Transistor angesteuert.
  • Auf der oberen Oberfläche des Emitterbereichs 12 ist ein Leiter 54 angeordnet und mit der Emitterelektrode 52 verbunden. Auf der oberen Oberfläche des Gatter-Leitungsabschnitt 44 ist ein dielektrischer Zwischenschichtfilm 56 angeordnet. Der dielektrische Zwischenschichtfilm 56 isoliert den Leiter 54 und den Gatter-Leitungsabschnitt 44.
  • Auf der unteren Oberfläche des Halbleitersubstrats 10 ist ein Leiter 55 angeordnet und kann mit einer externen Elektrode verbunden sein. Falls die Halbleitervorrichtung 100 ein IGBT ist, kann der Leiter 55 auf der unteren Oberfläche des Kollektorbereichs 22 angeordnet sein und mit der Kollektorelektrode verbunden sein.
  • Die erste Grabengruppe 110 umfasst einen Gatter-Grabenabschnitt 40 und eine Vielzahl von Dummy-Grabenabschnitten 30, die kontinuierlich nebeneinander liegen. Die in der ersten Grabengruppe 110 enthaltene Vielzahl von Dummy-Grabenabschnitten 30 kann eine 1G2E-Grabengruppe sein, die zwei nebeneinander und neben einem Gatter-Grabenabschnitt 40 angeordnete Dummy-Grabenabschnitte 30 aufweist. In der ersten Grabengruppe 110 wird zum Anlegen des Gatterpotenzials Vg an den Gatter-Leitungsabschnitt 44, die elektrostatische Kapazität Cies zwischen dem Mesaabschnitt 62, der zwischen dem Dummy-Grabenabschnitt 30 und dem Gatter-Grabenabschnitt 40 liegt, und dem Gatter-Leitungsabschnitt 44 aufgeladen. Die gesamte elektrostatische Kapazität Cies, die proportional zur Fläche des Gatter-Grabenabschnitts 40 ist, wird geladen und die aufzuladende elektrostatische Kapazität Cies ist groß.
  • Die zweite Grabengruppe 120 umfasst zwei nebeneinander liegende Gatter-Grabenabschnitte 40 und die Vielzahl von Dummy-Grabenabschnitten 30. In der zweiten Grabengruppe 120 liegen die zwei Gatter-Grabenabschnitte 40 und die Vielzahl von Dummy-Grabenabschnitten 30 nebeneinander. Die zweite Grabengruppe 120 kann drei oder mehr Dummy-Grabenabschnitte aufweisen, die kontinuierlich nebeneinander liegen.
  • Insbesondere die zweite Grabengruppe 120 kann vier Dummy-Grabenabschnitte 30 aufweisen, die kontinuierlich nebeneinander angeordnet ist, so dass sie neben zwei nebeneinander angeordneten Gatter-Grabenabschnitten 40 liegen. Falls die Anzahl der Dummy-Grabenabschnitten 30 in der zweiten Grabengruppe 120 vier beträgt, wird sie als 2G4E-Grabengruppe bezeichnet. Falls die erste Grabengruppe 110 eine 1G2E-Grabengruppe ist und die zweite Grabengruppe 120 eine 2G4E-Grabengruppe ist, bleiben die Eigenschaften wie z.B. Durchbruchspannungjedes Bereichs gleich.
  • Der Bereich, der die zweite Grabengruppe 120 des Halbleitersubstrats 10 aufweist, umfasst den Mesaabschnitt 60, der nebenan zwischen den Gatter-Grabenabschnitten 40 angeordnet ist. Das Gatterpotenzial Vg wird an beide Gatter-Leitungsabschnitte 44 des Grabenabschnitts neben dem Mesaabschnitt 60 angelegt. Daher wird leicht eine Potentialdifferenz zwischen dem Gatter-Leitungsabschnitt 44 und dem Mesaabschnitt 60 erzeugt. Das heißt, dass die elektrostatische Kapazität Cies zwischen dem Gatter-Leitungsabschnitt 44 und dem Emitterbereich 12 in der zweiten Grabengruppe 120 zum Zeitpunkt des Einschaltens kleiner als die der ersten Grabengruppe 110 wird.
  • Die Halbleitervorrichtung 100 umfasst die Vielzahl erster Grabengruppen 110 und die Vielzahl zweiter Grabengruppen 120. Durch Einstellen des Verhältnisses zwischen der Anzahl der Vielzahl erster Grabengruppen 110 und der Anzahl der Vielzahl zweiter Grabengruppen wird die elektrostatische Kapazität Cies eingestellt, und es kann eine Steigung dV/dt des Potentials V, das sich zum Zeitpunkt des Schaltens der Halbleitervorrichtung 100 ändert, in Bezug auf die Zeit t eingestellt werden.
  • Die Eigenschaften wie z.B. die Durchbruchspannung und die Schalteigenschaften der Halbleitervorrichtung 100 hängen von einem Verhältnis zwischen der Anzahl von Dummy-Grabenabschnitten 30 und Gatter-Grabenabschnitten 40 ab. Falls die erste Grabengruppe 110 eine 1G2E-Grabengruppe ist, wird die zweite Grabengruppe 120 als 2G4E-Grabengruppe ausgebildet, so dass die Steigung dV/dt des Potenzials V in Bezug auf die Zeit t eingestellt werden kann, während die Gesamtleistung der Halbleitervorrichtung 100 beibehalten wird.
  • Die Vielzahl erster Grabengruppen 110 und die Vielzahl zweiter Grabengruppen 120 ist mit einem vorgegebenen Verhältnis angeordnet. Beispielsweise kann das Verhältnis zwischen der Anzahl der Vielzahl erster Grabengruppen 110 und der Anzahl der Vielzahl zweiter Grabengruppen 1:1 betragen. Wenn das Verhältnis zwischen der Anzahl der Vielzahl erster Grabengruppen 110 und der Anzahl der Vielzahl zweiter Grabengruppen 1:1 ist, kann dV/dt über den gesamten Spannungsbereich während des Schaltens der Halbleitervorrichtung 100 reduziert werden. Das Verhältnis zwischen der Anzahl der Vielzahl erster Grabengruppen 110 und der Anzahl der Vielzahl zweiter Grabengruppen ist nicht auf 1:1 beschränkt und kann 1:3 oder 3:1 betragen.
  • In diesem Beispiel sind die Vielzahl erster Grabengruppen 110 und die Vielzahl zweiter Grabengruppen 120 abwechselnd angeordnet. Das bedeutet, dass die Halbleitervorrichtung 100 eine Struktur aufweist, in der die erste Grabengruppe 110 und die zweite Grabengruppe 120 nebeneinander liegen. Die erste Grabengruppe 110 und die zweite Grabengruppe 120 müssen jedoch nur so angeordnet werden, dass sie ein vorgegebenes Anordnungsverhältnis erfüllen, und sind nicht darauf beschränkt, abwechselnd angeordnet zu sein.
  • 1C ist ein Beispiel eines Schaltplans einer Halbleiteranordnung 150. Durch Parallelschalten von drei Halbleiteranordnungen 150 kann eine dreiphasige Wechselrichterschaltung mit dreiphasigen Antriebsströmen der Phasen U, V und W konfiguriert werden, die ein Teil der Fahrzeugeinheit zum Antrieb des Fahrzeugmotors ist.
  • Es wird nun der Fall der U-Phase beschrieben. In der Halbleiteranordnung 150 sind zwei Halbleiterchips 78 in Reihe geschaltet. Die Halbleitervorrichtung 100 kann ein Schaltkreiselement mit dem Halbleiterchip 78 konfigurieren.
  • Unter den Halbleiterchips in der Halbleiteranordnung 150 kann ein Halbleiterchip 78-2 einen Unterarmabschnitt 80 konfigurieren. Andererseits kann ein Halbleiterchip 78-1 unter den Halbleiterchips in der Halbleiteranordnung 150 einen Oberarmabschnitt 82 konfigurieren. Außerdem kann ein in der Halbleiteranordnung 150 enthaltener Satz aus Unterarmabschnitt 80 und Oberarmabschnitt 82 ein Bein konfigurieren.
  • Im Unterarmabschnitt 80 kann die Emitterelektrode des Halbleiterchips 78-2 elektrisch mit einer Eingangsklemme N1 und die Kollektorelektrode des Halbleiterchips 78-2 kann elektrisch mit einer Ausgangsklemme U verbunden sein. Im Oberarmabschnitt 82 kann die Emitterelektrode des Halbleiterchips 78-1 elektrisch mit der Ausgangsklemme U1 und die Kollektorelektrode des Halbleiterchips 78-1 kann elektrisch mit der Eingangsklemme P1 verbunden sein. Der Unterarmabschnitt 80 und der Oberarmabschnitt 82 werden abwechselnd durch ein an eine Steuerelektrode-Anschlussfläche des Halbleiterchips 78 angelegtes Signal geschaltet.
  • Die Eingangsklemme P1 kann mit der positiven Elektrode einer externen Stromquelle verbunden sein. Die Eingangsklemme N1 kann mit der negativen Elektrode der externen Stromquelle verbunden sein. Die Ausgangsklemmen U, V und W können jeweils mit einer Last verbunden sein.
  • In einem Halbleitermodul kann der Halbleiterchip 78 ein RC-IGBT-Halbleiterchip sein. Im RC-IGBT-Halbleiterchip sind ein IGBT und eine Freilaufdiode (FWD) integral ausgebildet. Im RC-IGBT-Halbleiterchip können der IGBT und die FWD gegensätzlich parallel verbunden sein. Jeder Halbleiterchip 78 kann eine Kombination aus einem Transistorabschnitt, wie z.B. einem MOSFET oder IGBT, und einem Diodenabschnitt aufweisen. Die Halbleitervorrichtung 100 kann der Halbleiterchip 78 sein.
  • Das Verhältnis zwischen den Halbleiterchips 78-1 und 78-2 wird als Verhältnis bezeichnet, bei dem die Chips in den gegenüberliegenden Armen angeordnet sind. Wenn der im Halbleiterchip 78-2 angeordnete Transistorabschnitt eingeschaltet wird, fließt ein Sperrverzögerungsstrom in Bezug auf den Diodenabschnitt des im gegenüberliegenden Arm angeordneten Halbleiterchips 78-1.
  • Wenn die zeitliche Änderung des Sperrverzögerungsstroms groß ist, wird der Betrag des im Diodenabschnitt des Halbleiterchips 78-1 erzeugten Strahlungsrauschens groß. In diesem Fall fließt ein größerer Spitzenstrom durch den Transistorabschnitt im Halbleiterchip 78-2. Bei einem IGBT-Modul mit einer hohen Durchbruchspannung von 1200 V wird beispielsweise durch den Schaltvorgang bei einer hohen Frequenz von 30 bis 40 MHz ein großes Strahlungsrauschen zum Zeitpunkt der Sperrverzögerung erzeugt.
  • Je kleiner daher die zeitliche Änderung dV/dt der Spannung beim Einschalten des Transistorabschnitts in der Halbleiteranordnung 150 ist, desto geringer ist das Strahlungsrauschen, und der Schaltkreisschutz und die Schaltkreiszuverlässigkeit können verbessert werden. In der Halbleitervorrichtung 100 werden sowohl die erste Grabengruppe 110 als auch die zweite Grabengruppe 120 verwendet, die mit einem vorgegebenen Verhältnis auf der Frontfläche des Halbleitersubstrats 10 angeordnet sind, so dass dV/dt während des Schaltvorgangs in einem weiten Bereich von einer Niederspannungsseite zu einer Hochspannungsseite reduziert werden kann.
  • 1D ist ein vergleichendes Schaubild, in dem die elektrostatischen Kapazitäten Cies der ersten Grabengruppe 110 und der zweiten Grabengruppe 120 verglichen werden. Die erste Grabengruppe 110 weist eine höhere elektrostatische Kapazität Cies als die zweite Grabengruppe 120 auf.
  • Zum Zeitpunkt des Einschaltens der Halbleitervorrichtung 100 wird die elektrostatische Kapazität Cies zu einer Referenz für die Ansteuerungsgeschwindigkeit der Halbleitervorrichtung 100 auf der Niederspannungsseite. Während des Schaltvorgangs der Halbleitervorrichtung 100 wird die Kapazität der elektrostatischen Kapazität Cies zum Zeitpunkt einer Hochspannungsseite unmittelbar vor dem Stabilisieren der Gatter-Emitter-Spannung klein. Mit anderen Worten, in einem Bereich auf einer Hochspannungsseite wird der Einfluss der Anzahl der Dummy-Grabenabschnitte 30, die kontinuierlich mit dem benachbarten Gatter-Grabenabschnitt 40 angeordnet sind, groß. Da die Anzahl der kontinuierlich angeordneten Dummy-Grabenabschnitte 30 ebenfalls einen großen Einfluss auf die Leistung der Halbleitervorrichtung 100 hat, kann die Anzahl der kontinuierlich angeordneten Dummy-Grabenabschnitte 30 basierend auf einer gewünschten Leistung für die Halbleitervorrichtung 100 bestimmt werden.
  • 2A ist ein Beispiel einer Schnittansicht der Halbleitervorrichtung 200 gemäß einem ersten Vergleichsbeispiel. Die Halbleitervorrichtung 200 umfasst die erste Grabengruppe 110 und keine zweite Grabengruppe 120.
  • In der Halbleitervorrichtung 200 ist die erste Grabengruppe 110 wiederholt angeordnet. Im sich wiederholenden Aufbau der ersten Grabengruppe 110 werden die Grabenabschnitte auf beiden Seiten neben einem Gatter-Grabenabschnitt 40 zum Dummy-Grabenabschnitt 30. Das heißt, die gegenüberliegende Fläche zwischen dem Gatter-Grabenabschnitt 40 und dem Dummy-Grabenabschnitt 30 ist groß.
  • Da die gegenüberliegende Fläche des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30 groß ist, erhöht sich die elektrostatische Kapazität Cies zum Ansteuern der Schaltvorrichtung. Somit wird dV/dt zum Zeitpunkt des Einschaltens auf einer Niederspannungsseite klein, wenn die erste Grabengruppe 110 angesteuert wird.
  • 2B ist ein Schaubild, das eine Änderung eines Stroms lak und einer Spannung Vak der Halbleitervorrichtung 200 in Bezug auf die Zeit t dargestellt. Die zeitliche Änderung des Stroms lak, der zwischen der Halbleitervorrichtung 200 und der Anode (a) und der Kathode (k) des Diodenabschnitts des Chips fließt, der in dem Arm vorgesehen ist, der dem Chip mit der Halbleitervorrichtung 200 zum Zeitpunkt des Schaltens zugewandt ist, und der Spannung Vak zwischen der Anode und der Kathode ist dargestellt.
  • Wenn die Spannung allmählich an den Gatter-Leitungsabschnitt 44 angelegt wird, steigt die Spannung Vak, die zwischen den gegenüberliegenden Armen des IGBT fließt, und der Strom lak wird reduziert und stabilisiert sich dann, um einen konstanten Wert anzunehmen. Die Steigung dV/dt der Spannung Vak ändert sich mit der Zeit.
  • In der ersten Grabengruppe 110 ist die Änderung dV/dt in der Spannung Vak über die Zeit t zu Beginn des Schaltens klein. Andererseits ist die Änderung dV/dt derSpannung Vak über die Zeit t, unmittelbar bevor die Spannung Vak eine Hochspannung wird und sich stabilisiert, groß.
  • Wenn dV/dt einen großen Wert annimmt, wird auch der Betrag der Nase in der Spannungsänderung groß. Die Halbleitervorrichtung 200 mit der ersten Grabengruppe 110 nimmt einen größeren Wert dV/dt als die Halbleitervorrichtung 100 bei Hochspannung auf, bevor sich die Spannung stabilisiert.
  • 3A ist eine Schnittansicht einer Halbleitervorrichtung 300 gemäß einem zweiten Vergleichsbeispiel. Das Halbleitersubstrat 10 gemäß der Halbleitervorrichtung 300 umfasst die zweite Grabengruppe 120 und keine erste Grabengruppe 110.
  • In der Halbleitervorrichtung 300 ist die zweite Grabengruppe 120 wiederholt angeordnet. Insbesondere eine 2G4E-Grabengruppe ist wiederholt in der Halbleitervorrichtung 300 angeordnet. In der zweiten Grabengruppe 120 sind die beiden an den Mesaabschnitt 60 angrenzenden Grabenabschnitte auf das Gatterpotenzial Vg im Mesaabschnitt 60 eingestellt, an das die Gatter-Grabenabschnitte 40 angrenzen. Das heißt, die Potenzialdifferenz zwischen dem Gatter-Leitungsabschnitt 44 und dem Mesaabschnitt 60 wird groß, und ein N-artiger Kanal bildet sich leicht im Basisbereich 14. Dies entspricht einer kleinen elektrostatischen Kapazität Cies zwischen dem Gatter-Leitungsabschnitt 44 und dem Emitterbereich 12 zum Zeitpunkt des Ansteuerns der Halbleitervorrichtung 300.
  • 3B ist ein Schaubild, das eine Änderung des Stroms lak und der Spannung Vak der Halbleitervorrichtung 300 in Bezug auf die Zeit t dargestellt. Die zeitliche Änderung des Stroms lak, der zwischen der Halbleitervorrichtung 300 und dem Diodenabschnitt des Chips fließt, der in dem Arm vorgesehen ist, der dem Chip mit der Halbleitervorrichtung 300 zum Zeitpunkt des Schaltens zugewandt ist, und der Spannung Vak zwischen dem Emitter-Kollektor (Drain-Source) der Halbleitervorrichtung 200 ist dargestellt.
  • Wenn die Spannung allmählich an den Gatter-Leitungsabschnitt 44 angelegt wird, steigt ähnlich wie in der Halbleitervorrichtung 200 die Spannung Vak, die zwischen den gegenüberliegenden Armen des IGBT fließt, und der Strom lak wird reduziert und stabilisiert sich dann, um einen konstanten Wert anzunehmen. Die Halbleitervorrichtung 300 mit der zweiten Grabengruppe 120 hat in Bezug auf die Halbleitervorrichtung 200, die nur die erste Grabengruppe 110 aufweist, ein großes dV/dt auf einer Niederspannungsseite und ein kleines dV/dt auf einer Hochspannungsseite.
  • Da die elektrostatische Kapazität Cies der Halbleitervorrichtung 300 klein ist, wird dV/dt zum Zeitpunkt einer niedrigen Spannung beim Einschalten groß. Andererseits werden, wenn nach dem Ansteuern auf eine hohe Spannung stabilisiert wird, der Mesaabschnitt 62 zwischen dem Dummy-Grabenabschnitt 30 und dem Gatter-Grabenabschnitt 40 und der Mesaabschnitt 60 zwischen den Gatter-Grabenabschnitten 40 angeordnet, so dass der Wert dV/dt um die Differenz der elektrostatischen Kapazität Cies reduziert wird.
  • 4 ist ein Schaubild, das eine Änderung des Stroms lak und der Spannung Vak der Halbleitervorrichtung 100 in Bezug auf die Zeit t dargestellt. Die zeitliche Änderung der Spannung Vak zum Zeitpunkt des Einschaltens der Halbleitervorrichtung 100 ist dargestellt.
  • Die Halbleitervorrichtung 100 hat eine Eigenschaft, welche die Eigenschaft der Halbleitervorrichtung 200 auf Niederspannungsseite und die Eigenschaft der Halbleitervorrichtung 300 auf Hochspannungsseite vereint. Das heißt, ein kleiner Wert dV/dt ist entweder seitens einer niedrigen Spannung oder einer hohen Spannung angeordnet.
  • Da dV/dt der Halbleitervorrichtung 100 klein ist, werden der Betrag des in der Spannung Vak erzeugten Nase und der Strom lak in der Halbleitervorrichtung 100 klein. Somit ist es in der Halbleitervorrichtung 100 möglich, die Bauteile ausreichend zu schützen und einen sehr zuverlässigen Schaltkreis bereitzustellen.
  • 5 ist ein Beispiel der oberen Ansicht des Mesaabschnitts 60 der Halbleitervorrichtung 100. In diesem Beispiel ist der Aufbau des Mesaabschnitts 60, der durch die Gatter-Grabenabschnitte 40 eingeschlossen ist, dargestellt. Der Mesaabschnitt 62 oder Mesaabschnitt 64 können jedoch denselben Aufbau haben. Das heißt, der Mesaabschnitt, der durch mindestens zwei der Vielzahl von Gatter-Grabenabschnitten 40 oder der Vielzahl von Dummy-Grabenabschnitten 30 eingeschlossen ist, kann denselben Aufbau haben.
  • Der Basisbereich 14 und der Emitterbereich 12 dieses Beispiels sind abwechselnd in einer Ausdehnungsrichtung von zwei Gatter-Grabenabschnitten 40 verbunden mit dem Mesaabschnitt 60 angeordnet. Falls die Halbleitervorrichtung 100 ein IGTB ist, wird das Hochspringen des IGBT durch den Aufbau des Mesaabschnitts 60 auf der Oberfläche des Halbleitersubstrats 10 unterdrückt.
  • 6 ist ein weiteres Beispiel der oberen Ansicht des Mesaabschnitts 60 der Halbleitervorrichtung 100. In diesem Beispiel ist der Aufbau des Mesaabschnitts 60, der durch die Gatter-Grabenabschnitte 40 eingeschlossen ist, dargestellt. Der Mesaabschnitt 62 oder Mesaabschnitt 64 können jedoch denselben Aufbau haben. Das heißt, der Mesaabschnitt, der durch mindestens zwei der Vielzahl von Gatter-Grabenabschnitten 40 oder der Vielzahl von Dummy-Grabenabschnitten 30 eingeschlossen ist, kann denselben Aufbau haben.
  • Der Emitterbereich 12 dieses Beispiels dehnt sich verbunden mit zwei Gatter-Grabenabschnitten 40, die mit dem Mesaabschnitt 60 verbunden sind, aus. Der Emitterbereich 12 ist den Basisbereich 14 umschließend angeordnet. Der Aufbau des Mesaabschnitts 60 dieses Beispiels wird als Basisstruktur bezeichnet.
  • Während die Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist der technische Umfang der Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt. Für den Fachmann ist es offensichtlich, dass zu den oben beschriebenen Ausführungsformen verschiedene Änderungen oder Verbesserungen hinzugefügt werden können. Aus dem Schutzbereich der Ansprüche ergibt sich auch, dass die mit solchen Änderungen oder Verbesserungen hinzugefügten Ausführungsformen in den technischen Umfang der Erfindung einbezogen werden können.
  • Die Vorgänge, Prozeduren, Schritte und Stufen jedes Prozesses, die von einer Vorrichtung, einem System, einem Programm und einem Verfahren durchgeführt werden, die in den Ansprüchen, Ausführungsbeispielen oder Zeichnungen dargestellt sind, können in beliebiger Reihenfolge ausgeführt werden, solange die Reihenfolge nicht durch „vorher“, „vor“ oder ähnlichen Begriffen angegeben ist und solange die Ausgabe eines vorhergehenden Prozesses nicht in einem späteren Prozess verwendet wird. Selbst wenn der Prozessablauf in den Ansprüchen, Ausführungsbeispielen oder Figuren durch Begriffe wie „erste“ oder „nächste“ beschrieben wird, bedeutet dies nicht unbedingt, dass der Prozess in dieser Reihenfolge durchgeführt werden muss.
  • Bezugszeichenliste
    • 10:
    Halbleitersubstrat
    12:
    Emitterbereich
    14:
    Basisbereich
    16:
    Akkumulationsbereich
    18:
    Driftbereich
    22:
    Kollektorbereich
    30:
    Dummy-Grabenabschnitt
    32:
    dielektrischer Dummy-Film
    34:
    Dummy-Leitungsabschnitt
    40:
    Gatter-Grabenabschnitt
    42:
    Gatter-Isolierfilm
    44:
    Gatter-Leitungsabschnitt
    50:
    Gatterelektrode
    52:
    Emitterelektrode
    54:
    Leiter
    55:
    Leiter
    56:
    isolierender Zwischenschichtfilm
    60:
    Mesa-Abschnitt
    62:
    Mesa-Abschnitt
    64:
    Mesa-Abschnitt
    78:
    Halbleiterchip
    80:
    Unterarmabschnitt
    82:
    Oberarmabschnitt
    100:
    Halbleitervorrichtung
    110:
    erste Grabengruppe
    120:
    zweite Grabengruppe
    150:
    Halbleiteranordnung
    200:
    Halbleitervorrichtung
    300:
    Halbleitervorrichtung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2015/162811 [0002]
    • WO 2017/033315 [0002]

Claims (8)

  1. Halbleitervorrichtung mit einer Vielzahl von Gatter-Grabenabschnitten, die elektrisch mit einer Gatterelektrode verbunden ist, und einer Vielzahl von Dummy-Grabenabschnitten, die elektrisch mit einer Emitterelektrode verbunden ist, umfassend: eine erste Grabengruppe, die einen Gatter-Grabenabschnitt und zwei Dummy-Grabenabschnitte, die neben dem Gatter-Grabenabschnitt und nebeneinander angeordnet sind, aufweist; und eine zweite Grabengruppe, die zwei Gatter-Grabenabschnitte aufweist, die nebeneinander unter der Vielzahl von Gatter-Grabenabschnitten angeordnet sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die zweite Grabengruppe drei oder mehr Dummy-Grabenabschnitte aufweist, die kontinuierlich nebeneinander unter der Vielzahl von Dummy-Grabenabschnitten angeordnet sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die zweite Grabengruppe zwei Gatter-Grabenabschnitte aufweist, die nebeneinander unter der Vielzahl von Gatter-Grabenabschnitten angeordnet sind, und vier Dummy-Grabenabschnitte aufweist, die kontinuierlich nebeneinander unter der Vielzahl von Dummy-Grabenabschnitten angeordnet sind, und wobei die zwei Gatter-Grabenabschnitte und die vier Dummy-Grabenabschnitte nebeneinander angeordnet sind.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die erste Grabengruppe und die zweite Grabengruppe nebeneinander angeordnet sind.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die erste Grabengruppe eine Vielzahl erster Grabengruppen aufweist und die zweite Grabengruppe eine Vielzahl zweiter Grabengruppen aufweist, und wobei ein Verhältnis zwischen der Anzahl der Vielzahl erster Grabengruppen und der Anzahl der Vielzahl zweiter Grabengruppen 1:1 ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, umfassend: einen Emitterbereich eines ersten Leitfähigkeitstyps; einen Basisbereich eines zweiten Leitfähigkeitstyps, der eine vom ersten Leitfähigkeitstyp verschiedene Polarität aufweist; einen Driftbereich des ersten Leitfähigkeitstyps, der unter dem Basisbereich angeordnet ist, und der eine Dotierungskonzentration aufweist, die niedriger als die des Emitterbereichs ist; und einen Akkumulationsbereich des ersten Leitfähigkeitstyps, der zwischen dem Basisbereich und dem Driftbereich angeordnet ist, und der eine Dotierungskonzentration aufweist, die höher als die des Driftbereichs ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, umfassend: einen Mesaabschnitt, der durch mindestens zwei der Vielzahl von Gatter-Grabenabschnitten oder der Vielzahl von Dummy-Grabenabschnitten eingeschlossen ist, wobei der Mesaabschnitt umfasst einen Emitterbereich eines ersten Leitfähigkeitstyps, und einen Basisbereich eines zweiten Leitfähigkeitstyps, der eine vom ersten Leitfähigkeitstyp verschiedene Polarität aufweist, wobei der Basisbereich und der Emitterbereich abwechselnd in einer Ausdehnungsrichtung eines Grabenabschnitts verbunden mit dem Mesaabschnitt angeordnet sind.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, umfassend: einen Mesaabschnitt, der durch mindestens zwei der Vielzahl von Gatter-Grabenabschnitten oder der Vielzahl von Dummy-Grabenabschnitten eingeschlossen ist, wobei der Mesaabschnitt umfasst einen Emitterbereich eines ersten Leitfähigkeitstyps, und einen Basisbereich eines zweiten Leitfähigkeitstyps, der eine vom ersten Leitfähigkeitstyp verschiedene Polarität aufweist, wobei der Emitterbereich zwei Emitterbereiche aufweist und sich die zwei Emitterbereiche verbunden mit einem Grabenabschnitt ausdehnen, der mit dem Mesaabschnitt verbunden ist, und den Basisbereich einschließen.
DE112020000200.4T 2019-07-31 2020-05-25 Halbleitervorrichtung Pending DE112020000200T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-141434 2019-07-31
JP2019141434 2019-07-31
PCT/JP2020/020523 WO2021019882A1 (ja) 2019-07-31 2020-05-25 半導体装置

Publications (1)

Publication Number Publication Date
DE112020000200T5 true DE112020000200T5 (de) 2021-09-09

Family

ID=74230657

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020000200.4T Pending DE112020000200T5 (de) 2019-07-31 2020-05-25 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20210320195A1 (de)
JP (1) JP7151902B2 (de)
CN (1) CN113316852A (de)
DE (1) DE112020000200T5 (de)
WO (1) WO2021019882A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7319601B2 (ja) * 2019-11-01 2023-08-02 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015162811A1 (ja) 2014-04-21 2015-10-29 三菱電機株式会社 電力用半導体装置
WO2017033315A1 (ja) 2015-08-26 2017-03-02 三菱電機株式会社 半導体素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3961946B2 (ja) 1997-03-14 2007-08-22 株式会社東芝 半導体装置
JP2002016252A (ja) * 2000-06-27 2002-01-18 Toshiba Corp 絶縁ゲート型半導体素子
JP5359182B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置
JP4950934B2 (ja) 2008-04-14 2012-06-13 株式会社東芝 絶縁ゲート型半導体装置
JP6668804B2 (ja) * 2016-02-16 2020-03-18 富士電機株式会社 半導体装置
JP6835568B2 (ja) 2016-12-22 2021-02-24 ルネサスエレクトロニクス株式会社 トレンチゲートｉｇｂｔ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015162811A1 (ja) 2014-04-21 2015-10-29 三菱電機株式会社 電力用半導体装置
WO2017033315A1 (ja) 2015-08-26 2017-03-02 三菱電機株式会社 半導体素子

Also Published As

Publication number Publication date
US20210320195A1 (en) 2021-10-14
JPWO2021019882A1 (ja) 2021-11-18
JP7151902B2 (ja) 2022-10-12
WO2021019882A1 (ja) 2021-02-04
CN113316852A (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
EP0566639B1 (de) Integrierte leistungsschalterstruktur
DE69233450T2 (de) Halbleitermodul
DE112016006255T5 (de) Halbleitervorrichtung
DE102008055052A1 (de) Schaltungseinrichtung mit einer Freilaufdiode, Schaltungseinrichtung und Leistungswandler unter Verwendung von Dioden
DE4313170A1 (de) Leistungshalbleiterbauelement
DE112015006832T5 (de) Halbleiteranordnung
DE112019000544T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102011082290A1 (de) Lateraler bipolartransistor mit isolierter gate-elektrode
DE4028524A1 (de) Halbleiterbauelement mit isoliertem gate
DE10308313B4 (de) Halbleiterdiode, elektronisches Bauteil, Spannungszwischenkreisumrichter und Steuerverfahren
DE102014115225A1 (de) RC-IGBT mit SiC-Freilaufdiode
DE102013212561A1 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die sie verwendet
DE102021110214A1 (de) Halbleitervorrichtung
DE102019202108A1 (de) Halbleitervorrichtung
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE102011054646A1 (de) Ein IGBT-Modul und eine Schaltung
WO2000005768A1 (de) J-fet-halbleiteranordnung
DE112020000200T5 (de) Halbleitervorrichtung
DE69937665T2 (de) Halbleiterbauelement mit isoliertem Gate und dessen Betriebsverfahren
DE112020002222T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumkarbid-halbleitervorrichtung
DE3924930C2 (de) MOS Halbleitervorrichtung
EP1135806A1 (de) Steuerbares halbleiterbauelement mit einem gatevorwiderstand
DE112017008011T5 (de) Halbleitervorrichtung
EP2815430B1 (de) Halbleiteranordnung für einen stromsensor in einem leistungshalbleiter

Legal Events

Date Code Title Description
R012 Request for examination validly filed