DE102019202108A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102019202108A1
DE102019202108A1 DE102019202108.5A DE102019202108A DE102019202108A1 DE 102019202108 A1 DE102019202108 A1 DE 102019202108A1 DE 102019202108 A DE102019202108 A DE 102019202108A DE 102019202108 A1 DE102019202108 A1 DE 102019202108A1
Authority
DE
Germany
Prior art keywords
type
layer
semiconductor substrate
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019202108.5A
Other languages
English (en)
Inventor
Takuya Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019202108A1 publication Critical patent/DE102019202108A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung umfasst: ein Halbleitersubstrat mit einem Zellenbereich, einem um den Zellenbereich herum gelegenen Abschlussbereich und einem Verdrahtungsbereich; einen in dem Zellenbereich vorgesehenen IGBT; einen isolierenden Film, der auf dem Halbleitersubstrat im Verdrahtungsbereich vorgesehen ist; eine Gateelektrode, die auf dem isolierenden Film vorgesehen und mit einem Gate des IGBT verbunden ist; eine Wannenschicht vom p-Typ, die auf einer Oberflächenseite des Halbleitersubstrats im Abschlussbereich vorgesehen ist; und eine Diode, die im Verdrahtungsbereich vorgesehen ist, wobei die Diode eine auf der Oberflächenseite des Halbleitersubstrats vorgesehene Basisschicht vom p-Typ und eine auf einer Rückseite des Halbleitersubstrats vorgesehene Kathodenschicht vom n-Typ umfasst, wobei die Basisschicht vom p-Typ gemeinsam für den Verdrahtungsbereich und den Zellenbereich vorgesehen ist und eine niedrigere Störstellenkonzentration und eine geringere Tiefe als die Wannenschicht vom p-Typ aufweist.

Description

  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die einen Transistor und eine Freilaufdiode enthält und eine rückwärts leitende Charakteristik aufweist.
  • Hintergrund
  • Von Leistungs-Halbleitervorrichtungen wie etwa Bipolartransistoren mit isoliertem Gate (IGBTs), Leistungs-MOSFETs oder Dioden wird verlangt, einen Leistungsverlust zu reduzieren, welcher die Summe eines stationären Verlusts in einem Leitungszustand und eines Schaltverlusts in einem Schaltzustand ist. Als Antwort darauf wird das Design einer Vorrichtungsstruktur optimiert, um den Bedarf des Marktes zu erfüllen. Diese Leistungs-Halbleitervorrichtungen werden im Allgemeinen oft als Invertereinrichtungen genutzt, welche eine Vielzahl von Paaren von Schaltelementen und Freilaufdioden, die damit invers parallel verbunden sind, kombinieren.
  • Ein rückwärts leitender Bipolartransistor mit isoliertem Gate (im Folgenden als „RC-IGBT“ beschrieben) wird erhalten, indem Funktionen eines IGBT und einer Freilaufdiode in ein Halbleitersubstrat integriert werden, das heißt jene Funktionen in einem Chip ausgebildet werden. Verglichen mit einer Inverterschaltung, die einen normalen IGBT-Chip und einen Freilaufdioden-Chip individuell kombiniert, ermöglicht ein Ausbilden einer Inverterschaltung unter Verwendung des RC-IGBT, die Anzahl von Chips um die Hälfte zu reduzieren und eine Größenreduzierung und eine Kostenreduzierung zu erzielen. Eine Entwicklung von RC-IGBTs wurde in dieser Weise zum Zweck einer Größenreduzierung und einer Kostenreduzierung zusätzlich zu einer Reduzierung eines Leistungsverlusts weiterverfolgt.
  • Ein IGBT und eine Freilaufdiode in einem RC-IGBT sind in einem Zellenbereich vorgesehen, der so arbeitet, dass ein Strom in einer longitudinalen Richtung eines Halbleitersubstrats fließt, indem eine Spannung an Elektroden auf den Vorder- und Rückseiten eines Halbleitersubstrats angelegt wird. Ein Abschlussbereich zum Halten einer Stehspannung ist in einem äußeren Umfangsteil des Zellenbereichs angeordnet. Ein Verdrahtungsbereich ist zwischen dem Zellenbereich und dem Abschlussbereich oder zwischen den Zellenbereichen angeordnet. Ein Gatepad zum Drahtbonden und eine Gateverdrahtung zum elektrischen Verbinden des Gatepads und des Gates der IGBT-Zelle im Zellenbereich sind im Verdrahtungsbereich vorgesehen. Eine Diffusionsschicht mit einer hohen Verunreinigungs- bzw. Störstellenkonzentration und einer großen Tiefe ist in dem Abschlussbereich und dem Verdrahtungsbereich vorgesehen, und an diese Bereiche angelegte elektrische Felder werden entspannt, wenn eine Sperrvorspannung an die Halbleitervorrichtung angelegt wird. Der Abschlussbereich und der Verdrahtungsbereich sind unwirksame Bereiche. In den unwirksamen Bereichen ist ein pnp- oder npn-Bipolartransistor eingerichtet, und es fließt kein Strom, wenn eine Durchlassspannung daran angelegt ist. Es wird absichtlich nicht zugelassen, dass die unwirksamen Bereiche als die Halbleitervorrichtung tätig sind.
  • Und, da der unwirksame Bereich wie oben dargestellt groß ist, ist es notwendig, den Zellenbereich zu erweitern und die Größe der Halbleitervorrichtung zu vergrößern, um eine gewünschte Leistung zu erzielen. Im Gegensatz dazu wird eine Struktur vorgeschlagen, in der eine Kathodenschicht vom n-Typ auf der Rückseite des Substrats im Verdrahtungsbereich ausgebildet und absichtlich veranlasst wird, dass sie als Diode tätig ist, und dadurch wird der wirksame Bereich erweitert (z.B. siehe JP 2009-267394 A ). Dies macht es möglich, eine Diodenleistung zu verbessern.
  • Zusammenfassung
  • Eine Wannenschicht vom p+ -Typ mit einer hohen Störstellenkonzentration und einer großen Tiefe wird jedoch in der gleichen Weise wie im Abschlussbereich als eine Anodenschicht in dem Verdrahtungsbereich gebildet. Dies hat ein Problem zur Folge, dass ein Erholungsstrom zunimmt. Um dies zu verhindern, kann es möglich sein, den Verdrahtungsbereich mit einem Elektronenstrahl oder Heliumstrahl teilweise zu bestrahlen, um eine Lebensdauer zu steuern oder eine Anodenschicht mit niedriger Konzentration in dem Verdrahtungsbereich in einem anderem Schritt zu bilden, was jedoch die Fertigungsschritte erhöht. Falls die Störstellenkonzentration der p-Schicht der Substratoberfläche gesenkt wird und deren Tiefe in dem Verdrahtungsbereich und dem Abschlussbereich reduziert wird, gibt es ferner Bedenken, dass die Stehspannung abfallen kann und während eines abrupten Schaltvorgangs eine Zerstörung oder dergleichen auftreten kann.
  • Die vorliegende Erfindung wurde verwirklicht, um die oben erwähnten Probleme zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung vorzusehen, die imstande ist, eine Zunahme im Erholungsstrom zu hemmen bzw. zu unterdrücken und eine hohe Stehspannung und eine hohe Durchbruchspannung ohne zunehmende Fertigungsschritte zu realisieren.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst: ein Halbleitersubstrat mit einem Zellenbereich, einem um den Zellenbereich herum gelegenen Abschlussbereich und einem Verdrahtungsbereich; einen IGBT, der in dem Zellenbereich vorgesehen ist; einen isolierenden Film, der auf dem Halbleitersubstrat im Verdrahtungsbereich vorgesehen ist; eine Gateelektrode, die auf dem isolierenden Film vorgesehen und mit einem Gate des IGBT verbunden ist; eine Wannenschicht vom p-Typ, die auf einer Oberflächenseite des Halbleitersubstrats im Abschlussbereich vorgesehen ist; und eine im Verdrahtungsbereich vorgesehene Diode, wobei die Diode eine auf der Oberflächenseite des Halbleitersubstrats vorgesehene Basisschicht vom p-Typ und eine auf einer Rückseite des Halbleitersubstrats vorgesehene Kathodenschicht vom n-Typ umfasst, wobei die Basisschicht vom p-Typ gemeinsam für den Verdrahtungsbereich und den Zellenbereich vorgesehen ist und eine niedrigere Störstellenkonzentration und eine geringere Tiefe als die Wannenschicht vom p-Typ aufweist.
  • In der vorliegenden Erfindung hat die Basisschicht vom p-Typ der Diode, die im Verdrahtungsbereich vorgesehen ist, eine niedrigere Störstellenkonzentration und eine geringere Tiefe als die Wannenschicht vom p-Typ im Abschlussbereich. Dies macht es möglich, die Menge an zugeführten Löchern zu reduzieren und eine Zunahme im Erholungsstrom zu unterdrücken. Die Basisschicht vom p-Typ der Diode ist gemeinsam für den Verdrahtungsbereich und den Zellenbereich vorgesehen, was die Fertigungsschritte, um die Diode zu bilden, nicht erhöht. Indem die Wannenschicht vom p-Typ mit einer hohen Störstellenkonzentration und einer großen Tiefe im Abschlussbereich ausgebildet wird, ist es möglich, eine Konzentration eines elektrischen Feldes auf dem Abschlussbereich zu unterdrücken und eine hohe Stehspannung und eine hohe Durchbruchspannung zu erzielen.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung vollständiger ersichtlich werden.
  • Figurenliste
    • 1 ist eine Draufsicht, die einen Bereich einer Halbleitervorrichtung gemäß einer ersten Ausführungsform veranschaulicht.
    • 2 ist eine Draufsicht, die das Halbleitersubstrat gemäß der ersten Ausführungsform veranschaulicht.
    • 3 ist eine Unteransicht, die das Halbleitersubstrat gemäß der ersten Ausführungsform veranschaulicht.
    • 4 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht.
    • 5 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einem Vergleichsbeispiel veranschaulicht.
    • 6 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht.
    • 7 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform veranschaulicht.
    • 8 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform veranschaulicht.
    • 9 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer fünften Ausführungsform veranschaulicht.
    • 10 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform veranschaulicht.
  • Beschreibung von Ausführungsformen
  • Unter Bezugnahme auf die Zeichnungen wird eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung beschrieben. Die gleichen Komponenten werden durch die gleichen Symbole bezeichnet, und deren wiederholte Beschreibung kann weggelassen werden.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht, die einen Bereich einer Halbleitervorrichtung gemäß einer ersten Ausführungsform veranschaulicht. Ein Abschlussbereich 2 zum Halten einer Stehspannung ist um einen Zellenbereich 1 eines RC-IGBT gelegen. Ein Verdrahtungsbereich 3 ist zwischen dem Zellenbereich 1 und dem Abschlussbereich 2 oder zwischen den Zellenbereichen 1 angeordnet. Eine Gateverdrahtung 4 und ein Gatepad 5 sind in diesem Verdrahtungsbereich 3 vorgesehen. Der den durch den Verdrahtungsbereich 3 umschlossenen Zellenbereich 1 enthaltende Bereich wird „aktiver Bereich“ genannt, um ihn vom Abschlussbereich 2 zu unterscheiden.
  • 2 ist eine Draufsicht, die das Halbleitersubstrat gemäß der ersten Ausführungsform veranschaulicht. 3 ist eine Unteransicht, die das Halbleitersubstrat gemäß der ersten Ausführungsform veranschaulicht. 4 ist eine Querschnittsansicht, die die Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht, und entspricht Querschnittsansichten entlang I-II in 1 bis 3. Im Zellenbereich sind ein IGBT und eine Freilaufdiode vorgesehen.
  • Eine Driftschicht 7 vom n- -Typ eines Halbleitersubstrats 6 ist all den Bereichen gemeinsam. Eine Basisschicht 8 vom p-Typ ist auf der Driftschicht 7 vom n--Typ des Halbleitersubstrats 6 in dem Zellenbereich und dem Verdrahtungsbereich vorgesehen. In dem IGBT sind eine Emitterschicht 9 vom n+ -Typ und eine Emitterschicht 10 vom p+ -Typ auf der Oberflächenseite der Basisschicht 8 vom p-Typ vorgesehen. Ein Grabengate 12, das aus Polysilizium besteht, ist in einem Graben vorgesehen, der die Emitterschicht 9 vom n+ -Typ über einen Gate-Oxidfilm 11 durchdringt. In der Freilaufdiode ist auf der Oberflächenseite der Basisschicht 8 vom p-Typ eine Emitterschicht 10 vom p+ -Typ vorgesehen. Überdies ist die Freilaufdiode auch mit einem Graben versehen, um eine Stehspannung zu halten; aber die Freilaufdiode ist von dem Grabengate 12 elektrisch getrennt, um nicht als Gate zu fungieren. Eine Oberflächenelektrode 13 ist mit der Basisschicht 8 vom p-Typ, der Emitterschicht 9 vom n+ -Typ und der Emitterschicht 10 vom p+ -Typ verbunden. Das Grabengate 12 und die Oberflächenelektrode 13 sind durch einen Zwischenschicht-Isolierfilm 14 elektrisch voneinander getrennt.
  • Man beachte, dass die Basisschicht 8 vom p-Typ und die Emitterschicht 10 vom p+ -Typ der Freilaufdiode als eine Anodenelektrode der Diode fungieren. Die Basisschicht 8 vom p-Typ und die Emitterschicht 10 vom p+ -Typ der Freilaufdiode und des IGBT werden gleichzeitig gebildet, so dass sie unter geringen Kosten hergestellt werden. Die Freilaufdiode und der IGBT können jedoch mit Fokus auf den Leistungsaspekt auch individuell gebildet werden.
  • Eine Vielzahl von Wannenschichten 15 vom p+ -Typ ist teilweise auf der Oberflächenseite des Halbleitersubstrats 6 im Abschlussbereich vorgesehen. Wie in 2 gezeigt ist, umgibt eine Vielzahl von Wannenschichten 15 vom p+ -Typ die Basisschicht 8 vom p-Typ in dem Zellenbereich und dem Verdrahtungsbereich auf der Oberflächenseite des Halbleitersubstrats 6. Die innerste Wannenschicht 15 vom p+ -Typ ist mit der Basisschicht 8 vom p-Typ in Kontakt. Indem sowohl die Wannenschicht 15 vom p+ -Typ als auch die Basisschicht 8 vom p-Typ auf das gleiche Potential gesetzt werden, ist es möglich, eine Konzentration eines elektrischen Feldes, das an die Abschlussseite des Zellenbereichs oder des Verdrahtungsbereichs angelegt wird, zu entspannen.
  • Ein isolierender Film 16 ist auf dem Halbleitersubstrat 6 in dem Verdrahtungsbereich und dem Abschlussbereich vorgesehen. Gateelektroden 17 und 18, die mit dem Gate des IGBT verbunden sind, sind auf dem isolierenden Film 16 vorgesehen. Die Wannenschicht 15 vom p+ -Typ ist durch den isolierenden Film 16 von den Gateelektroden 17 und 18 elektrisch getrennt. Die Gateelektroden 17 und 18 entsprechen der Gateverdrahtung 4 oder dem Gatepad 5 in 1.
  • Eine Pufferschicht 19 vom n-Typ ist unter der Driftschicht 7 vom n- -Typ gemeinsam für all die Bereiche vorgesehen. Eine Kollektorschicht 20 vom p-Typ ist unter der Pufferschicht 19 vom n-Typ in dem IGBT und dem Abschlussbereich vorgesehen. Eine Kathodenschicht 21 vom n+ -Typ ist unter der Pufferschicht 19 vom n-Typ in der Freilaufdiode und dem Verdrahtungsbereich vorgesehen. Eine rückseitige Elektrode 23 ist unter der Kollektorschicht 20 vom p-Typ und der Kathodenschicht 21 vom n+ -Typ gemeinsam für all die Bereiche vorgesehen.
  • Eine Diode ist aus der Basisschicht 8 vom p-Typ, die auf der Oberflächenseite des Halbleitersubstrats 6 in dem Verdrahtungsbereich vorgesehen ist, und der Kathodenschicht 21 vom n+ -Typ, die auf der Rückseite des Halbleitersubstrats 6 vorgesehen ist, aufgebaut. Die Basisschicht 8 vom p-Typ hat eine niedrigere Störstellenkonzentration und eine geringere Tiefe als die Wannenschicht 15 vom p+ -Typ. Die Kollektorschicht 20 vom p-Typ ist auf der Rückseite des Halbleitersubstrats 6 in dem Abschlussbereich vorgesehen, um einen pnp-Bipolartransistor aufzubauen, was somit eine Struktur schafft, die absichtlich verhindert, dass ein Strom fließt.
  • Als Nächstes werden Effekte der vorliegenden Ausführungsform im Vergleich zu Vergleichsbeispielen beschrieben. 5 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einem Vergleichsbeispiel veranschaulicht. In dem Vergleichsbeispiel ist die Wannenschicht 15 vom p+ -Typ mit einer hohen Störstellenkonzentration und einer großen Tiefe als die Anodenschicht im Verdrahtungsbereich in der gleichen Weise wie im Abschlussbereich ausgebildet. Dies bewirkt, dass ein Erholungsstrom zunimmt. Im Gegensatz dazu weist gemäß der vorliegenden Ausführungsform die Basisschicht 8 vom p-Typ der Diode, die in dem Verdrahtungsbereich vorgesehen ist, eine niedrigere Störstellenkonzentration und eine geringere Tiefe als die Wannenschicht 15 vom p+ -Typ in dem Abschlussbereich auf. Dies macht es möglich, die Menge an zugeführten Löchern zu reduzieren und eine Zunahme im Erholungsstrom zu unterdrücken.
  • In der vorliegenden Ausführungsform ist die Basisschicht 8 vom p-Typ der Diode gemeinsam für den Verdrahtungsbereich und den Zellenbereich vorgesehen, was die Fertigungsschritte, um die Diode zu bilden, nicht erhöht. Indem die Wannenschicht 15 vom p+ -Typ mit einer hohen Störstellenkonzentration und einer großen Tiefe in dem Abschlussbereich ausgebildet wird, ist es möglich, eine Konzentration eines elektrischen Feldes auf dem Abschlussbereich zu unterdrücken und eine hohe Stehspannung und eine hohe Durchbruchspannung zu erzielen.
  • Zweite Ausführungsform
  • 6 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht. In der vorliegenden Ausführungsform ist eine Distanz D1 von der Wannenschicht 15 vom p+ -Typ mit einer hohen Störstellenkonzentration und einer großen Tiefe zur Kathodenschicht 21 vom n+ -Typ so eingerichtet, dass sie gleich einer oder größer als eine Dicke t der Driftschicht 7 vom n- -Typ genau unter der Wannenschicht 15 vom p+ -Typ ist. Somit kann ein Vergrößern der Distanz D1 von der Wannenschicht 15 vom p+ -Typ zur Kathodenschicht 21 vom n+-Typ die Zufuhr von Löchern aus der Kathodenschicht 21 vom n+-Typ unterdrücken und einen Erholungsstrom reduzieren. Wenn man annimmt, dass ein Winkel, unter welchem sich Löcher von der Wannenschicht 15 vom p+ -Typ auf der Oberflächenseite in Richtung der Kathodenschicht 21 vom n+ -Typ auf der Rückseite ausbreiten, 45° beträgt, sollte die Distanz D1 gleich der oder größer als die Dicke t der Driftschicht 7 vom n- -Typ sein, um die Zufuhr von Löchern aus der Kathodenschicht 21 vom n+-Typ zu unterdrücken.
  • Dritte Ausführungsform
  • 7 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform veranschaulicht. Gemäß der vorliegenden Ausführungsform ist eine Emitterschicht 24 vom p+ -Typ mit einer höheren Störstellenkonzentration als die Basisschicht 8 vom p-Typ auf der Oberflächenseite der Basisschicht 8 vom p-Typ im Verdrahtungsbereich vorgesehen. Dies macht es möglich, einen Widerstand eines Kontakts mit der Oberflächenelektrode 13 zu reduzieren und einen Verlust in Durchlassrichtung zu reduzieren. Wenn insbesondere ein Sperrschichtmetall wie etwa Ti, TiN oder TiW auf der Oberflächenelektrode 13 ausgebildet wird, kann ein guter ohmscher Kontakt mit dem Sperrschichtmetall erhalten werden, indem eine Störstellenkonzentration auf einer Verbindungsfläche erhöht wird.
  • Ferner ist die Emitterschicht 24 vom p+ -Typ um eine Distanz D2 von der Wannenschicht 15 vom p+ -Typ entfernt, und die Basisschicht 8 vom p-Typ mit einer verhältnismäßig niedrigen Störstellenkonzentration ist zwischen beiden Schichten vorgesehen, um deren Verbindung zu verhindern. Dadurch ist es möglich, die Zufuhr von Löchern aus der Wannenschicht 15 vom p+ -Typ zu unterdrücken und eine Zunahme im Erholungsstrom zu unterdrücken.
  • Überdies weist die Emitterschicht 24 vom p+ -Typ in dem Verdrahtungsbereich die gleiche Störstellenkonzentration und die gleiche Tiefe wie jene der Emitterschicht 10 vom p+ -Typ des IGBT und der Freilaufdiode auf. Daher kann die Emitterschicht 24 vom p+ -Typ gleichzeitig mit der Emitterschicht 10 vom p+ -Typ gebildet werden, was die Notwendigkeit eines etwaigen neuen Fertigungsschrittes beseitigt.
  • Vierte Ausführungsform
  • 8 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform veranschaulicht. Gemäß der vorliegenden Ausführungsform ist die Emitterschicht 24 vom p+ -Typ lokal in einem Teil des Verdrahtungsbereichs, der mit der Oberflächenelektrode 13 verbunden ist, vorgesehen und ist nicht unter der Gateverdrahtung 4 vorgesehen. Durch Ausbilden der Emitterschicht 24 vom p+ -Typ nur in dem mit der Oberflächenelektrode 13 verbundenen Teil ist es möglich, das Volumen der Emitterschicht 24 vom p+ -Typ mit einer hohen Störstellenkonzentration zu reduzieren und einen Erholungsstrom zu reduzieren, während eine gute Leistungsfähigkeit eines ohmschen Kontakts mit der Oberflächenelektrode 13 beibehalten wird.
  • Fünfte Ausführungsform
  • 9 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer fünften Ausführungsform veranschaulicht. Gemäß der vorliegenden Ausführungsform ist die Distanz D1 von der Wannenschicht 15 vom p+ -Typ zur Kathodenschicht 21 vom n+-Typ so eingerichtet, dass sie gleich der oder größer als die Dicke t der Driftschicht 7 vom n- -Typ ist. Überdies ist die Emitterschicht 24 vom p+ -Typ mit einer höheren Störstellenkonzentration als die Basisschicht 8 vom p-Typ auf der Oberflächenseite der Basisschicht 8 vom p-Typ im Verdrahtungsbereich vorgesehen. Auf diese Weise können die Effekte der zweiten und dritten Ausführungsformen erhalten werden.
  • Sechste Ausführungsform
  • 10 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform veranschaulicht. Gemäß der vorliegenden Ausführungsform ist die Distanz D1 von der Wannenschicht 15 vom p+ -Typ zur Kathodenschicht 21 vom n+ -Typ so eingerichtet, dass sie gleich der oder größer als die Dicke t der Driftschicht 7 vom n- -Typ ist. Überdies ist die Emitterschicht 24 vom p+ -Typ in einem Teil des Verdrahtungsbereichs, der mit der Oberflächenelektrode 13 verbunden ist, lokal vorgesehen und ist nicht unterhalb der Gateverdrahtung 4 vorgesehen. Auf diese Weise können die Effekte der zweiten und vierten Ausführungsformen erhalten werden.
  • Das Halbleitersubstrat 6 ist nicht auf ein aus Silizium bestehendes Substrat beschränkt, sondern kann stattdessen aus einem Halbleiter mit breiter Bandlücke geschaffen sein, der eine breitere Bandlücke als diejenige von Silizium aufweist. Der Halbleiter mit breiter Bandlücke ist zum Beispiel ein Siliziumcarbid, ein Material auf Galliumnitridbasis oder Diamant. Eine Halbleitervorrichtung, die aus solch einem Halbleiter mit breiter Bandlücke besteht, weist eine Hochspannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann somit miniaturisiert werden. Die Verwendung solch einer miniaturisierten Halbleitervorrichtung ermöglicht die Miniaturisierung und hohe Integration des Halbleitermoduls, in welchem die Halbleitervorrichtung eingebaut wird. Da die Halbleitervorrichtung eine hohe Wärmebeständigkeit aufweist, kann ferner eine Kühlrippe eines Kühlkörpers miniaturisiert werden, und ein wassergekühlter Teil kann luftgekühlt werden, was zu einer weiteren Miniaturisierung des Halbleitermoduls führt. Da die Halbleitervorrichtung einen geringen Leistungsverlust und eine hohe Effizienz aufweist, kann ferner ein hocheffizientes Halbleitermodul erreicht werden.
  • Offensichtlich sind im Lichte der obigen Lehren viele Modifikationen und Variationen der vorliegenden Erfindung möglich. Es versteht sich daher, dass innerhalb des Umfangs der beigefügten Ansprüche die Erfindung auf andere Weise als konkret beschrieben in die Praxis umgesetzt werden kann.
  • Die gesamte Offenbarung der am 17. April 2018 eingereichten japanischen Patentanmeldung Nr. 2018-079227 , einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, auf der die Priorität gemäß Übereinkommen der vorliegenden Anmeldung basiert, ist in ihrer Gesamtheit durch Verweis hierin einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2009267394 A [0005]
    • JP 2018079227 [0031]

Claims (5)

  1. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (6) mit einem Zellenbereich, einem um den Zellenbereich herum gelegenen Abschlussbereich und einem Verdrahtungsbereich; einen in dem Zellenbereich vorgesehenen IGBT; einen isolierenden Film (16), der auf dem Halbleitersubstrat (6) im Verdrahtungsbereich vorgesehen ist; eine Gateelektrode (17, 18), die auf dem isolierenden Film (16) vorgesehen und mit einem Gate des IGBT verbunden ist; eine Wannenschicht (15) vom p-Typ, die auf einer Oberflächenseite des Halbleitersubstrats (6) im Abschlussbereich vorgesehen ist; und eine Diode, die im Verdrahtungsbereich vorgesehen ist, wobei die Diode eine auf der Oberflächenseite des Halbleitersubstrats (6) vorgesehene Basisschicht (8) vom p-Typ und eine auf einer Rückseite des Halbleitersubstrats (6) vorgesehene Kathodenschicht (21) vom n-Typ umfasst, wobei die Basisschicht (8) vom p-Typ gemeinsam für den Verdrahtungsbereich und den Zellenbereich vorgesehen ist und eine niedrigere Störstellenkonzentration und eine geringere Tiefe als die Wannenschicht (15) vom p-Typ aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, umfassend eine Driftschicht (7) vom n-Typ, die in dem Halbleitersubstrat (6) zwischen der Basisschicht (8) vom p-Typ und der Kathodenschicht (21) vom n-Typ vorgesehen ist, wobei eine Distanz von der Wannenschicht (15) vom p-Typ zur Kathodenschicht (21) vom n-Typ gleich einer oder größer als eine Dicke der Driftschicht (7) vom n-Typ ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, ferner umfassend: eine Emitterschicht (24) vom p-Typ, die auf einer Oberflächenseite der Basisschicht (8) vom p-Typ in dem Verdrahtungsbereich vorgesehen ist und eine höhere Störstellenkonzentration als die Basisschicht (8) vom p-Typ hat; und eine Oberflächenelektrode (13), die mit der Basisschicht (8) vom p-Typ und der Emitterschicht (24) vom p-Typ verbunden ist, wobei die Emitterschicht (24) vom p-Typ von der Wannenschicht (15) vom p-Typ entfernt ist.
  4. Halbleitervorrichtung nach Anspruch 3, wobei die Emitterschicht (24) vom p-Typ in einem mit der Oberflächenelektrode (13) verbundenen Teil lokal vorgesehen ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei das Halbleitersubstrat (6) aus einem Halbleiter mit breiter Bandlücke besteht.
DE102019202108.5A 2018-04-17 2019-02-18 Halbleitervorrichtung Granted DE102019202108A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-079227 2018-04-17
JP2018079227A JP7000971B2 (ja) 2018-04-17 2018-04-17 半導体装置

Publications (1)

Publication Number Publication Date
DE102019202108A1 true DE102019202108A1 (de) 2019-10-17

Family

ID=68053042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019202108.5A Granted DE102019202108A1 (de) 2018-04-17 2019-02-18 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10672761B2 (de)
JP (1) JP7000971B2 (de)
CN (1) CN110391225B (de)
DE (1) DE102019202108A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7068994B2 (ja) * 2018-11-26 2022-05-17 三菱電機株式会社 半導体装置
JP7149899B2 (ja) * 2019-06-07 2022-10-07 三菱電機株式会社 半導体装置
JP2022038499A (ja) * 2020-08-26 2022-03-10 富士電機株式会社 トリミング方法
WO2023189059A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267394A (ja) 2008-04-01 2009-11-12 Denso Corp 半導体装置
JP2018079227A (ja) 2016-11-18 2018-05-24 株式会社ニューギン 遊技機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
DE112012005981T5 (de) * 2012-03-05 2015-04-09 Mitsubishi Electric Corporation Halbleitervorrichtung
US9972618B2 (en) * 2014-12-17 2018-05-15 Mitsubishi Electric Corporation Semiconductor device
DE112015006059T5 (de) 2015-01-27 2017-10-12 Mitsubishi Electric Corporation Halbleitervorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267394A (ja) 2008-04-01 2009-11-12 Denso Corp 半導体装置
JP2018079227A (ja) 2016-11-18 2018-05-24 株式会社ニューギン 遊技機

Also Published As

Publication number Publication date
CN110391225B (zh) 2023-06-06
US10672761B2 (en) 2020-06-02
JP2019186504A (ja) 2019-10-24
US20190319026A1 (en) 2019-10-17
CN110391225A (zh) 2019-10-29
JP7000971B2 (ja) 2022-01-19

Similar Documents

Publication Publication Date Title
DE102010043567B4 (de) Hochspannungshalbleitervorrichtung
DE69034136T2 (de) Bipolarer transistor mit isolierter steuerelektrode
DE112014006895B4 (de) Halbleiteranordnung
DE102005018366B4 (de) Rückwärtsleitende Halbleitervorrichtung
DE102016205111B4 (de) Halbleiteranordnung mit einem IGBT und einer Freilaufdiode
DE102019202108A1 (de) Halbleitervorrichtung
DE102014223793A1 (de) Halbleitervorrichtung
DE112016006255T5 (de) Halbleitervorrichtung
DE3147075A1 (de) "halbleitergleichrichtereinrichtung"
DE102007030804A1 (de) Halbleitervorrichtung
DE102019205227A1 (de) Halbleitervorrichtung und Herstellungsverfahren für Halbleitervorrichtung
DE102019204003A1 (de) Halbleitervorrichtung und Leistungswandler
DE102011082290A1 (de) Lateraler bipolartransistor mit isolierter gate-elektrode
DE102019215127A1 (de) Halbleitervorrichtung
DE102017121555A1 (de) Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE102021120992A1 (de) Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung
DE19521751A1 (de) MOS-gesteuerter Thyristor
DE102021110549A1 (de) Halbleitervorrichtung
DE112020002222T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumkarbid-halbleitervorrichtung
DE102020204455A1 (de) Halbleitervorrichtung
DE102018200136B4 (de) Halbleitervorrichtung
DE102021128828A1 (de) Halbleitervorrichtung
DE102018104060A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division