DE102021120992A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102021120992A1
DE102021120992A1 DE102021120992.7A DE102021120992A DE102021120992A1 DE 102021120992 A1 DE102021120992 A1 DE 102021120992A1 DE 102021120992 A DE102021120992 A DE 102021120992A DE 102021120992 A1 DE102021120992 A1 DE 102021120992A1
Authority
DE
Germany
Prior art keywords
region
type
contact
plan
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021120992.7A
Other languages
English (en)
Inventor
Tetsuo Takahashi
Hidenori Fujii
Shigeto Honda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021120992A1 publication Critical patent/DE102021120992A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Gemäß einem Aspekt der vorliegenden Offenbarung enthält eine Halbleitervorrichtung einen FWD-Bereich, der auf einer Seite einer oberen Oberfläche eines Substrats einen Anodenbereich vom p-Typ, einen ersten Kontaktbereich vom p-Typ mit einer höheren Konzentration von Störstellen vom p-Typ als der Anodenbereich vom p-Typ und einen ersten Graben aufweist, und einen IGBT-Bereich, der über einen Grenzbereich den FWD-Bereich in Draufsicht umgibt und einen Emitterbereich vom n-Typ, einen zweiten Kontaktbereich vom p-Typ und einen zweiten Graben auf der Seite der oberen Oberfläche des Substrats aufweist, wobei der erste Graben entlang einem äußeren Rand des FWD-Bereichs in Draufsicht ringförmig ausgebildet ist, der zweite Graben entlang einem äußeren Rand des Grenzbereichs in Draufsicht ringförmig ausgebildet ist und nur ein Bereich vom p-Typ auf einer Seite einer oberen Oberfläche des Grenzbereichs angeordnet ist.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung.
  • Hintergrund
  • Im Allgemeinen gibt es verschiedene Anforderungen an eine Leistungsvorrichtung wie etwa die Fähigkeit, eine Stehspannung zu halten, und die Gewährleistung eines sicheren Arbeitsbereichs, um zu verhindern, dass die Vorrichtung während eines Betriebs zerstört wird, und eine der Anforderungen ist eine Reduzierung der Verluste. Die Reduzierung der Verluste der Leistungsvorrichtung hat den Effekt, dass die Größe und das Gewicht der Vorrichtung reduziert werden, und bringt durch Reduzierung des Energieverbrauchs im weitesten Sinne eine Rücksichtnahme auf die globale Umwelt mit sich. Ferner wurde eine Realisierung dieser Anforderungen zu den niedrigstmöglichen Kosten gefordert.
  • Als ein Mittel, um das obige Problem zu lösen, wurde ein rückwärts leitender Bipolartransistor mit isoliertem Gate (RC-IGBT) vorgeschlagen, der die Charakteristiken eines IGBT und einer Diode in einer Vorrichtung realisiert. Der rückwärts leitende IGBT weist mehrere technische Probleme auf, von denen eines ein großer Erholungsverlust während eines Diodenbetriebs ist.
  • Im rückwärts leitenden IGBT wird ein von einem Anodenteilbereich einer Diode und einer n-Driftschicht gebildeter p-n-Übergang während eines FWD-Betriebs in Durchlassrichtung vorgespannt und fließen Löcher in eine Driftschicht 1, so dass eine Modulation der Leitfähigkeit verursacht wird, wodurch eine Reduzierung eines Abfalls der Vorwärts- bzw. Durchlassspannung ermöglicht wird. Jedoch bestand ein Problem, dass es, wenn eine Konzentration von Störstellen vom p-Typ im Anodenbereich hoch ist und eine große Anzahl überschüssiger Träger vorhanden ist, schwer ist, Ladungsträger innerhalb der Vorrichtung abzuführen, und der Erholungsverlust zunimmt.
  • In JP 2015-165542 A wird eine Gegenmaßnahme gegen dieses Problem offenbart. In JP 2015 - 165542 A wird eine Struktur offenbart, in der ein Diodenbereich von einem IGBT-Bereich umgeben ist. Ferner wird offenbart, dass ein im Diodenbereich ausgebildeter Anodenbereich einen Anodenbereich mit hoher Konzentration und einen Anodenbereich mit niedriger Konzentration aufweist. In einer in JP 2015-165542 A offenbarten Halbleitervorrichtung kann jedoch je nach Situation einer Ausbildung eines Grabens zwischen dem IGBT-Bereich und einem FWD-Bereich eine Verringerung der Stehspannung oder eine Verringerung des sicheren Arbeitsbereichs mit negativem Potential bzw. im Schaltbetrieb (RBSOA) (engl.: reverse bias safe operating area) während des IGBT-Betriebs auftreten.
  • Wie oben beschrieben wurde, besteht im herkömmlichen RC-IGBT die Möglichkeit, dass je nach dem Zustand einer Ausbildung des Grabens zwischen dem IGBT-Bereich und dem FWD-Bereich die Stehspannung abnehmen kann oder sich der sichere Arbeitsbereich im Schaltbetrieb während des IGBT-Bereichs verringert.
  • Zusammenfassung
  • Die vorliegende Offenbarung wurde gemacht, um das Problem wie oben beschrieben zu lösen, und eine Aufgabe der vorliegenden Offenbarung besteht darin, eine Halbleitervorrichtung bereitzustellen, die für eine Kostenreduzierung geeignet ist und einen Erholungsverlust während eines FWD-Betriebs ohne Verringern der Widerstandsfähigkeit gegen Zerstörung wie etwa des RBSOA reduzieren kann
  • Die Merkmale und Vorteile der vorliegenden Offenbarung können wie folgt zusammengefasst werden.
  • Gemäß einem Aspekt der vorliegenden Offenbarung weist eine Halbleitervorrichtung einen FWD-Bereich, der auf einem Substrat ausgebildet ist und auf einer Seite einer oberen Oberfläche des Substrats einen Anodenbereich vom p-Typ, einen ersten Kontaktbereich vom p-Typ mit einer höheren Konzentration von Störstellen vom p-Typ als der Anodenbereich vom p-Typ und einen ersten Graben aufweist, einen IGBT-Bereich, der auf dem Substrat ausgebildet ist, über einen Grenzbereich den FWD-Bereich in Draufsicht umgibt und einen Emitterbereich vom n-Typ, einen zweiten Kontaktbereich vom p-Typ und einen zweiten Graben auf der Seite der oberen Oberfläche des Substrats aufweist, und einen peripheren Bereich auf, der den FWD-Bereich, den Grenzbereich und den IGBT-Bereich in Draufsicht umgibt, wobei der erste Graben entlang einem äußeren Rand des FWD-Bereichs in Draufsicht ringförmig ausgebildet ist, der zweite Graben entlang einem äußeren Rand des Grenzbereichs in Draufsicht ringförmig ausgebildet ist und nur ein Bereich vom p-Typ auf einer Seite der oberen Oberfläche des Grenzbereichs angeordnet ist.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Offenbarung werden sich aus der folgenden Beschreibung vollständiger zeigen.
  • Figurenliste
    • 1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
    • 2 ist eine partiell vergrößerte Ansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform.
    • 3-5 sind Schnittansichten der Halbleitervorrichtung gemäß der ersten Ausführungsform.
    • 6 ist eine partiell vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform.
    • 7-9 sind Schnittansichten der Halbleitervorrichtung gemäß der zweiten Ausführungsform.
    • 10 ist eine partiell vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform.
    • 11-13 sind Schnittansichten der Halbleitervorrichtung gemäß der dritten Ausführungsform.
    • 14 ist eine partiell vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform.
    • 15-17 sind Schnittansichten der Halbleitervorrichtung gemäß der vierten Ausführungsform.
    • 18 ist eine partiell vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform.
    • 19-21 sind Schnittansichten der Halbleitervorrichtung gemäß der fünften Ausführungsform.
    • 22 ist eine partiell vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform.
    • 23-25 sind Schnittansichten der Halbleitervorrichtung gemäß der sechsten Ausführungsform.
    • 26 ist eine partiell vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer siebten Ausführungsform.
    • 27-29 sind Schnittansichten der Halbleitervorrichtung gemäß der siebten Ausführungsform.
    • 30 ist eine partiell vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer achten Ausführungsform.
    • 31-33 sind Schnittansichten der Halbleitervorrichtung gemäß der achten Ausführungsform.
    • 34 ist eine partiell vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer neunten Ausführungsform.
    • 35-37 sind Schnittansichten der Halbleitervorrichtung gemäß der neunten Ausführungsform.
    • 38 ist eine partiell vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer zehnten Ausführungsform.
    • 39-41 sind Schnittansichten der Halbleitervorrichtung gemäß der zehnten Ausführungsform.
    • 42 ist eine partiell vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer elften Ausführungsform.
    • 43-45 sind Schnittansichten der Halbleitervorrichtung gemäß der elften Ausführungsform.
  • Beschreibung von Ausführungsformen
  • Mit Verweis auf die beiliegenden Zeichnungen werden Halbleitervorrichtungen gemäß Ausführungsformen der vorliegenden Offenbarung beschrieben. Komponenten, die identisch sind oder einander entsprechen, sind mit den gleichen Bezugszeichen bezeichnet, und ihre wiederholte Beschreibung wird in einigen Fällen vermieden.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht einer Halbleitervorrichtung 100 gemäß einer ersten Ausführungsform. 1 veranschaulicht die gesamte Halbleitervorrichtung in einem Chip-Zustand. Die Halbleitervorrichtung ist ein RC-IGBT, der mit einem IGBT-Bereich 101, einem FWD-Bereich 102, einem peripheren Bereich 103 und einem Gate-Pad-Bereich 104 versehen ist. Ein Hauptelektrodenbereich wird von dem IGBT-Bereich 101 und dem FWD-Bereich 102 gebildet. Der IGBT-Bereich 101 umgibt über einen Grenzbereich in Draufsicht den FWD-Bereich 102.
  • Der periphere Bereich 103 ist um den Hauptelektrodenbereich herum ausgebildet. Der periphere Bereich 103 umgibt in Draufsicht den FWD-Bereich 102, den Grenzbereich und den IGBT-Bereich 101.
  • 2 ist eine vergrößerte Draufsicht eines Teilbereichs mit gestrichelter Linie von 1. In 2 sind der zweckmäßigen Beschreibung halber Elektroden weggelassen und ist die obere Oberfläche des Substrats veranschaulicht. Zwischen dem IGBT-Bereich 101 und dem FWD-Bereich 102 ist ein Grenzbereich 105 angeordnet. Der IGBT-Bereich 101 und der FWD-Bereich 102 werden von einer Vielzahl von Einheitszellenbereichen gebildet, und eine der Strukturen, die sich in einem zwischen dem Graben und dem Graben sandwichartig angeordneten Bereich longitudinal wiederholen, ist als Einheitszelle definiert.
  • Im FWD-Bereich 102 ist eine Vielzahl von Dummy-Gräben 40 parallel ausgebildet. Entlang dem Dummy-Graben 40 sind ein Anodenbereich 5 vom p-Typ und ein erster Kontaktbereich 6 vom p-Typ mit einer höheren Konzentration von Störstellen vom p-Typ als der Anodenbereich 5 vom p-Typ ausgebildet. Der erste Kontaktbereich 6 vom p-Typ ist ein Bereich vom (p+)-Typ. Der FWD-Bereich 102 weist einen ersten Graben 30 an einem äußeren Randteilbereich auf. Der erste Graben 30 ist entlang dem äußeren Rand des FWD-Bereichs 102 in Draufsicht ringförmig ausgebildet.
  • Im IGBT-Bereich 101 ist eine Vielzahl von Gräben 50 parallel ausgebildet. Entlang dem Graben 50 sind ein Emitterbereich 3 vom n-Typ und ein zweiter Kontaktbereich 4 vom p-Typ abwechselnd angeordnet. Der zweite Kontaktbereich 4 vom p-Typ ist ein Bereich vom (p+)-Typ. Im IGBT-Bereich 101 ist ein zweiter Graben 32 ausgebildet. Der zweite Graben 32 ist entlang dem äußeren Rand des Grenzbereichs 105 in Draufsicht ringförmig ausgebildet.
  • Der Grenzbereich 105 ist ein Bereich, der in Draufsicht sandwichartig zwischen dem ersten Graben 30 und dem zweiten Graben 32 angeordnet ist. Im Beispiel von 2 hat der Grenzbereich 105 eine viereckige Form. Auf der Seite der oberen Oberfläche des Grenzbereichs 105gibt es nur einen Bereich vom p-Typ. Gemäß einem Beispiel weist solch ein Bereich vom p-Typ einen ersten Bereich 38 vom p-Typ und einen zweiten Bereich 39 vom p-Typ mit einer niedrigeren Konzentration von Störstellen vom p-Typ als der erste Bereich 38 vom p-Typ auf. Der erste Bereich 38 vom p-Typ hat in Draufsicht eine den FWD-Bereich 102 umgebende ringförmige Form.
  • Im peripheren Bereich 103 ist ein Wannenbereich 16 vom p-Typ so ausgebildet, dass er den IGBT-Bereich 101 umgibt. Es ist möglich, auf der Peripherie des im peripheren Bereich 103 ausgebildeten Wannenbereichs 16 vom p-Typ einen feldbegrenzenden Ring (FLR) vorzusehen, in dem ein Zellenbereich von einer Abschluss-Wannenschicht vom p-Typ eines Halbleiters vom p-Typ umgeben ist, oder eine Variation einer lateralen Dotierung (VLD) vorzusehen, in der der Zellenbereich von einer Wannenschicht vom p-Typ mit einem Konzentrationsgradienten umgeben ist. Die Anzahl ringförmiger Abschluss-Wannenschichten vom p-Typ, die im FLR genutzt werden, und die Konzentrationsverteilung der VLD werden gemäß der Auslegung der Stehspannung der Halbleitervorrichtung 100 ausgewählt.
  • 2 veranschaulicht einen viereckigen Rahmen, in dem ein X-Zeichen gezeichnet ist. Der viereckige Rahmen und dessen Inneres sind ein Kontaktbereich 15. Im Kontaktbereich 15 sind die obere Oberfläche eines Substrats Sb und die Emitterelektrode 13 miteinander in Kontakt. Das Substrat Sb und die Emitterelektrode 13 sind in einem Bereich bis auf den Kontaktbereich 15 nicht miteinander in Kontakt.
  • 3, 4 und 5 sind eine entlang einer Linie A'-A' genommene Schnittansicht, eine entlang einer Linie B'-B' genommene Schnittansicht bzw. eine entlang einer Linie C'-C' genommene Schnittansicht, die in 2 veranschaulicht sind. 3 bis 5 veranschaulichen das Substrat Sb. Das Substrat Sb weist eine Driftschicht 1 vom n-Typ auf. 3 veranschaulicht eine auf der oberen Oberfläche des Substrats Sb angeordnete Emitterelektrode 13. Auf der Seite der unteren Oberfläche des Substrats Sb ist eine Pufferschicht 10 vom n-Typ ausgebildet. Im IGBT-Bereich 101 ist unter der Pufferschicht 10 eine Kollektorschicht 11 vom p-Typ ausgebildet, und im FWD-Bereich 102 ist unter der Pufferschicht 10 eine Kathodenschicht 12 vom (n+)-Typ ausgebildet. Unter der Kollektorschicht 11 und der Kathodenschicht 12 ist eine Kollektorelektrode 14 ausgebildet.
  • Der Graben 50 des IGBT-Bereichs 101 enthält einen Gate-Isolierfilm 7 auf der Innenwand eines Grabens und eine vergrabene Gateelektrode 8 in Kontakt mit dem Gate-Isolierfilm 7. Zwischen der vergrabenen Gateelektrode 8 und der Emitterelektrode 13 ist ein Zwischenschicht-Isolierfilm 9 angeordnet, um diese Elektroden elektrisch zu isolieren. Im IGBT-Bereich 101 ist ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit n-Kanal mit der Driftschicht 1, einer Kanaldotierungsschicht 2 vom p-Typ (engl.: p-type channel dope), dem Emitterbereich 3 vom n-Typ, dem Gate-Isolierfilm 7 und der vergrabenen Gateelektrode 8 ausgebildet. Der IGBT enthält zusätzlich zur MOSFET-Struktur die Kollektorschicht 11.
  • Im FWD-Bereich 102 wird eine Diodenstruktur von dem Anodenbereich 5 vom p-Typ, dem ersten Kontaktbereich 6 vom p-Typ, der Driftschicht 1 und der Kathodenschicht 12 gebildet.
  • Wie in 3 bis 5 veranschaulicht ist, sind im Grenzbereich 105 der erste Bereich 38 vom p-Typ und der zweite Bereich 39 vom p-Typ mit der Emitterelektrode 13 in Kontakt.
  • Der Gate-Pad-Bereich 104 von 1 ist mit einer innerhalb des IGBT-Bereichs 101 ausgebildeten Gate-Verdrahtung verbunden. Ein Teilbereich unmittelbar unterhalb des Gate-Pad-Bereichs 104 ist zum Beispiel über einen Oxidfilm von der Emitterelektrode elektrisch getrennt. Über im Wesentlichen die gesamte Fläche unmittelbar unterhalb des oben beschriebenen Oxidfilms kann auch eine Abschluss-Wannenschicht vom p-Typ angeordnet sein oder kann eine Driftschicht 1 vom n-Typ ausgebildet sein. Bislang nicht beschriebene Merkmale werden im Folgenden beschrieben.
  • Ein erstes Merkmal ist, dass der FWD-Bereich 102 einen ringförmig ausgebildeten ersten Graben 30 aufweist und ein den ersten Graben 30 in einem festen Abstand umgebender zweiter Graben 32 ausgebildet ist, wodurch der FWD-Bereich 102 und der IGBT-Bereich 101 voneinander getrennt sind.
  • Ein zweites Merkmal ist, dass der Grenzbereich 105 den ersten Bereich 38 vom p-Typ und den zweiten Bereich 39 vom p-Typ aufweist, der Kontaktbereich 15 mit sowohl dem ersten Bereich 38 vom p-Typ als auch dem zweiten Bereich 39 vom p-Typ in Kontakt ist, der zweite Bereich 39 vom p-Typ in Draufsicht mit dem zweiten Graben 32 in Kontakt ist und der erste Bereich 38 vom p-Typ in Draufsicht mit dem zweiten Graben 32 nicht in Kontakt ist. Der Abstand zwischen dem ersten Graben 30 und dem zweiten Graben 32 der vorliegenden Ausführungsform ist im Eckteilbereich maximal und ist im übrigen Teilbereich in einem geringeren Abstand als der maximale Abstand konstant. Obgleich die ersten Gräben 30 und die zweiten Gräben 32 in der vorliegenden Ausführungsform in der viereckigen Form ausgebildet sind, können der Abstand zwischen den Gräben im Endteilbereich und der Abstand zwischen den Gräben im übrigen Teilbereich enger gemacht werden, indem dem Eckteilbereich eine Krümmung hinzugefügt wird.
  • Ein drittes Merkmal ist, dass die Anode des FWD-Bereichs 102 durch den Anodenbereich 5 vom p-Typ und den ersten Kontaktbereich 6 vom p-Typ vom (p+)-Typ gebildet wird und der erste Kontaktbereich 6 vom p-Typ als eine einzelne Linie in der longitudinalen Richtung parallel zum Graben ausgebildet ist. Der erste Kontaktbereich 6 vom p-Typ ist für jede Einheitszelle ausgebildet und hat in Draufsicht eine zum ersten Graben 30 parallele langgestreckte Form.
  • Ein viertes Merkmal ist, dass der zweite Kontaktbereich 4 vom p-Typ mit hoher Konzentration in dem IGBT-Bereich 101 so ausgebildet ist, dass er mit dem Wannenbereich 16 vom p-Typ überlappt, und der Wannenbereich 16 vom p-Typ mit der Kanaldotierungsschicht 2 oder dem Emitterbereich 3 vom n-Typ nicht verbunden ist. In Draufsicht sind der Wannenbereich 16 vom p-Typ und der zweite Kontaktbereich 4 vom p-Typ miteinander in Kontakt.
  • Ein fünftes Merkmal ist, dass der Kontaktbereich 15 im IGBT-Bereich 101 den Wannenbereich 16 vom p-Typ enthält, während er den zweiten Kontaktbereich 4 vom p-Typ enthält. 5 veranschaulicht, dass der zweite Kontaktbereich 4 vom p-Typ und der Wannenbereich 16 vom p-Typ mit der Emitterelektrode 13 in Kontakt sind.
  • Ein sechstes Merkmal ist, dass der Flächenanteil des ersten Kontaktbereichs 6 vom p-Typ im FWD-Bereich 102 geringer als der Flächenanteil des Anodenbereichs 5 vom p-Typ ist. Gemäß einem anderen Beispiel ist in Draufsicht pro Einheitszelle in dem FWD-Bereich 102 und dem Grenzbereich 105 die Summe der Flächenanteile des ersten Kontaktbereichs 6 vom p-Typ und des ersten Bereichs 38 vom p-Typ geringer als die Summe der Flächenanteile des Anodenbereichs 5 vom p-Typ und des zweiten Bereichs 39 vom p-Typ.
  • Ein siebtes Merkmal ist, dass im Grenzbereich 105 der Flächenanteil des ersten Bereichs 38 vom p-Typ geringer als der Flächenanteil des zweiten Bereichs 39 vom p-Typ ist.
  • Ein achtes Merkmal ist, dass der Flächenanteil des ersten Kontaktbereichs 6 vom p-Typ im FWD-Bereich 102 geringer als der Flächenanteil des zweiten Kontaktbereichs 4 vom p-Typ im IGBT-Bereich 101 ist. Gemäß einem anderen Beispiel ist in Draufsicht die Summe der Flächenanteile des ersten Kontaktbereichs 6 vom p-Typ und des ersten Bereichs 38 vom p-Typ pro Einheitszelle in dem FWD-Bereich 102 und dem Grenzbereich 105 geringer als der Flächenanteil des zweiten Kontaktbereichs 4 vom p-Typ pro Einheitszelle im IGBT-Bereich 101.
  • Ein neuntes Merkmal ist, dass der Flächenanteil des ersten Bereichs 38 vom p-Typ im Grenzbereich 105 geringer als der Flächenanteil des zweiten Kontaktbereichs 4 vom p-Typ im IGBT-Bereich 101 ist.
  • Eine ausführliche Beschreibung des Herstellungsverfahrens der vorliegenden Ausführungsform wird unterlassen, da die Herstellung unter Verwendung einer allgemeinen IGBT-Herstellungstechnik und Änderung einer Struktur in einem Lithografieprozess durchgeführt werden kann.
  • Als Nächstes wird der Betrieb der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform beschrieben. Zunächst wird ein Fall beschrieben, in dem die Halbleitervorrichtung als IGBT arbeitet. Der Ein-Zustand des IGBT wird gestartet, indem eine positive Spannung an die vergrabene Gateelektrode 8 angelegt und der n-Kanal-MOSFET eingeschaltet wird, der mit der Driftschicht 1, der Kanaldotierungsschicht2, dem Emitterbereich 3 vom n-Typ, dem Gate-Isolierfilm 7 und der vergrabenen Gateelektrode 8 versehen ist. Elektronen werden vom Emitterbereich 3 vom n-Typ injiziert, Löcher fließen von der Kollektorschicht 11 ein und eine Leitfähigkeitsmodulation tritt in der Driftschicht 1 auf, wodurch die Spannung zwischen dem Emitter und Kollektor gesenkt wird, um den Ein-Zustand des IGBT zu realisieren.
  • Als Nächstes wird eine negative Spannung an die vergrabene Gateelektrode 8 angelegt, um den Aus-Zustand des IGBT zu realisieren. Wenn der n-Kanal-MOSFET ausgeschaltet wird, werden in der Driftschicht 1 akkumulierte Minoritätsträger von der Emitterelektrode 13 und der Kollektorelektrode 14 abgeführt und wird die Driftschicht 1 allmählich verarmt. Mit der durch den verarmten Bereich geteilten Spannung nimmt die Spannung zwischen dem Emitter und Kollektor zu und wird der Aus-Zustand realisiert.
  • Als Nächstes wird ein Fall beschrieben, in dem die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform als Diode arbeitet. Die Diodenstruktur umfasst den Anodenbereich 5 vom p-Typ, den ersten Kontaktbereich 6 vom p-Typ, die Driftschicht 1 und die Kathodenschicht 12. Im Ein-Zustand während des FWD-Betriebs sind gepaarte IGBTs im Aus-Zustand, ist eine positive Spannung an die Emitterelektrode 13 in Bezug auf die Kollektorelektrode 14 angelegt, fließen Löcher vom aus dem Anodenbereich 5 vom p-Typ und dem ersten Kontaktbereich 6 vom p-Typ aufgebauten Anodenbereich ein und fließen Elektronen vom Kathodenbereich mit der Kathodenschicht 12 ein, sodass eine Leitfähigkeitsmodulation auftritt und die Diode leitfähig wird.
  • Wenn die gepaarten IGBTs in den Ein-Zustand übergehen, wird als Nächstes eine negative Spannung an die Emitterelektrode 13 in Bezug auf die Kollektorelektrode 14 angelegt, entweichen Löcher in der Driftschicht 1 von dem Anodenbereich 5 vom p-Typ und dem ersten Kontaktbereich 6 vom p-Typ zur Emitterelektrode 13 und entweichen Elektronen von der Kathodenschicht 12 zur Kollektorelektrode 14. Jedoch fließt weiter ein Strom, bis überschüssige Träger in der Nähe des Anodenbereichs entweichen, und der von dem Anodenbereich 5 vom p-Typ, dem ersten Kontaktbereich 6 vom p-Typ und der Driftschicht 1 gebildete p-n-Übergang wird in Sperrrichtung vorgespannt. Wenn die überschüssigen Träger in der Nähe des Anodenbereichs entweichen und der von dem Anodenbereich 5 vom p-Typ, dem ersten Kontaktbereich 6 vom p-Typ und der Driftschicht 1 gebildete p-n-Übergang in Sperrrichtung vorgespannt wird, beginnt dann der Rückwärts-Erholungsstrom abzunehmen, und, wenn die überschüssigen Träger in der Driftschicht 1 abgeführt sind, ist der Erholungsprozess abgeschlossen und wird der Zustand ein abgeschalteter bzw. SperrZustand. Der erste Bereich 38 vom p-Typ und der zweite Bereich 39 vom p-Typ wirken ähnlich wie der Anodenbereich 5 vom p-Typ und der erste Kontaktbereich 6 vom p-Typ.
  • Im RC-IGBT ist der FWD-Bereich 102 dem IGBT-Bereich 101 benachbart ausgebildet und fließen während des IGBT-Betriebs Löcher von der Kollektorschicht 11 nicht nur in den IGBT-Bereich 101, sondern auch mittels Diffusion in den FWD-Bereich 102. Zur Zeit einer Abschaltung während des IGBT-Betriebs werden somit Löcher, die zusätzlich zum IGBT-Bereich 101 in einen Teil des FWD-Bereichs 102 geflossen sind, von der Emitterelektrode 13 abgeführt.
  • Wenn ein Lochstrom im IGBT-Bereich in der Nähe des FWD-Bereichs 102 konzentriert wird, so dass sich das Potential der Kanaldotierungsschicht 2 erhöht, und eine Spannung zum Aufheben eines eingebauten Potentials an den Emitterbereich 3 vom n-Typ und den Störstellenbereich vom p-Typ wie etwa die Kanaldotierungsschicht 2, die den p-n-Übergang mit dem Emitterbereich 3 vom n-Typ bildet, angelegt wird, wird daher ein durch den Emitterbereich 3 vom n-Typ, die Kanaldotierungsschicht 2, die Driftschicht 1 und die Kollektorschicht 11 gebildeter Thyristor eingeschaltet. Infolgedessen wird in einigen Fällen eine Steuerung durch die Gateelektrode unmöglich und kann die Vorrichtung beschädigt werden. Darauf wird als Verringerung des sicheren Arbeitsbereichs im Schaltbetrieb (RBSOA) verwiesen. In der Nähe des peripheren Bereichs 103 ist auch eine weiter in den peripheren Teilbereich diffundierte Lochkomponente enthalten, und daher kann eine weitere Verringerung des sicheren Arbeitsbereichs auftreten.
  • In der vorliegenden Ausführungsform können jedoch das erste, zweite, vierte und fünfte Merkmal und dergleichen die Verringerung des sicheren Arbeitsbereichs im Schaltbetrieb während des IGBT-Betriebs verhindern. Zunächst ist, wie beim zweiten Merkmal, die Grenze zwischen dem IGBT-Bereich 101 und dem FWD-Bereich 102 durch den zweiten Graben 32 und den ersten Graben 30 getrennt und umgibt der Graben den FWD-Bereich 102 in einem gleichmäßigen Abstand im Grenzbereich 105. Da der erste Bereich 38 vom p-Typ und der zweite Bereich 39 vom p-Typ zwischen dem ersten Graben 30 und dem zweiten Graben 32 ausgebildet sind, während kein Störstellenbereich vom n-Typ wie etwa ein (n+)-Emitter ausgebildet ist, wird kein parasitärer Thyristor erzeugt. Da der erste Bereich 38 vom p-Typ und der zweite Bereich 39 vom p-Typ im Grenzbereich 105 mit der Emitterelektrode 13 geerdet sind, ist es möglich, eine Verschlechterung des sicheren Arbeitsbereichs im Schaltbetrieb zu verhindern.
  • Da der IGBT-Bereich 101 und der FWD-Bereich 102 durch den Graben getrennt sind und die Kanaldotierungsschicht 2 vom p-Typ und der Anodenbereich 5 vom p-Typ nicht verbunden sind, fließt der Lochstrom, der in den FWD-Bereich 102 und den Grenzbereich 105 eingedrungen ist, nicht in den IGBT-Bereich 101. Dadurch ist es möglich, die Verschlechterung des sicheren Arbeitsbereichs im Schaltbetrieb zu verhindern.
  • Als die vierten und fünften Merkmale ist ferner der zweite Kontaktbereich 4 vom p-Typ mit hoher Konzentration im IGBT-Bereich 101 so ausgebildet, dass er mit dem Wannenbereich 16 vom p-Typ überlappt oder in Kontakt ist, und der Kontaktbereich 15 im IGBT-Bereich 101 enthält den zweiten Kontaktbereich 4 vom p-Typ und den Wannenbereich 16 vom p-Typ. Wenn der IGBT ausgeschaltet wird, fließen somit im peripheren Bereich 103 vorhandene Löcher vom Wannenbereich 16 vom p-Typ durch den zweiten Kontaktbereich 4 vom p-Typ zum Kontaktbereich 15, sodass verhindert werden kann, dass der Lochstrom in die Zelle fließt, in der der Emitterbereich 3 vom n-Typ ausgebildet ist. Daher ist es möglich, die Verringerung des sicheren Arbeitsbereichs zu verhindern. Im Allgemeinen waren Gegenmaßnahmen gegen das Einströmen von Löchern aus einem peripheren Bereich, der eine tiefe Diffusionsschicht vom p-Typ mit hoher Konzentration enthält, unzureichend; aber dieses Merkmal ermöglicht die Verbesserung.
  • Die zweiten, dritten, sechsten und siebten Merkmale können einen Erholungsverlust während des FWD-Betriebs reduzieren. Als das zweite und dritte Merkmal sind in dem FWD-Bereich 102 und dem Grenzbereich 105 der Anodenbereich 5 vom p-Typ, der erste Kontaktbereich 6 vom p-Typ, der erste Bereich 38 vom p-Typ und der zweite Bereich 39 vom p-Typ ausgebildet und ist die effektive Störstellenkonzentration der Anode der Diode verringert. Darüber hinaus kann mit der Emitterelektrode 13, die mit dem Anodenbereich 5 vom p-Typ, dem ersten Kontaktbereich 6 vom p-Typ, dem ersten Bereich 38 vom p-Typ und dem zweiten Bereich 39 vom p-Typ in Kontakt ist, die Konzentration des dorthin fließenden Lochstroms verhindert werden. Daher können Löcher nahe der Anode während des Erholungsbetriebs effizient abgeführt werden und kann der Erholungsverlust reduziert werden.
  • Der Abfall der Vorwärtsspannung und der Erholungsverlust der Diode stehen in einer Kompromissbeziehung mit der Anodenkonzentration der Diode, und es ist effektiv, die effektive Konzentration der Anode zu reduzieren, wenn der Erholungsverlust reduziert werden soll. Wie bei den sechsten und siebten Merkmalen kann der Erholungsverlust reduziert werden, indem die Fläche des ersten Kontaktbereichs 6 vom p-Typ mit einer hohen Konzentration reduziert wird. Wenn der Flächenanteil des ersten Kontaktbereichs 6 vom p-Typ beispielsweise auf etwa 10 bis 50% eingestellt wird, kann der Erholungsverlust effektiv reduziert werden. Gemäß den achten und neunten Merkmalen kann ferner die Verschlechterung des sicheren Arbeitsbereichs im Schaltbetrieb verhindert werden, indem die Konzentration von Störstellen vom p-Typ des IGBT-Bereichs 101 hoch eingestellt wird, und kann der Erholungsverlust während des FWD-Betriebs reduziert werden, indem die Konzentration von Störstellen vom p-Typ des FWD-Bereichs 102 und des Grenzbereichs 105 niedrig eingestellt wird.
  • Wie beim dritten Merkmal wird außerdem jeder des ersten Kontaktbereichs 6 vom p-Typ und des ersten Bereichs 38 vom p-Typ von einem langen Bereich vom p-Typ in dem FWD-Bereich 102 und dem Grenzbereich 105 gebildet, und daher kann die Kontaktbreite eher stabilisiert werden, als wenn ein enges Kontaktloch ausgebildet wird. Dies macht es möglich, die Konzentration von Störstellen vom p-Typ im Anodenbereich in sowohl dem FWD-Bereich 102 als auch dem Grenzbereich 105 stabil auszubilden.
  • Die in der ersten Ausführungsform beschriebenen Variationen, Modifikationen oder Alternativen können für Halbleitervorrichtungen gemäß den folgenden Ausführungsformen verwendet werden. Vorwiegend wird der Unterschied zwischen jeder der Halbleitervorrichtungen gemäß den folgenden Ausführungsformen und der Halbleitervorrichtung gemäß der ersten Ausführungsform beschrieben.
  • Zweite Ausführungsform
  • 6 ist eine partielle Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform. 6 entspricht der Draufsicht des Teilbereichs mit gestrichelter Linie von 1. 7 bis 9 sind eine entlang einer Linie A'-A' genommene Schnittansicht, eine entlang einer Linie B'-B' genommene Schnittansicht bzw. eine entlang einer Linie C'-C' genommene Schnittansicht, die in 6 veranschaulicht sind.
  • Der zweite Graben 32 ist in Kontakt mit sowohl dem ersten Bereich 38 vom p-Typ als auch dem zweiten Bereich 39 vom p-Typ. 6 veranschaulicht in Draufsicht, dass der zweite Bereich 39 vom p-Typ und der erste Bereich 38 vom p-Typ mit dem zweiten Graben 32 in Kontakt sind. 7 veranschaulicht in einer Schnittansicht, dass der zweite Bereich 39 vom p-Typ und der erste Bereich 38 vom p-Typ mit dem zweiten Graben 32 in Kontakt sind. Ferner liegt ein Teilbereich des ersten Bereichs 38 vom p-Typ, der in Draufsicht mit dem zweiten Graben 32 in Kontakt ist, dem Emitterbereich 3 vom n-Typ gegenüber.
  • Im Ein-Zustand des IGBT-Betriebs fließt ein Lochstrom von der Kollektorseite im IGBT-Bereich 101; aber ein Teil des Stroms fließt auch in dem Grenzbereich 105 und dem FWD-Bereich 102. Daher konzentriert sich zur Zeit des Abschaltens ein Strom tendenziell an der Grenze des IGBT-Bereichs 101 und nimmt insbesondere in der Nähe des Emitterbereichs 3 vom n-Typ der Widerstand der Kanaldotierungsschicht 2 unmittelbar unterhalb des Emitterbereichs vom n-Typ zu, so dass tendenziell ein Latch-up auftritt, was eine Verschlechterung des sicheren Arbeitsbereichs im Schaltbetrieb verursacht.
  • In der vorliegenden Ausführungsform nimmt, da die Konzentration von Störstellen vom p-Typ des Grenzbereichs 105 auf der Seite des IGBT-Bereichs hoch eingestellt ist, eine Komponente des Lochstroms, der vom Grenzbereich 105 zur Emitterelektrode 13 fließt, während des IGBT-Betriebs zu und kann die Verringerung des sicheren Arbeitsbereichs im Schaltbetrieb verhindert werden. Da der erste Bereich 38 vom p-Typ in der Nähe des Teilbereichs unmittelbar unterhalb des Emitterbereichs 3 vom n-Typ, der tendenziell einen Latch-up verursacht, angeordnet ist, ist es möglich, weiter die Verringerung des sicheren Arbeitsbereichs im Schaltbetrieb während des IGBT-Betriebs zu verhindern.
  • Dritte Ausführungsform
  • 10 ist eine partielle Draufsicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform. 10 entspricht der Draufsicht des Teilbereichs mit gestrichelter Linie von 1. 11 bis 13 sind eine entlang einer Linie A'-A' genommene Schnittansicht, eine entlang einer Linie B'-B' genommene Schnittansicht bzw. eine entlang einer Linie C'-C' genommene Schnittansicht, die in 10 veranschaulicht sind.
  • Der im FWD-Bereich 102 ausgebildete erste Kontaktbereich 6 vom p-Typ und der im Grenzbereich 105 ausgebildete erste Bereich 38 vom p-Typ sind aus einer Vielzahl rechteckiger Strukturen aufgebaut, die sich in der longitudinalen Richtung erstrecken. Wenn die Länge in der longitudinalen Richtung der rechteckigen Struktur L1 ist und der Abstand W1 ist, ist L1 > W1 erfüllt. Der erste Kontaktbereich 6 vom p-Typ ist für jede Einheitszelle ausgebildet und weist eine Vielzahl in Draufsicht rechteckiger, zum ersten Graben 30 paralleler Teilbereiche auf. Die longitudinale Länge von jedem der Vielzahl rechteckiger Teilbereiche ist größer als der Abstand zwischen der Vielzahl rechteckiger Teilbereiche. In Draufsicht ist im FWD-Bereich 102 pro Einheitszelle die Fläche des ersten Kontaktbereichs 6 vom p-Typ kleiner als die Fläche des Anodenbereichs 5 vom p-Typ.
  • Dadurch ist es möglich, die Kontaktbreite bei der Herstellung zu stabilisieren und die Konzentration von Störstellen vom p-Typ des Anodenbereichs 5 vom p-Typ stabil auszubilden. Dadurch ist es möglich, die Erholungscharakteristik stabil zu verbessern. Indem man den ersten Kontaktbereich 6 vom p-Typ in der longitudinalen Richtung länger und der Größe nach größer ausbildet, kann die Herstellungsschwankung reduziert werden und kann die Erholungscharakteristik stabilisiert werden.
  • Vierte Ausführungsform
  • 14 ist eine partielle Draufsicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform. 14 entspricht der Draufsicht des Teilbereichs mit gestrichelter Linie von 1. 15 bis 17 sind eine entlang einer Linie A'-A' genommene Schnittansicht, eine entlang einer Linie B'-B' genommene Schnittansicht bzw. eine entlang einer Linie C'-C' genommene Schnittansicht, die in 14 veranschaulicht sind.
  • Der Anodenbereich 5 vom p-Typ weist einen Teilbereich, der in Draufsicht linear ausgebildet ist und den partiell ausgebildeten ersten Kontaktbereich 6 vom p-Typ aufweist, und einen Teilbereich auf, der in Draufsicht linear ausgebildet ist und den partiell ausgebildeten ersten Kontaktbereich 6 vom p-Typ nicht aufweist. Ferner sind im Grenzbereich 105 der erste Bereich 38 vom p-Typ und der zweite Bereich 39 vom p-Typ so abwechselnd angeordnet, dass sie den Bereich vom p-Typ in Draufsicht ringförmig bilden.
  • Gemäß einem Beispiel ist außerdem die Summe der Flächen des ersten Kontaktbereichs 6 vom p-Typ und des ersten Bereichs 38 vom p-Typ geringer als die Summe der Flächen des Anodenbereichs 5 vom p-Typ und des zweiten Bereichs 39 vom p-Typ.
  • Gemäß der Halbleitervorrichtung der vierten Ausführungsform kann die Gesamtfläche des ersten Kontaktbereichs 6 vom p-Typ im gesamten FWD-Bereich 102 kleiner gemacht werden als die Gesamtfläche des Anodenbereichs 5 vom p-Typ, während die Größe des ersten Kontaktbereichs 6 vom p-Typ so ausgewählt wird, dass sie eine Größe ist, mit der eine stabile bzw. zuverlässige Herstellung möglich ist. Dadurch ist es möglich, die Konzentration von Störstellen vom p-Typ im Anodenbereich des FWD-Bereichs 102 stabil auszubilden und die Erholungscharakteristik stabil bzw. zuverlässig zu verbessern. Durch den FWD-Bereich 102 mit einer Einheitszelle, die keinen ersten Kontaktbereich 6 vom p-Typ enthält, wird die Größe des ersten Kontaktbereichs 6 vom p-Typ pro Einheitszelle in einem gewissen Maße erhöht. Infolgedessen nimmt die Größe des Kontaktbereichs 15 im ersten Kontaktbereich 6 vom p-Typ zu, so dass es möglich ist, die Abmessungsvariation zu reduzieren und die Erholungscharakteristik zu stabilisieren.
  • Fünfte Ausführungsform
  • 18 ist eine partielle Draufsicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform. 18 entspricht der Draufsicht des Teilbereichs mit gestrichelter Linie von 1. 19 bis 21 sind eine entlang einer Linie A'-A' genommene Schnittansicht, eine entlang einer Linie B'-B' genommene Schnittansicht bzw. eine entlang einer Linie C'-C' genommene Schnittansicht, die in 18 veranschaulicht sind.
  • Der erste Kontaktbereich 6 vom p-Typ und der Anodenbereich 5 vom p-Typ sind in Draufsicht abwechselnd angeordnet, und der erste Bereich 38 vom p-Typ und der zweite Bereich 39 vom p-Typ sind in Draufsicht abwechselnd angeordnet. Gemäß einem Beispiel ist in Draufsicht die Fläche des ersten Kontaktbereichs 6 vom p-Typ kleiner als die Fläche des Anodenbereichs 5 vom p-Typ. Mit anderen Worten ist in Draufsicht pro Einheitszelle die Fläche des ersten Kontaktbereichs 6 vom p-Typ kleiner als die Fläche des Anodenbereichs 5 vom p-Typ.
  • Gemäß der Halbleitervorrichtung der fünften Ausführungsform kann man die Gesamtfläche des ersten Kontaktbereichs 6 vom p-Typ kleiner als die Gesamtfläche des Anodenbereichs 5 vom p-Typ im gesamten FWD-Bereich 102 machen, während die Größe des ersten Kontaktbereichs 6 vom p-Typ so ausgewählt wird, dass sie eine Größe ist, mit der eine stabile bzw. zuverlässige Herstellung möglich ist. Dadurch ist es möglich, Störstellen vom p-Typ im Anodenbereich 5 vom p-Typ des FWD-Bereichs 102 stabil auszubilden und die Erholungscharakteristik zuverlässig zu verbessern. Indem man den ersten Kontaktbereich 6 vom p-Typ und den Anodenbereich 5 vom p-Typ abwechselnd anordnet, wird ferner der erste Kontaktbereich 6 vom p-Typ partiell angeordnet, was somit eine Verbesserung der Erholungscharakteristik während des FWD-Betriebs ermöglicht.
  • Sechste Ausführungsform
  • 22 ist eine partielle Draufsicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform. 22 entspricht der Draufsicht des Teilbereichs mit gestrichelter Linie von 1. 23 bis 25 sind eine entlang einer Linie A'-A' genommene Schnittansicht, eine entlang einer Linie B'-B' genommene Schnittansicht bzw. eine entlang einer Linie C'-C' genommene Schnittansicht, die in 22 veranschaulicht sind.
  • Der Dummy-Graben 40 ist im FWD-Bereich 102 in Draufsicht in einem Gitter angeordnet. Das heißt, eine Struktur ist ausgebildet, in der der FWD-Bereich 102 durch den Dummy-Graben 40 in ein Netz unterteilt ist. Der erste Kontaktbereich 6 vom p-Typ und der Anodenbereich 5 vom p-Typ sind in dem durch den Dummy-Graben aufgeteilten Bereich ausgebildet. Gemäß einem Beispiel ist pro Einheitszelle die Fläche des ersten Kontaktbereichs 6 vom p-Typ kleiner als die Fläche des Anodenbereichs 5 vom p-Typ. Wie in 22 in Draufsicht veranschaulicht ist, ist eine Vielzahl von Bereichen, in denen jeweils der erste Kontaktbereich 6 vom p-Typ und der Anodenbereich 5 vom p-Typ ausgebildet sind, angeordnet und ist die Fläche des ersten Kontaktbereichs 6 vom p-Typ kleiner als die Fläche des Anodenbereichs 5 vom p-Typ.
  • Gemäß der vorliegenden Ausführungsform ist es möglich, Störstellen vom p-Typ des FWD-Bereichs 102 stabil auszubilden und die Erholungscharakteristik zuverlässig zu verbessern. Indem man die Größe des Kontaktbereichs vom p-Typ im Zellenteilbereich des FWD-Bereichs 102 groß ausbildet, kann die Abmessungsvariation reduziert werden, so dass die Erholungscharakteristik stabilisiert werden kann.
  • Siebte Ausführungsform
  • 26 ist eine partielle Draufsicht einer Halbleitervorrichtung gemäß einer siebten Ausführungsform. 26 entspricht der Draufsicht des Teilbereichs mit gestrichelter Linie von 1. 27 bis 29 sind eine entlang einer Linie A'-A' genommene Schnittansicht, eine entlang einer Linie B'-B' genommene Schnittansicht bzw. eine entlang einer Linie C'-C' genommene Schnittansicht, die in 26 veranschaulicht ist
  • Der Graben-Pitch des FWD-Bereichs 102 ist breiter als der Graben-Pitch des IGBT-Bereichs 101. Der Pitch bezieht sich auf einen Abstand. Da es im Beispiel von 26 nur einen Dummy-Graben 40 gibt, kann man sagen, dass der Pitch des Dummy-Grabens unendlich und größer als der Pitch des Grabens 50 des IGBT-Bereichs 101 ist. Eine Vielzahl von Dummy-Gräben 40 kann ausgebildet werden, solange die Größenbeziehung der Pitches bzw. Abstände von Mitte zu Mitte erfüllt ist. Gemäß einem Beispiel ist ferner im FWD-Bereich 102 pro Einheitszelle die Fläche des ersten Kontaktbereichs 6 vom p-Typ kleiner als die Fläche des Anodenbereichs 5 vom p-Typ.
  • Durch die oben beschriebene Einstellung des Graben-Pitch ist in einem Zustand, in dem eine Spannung zur Zeit des Abschaltens des IGBT-Betriebs angelegt wird, die elektrische Feldintensität unmittelbar unterhalb des Grabens des FWD-Bereichs 102 stärker als unmittelbar unterhalb des Grabens des IGBT-Bereichs 101. Infolgedessen kann zur Zeit der Lawine ein Lawinendurchbruch nicht in dem IGBT-Bereich 101, aber in dem FWD-Bereich 102 erreicht werden und kann eine Zerstörung durch Überspannung verhindert werden. Das heißt, durch Einstellen des Auftrittspunkts des Lawinendurchbruchs im FWD-Bereich 102 kann eine Zerstörung durch Überspannung verhindert werden.
  • Achte Ausführungsform
  • 30 ist eine partielle Draufsicht einer Halbleitervorrichtung gemäß einer achten Ausführungsform. 30 entspricht der Draufsicht des Teilbereichs mit gestrichelter Linie von 1. 31 bis 33 sind eine entlang einer Linie A'-A' genommene Schnittansicht, eine entlang einer Linie B'-B' genommene Schnittansicht bzw. eine entlang einer Linie C'-C' genommene Schnittansicht, die in 30 veranschaulicht sind.
  • Die Breite des ersten Bereichs 38 vom p-Typ im Grenzbereich 105 ist größer als die Breite des ersten Kontaktbereichs 6 im p-Typ im FWD-Bereich 102. Somit ist mit Ausnahme des Teilbereichs, wo der Graben ausgebildet ist, in Draufsicht der Flächenanteil des ersten Bereichs 38 vom p-Typ am Grenzbereich 105 größer als der Flächenanteil des ersten Kontaktbereichs 6 vom p-Typ am FWD-Bereich 102. Das heißt, die effektive Konzentration der Anode des Grenzbereichs 105 ist höher als die effektive Konzentration eines „Oberflächen-Mesa-Teilbereichs“, der ein Teilbereich des FWD-Bereichs 102 mit Ausnahme des Teilbereichs ist, wo der Graben ausgebildet ist.
  • In der vorliegenden Ausführungsform nimmt, da die effektive Konzentration von Störstellen vom p-Typ des Grenzbereichs 105 so eingestellt ist, dass sie höher als jene im FWD-Bereich 102 ist, der während des IGBT-Betriebs durch den Grenzbereich 105 zur Emitterelektrode 13 gelangende Lochstrom zu und kann die Verringerung des sicheren Arbeitsbereichs im Schaltbetrieb verhindert werden. Da die Konzentration von Störstellen vom p-Typ auch in der Nähe des Teilbereichs unmittelbar unterhalb des Emitterbereichs 3 vom n-Typ, der tendenziell einen Latch-up verursacht, zunimmt, ist es ferner möglich, die Verringerung des sicheren Arbeitsbereichs im Schaltbetrieb während des IGBT-Betriebs weiter zu verhindern.
  • Zusätzlich zu den oben beschriebenen Merkmalen kann man die Breite des ersten Kontaktbereichs 6 vom p-Typ in der Nähe des Grenzbereichs 105 im FWD-Bereich 102 größer machen als die Breite des ersten, nicht in der Nähe gelegenen Kontaktbereichs 6 vom p-Typ. Gemäß einem anderen Beispiel können die Breiten einer Vielzahl der ersten Kontaktbereiche 6 vom p-Typ mit zunehmendem Abstand vom Grenzbereich 105 allmählich reduziert werden. Wie so beschrieben wurde, ist in der Zelle in der Nähe des IGBT im FWD-Bereich 102 der erste Kontaktbereich 6 vom p-Typ mit hoher Konzentration groß ausgebildet, wodurch eine Verbesserung des sicheren Arbeitsbereichs im Schaltbetrieb während des IGBT-Betriebs ermöglicht wird.
  • Neunte Ausführungsform
  • 34 ist eine partielle Draufsicht einer Halbleitervorrichtung gemäß einer neunten Ausführungsform. 34 entspricht der Draufsicht des Teilbereichs mit gestrichelter Linie von 1. 35 bis 37 sind eine entlang einer Linie A'-A' genommene Schnittansicht, eine entlang einer Linie B'-B' genommene Schnittansicht bzw. eine entlang einer Linie C'-C' genommene Schnittansicht, die in 34 veranschaulicht sind.
  • Die Breite des ersten Bereichs 38 vom p-Typ im Grenzbereich 105 ist kleiner als die Breite des ersten Kontaktbereichs 6 vom p-Typ im FWD-Bereich 102. Somit ist mit Ausnahme des Teilbereichs, wo der Graben ausgebildet ist, in Draufsicht der Flächenanteil des ersten Bereichs 38 vom p-Typ am Grenzbereich 105 geringer als der Flächenanteil des ersten Kontaktbereichs 6 vom p-Typ am FWD-Bereich 102. Das heißt, die effektive Konzentration der Anode des Grenzbereichs 105 ist niedriger als die effektive Konzentration eines „Oberflächen-Mesa-Teilbereichs“, der ein Teilbereich des FWD-Bereichs 102 mit Ausnahme des Teilbereichs ist, wo der Graben ausgebildet ist. Wie oben beschrieben wurde, hat die Halbleitervorrichtung der vorliegenden Ausführungsform ein Merkmal, das jenem der Halbleitervorrichtung der achten Ausführungsform entgegengesetzt ist.
  • Während des Diodenbetriebs arbeiten der Grenzbereich 105 und der IGBT-Bereich 101 in der Nähe des FWD-Bereichs 102 als strukturelle parasitäre Dioden mit Störstellen vom p-Typ. Es ist wünschenswert, dass der Grenzbereich 105 und der IGBT-Bereich 101 nicht als Diode arbeiten. In der vorliegenden Ausführungsform kann der Erholungsverlust effektiv reduziert werden, indem die durchschnittliche Störstellenkonzentration der Anode des Grenzbereichs 105 verringert wird.
  • Zusätzlich zu den oben beschriebenen Merkmalen kann die Breite des ersten Kontaktbereichs 6 vom p-Typ in der Nähe des Grenzbereichs 105 im FWD-Bereich 102 kleiner gemacht werden als die Breite des nicht in der Nähe liegenden ersten Kontaktbereichs 6 vom p-Typ. Gemäß einem anderen Beispiel können die Breiten einer Vielzahl der ersten Kontaktgräben 6 vom p-Typ mit zunehmendem Abstand vom Grenzbereich 105 allmählich vergrößert werden. Wie so beschrieben wurde, kann, indem man den ersten Kontaktbereich 6 vom p-Typ mit hoher Konzentration so ausbildet, dass er in der Zelle in der Nähe des IGBT im FWD-Bereich 102 klein ist, der obige Effekt erhalten werden. Das heißt, der Teilbereich des FWD-Bereichs 102 nahe dem Grenzbereich 105 wird zu einem p-Anodenteilbereich mit niedriger Konzentration, so dass die Erholungscharakteristik verbessert werden kann.
  • Zehnte Ausführungsform
  • 38 ist eine partielle Draufsicht einer Halbleitervorrichtung gemäß einer zehnten Ausführungsform. 38 entspricht der Draufsicht des Teilbereichs mit gestrichelter Linie von 1. 39 bis 41 sind eine entlang einer Linie A'-A' genommene Schnittansicht, eine entlang einer Linie B'-B' genommene Schnittansicht bzw. eine entlang einer Linie C'-C' genommene Schnittansicht, die in 38 veranschaulicht sind.
  • Unter den IGBT-Bereichen 101 weist eine Einheitszelle in Kontakt mit dem Grenzbereich 105 einen kleineren Flächenanteil des zweiten Kontaktbereichs 4 vom p-Typ auf als eine Einheitszelle, die mit dem Grenzbereich 105 nicht in Kontakt ist. Gemäß einem anderen Beispiel kann man im IGBT-Bereich 101 den Flächenanteil des zweiten Kontaktbereichs 4 vom p-Typ in einer Vielzahl von dem Grenzbereich 105 benachbarten Einheitszellen kleiner machen als in den anderen Einheitszellen. Um den Flächenanteil des zweiten Kontaktbereichs 4 vom p-Typ zu reduzieren, kann z. B. ein Teilbereich, in dem der zweite Kontaktbereich 4 vom p-Typ in 41 vorhanden ist, in die Kanaldotierungsschicht 2 geändert wird. Dies verringert die durchschnittliche Konzentration der Störstellen vom p-Typ im IGBT-Bereich 101 in der Nähe des FWD-Bereichs 102. Somit wird die Lochdiffusion im IGBT-Bereich 101 im EIN-Zustand während des FWD-Betriebs reduziert und kann der Erholungsverlust reduziert werden.
  • Eine oder eine Vielzahl von Einheitszellen kann genutzt werden, um den Flächenanteil des zweiten Kontaktbereichs 4 vom p-Typ zu reduzieren. Gemäß einem anderen Beispiel kann der Flächenanteil des zweiten Kontaktbereichs 4 vom p-Typ pro Einheitszelle mit zunehmendem Abstand vom Grenzbereich 105 allmählich verringert werden.
  • Elfte Ausführungsform
  • 42 ist eine partielle Draufsicht einer Halbleitervorrichtung gemäß einer elften Ausführungsform. 42 entspricht der Draufsicht des Teilbereichs mit gestrichelter Linie von 1. 42 bis 45 sind eine entlang einer Linie A'-A' genommene Schnittansicht, eine entlang einer Linie B'-B' genommene Schnittansicht bzw. eine entlang einer Linie C'-C' genommene Schnittansicht, die in 42 veranschaulicht sind.
  • Unter den IGBT-Bereichen 101 weist eine Einheitszelle in Kontakt mit dem Grenzbereich 105 einen größeren Flächenanteil des zweiten Kontaktbereichs 4 vom p-Typ auf als eine Einheitszelle, die mit dem Grenzbereich 105 nicht in Kontakt ist. Gemäß einem anderen Beispiel kann man im IGBT-Bereich 101 den Flächenanteil des zweiten Kontaktbereichs 4 vom p-Typ in einer Vielzahl von dem Grenzbereich 105 benachbarten Einheitszellen größer machen als in den anderen Einheitszellen. Gemäß einem anderen Beispiel kann auch der Flächenanteil des zweiten Kontaktbereichs 4 vom p-Typ in dem vom Graben umgebenen gesamten Einheitszellenbereich erhöht werden.
  • Dies erhöht die durchschnittliche Konzentration der Störstellen vom p-Typ im IGBT-Bereich 101 in der Nähe des Grenzbereichs 105. Daher ist es wie in der ersten Ausführungsform möglich, den Effekt, dass die Verringerung des sicheren Arbeitsbereichs im Schaltbetrieb während des IGBT-Bereichs verhindert wird, zu steigern.
  • Obgleich der RC-IGBT in den ersten bis elften Ausführungsformen beschrieben wurde, können die Merkmale dieser Ausführungsformen für einen MOSFET oder dergleichen verwendet werden. Ein Si-Substrat kann als das Substrat Sb verwendet werden; dieses kann aber mit einem Halbleiter mit breiter Bandlücke geschaffen sein. Der Halbleiter mit breiter Bandlücke umfasst zum Beispiel Siliziumcarbid, Materialien auf Galliumnitrid-Basis oder Diamant. Als die Zellenstruktur des IGBT in der Nähe der Emitterelektrode 13 wurde die Zelle beispielhaft veranschaulicht, in der sich das Graben-Gate in einer Streifenform in einer Richtung erstreckt; aber jedes der oben beschriebenen Merkmale kann für eine als Netztyp bezeichnete Zelle, in der sich das Graben-Gate vertikal und horizontal erstreckt, und für eine Zellenstruktur, die statt als Graben-Typ als planarer Typ bezeichnet wird, genutzt werden. Das Merkmal gemäß jeder der oben beschriebenen Ausführungsformen kann in Kombination genutzt werden.
  • Gemäß der vorliegenden Offenbarung ist es, da es einen Grenzbereich mit nur einem Bereich vom p-Typ auf dessen oberer Seite an der Grenze zwischen dem IGBT-Bereich und dem FWD-Bereich gibt und der Grenzbereich von zwei ringförmigen Gräben umgeben ist, möglich, einen Erholungsverlust während eines FWD-Betriebs ohne Verringerung der Widerstandsfähigkeit gegen Zerstörung wie etwa des RBSOA zu reduzieren.
  • Offensichtlich sind im Lichte der obigen Lehren viele Modifikationen und Variationen der vorliegenden Offenbarung möglich. Es versteht sich daher, dass innerhalb des Umfangs der beigefügten Ansprüche die Offenbarung anders als konkret beschrieben in die Praxis umgesetzt werden kann.
  • Die gesamte Offenbarung einer am 16. November 2020 eingereichten japanischen Patentanmeldung Nr. 2020-190383 , einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, worauf die Priorität gemäß Übereinkommen der vorliegenden Anmeldung basiert, sind durch Verweis in ihrer Gesamtheit hierin einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015165542 A [0005]
    • JP 2015 [0005]
    • JP 165542 A [0005]
    • JP 2020190383 [0085]

Claims (20)

  1. Halbleitervorrichtung (100), aufweisend: einen FWD-Bereich (102), der auf einem Substrat (Sb) ausgebildet ist und auf einer Seite einer oberen Oberfläche des Substrats (Sb) einen Anodenbereich (5) vom p-Typ, einen ersten Kontaktbereich (6) vom p-Typ mit einer höheren Konzentration von Störstellen vom p-Typ als der Anodenbereich (5) vom p-Typ und einen ersten Graben (30) aufweist; einen IGBT-Bereich (101), der auf dem Substrat (Sb) ausgebildet ist, über einen Grenzbereich (105) den FWD-Bereich (102) in Draufsicht umgibt und einen Emitterbereich (3) vom n-Typ, einen zweiten Kontaktbereich (4) vom p-Typ und einen zweiten Graben (32) auf der Seite der oberen Oberfläche des Substrats (Sb) aufweist; und einen peripheren Bereich (103), der den FWD-Bereich (102), den Grenzbereich (105) und den IGBT-Bereich (101) in Draufsicht umgibt, wobei der erste Graben (30) entlang einem äußeren Rand des FWD-Bereichs (102) in Draufsicht ringförmig ausgebildet ist, der zweite Graben (32) entlang einem äußeren Rand des Grenzbereichs (105) in Draufsicht ringförmig ausgebildet ist und nur ein Bereich vom p-Typ auf einer Seite der oberen Oberfläche des Grenzbereichs (105) angeordnet ist.
  2. Halbleitervorrichtung (100) nach Anspruch 1, aufweisend eine Emitterelektrode (13) auf der oberen Oberfläche des Substrats (Sb), wobei der Bereich vom p-Typ einen ersten Bereich (38) vom p-Typ und einen zweiten Bereich (39) vom p-Typ mit einer niedrigeren Konzentration von Störstellen vom p-Typ als der erste Bereich (38) vom p-Typ aufweist und der erste Bereich (38) vom p-Typ und der zweite Bereich (39) vom p-Typ mit der Emitterelektrode (13) in Kontakt sind.
  3. Halbleitervorrichtung (100) nach Anspruch 2, wobei in Draufsicht eine Summe von Flächenanteilen des ersten Kontaktbereichs (6) vom p-Typ und des ersten Bereichs (38) vom p-Typ geringer als eine Summe von Flächenanteilen des Anodenbereichs (5) vom p-Typ und des zweiten Bereichs (39) vom p-Typ pro Einheitszelle in dem FWD-Bereich (102) und dem Grenzbereich (105) ist.
  4. Halbleitervorrichtung (100) nach Anspruch 2, wobei in Draufsicht eine Summe von Flächenanteilen des ersten Kontaktbereichs (6) vom p-Typ und des ersten Bereichs (38) vom p-Typ pro Einheitszelle in dem FWD-Bereich (102) und dem Grenzbereich (105) geringer als ein Flächenanteil des zweiten Kontaktbereichs (4) vom p-Typ pro Einheitszelle im IGBT-Bereich (101) ist.
  5. Halbleitervorrichtung (100) nach Anspruch 1, wobei der periphere Bereich (103) einen Wannenbereich (16) vom p-Typ aufweist und der Wannenbereich (16) und der zweite Kontaktbereich (4) vom p-Typ in Draufsicht miteinander in Kontakt sind.
  6. Halbleitervorrichtung (100) nach Anspruch 2, wobei der erste Kontaktbereich (6) vom p-Typ für jede Einheitszelle ausgebildet ist und in Draufsicht eine langgestreckte Form parallel zum ersten Graben (30) aufweist und der erste Bereich (38) vom p-Typ in Draufsicht eine den FWD-Bereich (102) umgebende ringförmige Form aufweist.
  7. Halbleitervorrichtung (100) nach Anspruch 2, wobei in Draufsicht der zweite Bereich (39) vom p-Typ mit dem zweiten Graben (32) in Kontakt ist und der erste Bereich (38) vom p-Typ mit dem zweiten Graben (32) nicht in Kontakt ist.
  8. Halbleitervorrichtung (100) nach Anspruch 2, wobei der zweite Bereich (39) vom p-Typ und der erste Bereich (38) vom p-Typ in Draufsicht mit dem zweiten Graben (32) in Kontakt sind.
  9. Halbleitervorrichtung (100) nach Anspruch 8, wobei ein Teilbereich des ersten Bereichs (38) vom p-Typ, in Draufsicht in Kontakt mit dem zweiten Graben (32), dem Emitterbereich (3) vom n-Typ gegenüberliegt.
  10. Halbleitervorrichtung (100) nach Anspruch 1, wobei der erste Kontaktbereich (6) vom p-Typ für jede Einheitszelle ausgebildet ist und eine Vielzahl rechteckiger Teilbereiche in Draufsicht parallel zum ersten Graben (30) aufweist und eine longitudinale Länge von jedem der Vielzahl rechteckiger Teilbereiche größer als ein Abstand zwischen der Vielzahl rechteckiger Teilbereiche ist.
  11. Halbleitervorrichtung (100) nach Anspruch 2, wobei der Anodenbereich (5) vom p-Typ einen Teilbereich, der in Draufsicht linear ausgebildet ist und den partiell ausgebildeten ersten Kontaktbereich (6) vom p-Typ aufweist, und einen Teilbereich aufweist, der in Draufsicht linear ausgebildet ist und keinen partiell ausgebildeten ersten Kontaktbereich (6) vom p-Typ aufweist, und der Bereich vom p-Typ durch den ersten Bereich (38) vom p-Typ und den zweiten Bereich (39) vom p-Typ, die abwechselnd angeordnet sind, in Draufsicht in einer ringförmigen Form ausgebildet ist.
  12. Halbleitervorrichtung (100) nach Anspruch 11, wobei eine Summe von Flächen des Kontaktbereichs (6) vom p-Typ und des ersten Bereichs (38) vom p-Typ geringer als eine Summe von Flächen des Anodenbereichs (5) vom p-Typ und des zweiten Bereichs (39) vom p-Typ ist.
  13. Halbleitervorrichtung (100) nach Anspruch 2, wobei der erste Kontaktbereich (6) vom p-Typ und der Anodenbereich (5) vom p-Typ in Draufsicht abwechselnd angeordnet sind und der erste Bereich (38) vom p-Typ und der zweite Bereich (39) vom p-Typ in Draufsicht abwechselnd angeordnet sind.
  14. Halbleitervorrichtung (100) nach Anspruch 10 oder 13, wobei eine Fläche des ersten Kontaktbereichs (6) vom p-Typ in Draufsicht kleiner als eine Fläche des Anodenbereichs (5) vom p-Typ ist.
  15. Halbleitervorrichtung (100) nach Anspruch 1, aufweisend Gräben (40), die in Draufsicht in einem Gitter im FWD-Bereich (102) angeordnet sind, wobei in Draufsicht eine Vielzahl von Bereichen angeordnet ist, in denen jeweils der erste Kontaktbereich (6) vom p-Typ und der Anodenbereich (5) vom p-Typ ausgebildet sind, und eine Fläche des ersten Kontaktbereichs (6) vom p-Typ kleiner eine Fläche des Anodenbereichs (5) vom p-Typ ist.
  16. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 15, wobei ein Graben-Pitch des FWD-Bereichs (102) breiter als ein Graben-Pitch des IGBT-Bereichs (101) ist.
  17. Halbleitervorrichtung (100) nach Anspruch 2, wobei in Draufsicht ein Flächenanteil des ersten Bereichs (38) vom p-Typ am Grenzbereich (105) größer ist als ein Flächenanteil des ersten Kontaktbereichs (6) vom p-Typ am FWD-Bereich (102) mit Ausnahme eines Teilbereichs, in dem ein Graben ausgebildet ist.
  18. Halbleitervorrichtung (100) nach Anspruch 2, wobei in Draufsicht ein Flächenanteil des ersten Bereichs (38) vom p-Typ am Grenzbereich (105) geringer ist als ein Flächenanteil des ersten Kontaktbereichs (6) vom p-Typ am FWD-Bereich (102) mit Ausnahme eines Teilbereichs, in dem ein Graben ausgebildet ist.
  19. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 18, wobei im IGBT-Bereich (101) eine Einheitszelle in Kontakt mit dem Grenzbereich (105) einen kleineren Flächenanteil des zweiten Kontaktbereichs (4) vom p-Typ als eine Einheitszelle, die mit dem Grenzbereich (105) nicht in Kontakt ist, aufweist.
  20. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 18, wobei im IGBT-Bereich (101) eine Einheitszelle in Kontakt mit dem Grenzbereich (105) einen größeren Flächenanteil des zweiten Kontaktbereichs (4) vom p-Typ als eine Zelle, die mit dem Grenzbereich (105) nicht in Kontakt ist, aufweist.
DE102021120992.7A 2020-11-16 2021-08-12 Halbleitervorrichtung Pending DE102021120992A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020190383A JP2022079281A (ja) 2020-11-16 2020-11-16 半導体装置
JP2020-190383 2020-11-16

Publications (1)

Publication Number Publication Date
DE102021120992A1 true DE102021120992A1 (de) 2022-05-19

Family

ID=81345728

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021120992.7A Pending DE102021120992A1 (de) 2020-11-16 2021-08-12 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20220157809A1 (de)
JP (1) JP2022079281A (de)
CN (1) CN114512439A (de)
DE (1) DE102021120992A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117650161A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法
CN117637829A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置
CN117747648A (zh) * 2023-11-20 2024-03-22 海信家电集团股份有限公司 半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165542A (ja) 2014-03-03 2015-09-17 トヨタ自動車株式会社 半導体装置を製造する方法及び半導体装置
JP2020190383A (ja) 2019-05-23 2020-11-26 パナソニックＩｐマネジメント株式会社 熱交換器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2003694B1 (de) * 2007-06-14 2011-11-23 Denso Corporation Halbleiterbauelement
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP6221974B2 (ja) * 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6260515B2 (ja) * 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP6659516B2 (ja) * 2016-10-20 2020-03-04 トヨタ自動車株式会社 半導体装置
US10600897B2 (en) * 2017-11-08 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165542A (ja) 2014-03-03 2015-09-17 トヨタ自動車株式会社 半導体装置を製造する方法及び半導体装置
JP2020190383A (ja) 2019-05-23 2020-11-26 パナソニックＩｐマネジメント株式会社 熱交換器

Also Published As

Publication number Publication date
CN114512439A (zh) 2022-05-17
US20220157809A1 (en) 2022-05-19
JP2022079281A (ja) 2022-05-26

Similar Documents

Publication Publication Date Title
DE102010021128B4 (de) Leistungshalbleitervorrichtung
DE102015221061B4 (de) Halbleitervorrichtung
DE102010043567B4 (de) Hochspannungshalbleitervorrichtung
DE102007030804B4 (de) Halbleitervorrichtung
DE102007040587B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102014223793A1 (de) Halbleitervorrichtung
DE102021120992A1 (de) Halbleitervorrichtung
DE102012201911B4 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE112016006255T5 (de) Halbleitervorrichtung
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102008011252A1 (de) Halbleitervorrichtung
DE102012207878B4 (de) Halbleiterbauelement mit verbesserter Softness
CH698382B1 (de) Halbleitervorrichtung.
DE112014006692B4 (de) Halbleiteranordnung
DE112019000544T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102019202108A1 (de) Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE112015006098T5 (de) Leistungshalbleiterelement und Leistungshalbleitermodul, welches dieses verwendet
DE19707513A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102019216131A1 (de) Halbleitervorrichtung
DE102021123451A1 (de) Halbleitervorrichtung
DE112021000166T5 (de) Halbleitervorrichtung
DE69937665T2 (de) Halbleiterbauelement mit isoliertem Gate und dessen Betriebsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed