CN114512439A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114512439A
CN114512439A CN202111332602.3A CN202111332602A CN114512439A CN 114512439 A CN114512439 A CN 114512439A CN 202111332602 A CN202111332602 A CN 202111332602A CN 114512439 A CN114512439 A CN 114512439A
Authority
CN
China
Prior art keywords
region
type
view
semiconductor device
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111332602.3A
Other languages
English (en)
Inventor
高桥彻雄
藤井秀纪
本田成人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114512439A publication Critical patent/CN114512439A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的在于提供半导体装置，其适于低成本化，不使RBSOA等的破坏耐量降低，能够降低FWD动作时的恢复损耗。具有：FWD区域，其形成于基板，在该基板的上表面侧具有p型阳极区域、p型杂质浓度比该p型阳极区域高的第一p型接触区域、第一沟槽；IGBT区域，其形成于该基板，在俯视观察时隔着边界区域将该FWD区域包围，在该基板的上表面侧具有n型发射极区域、第二p型接触区域、第二沟槽；以及外周区域，其在俯视观察时将该FWD区域、该边界区域和该IGBT区域包围，该第一沟槽在俯视观察时沿该FWD区域的外缘形成为环状，该第二沟槽在俯视观察时沿该边界区域的外缘形成为环状，在该边界区域的上表面侧仅具有p型区域。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
通常，对于功率器件，存在耐压保持能力、用于在动作时使元件不会被破坏的安全工作区域的保证等各种要求，其中之一是低损耗化。功率器件的低损耗化具有装置的小型化及轻量化等效果，从广义上讲，是通过降低能耗来保护地球环境。而且，谋求以尽可能低的成本来实现这些要求。
作为解决上述问题的1种手段，提出通过1个装置实现IGBT和二极管的特性的反向导通IGBT(Reverse-Conducting Insulated Gate Bipolar Transistor：RC-IGBT)。该反向导通IGBT存在若干技术性的课题，其中之一是二极管动作时的恢复损耗大。
就反向导通IGBT而言，在FWD动作时由二极管的阳极部分和n-漂移层形成的PN结变为正向偏置，空穴流入漂移层1而引起导电率调制，由此能够降低正向的电压降。但是，如果阳极区域的p型杂质浓度高且存在大量的过剩载流子，则器件内部的载流子难以排出，存在恢复损耗增大的问题。
在专利文献1中公开了针对该问题的对策。在专利文献1中公开了二极管区域被IGBT区域包围的构造。而且，公开了在该二极管区域形成的阳极区域具有高浓度阳极区域和低浓度阳极区域。但是，就专利文献1的半导体装置而言，根据IGBT区域和FWD区域之间的沟槽的形成状况，有可能引起耐压降低或IGBT动作时的反向偏置安全工作区域(RBSOA)的降低。
专利文献1：日本特开2015-165542号公报
如上所述，就现有RC-IGBT而言，根据IGBT区域和FWD区域之间的沟槽的形成状况，有可能引起耐压降低或IGBT动作时的反向偏置安全工作区域降低。
发明内容
本发明就是为了解决上述那样的课题而提出的，目的在于提供半导体装置，其适于低成本化，不会使RBSOA等破坏耐量降低，能够降低FWD动作时的恢复损耗。
本发明涉及的半导体装置的特征在于，具有：FWD区域，其形成于基板，在该基板的上表面侧具有p型阳极区域、p型杂质浓度比该p型阳极区域高的第一p型接触区域、第一沟槽；IGBT区域，其形成于该基板，在俯视观察时隔着边界区域将该FWD区域包围，在该基板的上表面侧具有n型发射极区域、第二p型接触区域、第二沟槽；以及外周区域，其在俯视观察时将该FWD区域、该边界区域和该IGBT区域包围，该第一沟槽在俯视观察时沿该FWD区域的外缘形成为环状，该第二沟槽在俯视观察时沿该边界区域的外缘形成为环状，在该边界区域的上表面侧仅具有p型区域。
本发明的其它特征将在以下阐明。
发明的效果
根据本发明，在IGBT区域和FWD区域的边界，具有在上侧仅具有p型区域的边界区域，该边界区域被两个环状的沟槽包围，因此不会使RBSOA等破坏耐量降低，能够降低FWD动作时的恢复损耗。
附图说明
图1是实施方式1涉及的半导体装置的俯视图。
图2是实施方式1涉及的半导体装置的局部放大图。
图3是实施方式1涉及的半导体装置的剖视图。
图4是实施方式1涉及的半导体装置的剖视图。
图5是实施方式1涉及的半导体装置的剖视图。
图6是实施方式2涉及的半导体装置的局部放大图。
图7是实施方式2涉及的半导体装置的剖视图。
图8是实施方式2涉及的半导体装置的剖视图。
图9是实施方式2涉及的半导体装置的剖视图。
图10是实施方式3涉及的半导体装置的局部放大图。
图11是实施方式3涉及的半导体装置的剖视图。
图12是实施方式3涉及的半导体装置的剖视图。
图13是实施方式3涉及的半导体装置的剖视图。
图14是实施方式4涉及的半导体装置的局部放大图。
图15是实施方式4涉及的半导体装置的剖视图。
图16是实施方式4涉及的半导体装置的剖视图。
图17是实施方式4涉及的半导体装置的剖视图。
图18是实施方式5涉及的半导体装置的局部放大图。
图19是实施方式5涉及的半导体装置的剖视图。
图20是实施方式5涉及的半导体装置的剖视图。
图21是实施方式5涉及的半导体装置的剖视图。
图22是实施方式6涉及的半导体装置的局部放大图。
图23是实施方式6涉及的半导体装置的剖视图。
图24是实施方式6涉及的半导体装置的剖视图。
图25是实施方式6涉及的半导体装置的剖视图。
图26是实施方式7涉及的半导体装置的局部放大图。
图27是实施方式7涉及的半导体装置的剖视图。
图28是实施方式7涉及的半导体装置的剖视图。
图29是实施方式7涉及的半导体装置的剖视图。
图30是实施方式8涉及的半导体装置的局部放大图。
图31是实施方式8涉及的半导体装置的剖视图。
图32是实施方式8涉及的半导体装置的剖视图。
图33是实施方式8涉及的半导体装置的剖视图。
图34是实施方式9涉及的半导体装置的局部放大图。
图35是实施方式9涉及的半导体装置的剖视图。
图36是实施方式9涉及的半导体装置的剖视图。
图37是实施方式9涉及的半导体装置的剖视图。
图38是实施方式10涉及的半导体装置的局部放大图。
图39是实施方式10涉及的半导体装置的剖视图。
图40是实施方式10涉及的半导体装置的剖视图。
图41是实施方式10涉及的半导体装置的剖视图。
图42是实施方式11涉及的半导体装置的局部放大图。
图43是实施方式11涉及的半导体装置的剖视图。
图44是实施方式11涉及的半导体装置的剖视图。
图45是实施方式11涉及的半导体装置的剖视图。
具体实施方式
参照附图对实施方式涉及的半导体装置进行说明。对相同或对应的结构要素标注相同标号，有时省略重复说明。
实施方式1.
图1是实施方式1涉及的半导体装置100的俯视图。在图1中示出芯片状态的半导体装置的整体。该半导体装置是具有IGBT区域101、FWD区域102、外周区域103及栅极焊盘区域104的RC-IGBT。主电极区域由IGBT区域101和FWD区域102形成。IGBT区域101在俯视观察时隔着边界区域将FWD区域102包围。而且，在主电极区域的周围形成有外周区域103。外周区域103在俯视观察时将FWD区域102、边界区域和IGBT区域101包围。
图2是图1的虚线部分的放大俯视图。在图2中，为了方便说明，省略电极而示出基板的上表面。在IGBT区域101和FWD区域102之间设置有边界区域105。IGBT区域101和FWD区域102由多个单位单元(unit cell)区域形成，在被沟槽和沟槽夹着的区域，将在长度方向上重复的构造之一定义为单位单元。
在FWD区域102，多个哑沟槽40并列地形成。沿哑沟槽40形成有p型阳极区域5、p型杂质浓度比p型阳极区域5高的第一p型接触区域6。第一p型接触区域6为p+型的区域。FWD区域102在外缘部分具有第一沟槽30。第一沟槽30在俯视观察时沿FWD区域102的外缘形成为环状。
在IGBT区域101，多个沟槽50并列地形成。沿沟槽50，交替地设置有n型发射极区域3、第二p型接触区域4。第二p型接触区域4为p+型的区域。在IGBT区域101形成有第二沟槽32。第二沟槽32在俯视观察时沿边界区域105的外缘形成为环状。
边界区域105是在俯视观察时被第一沟槽30和第二沟槽32夹着的区域。在图2的例子中，边界区域105的形状为四边形。在边界区域105的上表面侧仅具有p型区域。根据一个例子，这样的p型区域具有第一p型区域38、p型杂质浓度比第一p型区域38低的第二p型区域39。第一p型区域38在俯视观察时具有将FWD区域102包围的环状的形状。
另外，在外周区域103，以将IGBT区域101包围的方式形成有p型阱区域16。在形成于外周区域103的p型阱区域16的外周，能够设置由p型半导体的p型末端阱层包围单元区域的FLR(FieldLimmiting Ring)、或由具有浓度梯度的p型阱层包围单元区域的VLD(Variation of Lateral Doping)。与半导体装置100的耐压设计对应地，对FLR所使用的环状的p型末端阱层的数量、VLD的浓度分布进行选择。
在图2中，示出在内部描绘有×记号的四边形的框。该四边形的框及其内侧为接触区域15。在接触区域15，发射极电极13与基板Sb的上表面接触。在接触区域15之外的区域，基板Sb与发射极电极13不接触。
图3、图4、图5分别为图2所示的A′-A′线处的剖视图、B′-B′线处的剖视图、C′-C′线处的剖面。图3-5示出基板Sb。基板Sb具有n-型的漂移层1。在图3中示出在基板Sb的上表面设置的发射极电极13。在基板Sb的下表面侧形成有n型的缓冲层10。在IGBT区域101，在缓冲层10之下形成有p型的集电极层11，在FWD区域102，在缓冲层10之下形成有n+型的阴极层12。在集电极层11和阴极层12之下形成有集电极(collector)电极(electrode)14。
IGBT区域101的沟槽50具有槽的内壁的栅极绝缘膜7、与栅极绝缘膜7接触的埋入栅极电极8。在埋入栅极电极8和发射极电极13之间设置层间绝缘膜9，它们被电绝缘。而且，在IGBT区域101形成有n沟道MOSFET，该n沟道MOSFET具有漂移层1、p型的沟道掺杂部2、n型发射极区域3、栅极绝缘膜7及埋入栅极电极8。IGBT除了该MOSFET构造之外还包含集电极层11。
在FWD区域102，由p型阳极区域5、第一p型接触区域6、漂移层1、阴极层12形成二极管构造。
如图3-5所示，在边界区域105，第一p型区域38和第二p型区域39与发射极电极13接触。
图1的栅极焊盘区域104与形成于IGBT区域101内部的栅极配线连接。栅极焊盘区域104的正下方例如隔着氧化膜与发射极电极电分离。另外，也可以在前述氧化膜正下方的大致整个范围设置p型的末端阱层，还可以形成n-型的漂移层1。关于目前为止没有记载的特征，在下面进行记载。
第一特征在于，FWD区域102具有形成为环状的第一沟槽30，形成有隔开固定间隔地将该第一沟槽30包围的第二沟槽32，从而使FWD区域102和IGBT区域101分离。
第二特征在于，边界区域105具有第一p型区域38和第二p型区域39，接触区域15与第一p型区域38和第二p型区域39这两者接触，在俯视观察时，第二p型区域39与第二沟槽32接触，第一p型区域38与第二沟槽32不接触。本实施方式的第一沟槽30和第二沟槽32的距离在角部部分最大，在其之外的部位小于或等于该距离且是固定的。另外，在本实施方式中以四边形形成了第一沟槽30和第二沟槽32，但也可以使角部具有曲率，使角部的沟槽间距离与其之外的部分的沟槽间距离接近。
第三特征在于，FWD区域102的阳极由p型阳极区域5、呈p+型的第一p型接触区域6形成，第一p型接触区域6在与沟槽平行的长度方向上形成为1条线。第一p型接触区域6是以每个单位单元为单位形成的，并且在俯视观察时具有与第一沟槽30平行的细长形状。
第四特征在于，IGBT区域101的高浓度的第二p型接触区域4以与p型阱区域16重叠的方式形成，p型阱区域16没有与沟道掺杂部2及n型发射极区域3连接。在俯视观察时p型阱区域16和第二p型接触区域4接触。
第五特征在于，IGBT区域101的接触区域15包含第二p型接触区域4，并且还包含p型阱区域16。在图5中示出第二p型接触区域4、p型阱区域16与发射极电极13接触。
第六特征在于，FWD区域102处的第一p型接触区域6的面积比率比p型阳极区域5的面积比率低。根据其它例子，在俯视观察时，FWD区域102和边界区域105处的每个单位单元的第一p型接触区域6和第一p型区域38的面积比率之和比p型阳极区域5和第二p型区域39的面积比率之和小。
第七特征在于，在边界区域105，第一p型区域38的面积比率比第二p型区域39的面积比率低。
第八特征在于，FWD区域102处的第一p型接触区域6的面积比率比IGBT区域101处的第二p型接触区域4的面积比率低。根据其它例子，在俯视观察时，FWD区域102和边界区域105处的每个单位单元的第一p型接触区域6和第一p型区域38的面积比率之和比IGBT区域101的每个单位单元的第二p型接触区域4的面积比率小。
第九特征在于，边界区域105处的第一p型区域38的面积比率比IGBT区域101处的第二p型接触区域4的面积比率低。
关于本实施方式的制造方法，由于能够使用通常的IGBT的制造技术，通过改变光刻处理时的图案进行制造，因此省略详细的说明。
接着，对本实施方式涉及的半导体装置的动作进行说明。首先，说明半导体装置作为IGBT进行动作的情况。IGBT的接通状态是通过将正电压施加于埋入栅极电极8，n沟道MOSFET被接通而开始的，该n沟道MOSFET具有漂移层1、沟道掺杂部2、n型发射极区域3、栅极绝缘膜7及埋入栅极电极8。从n型发射极区域3注入电子，从集电极层11流入空穴，在漂移层1发生导电率调制，由此发射极-集电极间电压降低而实现IGBT的接通状态。
接着，IGBT的断开状态是通过将负电压施加于埋入栅极电极8而实现的。如果n沟道MOSFET断开，则积蓄于漂移层1的少数载流子从发射极电极13和集电极电极14排出，漂移层1逐渐被耗尽。通过由被耗尽后的区域分担电压，发射极-集电极间的电压增加，实现断开状态。
接着，说明本实施方式涉及的半导体装置作为二极管进行动作的情况。二极管构造具有p型阳极区域5、第一p型接触区域6、漂移层1及阴极层12。FWD动作时的接通状态为与该FWD成对的IGBT处于断开状态，相对于集电极电极14来说正电压被施加于发射极电极13的状态，通过从由p型阳极区域5和第一p型接触区域6构成的阳极区域流入空穴，从具有阴极层12的阴极区域流入电子而引起导电率调制，二极管成为导通状态。
接着，如果与FWD成对的IGBT变为接通状态，则成为相对于集电极电极14来说负电压被施加于发射极电极13的状态，从p型阳极区域5和第一p型接触区域6向发射极电极13释放漂移层1的空穴，从阴极层12向集电极电极14释放电子。但是，阳极区域附近的过剩载流子消失，至由p型阳极区域5、第一p型接触区域6和漂移层1形成的PN结成为反向偏置为止电流持续流动。而且，阳极区域附近的过剩载流子被释放，如果由p型阳极区域5、第一p型接触区域6和漂移层1形成的PN结成为反向偏置，则反向恢复电流开始减少，如果漂移层1内的过剩载流子被排出，则恢复工序完成，成为截断状态。此外，第一p型区域38及第二p型区域39与p型阳极区域5及第一p型接触区域6相同地起作用。
在RC-IGBT，在IGBT区域101的侧旁相邻地形成有FWD区域102，在IGBT动作时空穴通过扩散从集电极层11不仅流入至IGBT区域101，还流入至FWD区域102。因此，在IGBT动作时的截止时，除了IGBT区域101之外，将流入至FWD区域102的一部分的空穴从发射极电极13排出。
因此，空穴电流集中在处于FWD区域102附近的IGBT区域，沟道掺杂部2的电位变高，如果对n型发射极区域3和与n型发射极区域3形成pn结的沟道掺杂部2等p型杂质区域施加消除内置电位的电压，则由n型发射极区域3、沟道掺杂部2、漂移层1、集电极层11形成的晶闸管接通。由此，无法实现基于栅极电极进行的控制，根据情况，陷入元件受到损伤的状况。将这种情况称为反向偏置安全工作区域(RBSOA)。而且，由于在外周区域103附近还包含扩散至外周部分的空穴成分，因此成为有可能引起安全工作区域进一步降低的状况。
但是，在本实施方式中，根据特征一、二、四、五等，能够防止IGBT动作时的反向偏置安全工作区域降低。首先，如第二特征那样，IGBT区域101和FWD区域102各自的边界被第二沟槽32和第一沟槽30分隔，在边界区域105，沟槽以固定间隔包围FWD区域102。由于在第一沟槽30和第二沟槽32之间没有形成n+发射极等n型杂质区域，形成有第一p型区域38和第二p型区域39，因此不会生成寄生晶闸管，并且边界区域105的第一p型区域38、第二p型区域39与发射极电极13接地，因此能够防止反向偏置安全工作区域的恶化。
另外，由于IGBT区域101和FWD区域102被沟槽分隔，p型的沟道掺杂部2和p型阳极区域5没有连在一起，因此进入FWD区域102及边界区域105区域的空穴电流没有流入IGBT区域101。因此，能够进一步防止反向偏置安全工作区域的恶化。
而且，作为第四、五特征，IGBT区域101的高浓度的第二p型接触区域4以与p型阱区域16重叠或接触的方式形成，并且IGBT区域101的接触区域15包含第二p型接触区域4和p型阱区域16。因此，在IGBT的截止时，存在于外周区域103的空穴从p型阱区域16通过第二p型接触区域4流向接触区域15，因此能够对空穴电流流入到形成有n型发射极区域3的单位内部进行抑制。因此，能够对安全工作区域的降低进行抑制。通常，针对从具有高浓度且深的p型扩散层的外周区域进行的空穴流入的对策是不充分的，但通过该特征能够进行改善。
另外，根据第二、三、六、七特征，能够降低FWD动作时的恢复损耗。作为第二、第三特征，在FWD区域102和边界区域105形成有p型阳极区域5、第一p型接触区域6、第一p型区域38、第二p型区域39，二极管的阳极的有效杂质浓度降低。而且，由于发射极电极13与p型阳极区域5、第一p型接触区域6、第一p型区域38、第二p型区域39接触，因此能够防止流入的空穴电流的集中。因此，在恢复动作时能够高效地排出阳极附近的空穴，能够降低恢复损耗。
二极管的正向电压降和恢复损耗相对于二极管的阳极浓度具有权衡的关系，在希望使恢复损耗降低的情况下，降低阳极的有效浓度是有效的。如第六、七特征那样，通过降低浓度高的第一p型接触区域6的面积能够降低恢复损耗。如果将第一p型接触区域6的面积比例例如设定为10～50％左右，则能够有效地降低恢复损耗。而且，根据第八、九特征，通过将IGBT区域101的p型杂质浓度设定得高，能够对反向偏置安全工作区域的恶化进行抑制，并且通过将FWD区域102及边界区域105的p型杂质浓度设定得低，能够降低FWD动作时的恢复损耗。
另外，如第三特征那样在FWD区域102及边界区域105将第一p型接触区域6和第一p型区域38形成为长的1条p型区域，因此形成窄的接触孔，由此能够使接触宽度稳定。由此，能够稳定地形成FWD区域102及边界区域105的阳极区域的p型杂质浓度。
实施方式1所记载的变形例、修改例或替代方案能够应用于下面的实施方式涉及的半导体装置。针对下面的实施方式涉及的半导体装置，主要对与实施方式1的区别进行说明。
实施方式2.
图6是实施方式2涉及的半导体装置的局部俯视图。图6与图1的虚线部分的俯视图对应。图7-9分别为图6所示的A′-A′线处的剖视图、B′-B′线处的剖视图、C′-C′线处的剖视图。
第一p型区域38和第二p型区域39这两者与第二沟槽32接触。在图6中示出，在俯视观察时，第二p型区域39、第一p型区域38与第二沟槽32接触。在图7中示出，在剖视中，第二p型区域39、第一p型区域38与第二沟槽32接触。而且，第一p型区域38中的在俯视观察时与第二沟槽32接触的部分与n型发射极区域3相对。
在IGBT动作的接通状态下，在IGBT区域101处空穴电流从集电极侧流入，一部分电流也流过边界区域105及FWD区域102。因此，在IGBT区域101的边界处在截止时电流容易集中，特别地，在n型发射极区域3附近，n型发射极区域正下方的沟道掺杂部2的电阻变高，因此容易产生闩锁，成为反向偏置安全工作区域恶化的原因。
在本实施方式中，由于将边界区域105的IGBT区域侧的p型杂质浓度设定得高，因此在IGBT动作时空穴电流从边界区域105向发射极电极13释放的成分增加，能够对反向偏置安全工作区域的降低进行抑制。而且，由于在容易成为闩锁的原因的n型发射极区域3的正下方附近配置有第一p型区域38，因此能够进一步对IGBT动作时的反向偏置安全工作区域的降低进行抑制。
实施方式3.
图10是实施方式3涉及的半导体装置的局部俯视图。图10与图1的虚线部分的俯视图对应。图11-13分别为图10所示的A′-A′线处的剖视图、B′-B′线处的剖视图、C′-C′线处的剖视图。
在FWD区域102形成的第一p型接触区域6、在边界区域105形成的第一p型区域38由在长度方向上延伸的多个长方形图案构成。而且，在将该长方形图案的长度方向的长度设为L1，将间隔设为W1时，L1≥W1。第一p型接触区域6是以每个单位单元为单位形成的，并且在俯视观察时与第一沟槽30平行地具有多个长方形部分。而且，多个长方形部分的每一者的长度方向长度比该多个长方形部分之间的距离大。另外，如果进行俯视观察，则每个单位单元的FWD区域102处的第一p型接触区域6的面积比p型阳极区域5的面积低。
由此，能够在制造上使接触宽度稳定，能够稳定地形成p型阳极区域5的p型杂质浓度。由此，能够稳定地得到恢复特性的改善。而且，通过将第一p型接触区域6形成为在长边方向上长且尺寸大，从而能够降低制造波动，使恢复特性稳定。
实施方式4.
图14是实施方式4涉及的半导体装置的局部俯视图。图14与图1的虚线部分的俯视图对应。图15-17分别为图14所示的A′-A′线处的剖视图、B′-B′线处的剖视图、C′-C′线处的剖视图。
p型阳极区域5具有在俯视观察时直线地形成并在一部分形成有第一p型接触区域6的部分、在俯视观察时直线地形成并在一部分没有形成第一p型接触区域6的部分。而且，通过在边界区域105，在俯视观察时将第一p型区域38和第二p型区域39交替地设置，从而p型区域成为环状。
而且，根据一个例子，第一p型接触区域6和第一p型区域38的面积之和比p型阳极区域5和第二p型区域39的面积之和小。
根据实施方式4涉及的半导体装置，能够将第一p型接触区域6的尺寸选择为在制造上能够稳定地形成的尺寸，并且能够使FWD区域102整体的第一p型接触区域6的总面积比p型阳极区域5的总面积小。由此，能够稳定地形成FWD区域102的阳极区域的p型杂质浓度，能够稳定地得到恢复特性的改善。FWD区域102具有不包含第一p型接触区域6的单位单元，从而1个单位单元的第一p型接触区域6的尺寸在某种程度上变大。由此，第一p型接触区域6的接触区域15的尺寸变大，因此能够降低尺寸波动，能够使恢复特性稳定。
实施方式5.
图18是实施方式5涉及的半导体装置的局部俯视图。图18与图1的虚线部分的俯视图对应。图19-21分别为图18所示的A′-A′线处的剖视图、B′-B′线处的剖视图、C′-C′线处的剖视图。
在俯视观察时第一p型接触区域6和p型阳极区域5被交替地设置，在俯视观察时第一p型区域38和第二p型区域39被交替地设置。根据一个例子，在俯视观察时第一p型接触区域6的面积比p型阳极区域5的面积小。换言之，在俯视观察时每个单位单元的第一p型接触区域6的面积比p型阳极区域5的面积小。
根据实施方式5涉及的半导体装置，能够将第一p型接触区域6的尺寸选择为在制造上能够稳定地形成的尺寸，并且能够使FWD区域102整体的第一p型接触区域6的总面积比p型阳极区域5的总面积小。由此，能够稳定地形成FWD区域102的p型阳极区域5的p型杂质，因此能够可靠地实现恢复特性的改善。而且，通过交替地设置第一p型接触区域6和p型阳极区域5，从而局部地配置第一p型接触区域6，因此能够改善FWD动作时的恢复特性。
实施方式6.
图22是实施方式6涉及的半导体装置的局部俯视图。图22与图1的虚线部分的俯视图对应。图23-25分别为图22所示的A′-A′线处的剖视图、B′-B′线处的剖视图、C′-C′线处的剖视图。
哑沟槽40在俯视观察时格子状地设置于FWD区域102。即，FWD区域102为通过哑沟槽40划分为网格状的构造。在被该哑沟槽划分的区域形成有第一p型接触区域6和p型阳极区域5。根据一个例子，每个单位单元的第一p型接触区域6的面积比p型阳极区域5的面积小。如图22所示的那样，在俯视观察时，设置多个形成有第一p型接触区域6和p型阳极区域5的区域，第一p型接触区域6的面积比p型阳极区域5的面积小。
根据本实施方式，能够稳定地形成FWD区域102的p型杂质，由此能够稳定地得到恢复特性的改善。而且，通过将FWD区域102的单元部的P型接触区域的尺寸形成得大，从而能够降低尺寸波动，因此恢复特性稳定。
实施方式7.
图26是实施方式7涉及的半导体装置的局部俯视图。图26与图1的虚线部分的俯视图对应。图27-29分别为图26所示的A′-A′线处的剖视图、B′-B′线处的剖视图、C′-C′线处的剖视图。
FWD区域102的沟槽间距比IGBT区域101的沟槽间距宽。间距为间隔。在图26的例子中，由于哑沟槽40为1条，因此哑沟槽的间距能够认为是无限大，比IGBT区域101的沟槽50的间距大。如果满足该间距的大小关系，则也可以形成多个哑沟槽40。而且，根据一个例子，FWD区域102处的每个单位单元的第一p型接触区域6的面积比p型阳极区域5的面积小。
通过上述沟槽间距的调整，从而在IGBT动作的断开时施加有电压的状态下，FWD区域102的沟槽正下方与IGBT区域101的沟槽正下方相比，电场强度强。由此，能够在雪崩时不在IGBT区域101而在FWD区域102发生雪崩击穿，能够对过电压破损进行抑制。即，通过将雪崩击穿的产生点设为FWD区域102，能够防止过电压破损。
实施方式8.
图30是实施方式8涉及的半导体装置的局部俯视图。图30与图1的虚线部分的俯视图对应。图31-33分别为图30所示的A′-A′线处的剖视图、B′-B′线处的剖视图、C′-C′线处的剖视图。
边界区域105处的第一p型区域38的宽度比FWD区域102的第一p型接触区域6的宽度宽。由此，在俯视观察时第一p型区域38在边界区域105所占的面积比率比第一p型接触区域6在除了形成有沟槽的部分以外的FWD区域102所占的面积比率大。即，边界区域105的阳极的有效浓度比FWD区域102的除了形成有沟槽的部分以外的部分即“表面台面部”的有效浓度高。
在本实施方式中，由于与FWD区域102相比将边界区域105的有效的p型杂质浓度设定得高，因此在IGBT动作时从边界区域105向发射极电极13释放的空穴电流增加，能够对反向偏置安全工作区域的降低进行抑制。而且，由于容易成为闩锁的原因的n型发射极区域3正下方附近的p型杂质浓度也变高，因此能够对IGBT动作时的反向偏置安全工作区域的降低进行抑制。
另外，除了上述特征之外，能够使FWD区域102处的边界区域105附近的第一p型接触区域6的宽度比并非处在边界区域105附近的第一p型接触区域6的宽度宽。根据其它例子，也能够使多个第一p型接触区域6的宽度随着远离边界区域105而逐渐变小。这样，在FWD区域102的IGBT附近的单位处，通过将高浓度的第一p型接触区域6制作得大，能够改善IGBT动作时的反向偏置安全工作区域。
实施方式9.
图34是实施方式9涉及的半导体装置的局部俯视图。图34与图1的虚线部分的俯视图对应。图35-37分别为图34所示的A′-A′线处的剖视图、B′-B′线处的剖视图、C′-C′线处的剖视图。
边界区域105处的第一p型区域38的宽度比FWD区域102的第一p型接触区域6的宽度窄。由此，在俯视观察时第一p型区域38在边界区域105所占的面积比率比第一p型接触区域6在除了形成有沟槽的部分以外的FWD区域102所占的面积比率小。即，边界区域105的阳极的有效浓度比FWD区域102的除了形成有沟槽的部分以外的部分即“表面台面部”的有效浓度低。这样，具有与实施方式8的半导体装置相反的特征。
在二极管动作时，处于FWD区域102附近的边界区域105和IGBT区域101具有p型杂质，在构造上作为寄生二极管进行动作。优选边界区域105和IGBT区域101不作为二极管进行动作。在本实施方式中，通过降低边界区域105的阳极的平均杂质浓度，能够有效地降低恢复损耗。
另外，除了上述特征之外，能够使FWD区域102处的边界区域105附近的第一p型接触区域6的宽度比并非处于边界区域105附近的第一p型接触区域6的宽度窄。根据其它例子，也能够使多个第一p型接触区域6的宽度随着远离边界区域105而逐渐变大。这样，在FWD区域102的IGBT附近的单位处，通过将高浓度的第一p型接触区域6制作得小，能够得到上述效果。即，通过将FWD区域102的靠近边界区域105的部分设为低浓度的p阳极部，能够使恢复特性得到改善。
实施方式10.
图38是实施方式10涉及的半导体装置的局部俯视图。图38与图1的虚线部分的俯视图对应。图39-41分别为图38所示的A′-A′线处的剖视图、B′-B′线处的剖视图、C′-C′线处的剖视图。
就IGBT区域101中的与边界区域105接触的单位单元而言，相比于不与边界区域105接触的单位单元，第二p型接触区域4的面积比率更小。根据其它例子，就IGBT区域101中的靠近边界区域105的多个单位单元而言，与除此之外的单位单元相比，能够将第二p型接触区域4的面积比率设得小。为了将第二p型接触区域4的面积比率设得小，例如在图1中能够将具有第二p型接触区域4的部分变更为沟道掺杂部2。由此，FWD区域102附近的IGBT区域101的p型杂质的平均浓度降低。于是，FWD动作时的接通状态时的IGBT区域101的空穴扩散减少，能够降低恢复损耗。
使第二p型接触区域4的面积比率降低的单位单元可以是1个，也可以是多个。根据其它例子，也能够使每个单位单元的第二p型接触区域4的面积比率随着远离边界区域105而逐渐降低。
实施方式11.
图42是实施方式11涉及的半导体装置的局部俯视图。图42与图1的虚线部分的俯视图对应。图43-45分别为图42所示的A′-A′线处的剖视图、B′-B′线处的剖视图、C′-C′线处的剖视图。
就IGBT区域101中的与边界区域105接触的单位单元而言，相比于不与边界区域105接触的单位单元，第二p型接触区域4的面积比率更大。根据其它例子，就IGBT区域101中的靠近边界区域105的多个单位单元而言，与除此之外的单位单元相比，能够将第二p型接触区域4的面积比率设得大。而且，根据其它例子，也能够在被沟槽包围的单位单元区域整体增加第二p型接触区域4的面积比率。
由此，边界区域105附近的IGBT区域101的p型杂质的平均浓度升高。因此，与实施方式1相同地，能够提高防止IGBT动作时的反向偏置安全工作区域降低的效果。
在实施方式1-11中，对RC-IGBT进行了说明，但能够将这些实施方式的特征应用于MOSFET等。另外，能够采用Si基板作为基板Sb，但也可以由宽带隙半导体形成基板Sb。作为宽带隙半导体，例如存在碳化硅、氮化镓类材料、或金刚石。作为IGBT的发射极电极13附近的单位构造，例示了沟槽栅极沿一个方向以条带状延伸的单位，但上述各特征有可能应用于沟槽栅极沿纵横延伸的被称为网格型的单元、沟槽型以外的被称为平面型的单元构造。此外，也可以将至此为止说明过的各实施方式涉及的特征组合而使用。
标号的说明
3n型发射极区域，4第二p型接触区域，5p型阳极区域，6第一p型接触区域，30第一沟槽，32第二沟槽，40哑沟槽，50沟槽，101IGBT区域，102FWD区域，103外周区域，104栅极焊盘区域

Claims (20)

1.一种半导体装置，其特征在于，具有：
FWD区域，其形成于基板，在所述基板的上表面侧具有p型阳极区域、p型杂质浓度比所述p型阳极区域高的第一p型接触区域、第一沟槽；
IGBT区域，其形成于所述基板，在俯视观察时隔着边界区域将所述FWD区域包围，在所述基板的上表面侧具有n型发射极区域、第二p型接触区域、第二沟槽；以及
外周区域，其在俯视观察时将所述FWD区域、所述边界区域和所述IGBT区域包围，
所述第一沟槽在俯视观察时沿所述FWD区域的外缘形成为环状，
所述第二沟槽在俯视观察时沿所述边界区域的外缘形成为环状，
在所述边界区域的上表面侧仅具有p型区域。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述基板的上表面具有发射极电极，
所述p型区域具有第一p型区域、p型杂质浓度比所述第一p型区域低的第二p型区域，
所述第一p型区域、所述第二p型区域与所述发射极电极接触。
3.根据权利要求2所述的半导体装置，其特征在于，
在俯视观察时，所述FWD区域和所述边界区域处的每个单位单元的所述第一p型接触区域和所述第一p型区域的面积比率之和比所述p型阳极区域和所述第二p型区域的面积比率之和小。
4.根据权利要求2所述的半导体装置，其特征在于，
在俯视观察时，所述FWD区域和所述边界区域处的每个单位单元的所述第一p型接触区域和所述第一p型区域的面积比率之和比所述IGBT区域的每个单位单元的所述第二p型接触区域的面积比率小。
5.根据权利要求1所述的半导体装置，其特征在于，
所述外周区域具有p型的阱区域，在俯视观察时所述阱区域和所述第二p型接触区域接触。
6.根据权利要求2所述的半导体装置，其特征在于，
所述第一p型接触区域是以每个单位单元为单位形成的，并且在俯视观察时与所述第一沟槽平行地具有细长形状，
所述第一p型区域具有在俯视观察时将所述FWD区域包围的环状的形状。
7.根据权利要求2所述的半导体装置，其特征在于，
在俯视观察时，所述第二p型区域与所述第二沟槽接触，所述第一p型区域与所述第二沟槽不接触。
8.根据权利要求2所述的半导体装置，其特征在于，
在俯视观察时，所述第二p型区域、所述第一p型区域与所述第二沟槽接触。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第一p型区域中的在俯视观察时与所述第二沟槽接触的部分与所述n型发射极区域相对。
10.根据权利要求1所述的半导体装置，其特征在于，
所述第一p型接触区域是以每个单位单元为单位形成的，并且在俯视观察时与所述第一沟槽平行地具有多个长方形部分，所述多个长方形部分的每一者的长度方向长度比所述多个长方形部分之间的距离大。
11.根据权利要求2所述的半导体装置，其特征在于，
所述p型阳极区域具有在俯视观察时直线地形成并在一部分形成有所述第一p型接触区域的部分、在俯视观察时直线地形成并在一部分没有形成所述第一p型接触区域的部分，
在俯视观察时，交替地设置所述第一p型区域和所述第二p型区域，从而所述p型区域成为环状。
12.根据权利要求11所述的半导体装置，其特征在于，
所述第一p型接触区域和所述第一p型区域的面积之和比所述p型阳极区域和所述第二p型区域的面积之和小。
13.根据权利要求2所述的半导体装置，其特征在于，
在俯视观察时所述第一p型接触区域和所述p型阳极区域是交替地设置的，
在俯视观察时所述第一p型区域和所述第二p型区域是交替地设置的。
14.根据权利要求10或13所述的半导体装置，其特征在于，
在俯视观察时所述第一p型接触区域的面积比所述p型阳极区域的面积小。
15.根据权利要求1所述的半导体装置，其特征在于，
在所述FWD区域具有在俯视观察时设置为格子状的沟槽，
在俯视观察时，设置多个形成有所述第一p型接触区域和所述p型阳极区域的区域，所述第一p型接触区域的面积比所述p型阳极区域的面积小。
16.根据权利要求1至15中任一项所述的半导体装置，其特征在于，
所述FWD区域的沟槽间距比所述IGBT区域的沟槽间距宽。
17.根据权利要求2所述的半导体装置，其特征在于，
在俯视观察时所述第一p型区域在所述边界区域所占的面积比率比所述第一p型接触区域在除了形成有沟槽的部分以外的所述FWD区域所占的面积比率大。
18.根据权利要求2所述的半导体装置，其特征在于，
在俯视观察时所述第一p型区域在所述边界区域所占的面积比率比所述第一p型接触区域在除了形成有沟槽的部分以外的所述FWD区域所占的面积比率小。
19.根据权利要求1至18中任一项所述的半导体装置，其特征在于，
就所述IGBT区域中的与所述边界区域接触的单位单元而言，相比于不与所述边界区域接触的单位单元，所述第二p型接触区域的面积比率更小。
20.根据权利要求1至18中任一项所述的半导体装置，其特征在于，
就所述IGBT区域中的与所述边界区域接触的单位单元而言，相比于不与所述边界区域接触的单位单元，所述第二p型接触区域的面积比率更大。
CN202111332602.3A 2020-11-16 2021-11-11 半导体装置 Pending CN114512439A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-190383 2020-11-16
JP2020190383A JP2022079281A (ja) 2020-11-16 2020-11-16 半導体装置

Publications (1)

Publication Number Publication Date
CN114512439A true CN114512439A (zh) 2022-05-17

Family

ID=81345728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111332602.3A Pending CN114512439A (zh) 2020-11-16 2021-11-11 半导体装置

Country Status (4)

Country Link
US (1) US20220157809A1 (zh)
JP (1) JP2022079281A (zh)
CN (1) CN114512439A (zh)
DE (1) DE102021120992A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117637829A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置
CN117650161A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法
CN117747648A (zh) * 2023-11-20 2024-03-22 海信家电集团股份有限公司 半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2003694B1 (en) * 2007-06-14 2011-11-23 Denso Corporation Semiconductor device
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP5920383B2 (ja) 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置を製造する方法及び半導体装置
JP6221974B2 (ja) * 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6260515B2 (ja) * 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP6659516B2 (ja) * 2016-10-20 2020-03-04 トヨタ自動車株式会社 半導体装置
US10600897B2 (en) * 2017-11-08 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device
JP2020190383A (ja) 2019-05-23 2020-11-26 パナソニックＩｐマネジメント株式会社 熱交換器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117650161A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法
CN117637829A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置
CN117747648A (zh) * 2023-11-20 2024-03-22 海信家电集团股份有限公司 半导体装置

Also Published As

Publication number Publication date
DE102021120992A1 (de) 2022-05-19
JP2022079281A (ja) 2022-05-26
US20220157809A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US9257543B2 (en) Reverse-conducting insulated gate bipolar transistor and diode with one structure semiconductor device
US8232593B2 (en) Power semiconductor device
CN109891595B (zh) 半导体装置
JP5787853B2 (ja) 電力用半導体装置
US9059238B2 (en) Semiconductor device
CN110462838B (zh) 半导体装置
JP2023160970A (ja) 半導体装置
US9590030B2 (en) Semiconductor device having diode characteristic
US10763252B2 (en) Semiconductor device
JP6416062B2 (ja) 半導体装置
JP2014063980A (ja) 半導体装置
US20200058735A1 (en) Semiconductor device
EP2667418A2 (en) Semiconductor device
CN114512439A (zh) 半导体装置
CN110692140A (zh) 半导体装置
JP7414047B2 (ja) 半導体装置
US20070075376A1 (en) Semiconductor device
CN110140220B (zh) 半导体装置
CN111129135A (zh) 半导体装置
JP2022059487A (ja) 半導体装置
JP7204544B2 (ja) 半導体装置
CN107833915B (zh) 半导体器件
CN114497184B (zh) 功率半导体器件元胞结构、功率半导体器件及其制造方法
JP2005150348A (ja) 半導体装置
KR20220016134A (ko) 파워 트랜지스터 셀 및 파워 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination