DE102010021128B4 - Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102010021128B4
DE102010021128B4 DE102010021128.1A DE102010021128A DE102010021128B4 DE 102010021128 B4 DE102010021128 B4 DE 102010021128B4 DE 102010021128 A DE102010021128 A DE 102010021128A DE 102010021128 B4 DE102010021128 B4 DE 102010021128B4
Authority
DE
Germany
Prior art keywords
layer
electrode
semiconductor device
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010021128.1A
Other languages
English (en)
Other versions
DE102010021128A1 (de
Inventor
Atsushi Narazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102010021128A1 publication Critical patent/DE102010021128A1/de
Application granted granted Critical
Publication of DE102010021128B4 publication Critical patent/DE102010021128B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitervorrichtung (102, 103, 109, 110, 111) mit einer ersten Elektrode (12) und einer Halbleiterschicht, die auf der ersten Elektrode (12) angeordnet ist, wobei ein Graben (5S) in der Halbleiterschicht an einer Oberfläche gebildet ist, die einer Oberfläche gegenüberliegt, die der ersten Elektrode (12) zugewandt ist, wobei die Halbleiterschicht enthält: eine erste Schicht (8V) eines ersten Leitungstyps, die auf der ersten Elektrode (12) angeordnet ist, eine zweite Schicht (14) eines zweiten Leitungstyps, die auf der ersten Schicht (8V) angeordnet ist, und eine dritte Schicht, die auf der zweiten Schicht (14) angeordnet ist und einen ersten Bereich (2) des ersten Leitungstyps und einen zweiten Bereich (3) des zweiten Leitungstyps aufweist, wobei die Halbleitervorrichtung (102) eine Leistungshalbleitervorrichtung ist, die weiter enthält: eine zweite Elektrode (11), die sowohl mit dem ersten Bereich (2) als auch mit dem zweiten Bereich (3) in Kontakt ist, eine Gateisolierschicht (9), die eine Innenwand des Grabens (5S) bedeckt, und eine Gateelektrode (ES), die in dem Graben (5S) eingebettet ist, wobei die Gateisolierschicht (9) dazwischenliegt, wobei die Gateelektrode (ES) enthält: einen ersten Abschnitt (1), der durch den ersten Bereich (2) und die zweite Schicht (14) in die erste Schicht (8V) ragt, und einen zweiten Abschnitt (13), der durch den zweiten Bereich (3) und die zweite Schicht (14) in die erste Schicht (8V) ragt, wobei die erste Schicht (8V) enthält: einen ersten Niederkonzentrationsbereich (8m) und einen ersten Hochkonzentrationsbereich (8p), der den zweiten Abschnitt bedeckt, wobei die Gateisolierschicht (9) dazwischen liegt, und der eine höhere Dotierungskonzentration als der erste Niederkonzentrationsbereich (8m) aufweist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Leistungshalbleitervorrichtung, insbesondere auf eine Leistungshalbleitervorrichtung, bei der eine Gateelektrode in einem Graben eingebettet ist.
  • Einige Leistungshalbleitervorrichtungen werden als kontaktfreie Schalter verwendet zum Steuern einer großen Menge von Leistung. Solche Vorrichtungen mit hoher Leistungsfähigkeit werden beispielsweise für Stromrichterschaltungen in elektrischen Haushaltsgeräten wie z. B. Klimaanlagen, Kühlschränken und Waschmaschinen verwendet, von denen jede mit einem Schwerpunkt auf der Energieeinsparung entwickelt wurde, und sie werden auch für die Motorsteuerungen in Zügen verwendet wie z. B. bei Shinkansen-Hochgeschwindigkeitszügen und U-Bahnen. Weiter wurde in den vergangenen Jahren im Hinblick auf die globale Umwelt begonnen, Leistungshalbleitervorrichtungen zur Verwendung zum Steuern eines Stromrichters/Umwandlers eines Hybridkraftwagens zu verwenden, der sowohl einen elektrischen Motor als auch einen Verbrennungsmotor verwendet, und eine Verwendung in einem Wandler für photovoltaische Solarenergieerzeugung oder Windenergieerzeugung. Daher wird das Anwendungsfeld für Leistungshalbleitervorrichtungen breiter.
  • Als oben beschriebene Leistungshalbleitervorrichtung wird z. B. ein IGBT (insulated gate bipolar transistor, Isoliertgatebipolartransistor) als Beispiel dargestellt. Ein IGBT ist ein charakteristisches Schaltelement zum Steuern eines hohen Stroms, während es einen geringen Verlust sicherstellt.
  • Im Folgenden wird ein Betriebsprinzip des IGBT kurz beschrieben.
  • Zunächst wird das Einschalten beschrieben. Durch Anlegen einer hinreichend positiven Spannung (z. B. + 15 V) zwischen ein Gate und einen Emitter wird ein MOSFET (metal oxide semiconductor field effect transistor, Metalloxid-Halbleiter-Feldeffekttransistor), der auf der Oberflächenseite des IGBT angeordnet ist, eingeschaltet. Demzufolge wird ein Bereich zwischen einer p+-Kollektorschicht und einer n–-Driftschicht vorwärts vorgespannt zum Injizieren positiver Löcher von der p+-Schicht in die n–-Schicht. Eine Menge von Elektronen, die der Menge der Ladung der injizierten positiven Löcher entsprechen, sind in der n–-Driftschicht konzentriert zum Verringern des Widerstands der n–-Driftschicht (Leitfähigkeitsmodulation). Auf diese Weise wird der IGBT in den eingeschalteten Zustand gebracht.
  • Als nächstes wird das Ausschalten beschrieben. Wenn die Gate-Emitter-Spannung verringert wird, wird der auf der Oberflächenseite des IGBT angeordnete MOSFET ausgeschaltet. Demzufolge wird die Injektion positiver Löcher von der p+-Kollektorschicht beendet, was zu einer Verarmung der n–-Driftschicht führt. Demzufolge werden positive Löcher, die bereits injiziert wurden, zur E-mitterseite hin entladen, wodurch der Strom unterbrochen wird.
  • Die Abnahme des Widerstands der n–-Driftschicht, die durch die Leitfähigkeitsmodulation in dem eingeschalteten Zustand bewirkt wird, bedeutet einen verringerten Widerstand der Vorrichtung, und die Kollektor-Emitterspannung bei dieser Gelegenheit wird „EIN-Spannung” genannt. Der Strom, der von den positiven Löchern gewonnen wird, die bei dem Ausschalten verbleiben, führt zu einem Schaltverlust. Je mehr positive Löcher und Elektronen (im Folgenden kollektiv als „Träger” bezeichnet) in die n–-Driftschicht injiziert werden, um einen verringerten Widerstand zu erzielen, um so mehr steigt der Verlust (Schaltverlust), der sich aus den Trägern ergibt, die beim Abschalten verbleiben. Anders ausgedrückt gibt es eine Abwägungsbeziehung zwischen der EIN-Spannung und dem Schaltverlust.
  • Um dieser Abwägungsbeziehung abzuhelfen, ist ein IGBT vom Grabentyp offenbart, bei dem die Transistorzelldichte unter Verwendung einer Mikroherstellungstechnik verbessert ist. Der IGBT vom Grabentyp weist eine Gateelektrode auf, die in einem Graben eingebettet ist, der auf einer Halbleiterschicht gebildet ist, wobei eine Gateisolierschicht dazwischen liegt. Eine Technik zum Bilden eines solchen Grabens ist beispielsweise in JP 06-291178 A offenbart. Außerdem wurden neben dem IGBT ein CSTBT (carrier stored trench gate bipolar transistor, Ladungsspeichergrabengatebipolartransistor), ein IEGT (injectioned enhanced gate transistor, injektionsverbesserter Gatetransistor) und dergleichen entwickelt, wobei in jedem von Ihnen die Trägerdichte in einer Driftschicht verbessert ist.
  • Wenn unerwartete Ereignisse auftreten wie z. B. ein Lastkurzschluss und ein Armkurzschluss, wird ein hoher Strom/eine hohe Spannung an den IGBT angelegt. Auch in einem solchen Zustand muss das IGBT-Element bis zu einem gewissen Maß von Energie standhalten. Im Verlauf eines Kollektorspannungsanstiegs und einer Stromdämpfung, die dadurch bewirkt wird, dass das Gate beim Auftreten eines Kurzschlusses abschaltet, werden Träger (positive Löcher), die in der n–-Driftschicht gespeichert sind, entsprechend dv/dt abgeführt, d. h. einer zeitlichen Ableitung der Kollektor-Emitter-Spannung. Wenn die positiven Lochströme durch Basisbereiche parasitärer npn-Transistoren des MOSFET fließen, ist es wahrscheinlich, dass in dem IGBT in unvorteilhafter Weise ein Latch-up auftritt.
  • Ein Beispiel einer Technik zum Verhindern eines solchen Latch-up ist in JP 2008-021918 A offenbart. Gemäß JP 2008-021918 A enthält eine Halbleitervorrichtung einen Kollektor eines ersten Leitungstyps, eine Halbleiterschicht eines zweiten Leitungstyps, einen Basisbereich des ersten Leitungstyps, einen Emitterbereich des zweiten Leitungstyps, einen ersten Graben, eine erste Gateelektrode, einen zweiten Graben, eine zweite Gateelektrode, eine Emitterelektrode, die mit dem Basisbereich und dem Emitterbereich verbunden ist, und eine Kollektorelektrode, die mit der Kollektorschicht verbunden ist. Die Halbleiterschicht ist auf der Kollektorschicht gebildet. Der Basisbereich ist an einer Oberfläche der Halbleiterschicht gebildet. Der Emitterbereich ist an einem Abschnitt einer Oberfläche des Basisbereichs gebildet. Um den ersten Graben zu bilden, wird die Oberfläche des Emitterbereichs abgetragen, um die Halbleiterschicht zu erreichen. Die erste Gateelektrode ist in dem ersten Graben eingebettet, wobei eine erste Isolierschicht dazwischen liegt. Um den zweiten Graben zu bilden, wird die Oberfläche des Basisbereichs, die eine andere ist als der Emitterbereich, abgetragen, um die Halbleiterschicht zu erreichen. Die zweite Gateelektrode ist in dem zweiten Graben eingebettet, wobei eine zweite Isolierschicht dazwischen liegt. Der zweite Graben ist tiefer als der erste Graben.
  • Gemäß der oben beschriebenen Technik der JP 2008-021918 A muss zusätzlich zu der ersten Gateelektrode, die für einen IGBT notwendig ist, ein zweites Gate bereitgestellt werden, d. h. ein Extragate, das der Verhinderung des Latch-up gewidmet ist. Das ändert den Aufbau eines IGBT stark, wodurch sich die elektrischen Eigenschaften eines IGBT stark ändern.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Leistungshalbleitervorrichtung bereitzustellen, die in der Lage ist, das Auftreten eines Latch-up zu verhindern.
  • WO 2005/048352 A1 beschreibt eine Technik zur Ansammlung von Minoritätsträgern in dem Substratbereich, d. h. dem Zwischenbereich zwischen den oberen Bereich und dem unteren Bereich, und damit eine Erhöhung der Konzentration von Minoritätsträgern in dem Zwischenbereich. Die dort beschriebene Halbleitervorrichtung verfügt über einen oberen Bereich eines zweiten Leitfähigkeitstyps, einen unteren Bereich des zweiten Leitungstyps und einen Zwischenbereich (28) eines ersten Leitungstyps für die Trennung des oberen Bereichs und des unteren Bereichs. Das Halbleiterbauelement enthält ferner ein Grabengate, das einem Teil des Zwischenbereichs gegenüberliegt, wobei eine Isolierschicht dazwischen liegt. Der Abschnitt, der dem Grabengate gegenüber liegt, trennt den oberen Bereich und den unteren Bereich. Das Grabengate erstreckt sich entlang einer Längsrichtung. Die Breite des Grabengates entlang der Längsrichtung ist nicht einheitlich, sondern die Breite des Grabengates ändert sich entlang der Längsrichtung.
  • JP 2001-308328 A beschreibt eine Technik zum Verringern einer EIN-Spannung und zum Unterdrücken des Betriebs eines parasitären Thyristors oder dergleichen. In einem Substratbereich eines Graben-IGBT und in dem Substratbereich eines mit einem Emitterbereich verbundenen Teils ist ein Hochkonzentrationsbereich unter Verwendung eines p-Halbleiters, dessen Dotierungskonzentration höher ist als die des Substratbereichs, so gebildet, dass er nicht in Kontakt mit den Grabengates ist. Der Hochkonzentrationsbereich lässt beim Ausschalten die in einem Element gespeicherten Träger in den Emitterbereich fließen, so dass das Einschalten eines parasitären Thyristors verhindert werden kann. Der Substratbereich ist ein p-Halbleiter, dessen Dotierungskonzentration gering ist, so dass ein Kanal auch dann gebildet werden kann, wenn eine an die Grabengates angelegte Spannung niedrig ist. Als Ergebnis kann die Spannung im EIN-Zustand verringert werden.
  • Die Aufgabe wird ebenfalls gelöst durch eine Leistungshalbleitervorrichtung gemäß Anspruch 1, 7 oder 9. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 ist eine Teildraufsicht, die schematisch einen Aufbau einer Leistungshalbleitervorrichtung gemäß einer ersten Ausführungsform zeigt, die nicht Bestandteil der vorliegenden Erfindung ist.
  • 2 bis 5 sind schematische Teilschnittansichten jeweils entlang einer Linie II-II, einer Linie III-III, einer Linie IV-IV und einer Linie V-V in 1.
  • 6 zeigt schematisch ein Dotierungskonzentrationsprofil entlang einem Pfeil VI in 3.
  • 7 zeigt schematisch ein Dotierungskonzentrationsprofil entlang einem Pfeil VII in 3.
  • 8 und 9 sind jeweils vergrößerte Teilansichten von 3 und 4, die ein Verhalten von positiven Lochströmen beim Ausschalten zeigen.
  • 10 ist ein Diagramm, das Ergebnisse einer Simulation einer Beziehung zwischen der Tiefe eines Grabens eines IGBT und einem Stärkenprofil eines elektrischen Felds zeigt.
  • 11 ist eine Teilschnittansicht, die schematisch einen Aufbau einer Leistungshalbleitervorrichtung gemäß einem Vergleichsbeispiel zeigt.
  • 12 bis 14 sind schematische Teilschnittansichten jeweils entlang einer Linie XII-XII, einer Linie XIII-XIII und einer Linie XIV-XIV in 11.
  • 15 und 16 sind jeweils vergrößerte Teilansichten von 13 und 14, die ein Verhalten von positiven Lochströmen beim Ausschalten zeigen.
  • 17 ist eine Teildraufsicht, die schematisch einen Aufbau einer Leistungshalbleitervorrichtung gemäß einer zweiten zeigt, die Bestandteil der vorliegenden Erfindung ist.
  • 18 bis 20 sind schematische Teilschnittansichten jeweils entlang einer Linie XVIII-XVIII, einer Linie XIX-XIX und einer Linie XX-XX in 17.
  • 21 und 22 zeigen schematisch jeweils ein Dotierungskonzentrationsprofil entlang einem Pfeil XXI in 19 und einem Pfeil XXII in 20.
  • 23 und 24 sind jeweils vergrößerte Teilansichten von 19 und 20, die ein Verhalten von positiven Lochströmen beim Ausschalten zeigen.
  • 25 ist eine Teildraufsicht, die schematisch einen Aufbau einer Leistungshalbleitervorrichtung gemäß einer dritten Ausführungsform zeigt, die Bestandteil der vorliegenden Erfindung ist.
  • 26 bis 28 sind schematische Teilschnittansichten jeweils entlang einer Linie XXVI-XXVI, einer Linie XXVII-XXVII und einer Linie XVIII-XVIII in 25.
  • 29 ist eine Teildraufsicht, die schematisch einen Aufbau einer Leistungshalbleitervorrichtung gemäß einer vierten Ausführungsform zeigt, die Bestandteil der vorliegenden Erfindung ist.
  • 30 bis 32 sind schematische Teilschnittansichten jeweils entlang einer Linie XXX-XXX, einer Linie XXXI-XXXI und einer Linie XXII-XXII in 29.
  • 33 und 34 zeigen schematisch jeweils ein Dotierungskonzentrationsprofil entlang einem Pfeil XXXIII in 31 und einem Pfeil XXXIV in 32.
  • 35 ist eine Teildraufsicht, die schematisch einen Aufbau einer Leistungshalbleitervorrichtung gemäß einer fünften Ausführungsform zeigt, die Bestandteil der vorliegenden Erfindung ist.
  • 36 bis 38 sind schematische Teilschnittansichten jeweils entlang einer Linie XXXVI-XXXVI, einer Linie XXXVII-XXXVII und einer Linie XXVIII-XXVIII in 35.
  • 39 und 40 zeigen schematisch jeweils ein Dotierungskonzentrationsprofil entlang einem Pfeil XXXIX in 37 und einem Pfeil XL in 38.
  • 41 und 42 sind jeweils vergrößerte Teilansichten von 37 und 38, die ein Verhalten von positiven Lochströmen beim Ausschalten zeigen.
  • 43 ist eine Teildraufsicht, die schematisch einen Aufbau einer Leistungshalbleitervorrichtung gemäß einer sechsten Ausführungsform zeigt, die Bestandteil der vorliegenden Erfindung ist.
  • 44 bis 46 sind schematische Teilschnittansichten jeweils entlang einer Linie XLIV-XLIV, einer Linie XLV-XLV und einer Linie XLVI-XLVI in 43.
  • 47 ist eine Teildraufsicht, die schematisch einen Aufbau einer Leistungshalbleitervorrichtung gemäß einer siebten Ausführungsform zeigt, die nicht Bestandteil der vorliegenden Erfindung ist.
  • 48 bis 50 sind schematische Teilschnittansichten jeweils entlang einer Linie XLVIII-XLVIII, einer Linie XLIX-XLIX und einer Linie L-L in 47.
  • 51 und 52 zeigen schematisch jeweils ein Dotierungskonzentrationsprofil entlang einem Pfeil LI in 49 und einem Pfeil LII in 50.
  • 53 ist eine Teildraufsicht, die schematisch einen Aufbau einer Leistungshalbleitervorrichtung gemäß einer achten Ausführungsform zeigt, die Bestandteil der vorliegenden Erfindung ist.
  • 54 ist eine Teildraufsicht, die schematisch einen Aufbau einer Leistungshalbleitervorrichtung gemäß einer neunten Ausführungsform zeigt, die Bestandteil der vorliegenden Erfindung ist.
  • 55 bis 58 sind schematische Teilschnittansichten jeweils entlang einer Linie LV-LV, einer Linie LVI-LVI, einer Linie LVII-LVII, und einer Linie LVIII-LVIII in 54.
  • 59 und 60 zeigen schematisch jeweils ein Dotierungskonzentrationsprofil entlang einem Pfeil LIX in 57 und einem Pfeil LX in 58.
  • 61 ist eine Teildraufsicht, die schematisch einen Aufbau einer Leistungshalbleitervorrichtung gemäß einer zehnten Ausführungsform zeigt, die Bestandteil der vorliegenden Erfindung ist.
  • 62 bis 65 sind schematische Teilschnittansichten jeweils entlang einer Linie LXII-LXII, einer Linie LXIII-LXIII, einer Linie LXIV-LXIV, und einer Linie LXV-LXV in 61.
  • 66 und 67 zeigen schematisch jeweils ein Dotierungskonzentrationsprofil entlang einem Pfeil LXVI in 64 und einem Pfeil LXVII in 65.
  • 68 ist eine Teildraufsicht, die schematisch einen Aufbau einer Leistungshalbleitervorrichtung gemäß einer elften Ausführungsform zeigt, die Bestandteil der vorliegenden Erfindung ist.
  • 69 bis 72 sind schematische Teilschnittansichten jeweils entlang einer Linie LXIX-LXIX, einer Linie LXX-LXX, einer Linie LXXI-LXXI, und einer Linie LXXII-LXXII in 68.
  • 73 und 74 zeigen schematisch jeweils ein Dotierungskonzentrationsprofil entlang einem Pfeil LXXIII in 71 und einem Pfeil LXXIV in 72.
  • Im Folgenden werden Ausführungsformen von Leistungshalbleitervorrichtungen mit Bezug auf die Figuren beschrieben. Davon sind die zweite bis sechste und achte bis elfte Ausführungsform Bestandteil der vorliegenden Erfindung, während die erste und siebte Ausführungsform erläuternde Beispiele sind, die nicht zu der vorliegenden Erfindung gehören.
  • Einige Figuren zeigen Koordinatenachsen eines XYZ-Koordinatensystems. Die X-Richtung stellt eine Richtung dar, in der sich eine Gateelektrode erstreckt, die Y-Richtung stellt eine Richtung dar, in der sich ein Streifen in einer Streifenzelle eines Transistors erstreckt, und die Z-Richtung stellt eine Dickenrichtung dar. Der Nullpunkt der Z-Achse stellt den Ort einer Grenzfläche zwischen einer dritten Schicht (n+-Sourcebereiche und p+-Kontaktbereiche) und einer Emitterelektrode 11 dar. Die positive Richtung der Z-Achse stellt eine Richtung von dem Nullpunkt aus zu einer Halbleiterschicht hin dar.
  • Mit Bezug auf 1 bis 5 wird ein Aufbau eines IGBT 101 beschrieben, der als Leistungshalbleitervorrichtung gemäß einer ersten Ausführungsform dient. 1 zeigt eine Transistorzelle des IGBT 101 gesehen von der Emitterseite. Zum Zwecke der Sichtbarkeit sind in 1 eine Emitterelektrode 11, eine Zwischenlagenisolierschicht 10 und eine Gateisolierschicht 9, die unten beschrieben sind, nicht gezeigt.
  • Der IGBT 101 enthält eine Kollektorelektrode 12 (erste Elektrode), eine Emitterelektrode 11 (zweite Elektrode), eine Gateisolierschicht 9, eine Gateelektrode EV, eine Zwischenlagenisolierschicht 10 und eine Halbleiterschicht. Die Halbleiterschicht ist auf der Kollektorelektrode 12 angeordnet und enthält eine p+-Kollektorschicht 6 (vierte Schicht) vom p-Typ (zweiter Leitungstyp), eine n+-Pufferschicht 7 vom n-Typ (erster Leitungstyp), eine n–-Driftschicht 8 (erste Schicht) vom n-Typ, eine p-Basisschicht 14 (zweite Schicht) vom p-Typ und eine unten beschriebene dritte Schicht.
  • Die dritte Schicht enthält n+-Sourcebereiche 2 (erste Bereiche) vom n-Typ und p+-Kontaktbereiche 3 (zweite Bereiche) vom p-Typ. Wie aus der Draufsicht von 1 ersichtlich sind die n+-Sourcebereiche 2 und die p+-Kontaktbereiche 3 in der Form von Streifen in eine Richtung senkrecht zu Gräben 5V gebildet. Anders ausgedrückt bilden die n+-Sourcebereiche 2 und die p+-Kontaktbereiche 3 eine sogenannte Streifenzelle.
  • Die p+-Kollektorschicht 6 ist auf der Kollektorelektrode 12 angeordnet. Die n+-Pufferschicht 7 ist auf der p+-Kollektorschicht 6 angeordnet. Die n–-Driftschicht 8 ist auf der n+-Pufferschicht 7 angeordnet. Anders ausgedrückt ist die n–-Driftschicht 8 über der Kollektorelektrode 12 angeordnet ist, wobei die p+-Kollektorschicht 6 und die n+-Pufferschicht 7 dazwischen liegen. Die p-Basisschicht 14 ist auf der n–-Driftschicht 8 angeordnet. Die dritte Schicht, d. h. die n+-Sourcebereiche 2 und die p+-Kontaktbereiche 3, ist auf der p-Basisschicht 14 angeordnet.
  • In der Halbleiterschicht ist an der in 1 gezeigten Oberfläche, d. h. einer Oberfläche, die der Oberfläche gegenüberliegt, die der Kollektorelektrode 12 zugewandt ist, jeder der Gräben 5V gebildet. Die Gateisolierschicht 9 bedeckt die Innenwand des Grabens 5V. Die Gateelektrode EV ist in dem Graben 5V eingebettet, wobei die Gateisolierschicht 9 dazwischen liegt.
  • Die Gateelektrode EV enthält erste Abschnitte 1, von denen jeder durch die ersten Bereiche 2 und die zweite Schicht 14 in die erste Schicht 8 ragt, und zweite Abschnitte 13, von denen jeder durch die zweiten Bereiche 3 und die zweite Schicht 14 in die erste Schicht 8 ragt. Die ersten Abschnitte 1 und die zweiten Abschnitte 13 sind in einem Stück gebildet. In der Draufsicht gesehen ist die Gateelektrode EV nämlich so angeordnet, dass sie die streifenförmige Anordnung der n+-Sourcebereiche 2 und die p+-Kontaktbereiche 3 quert. Auf diese Weise sind die n+-Sourcebereiche 2 und die p+-Kontaktbereiche 3 so aufgebaut, dass sie dasselbe Potential haben.
  • Jeder erste Abschnitt 1 und jeder zweite Abschnitt 13 der Gateelektrode 13 hat jeweils, wie in 2 gezeigt, eine Dicke von D1 bzw. D2. Die Dicke D2 ist größer als die Dicke D1. Daher ragt der in 14 gezeigte zweite Abschnitt 13 tiefer in die n–-Driftschicht 8 hinein als bis zu der Tiefe, bis zu der der in 3 gezeigte erste Abschnitt 1 in die n–-Driftschicht 8 hineinragt. Der Graben 5V enthält Abschnitte, in die der erste Abschnitt 1 und der zweite Abschnitt 13 eingebettet sind. Diese Abschnitte des Grabens 5V haben wie in 1 gezeigt Breiten W1 und W2. Daher hat in dem Graben 5V ein Abschnitt, in dem der zweite Abschnitt 13 eingebettet ist, eine größere Breite als ein Abschnitt, in dem der erste Abschnitt 1 eingebettet ist.
  • Die Emitterelektrode 11 steht an dem Ort eines Emitterkontakts 4 in Kontakt mit jedem der n+-Sourcebereiche 2 und p+-Kontaktbereiche 3, s. 3 und 4. Die Emitterelektrode 11 ist von der Gateelektrode EV durch eine Zwischenlagenisolierschicht 10 isoliert.
  • Als spezifische Abmessungen sind beispielsweise im Fall eines IGBT der 600 V-Klasse die Dicke D1 ungefähr 6 μm und die Dicke D2 ungefähr 7 μm. Anders ausgedrückt hat in dem Graben 5V der Abschnitt, in dem der erste Abschnitt 1 der Gateelektrode EV eingebettet ist, eine Tiefe von etwa 6 μm, und der Abschnitt, in dem der zweite Abschnitt 13 der Gateelektrode EV eingebettet ist, hat eine Tiefe von etwa 7 μm. Die Breite W1 des Grabens 5V ist etwa 1 μm, und die Breite W2 ist etwa 1,4 μm.
  • Weiter hat jeder der n+-Sourcebereiche 2 und der p+-Kontaktbereiche 3 eine Dicke von etwa 1 μm, und die p-Basisschicht 14 hat eine Dicke von etwa 3 μm.
  • Mit Bezug auf 3 und 6 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil VI in 3 als Anzahl von Ionen pro Volumeneinheit dargestellt. Die Spitzenkonzentration in den n+-Sourcebereichen 2 beträgt 1 × 1019 cm–3, die Spitzenkonzentration in der p-Basisschicht 14 beträgt 5 × 1017 cm–3, die Spitzenkonzentration in der n–-Driftschicht 8 beträgt 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 beträgt 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 beträgt 1 × 1019 cm–3.
  • Mit Bezug auf 4 und 7 werden die Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil VII in 4 als Anzahl von Ionen pro Volumeneinheit dargestellt. Die Spitzenkonzentration in den p+-Kontaktbereichen 3 beträgt 1 × 1019 cm–3, die Spitzenkonzentration in der p-Basisschicht 14 beträgt 5 × 1017 cm–3, die Spitzenkonzentration in der n–Driftschicht 8 beträgt 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 beträgt 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 beträgt 1 × 1019 cm–3.
  • Im Folgenden wird schematisch ein Verfahren zum Bilden der Gateelektrode EV beschrieben.
  • Mit Bezug auf 1 wird zunächst die Halbleiterschicht vorbereitet. Eine Ätzmaske mit Öffnungen, die einem Flächenmuster der Gräben 5V entspricht, wird auf der Halbleiterschicht gebildet. Unter Verwendung der Ätzmaske wird die Halbleiterschicht dann beispielsweise durch ein Trockenätzverfahren geätzt. Während des Ätzens wird aufgrund eines Mikro-Loading-Effekts ein breiterer Abschnitt in jeder der Öffnungen tiefer geätzt als bis zu der Tiefe eines schmaleren Abschnitts. Anders ausgedrückt, wird in dem Graben 5V der Abschnitt mit der Breite W2 tiefer geätzt als die Tiefe des Abschnitts mit der Breite W1. Insbesondere hat in dem Graben 5V beispielsweise der Abschnitt mit der Breite W1 = 1 μm eine Tiefe von 6 μm, und der Abschnitt mit der Breite W2 = 1,4 μm hat eine Tiefe von 7 μm. Somit bewirkt der Mikro-Loading-Effekt einen Tiefenunterschied von 1 μm.
  • Dann wird zum Bedecken der Innenwand des Grabens 5V die Gateisolierschicht 9 gebildet. Dann wird die Gateelektrode EV gebildet, um den Graben 5V zu bedecken, wobei die Gateisolierschicht 9 dazwischen liegt.
  • Auf diese Weise werden als Gateelektrode EV der erste Abschnitt 1 mit der Dicke D1 innerhalb des Abschnitts mit der Breite W1 in dem Graben 5V und der zweite Abschnitt 13 mit der Dicke D2 innerhalb des Abschnitts mit der Breite W2 in dem Graben 5V gebildet.
  • Im Folgenden wird der Betrieb des IGBT 101 beschrieben.
  • Als erstes wird der eingeschaltete Zustand des IGBT 101 beschrieben. In dem eingeschalteten Zustand fließt Strom von der Kollektorelektrodenseite 12 zu der Emitterelektrodenseite 11, wie es in 3 durch Pfeile 15 gezeigt ist.
  • Als nächstes wird das Verhalten der positiven Lochströme beim Ausschalten des IGBT 101 beschrieben. Idealerweise fließen die positiven Lochströme beim Ausschalten in den p+-Kontaktbereichen 3 in der Z-Richtung, wie es in 4 durch Pfeile 20d gezeigt ist. In der Praxis fließen die positiven Lochströme jedoch in einer komplizierteren Weise, die im Folgenden beschrieben wird.
  • Mit Bezug hauptsächlich auf 8 werden beim Ausschalten positive Löcher, die die n–-Driftschicht 8 füllen, zu der in 3 gezeigten Emitterelektrode 11 hin über eine Verarmungsschicht entladen, die sich von der p-Basisschicht 14 aus erstreckt. Dabei passiert ein Teil des positiven Lochstroms die Seitenwand des ersten Abschnitts 1 über den Bodenabschnitt des ersten Abschnitts 1, wie es durch Pfeile 17 gezeigt ist, aufgrund eines starken elektrischen Feldbereichs 16, der an dem Bodenabschnitt des ersten Abschnitts 1 der in 2 gezeigten Gateelektrode EV auftritt.
  • Mit Bezug auf 8 passiert ein anderer Teil der positiven Lochströme die Seitenwand des zweiten Abschnitts 13 über den Bodenabschnitt des zweiten Abschnitts 13 zu der Emitterseite hin, wie es durch Pfeile 20 angegeben ist, aufgrund eines starken elektrischen Feldbereichs 19, der an dem Bodenabschnitt des zweiten Bereichs 13 der in 2 gezeigten Gateelektrode EV auftritt.
  • Vergleicht man die Werte der Stromdichten, die jeweils den Pfeilen 17 in 8 und den Pfeilen 20 in 9 entsprechen, sind die Werte der Stromdichte, die den Pfeilen 17 entsprechen, kleiner. Das liegt daran, dass der erste Abschnitt 1 der in 2 gezeigten Gateelektrode EV weniger tief ist als ihr zweiter Abschnitt 13 und dass die elektrische Feldstärke in dem starken elektrischen Feldbereich 16 dementsprechend kleiner ist als die elektrische Feldstärke des starken elektrischen Feldbereichs 19.
  • Im Folgenden werden die Ergebnisse der Beobachtung einer Größenbeziehung zwischen den elektrischen Feldern beschrieben.
  • 10 zeigt als Stärkenprofile G1–G4 Ergebnisse des Simulierens der elektrischen Feldstärke E in der Z-Richtung (Dickenrichtung) an einer Stelle, die sich in der Z-Richtung erstreckt (einer Stelle, die sich entlang dem mit einer gestrichelten Linie gezeichneten Pfeil in 9 erstreckt) in Fällen, in denen der Graben eine Tiefe von 1,6 μm, 1,8 μm, 2,0 μm und 2,2 μm hat. Als Ergebnis waren sowohl die elektrische Feldstärke RI in der Gateisolierschicht 9 als auch die elektrische Feldstärke RS in der n–-Driftschicht 8 an dem Grabenbodenabschnitt kleiner, wenn der Graben eine geringere Tiefe hatte.
  • Da der in 8 gezeigte starke elektrische Feldbereich 16 wie oben beschrieben ein elektrisches Feld aufweist, das kleiner als dasjenige des in 9 gezeigten starken elektrischen Feldbereichs 19 ist, fließen die positiven Lochströme beim Ausschalten von den Pfaden, die durch die Pfeile 17 in 8 und 20 in 9 angegeben sind, hauptsächlich in den Pfaden, die durch Pfeile 20 angegeben sind. Der Unterschied der elektrischen Feldstärke dazwischen verringert nämlich positive Lochströme, die in den durch Pfeile 17 angegebenen Pfaden fließen.
  • Mit Bezug auf 5 fließen die positiven Lochströme, die in den in 8 durch Pfeile 17 angegebenen Pfaden geflossen sind, wie durch die Pfeile 17m angegeben in einem Silizium-Mesabereich, d. h. einem Bereich, der zwischen einem Paar von in 1 gezeigten Gräben 5V eingebettet ist und sich so weit erstreckt wie eine n+-Sourcelänge SL. Die Ströme fließen in parasitären npn-Transistoren 120 zu der Emitterseite über einen Basisbereich, der eine p-Basislänge BL hat. Anders ausgedrückt, tragen die Ströme zu den Basisströmen der parasitären npn-Transistoren 120 bei.
  • Wenn die Basisströme zu groß sind, fließt ein Latch-up-Strom 121 in jedem der parasitären NPN-Transistoren 120 von der Kollektorseite zu der Emitterseite. Anders ausgedrückt tritt ein Latch-up auf. Insbesondere wenn die Pinch-Widerstände 18 (Rpin) groß sind, hat jeder der parasitären npn-Transistoren 120 einen großen Verstärkungsfaktor hFE, was zu einem durch Latch-up bewirkten Durchbruch führen kann.
  • Da jedoch gemäß der vorliegenden Ausführungsform die positiven Lochströme, die in den in 8 durch Pfeile 17 angegebenen Pfaden fließen, wie oben beschrieben klein sind, sind die Ströme, die weiter fließen, wie es durch Pfeile 17 gezeigt ist, d. h. die positiven Lochströme, die in den in 5 durch Pfeile 17m angegebenen Pfaden fließen, klein. Das begrenzt den Basisstrom, der in dem parasitären npn-Transistor 120 fließt, wodurch ein Latch-up des IGBT 101 verhindert wird.
  • Es sei angemerkt, dass die durch Pfeile 20 angegebenen positiven Lochströme in Bereichen fließen, in denen keine parasitären npn-Transistoren 120 gebildet sind, und zu der Emitterseite hin entladen werden. Daher bewirken sie keinen Latch-up.
  • Im Folgenden wird ein IGBT 100 eines Vergleichsbeispiels beschrieben.
  • Mit Bezug auf 11 enthält der IGBT 100 des Vergleichsbeispiels eine Halbleiterschicht, in der Gräben 5S gebildet sind. Alle Gräben 5S haben eine Breite W1. Anders ausgedrückt haben die Gräben 5S eine gleichförmige Breite.
  • Mit Bezug auf 12–14 ist eine Gateelektrode ES in jedem der in 11 gezeigten Gräben 5S eingebettet, wobei ein Gateisolierschicht 9 dazwischen liegt. Die gesamte Gateelektrode ES hat in 12 eine Dicke D1. Anders ausgedrückt hat die Gateelektrode ES eine gleichförmige Dicke.
  • Mit Bezug auf 15 und 16 stellen die oben beschriebenen gleichförmigen Dicken im Wesentlichen dieselben starken elektrischen Feldbereiche 16Z in 15 und 19Z in 16 bereit. Dementsprechend fließen beim Abschalten große positive Lochströme nicht nur in den Pfaden, die in 16 durch Pfeile 20Z angegeben sind, sondern auch in Pfaden, die in 15 durch Pfeile 17Z angegeben sind. Demzufolge sind die Basisströme in den parasitären npn-Transistoren 120 in 5 zu groß, wodurch es wahrscheinlich ist, dass in dem IGBT 100 ein Latch-up auftritt.
  • Insbesondere wenn die Ausschaltzeit kurz ist, d. h. wenn die zeitliche Ableitung der Kollektor-Emitter-Spannung (dV/dt) groß ist, werden die positiven Lochströme nicht reibungslos zu der Emitterseite hin entladen, und positive Löcher sind daher in der p-Basisschicht 14 konzentriert. Demzufolge ist es wahrscheinlich, dass der IGBT 100 durchbricht. In ähnlicher Weise ist die Dichte der in der n–-Driftschicht 8 gespeicherten Träger groß, wenn ein Kollektorstrom groß ist, was zu einem großen positiven Lochstrom beim Ausschalten führt. Demzufolge ist es wahrscheinlich, dass der IGBT 100 durchbricht.
  • Wenn nur das Beschränken des Auftretens eines Latch-up beabsichtigt ist, werden die in 15 gezeigten Pinch-Widerstände 18 des IGBT 100 verringert. Es wird betrachtet, dass es drei Maßnahmen zum Beschränken des Auftretens von Latch-up gibt, beispielsweise wie folgt: Die erste Maßnahme besteht darin, die n+-Sourcelänge SL zu verringern. Die zweite Maßnahme besteht darin, die p-Basislänge BL zu vergrößern. Die dritte Maßnahme besteht darin, die Dotierungskonzentration der p-Basisschicht 14 zu erhöhen. Die erste Maßnahme erfordert eine weiter fortgeschrittene Mikrofabrikationstechnik Wenn außerdem die verringerte n+-Sourcelänge SL zu kurz ist, schwanken die Schwellenspannung und die Ein-Spannung stark. Bei der zweiten Maßnahme ist der Kanalwiderstand erhöht, was zu einer erhöhten Ein-Spannung führt. Bei der dritten Maßnahme ist die Schwellenspannung erhöht. Somit haben solche Versuche, das Auftreten eines Latch-up des IGBT 100 unter Verwendung dieser einfachen Maßnahmen zu verhindern, nachteilige Wirkungen auf die grundlegenden Eigenschaften der Vorrichtung.
  • Im Gegensatz dazu kann das Latch-up bei dem IBGT 101 der vorliegenden Ausführungsform verhindert werden, ohne von einem Einstellen der n+-Sourcelänge SL, der p-Basislänge BL oder der Dotierungskonzentration in der p-Basisschicht 14 abzuhängen. Anders ausgedrückt kann das Auftreten von Latch-up verhindert werden, während die oben beschriebenen nachteiligen Effekte auf die grundlegenden Eigenschaften der Vorrichtung vermieden werden.
  • Durch Anwenden des Mikro-Loading-Effekts kann der Graben 5V mit Abschnitten mit unterschiedlichen Tiefen durch ein einziges Grabenätzen gebildet werden.
  • Auch wenn die vorliegende Ausführungsform einen IGBT behandelt, kann dieselbe Wirkung wie in der vorliegenden Ausführungsform auch bei einem MOSFET erzielt werden durch Verwenden eines Aufbaus, der durch Entfernen der p+-Kollektorschicht 6 von dem Aufbau des in 2–4 gezeigten IGBT 101 gewonnen wird.
  • Mit Bezug auf 17–20 wird ein Aufbau eines IGBT 102 beschrieben, der als Leistungshalbleitervorrichtung einer zweiten Ausführungsform dient. 17 zeigt eine Transistorzelle des IGBT 102 gesehen von der Emitterseite. Zum Zweck der Sichtbarkeit sind in 17 eine Emitterelektrode 11, eine Zwischenlagenisolierschicht 10 und eine Gateisolierschicht 9 nicht gezeigt.
  • Der IGBT 102 hat eine Kollektorelektrode 12 (erste Elektrode), eine Emitterelektrode 11 (zweite Elektrode), eine Gateisolierschicht 9, eine Gateelektrode ES, eine Zwischenlagenisolierschicht 10 und eine Halbleiterschicht. Die Halbleiterschicht ist auf der Kollektorelektrode 12 gebildet und enthält eine p+-Kollektorschicht (vierte Schicht) des p-Typs (zweiter Leitungstyp), eine n+-Pufferschicht 7 des n-Typs (erster Leitungstyp), eine Driftschicht 8V (erste Schicht) vom n-Typ, eine p-Basisschicht 14 (zweite Schicht) vom p-Typ und eine dritte Schicht. Die dritte Schicht enthält n+-Sourcebereiche 2 (erste Bereiche vom n-Typ) und p+-Kontaktbereiche 3 (zweite Bereiche vom p-Typ).
  • Die Driftschicht 8V ist auf der n+-Pufferschicht 7 angeordnet. Anders ausgedrückt ist die Driftschicht 8V über der Kollektorelektrode 12 angeordnet, wobei die p+-Kollektorschicht 6 und die n+-Pufferschicht 7 dazwischen liegen. Die Driftschicht 8V hat einen Niederkonzentrationsbereich 8m (erster Niederkonzentrationsbereich) und Hochkonzentrationsbereiche 8p (erste Hochkonzentrationsbereiche). Wie in 18 gezeigt, ist jeder der Hochkonzentrationsbereiche 8p in dem Niederkonzentrationsbereich 8m an einer näher an der Emitterelektrode 11 liegenden Seite eingebettet und hat eine Dotierungskonzentration, die höher ist als diejenige des Niederkonzentrationsbereichs 8m.
  • In der vorliegenden Ausführungsform hat der Hochkonzentrationsbereich 8p beispielsweise eine Dicke von 7 μm. Der Hochkonzentrationsbereich 8p kann beispielsweise gebildet werden durch Injizieren von Phosphor mit einer hohen Energie im MeV-Bereich unter Verwendung eines Maskenmusters.
  • Die p-Basisschicht 14 ist auf der Driftschicht 8V gebildet.
  • In der Halbleiterschicht sind an einer Oberfläche (der in 17 gezeigten Oberfläche), die der Oberfläche gegenüber liegt, die der Kollektorelektrode 12 zugewandt ist, Gräben 5S gebildet, von denen jeder eine Breite W1 hat.
  • Die Gateisolierschicht 9 bedeckt die Innenwände jedes der Gräben 5S. Die Gateelektrode ES ist in dem Graben 5S eingebettet, wobei die Gateisolierschicht 9 dazwischen liegt. Die Gateelektrode ES enthält erste Abschnitte (in 19 gezeigte Abschnitte), von denen jeder durch die n+-Sourcebereiche 2 und die p-Basisschicht 14 in die Driftschicht 8V ragt, und zweite Abschnitte (in 20 gezeigte Abschnitte), die über die p+-Kontaktbereiche 3 und die p-Basisschicht 14 in die Driftschicht 8V ragen. Die ersten und die zweiten Abschnitte sind in einem Stück gebildet. Gesehen in einer Draufsicht ist die Gateelektrode ES nämlich so angeordnet, dass sie die gestreifte Anordnung der n+-Sourcebereiche 2 und der p+-Kontaktbereiche 3 quert. Auf diese Weise sind die n+-Sourcebereiche 2 und die p+-Kontaktbereiche 3 so aufgebaut, dass sie dasselbe Potential haben.
  • Die ersten Abschnitte (die in 19 gezeigten Abschnitte) der Gateelektrode ES stehen nicht in direktem Kontakt zu, aber sind bedeckt mit einem Hochkonzentrationsbereich 8p der Driftschicht 8V, wobei die Gateisolierschicht 9 dazwischen liegt. Die zweiten Abschnitte (die in 20 gezeigten Abschnitte) der Gateelektrode ES sind mit den Hochkonzentrationsbereichen 8p der Driftschicht 8V bedeckt, wobei die Gateisolierschicht 9 dazwischen liegt. Die Hochkonzentrationsbereiche 8p sind mit dem Niederkonzentrationsbereich 8m bedeckt.
  • Die Emitterelektrode 11 ist am Ort eines in 19 und 20 gezeigten Emitterkontakts 4 in Kontakt mit den n+-Sourcebereichen 2 und den p+-Kontaktbereichen 3. Die Emitterelektrode 11 wird durch eine Zwischenlagenisolierschicht 10 von der Gateelektrode ES isoliert.
  • Mit Bezug auf 19 und 21 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil XXI in 19 dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den n+-Sourcebereichen 2 ist 1 × 1019 cm–3, die Spitzenkonzentration in der p-Basisschicht 14 ist 5 × 1017 cm–3, die Spitzenkonzentration in dem Niederkonzentrationsbereich 8m der Driftschicht 8V ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3.
  • Mit Bezug auf 20 und 22 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem in 20 gezeigten Pfeil XXII dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den p+-Kontaktbereichen 3 ist 1 × 1019 cm–3, die Spitzenkonzentration in der p-Basisschicht 14 ist 5 × 1017 cm–3, die Spitzenkonzentration in den Hochkonzentrationsbereichen 8p der Driftschicht 8V ist 1 × 1015 cm–3, die Spitzenkonzentration in dem Niederkonzentrationsbereich 8m der Driftschicht 8V ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3.
  • Andere Aufbauten als die oben beschriebenen sind im Wesentlichen dieselben wie bei der ersten Ausführungsform. Daher sind dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen bezeichnet und werden nicht noch einmal beschrieben.
  • Gemäß der vorliegenden Ausführungsform sind in den in 17 gezeigten Gräben 5S Hochkonzentrationsbereiche 8p nur an dem Boden von Abschnitten (in 20 gezeigten Abschnitten) angeordnet, die durch die p+-Kontaktbereiche 3 ragen. Demzufolge hat ein in 23 gezeigter starker elektrischer Feldbereich 16 ein elektrisches Feld, das kleiner ist als dasjenige des in 24 gezeigten starken elektrischen Feldbereichs 23. Daher fließen die positiven Lochströme beim Ausschalten von den durch Pfeile 17 in 23 und 20 in 24 angegebenen Pfaden hauptsächlich in den durch Pfeile 20 angegebenen Pfaden. Der Unterschied der elektrischen Feldstärke zwischen ihnen verringert nämlich die positiven Lochströme, die in den durch Pfeile 17 angegebenen Pfaden fließen. Demzufolge kann dieselbe Wirkung erzielt werden wie bei der ersten Ausführungsform. Anders ausgedrückt wird ein Latch-up des IGBT 102 verhindert.
  • Auch wenn die vorliegende Ausführungsform einen IGBT behandelt, kann dieselbe Wirkung wie in der vorliegenden Ausführungsform auch bei einem MOSFET erzielt werden durch Verwenden eines Aufbaus, der durch Entfernen der p+-Kollektorschicht 6 von dem Aufbau des IGBT 102 gewonnen wird.
  • Mit Bezug auf 25–28 wird ein Aufbau eines IGBT 103 beschrieben, der als Leistungshalbleitervorrichtung einer dritten Ausführungsform dient. 25 zeigt eine Transistorzelle des IGBT 103 gesehen von der Emitterseite. Zum Zweck der Sichtbarkeit sind in 25 eine Emitterelektrode 11, eine Zwischenlagenisolierschicht 10 und eine Gateisolierschicht 9 nicht gezeigt.
  • Der IGBT 103 enthält eine Kollektorelektrode 12 (erste Elektrode), eine Emitterelektrode 11 (zweite Elektrode), eine Gateisolierschicht 9, eine Gateelektrode EV, eine Zwischenlagenisolierschicht 10 und eine Halbleiterschicht. Die Halbleiterschicht ist auf der Kollektorelektrode 12 angeordnet und enthält eine p+-Kollektorschicht 6 (vierte Schicht) vom p-Typ (zweiter Leitungstyp), eine n+-Pufferschicht 7 vom n-Typ (erster Leitungstyp), eine Driftschicht 8V (erste Schicht) vom n-Typ, eine p-Basisschicht 14 (zweite Schicht) vom p-Typ und eine dritte Schicht. Die dritte Schicht enthält n+-Sourcebereiche 2 (erste Bereiche) vom n-Typ und p+-Kontaktbereiche 3 (zweite Bereiche) vom p-Typ.
  • Die Gateelektrode EV hat erste Bereiche 1 (in 27 gezeigte Bereiche). Sie stehen nicht in direktem Kontakt mit, sind aber bedeckt von einem Hochkonzentrationsbereich 8p der Driftschicht 8V, wobei die Gateisolierschicht 9 dazwischen liegt. Die Gateelektrode EV hat zweite Bereiche 13 (in 28 gezeigte Bereiche), die mit Hochkonzentrationsbereichen 8p (ersten Hochkonzentrationsbereichen) der Driftschicht 8V bedeckt sind, wobei die Gateisolierschicht 9 dazwischen liegt. Jeder der Hochkonzentrationsbereiche 8p ist mit dem Niederkonzentrationsbereich 8m (dem ersten Niederkonzentrationsbereich 8m) bedeckt.
  • In der vorliegenden Ausführungsform hat der Hochkonzentrationsbereich 8p beispielsweise eine Dicke von 8 μm. Der Hochkonzentrationsbereich 8p kann beispielsweise gebildet werden durch Injizieren von Phosphor mit einer hohen Energie im MeV-Bereich unter Verwendung eines Maskenmusters.
  • Andere Aufbauten als die oben beschriebenen sind im Wesentlichen dieselben wie bei der ersten oder zweiten Ausführungsform. Daher sind dieselben oder einander entsprechende Elemente mit denselben Bezugszeichen bezeichnet und werden nicht noch einmal beschrieben.
  • Gemäß der vorliegenden Ausführungsform kann dieselbe Wirkung wie bei der ersten und zweiten Ausführungsform erzielt werden.
  • Mit Bezug auf 29–34 wird ein Aufbau eines IGBT 104 beschrieben, der als Leistungshalbleitervorrichtung einer vierten Ausführungsform dient. 29 zeigt eine Transistorzelle des IGBT 104 gesehen von der Emitterseite. Zum Zweck der Sichtbarkeit sind in 29 eine Emitterelektrode 11, eine Zwischenlagenisolierschicht 10 und eine Gateisolierschicht 9 nicht gezeigt.
  • Der IGBT 104 enthält eine Kollektorelektrode 12 (erste Elektrode), eine Emitterelektrode 11 (zweite Elektrode), eine Gateisolierschicht 9, eine Gateelektrode ES, eine Zwischenlagenisolierschicht 10 und eine Halbleiterschicht. Die Halbleiterschicht ist auf der Kollektorelektrode 12 angeordnet und enthält eine p+-Kollektorschicht 6 (vierte Schicht) vom p-Typ (zweiter Leitungstyp), eine n+-Pufferschicht 7 vom n-Typ (erster Leitungstyp), eine Driftschicht 8W (erste Schicht), eine p-Basisschicht 14 (zweite Schicht) vom p-Typ und eine dritte Schicht. Die dritte Schicht enthält n+-Sourcebereiche 2 (erste Bereiche) vom n-Typ und p+-Kontaktbereiche 3 (zweite Bereiche) vom p-Typ.
  • Die Driftschicht 8W ist auf der n+-Pufferschicht 7 angeordnet. Anders ausgedrückt ist die Driftschicht 8W über der Kollektorelektrode 12 angeordnet, wobei die p+-Kollektorschicht 6 und die n+-Pufferschicht 7 dazwischen liegen. Die Driftschicht 8W enthält einen Niederkonzentrationsbereich 8m (erster Niederkonzentrationsbereich) vom n-Typ, Hochkonzentrationsbereiche 8p (erste Hochkonzentrationsbereiche) vom n-Typ und Niederkonzentrationsbereiche 25 vom p-Typ. Wie in 32 gezeigt, ist jeder der Hochkonzentrationsbereiche 8p in dem Niederkonzentrationsbereich 8m auf einer näher an der Emitterelektrode 11 liegenden Seite eingebettet und hat eine Dotierungskonzentration, die größer ist als diejenige des Niederkonzentrationsbereichs 8m.
  • Wie in 31 gezeigt ist jeder der Niederkonzentrationsbereiche 25 in dem Niederkonzentrationsbereich 8m auf einer näher an der Emitterelektrode 11 liegenden Seite angeordnet und hat eine Dotierungskonzentration, die kleiner als diejenige der p-Basisschicht 14 ist. Die Niederkonzentrationsbereiche 25 können beispielsweise gebildet werden durch Injizieren von Bor mit einer hohen Energie im MeV-Bereich unter Verwendung eines Maskenmusters.
  • Die p-Basisschicht 14 ist auf der Driftschicht 8W angeordnet.
  • Die Gateelektrode ES enthält erste Abschnitte (in 31 gezeigte Abschnitte), von denen jeder durch die n+-Sourcebereiche 2 und die p-Basisschicht 14 in die Driftschicht 8W ragt, und zweite Abschnitte (in 32 gezeigte Abschnitte), die durch die p+-Kontaktbereiche 3 und die p-Basisschicht 14 in die Driftschicht 8W ragen. Die ersten und zweiten Abschnitte sind in einem Stück gebildet. In einer Draufsicht gesehen ist die Gateelektrode ES nämlich so angeordnet, dass sie die streifenförmige Anordnung der n+-Sourcebereiche 2 und der p+-Kontaktbereiche 3 quert. Auf diese Weise sind die n+-Sourcebereiche 2 und die p+-Kontaktbereiche 3 so aufgebaut, dass sie dasselbe Potential haben.
  • Die zweiten Abschnitte (in 32 gezeigte Abschnitte) der Gateelektrode ES sind mit Hochkonzentrationsbereichen 8p der Driftschicht 8W bedeckt, wobei die Gateisolierschicht 9 dazwischen liegt. Die Hochkonzentrationsbereiche 8p sind mit dem Niederkonzentrationsbereich 8m bedeckt. Die ersten Abschnitte (in 31 gezeigte Abschnitte) der Gateelektrode ES sind mit Niederkonzentrationsbereichen 25 der Driftschicht 8W bedeckt, wobei die Gateisolierschicht 9 dazwischen liegt.
  • Mit Bezug auf 31 und 33 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem in 31 gezeigten Pfeil XXXIII dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den n+-Sourcebereichen 2 ist 1 × 1019 cm–3, die Spitzenkonzentration in der p-Basisschicht 14 ist 5 × 1017 cm–3, die Spitzenkonzentration in den Niederkonzentrationsbereichen 25 der Driftschicht 8W ist 3 × 1014 cm–3 die Spitzenkonzentration in dem Niederkonzentrationsbereich 8m der Driftschicht 8W ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3.
  • Mit Bezug auf 32 und 34 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil XXXIV in 32 dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den p+-Kontaktbereichen 3 ist 1 × 1019 cm–3, die Spitzenkonzentration in der p-Basisschicht 14 ist 5 × 1017 cm–3, die Spitzenkonzentration in den Hochkonzentrationsbereichen 8p der Driftschicht 8W ist 1 × 1015 cm–3, die Spitzenkonzentration in dem Niederkonzentrationsbereich 8m der Driftschicht 8W ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3.
  • Andere Aufbauten als die oben beschriebenen sind im Wesentlichen dieselben wie bei der vorstehenden zweiten Ausführungsform. Daher sind dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen bezeichnet und werden nicht noch einmal beschrieben.
  • Gemäß der vorliegenden Ausführungsform kann dieselbe Wirkung wie bei der zweiten Ausführungsform erzielt werden. Da weiter die ersten Abschnitte (die in 31 gezeigten Abschnitte) der Gateelektrode ES mit Niederkonzentrationsbereichen 25 bedeckt sind, ist die Kanallänge größer geworden. Somit kann das elektrische Feld an dem Bodenabschnitt des Grabens beim Einschalten verringert werden, ohne dass die Ein-Spannung steigt.
  • Auch wenn die vorliegende Ausführungsform einen IGBT behandelt, kann dieselbe Wirkung wie in der vorliegenden Ausführungsform auch bei einem MOSFET erzielt werden durch Verwenden eines Aufbaus, der durch Entfernen der p+-Kollektorschicht 6 von dem Aufbau des IGBT 104 gewonnen wird.
  • Mit Bezug auf 35–38 wird ein Aufbau eines IGBT 105 beschrieben, der als Halbleitervorrichtung einer fünften Ausführungsform dient. 35 zeigt eine Transistorzelle des IGBT 105 gesehen von der Emitterseite. Zum Zweck der Sichtbarkeit sind in 35 eine Emitterelektrode 11, eine Zwischenlagenisolierschicht 10 und eine Gateisolierschicht 9 nicht gezeigt.
  • Der IGBT 105 enthält eine Kollektorelektrode 12 (erste Elektrode), eine Emitterelektrode 11 (zweite Elektrode), eine Gateisolierschicht 9, eine Gateelektrode ES, eine Zwischenlagenisolierschicht 10 und eine Halbleiterschicht. Die Halbleiterschicht ist auf der Kollektorelektrode 12 angeordnet und enthält eine p+-Kollektorschicht 6 (vierte Schicht) vom p-Typ (zweiter Leitungstyp), eine n+-Pufferschicht 7 vom n-Typ (erster Leitungstyp), eine Driftschicht 8 (erste Schicht) vom n-Typ, eine p-Basisschicht 14V (zweite Schicht) vom p-Typ und eine dritte Schicht. Die dritte Schicht enthält n+-Sourcebereiche 2 (erste Bereiche) vom n-Typ und p+-Kontaktbereiche 3 (zweite Bereiche) vom p-Typ.
  • Die p-Basisschicht 14V ist auf der Driftschicht 8 angeordnet und enthält Normalkonzentrationsbasisbereiche 14n (Normalkonzentrationsbereiche) und Hochkonzentrationsbasisbereiche 14p (zweite Hochkonzentrationsbereiche). Die Hochkonzentrationsbasisbereiche 14p haben eine Dotierungskonzentration, die größer als diejenige der Normalkonzentrationsbasisbereiche 14n ist.
  • Wie in 36 gezeigt, sind die Normalkonzentrationsbasisbereiche 14n und die Hochkonzentrationsbasisbereiche 14p in der Halbleiterschicht jeweils genau unter den n+-Sourcebereichen 2 und den p+-Kontaktbereichen 3 angeordnet. Anders ausgedrückt sind die Normalkonzentrationsbasisbereiche 14n und die Hochkonzentrationsbasisbereiche 14p in der Form von Streifen gebildet wie die n+-Sourcebereiche 2 und die p+-Kontaktbereiche 3.
  • Genauer gesagt haben die Normalkonzentrationsbasisbereiche 14n und die Hochkonzentrationsbasisbereiche 14p an ihren Emitterseiten flache Formen ähnlich denen der n+-Sourcebereiche 2 und den p+-Kontaktbereiche 3. Zusätzlich hat der p-Basisbereich 14V eine solche Form, dass die Normalkonzentrationsbereiche 14n von der Emitterseite zu der Kollektorseite hin allmählich die Hochkonzentrationsbasisbereiche 14p abfressen. Solche Hochkonzentrationsbasisbereiche 14p können beispielsweise gebildet werden durch Injizieren von Bor mit einer Energie von 150 keV unter Verwendung eines Maskenmusters mit einer in 35 gezeigten Öffnung 26.
  • In der Halbleiterschicht sind an einer Oberfläche, die der Oberfläche gegenüberliegt, die der Kollektorelektrode 12 zugewandt ist (an der in 35 gezeigten Oberfläche) Gräben 5S gebildet, von denen jeder eine Breite W1 hat. Die Gateisolierschicht 9 bedeckt die Innenwand jedes der Gräben 5S. Die Gateelektrode ES ist in dem Graben 5S eingebettet, wobei eine Gateisolierschicht 9 dazwischen liegt.
  • Die Gateelektrode ES enthält erste Abschnitte (in 37 gezeigte Abschnitte), die durch die n+-Sourcebereiche 2 und die Normalkonzentrationsbasisbereiche 14n in die Driftschicht 8 ragen, und zweite Abschnitte (in 38 gezeigte Abschnitte), die durch die p+-Kontaktbereiche 3 und die Hochkonzentrationsbasisbereiche 14p in die Driftschicht 8 ragen. Die ersten und zweiten Abschnitte sind in einem Stück gebildet. Gesehen in einer Draufsicht ist die Gateelektrode ES nämlich so angeordnet, dass sie die streifenförmige Anordnung der n+-Sourcebereiche 2 und der p+-Kontaktbereiche 3 quert. Auf diese Weise sind die n+-Sourcebereiche 2 und die p+-Kontaktbereiche 3 so aufgebaut, dass sie dasselbe Potential haben.
  • Die ersten Abschnitte (in 37 gezeigte Abschnitte) der Gateelektrode ES sind mit den Normalkonzentrationsbasisbereichen 14n bedeckt, wobei die Gateisolierschicht 9 dazwischen liegt. Die zweiten Abschnitte (in 38 gezeigte Abschnitte) der Gateelektrode ES sind mit den Hochkonzentrationsbasisbereichen 14p bedeckt, wobei die Gateisolierschicht 9 dazwischen liegt.
  • Mit Bezug auf 37 und 39 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil XXXIX in 37 dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den n+-Sourcebereichen 2 ist 1 × 1019 cm–3, die Spitzenkonzentration in dem Normalkonzentrationsbasisbereich 14n der p-Basisschicht 14V ist 5 × 1017 cm–3, die Spitzenkonzentration in der Driftschicht 8 ist 1,5 × 1014 cm–3, die Spitzenkonzentraiton in der p+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3.
  • Mit Bezug auf 38 und 40 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil XL in 38 dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den p+-Kontaktbereichen 3 ist 1 × 1019 cm–3, die Spitzenkonzentration des Hochkonzentrationsbasisbereichs 14p der p-Basisschicht 14V ist 1 × 1018 cm–3, die Spitzenkonzentration in der Driftschicht 8 ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3 Andere Aufbauten als die oben beschriebenen sind im Wesentlichen dieselben wie bei der vorstehenden ersten Ausführungsform. Daher sind dieselben oder einander entsprechende Elemente mit denselben Bezugszeichen bezeichnet und werden nicht noch einmal beschrieben.
  • Gemäß der vorliegenden Ausführungsform haben die in 42 gezeigten Hochkonzentrationsbasisbereiche 14p in der p-Basisschicht 14V einen niedrigen p-Basiswiderstand, und positive Lochströme neigen dazu, wie durch Pfeile 29 angedeutet, zu der Emitterseite zu fließen. Demzufolge fließen beim Ausschalten mehr positive Lochströme in den in 42 durch Pfeile 29 gezeigten Pfaden als in den in 41 durch Pfeile 38 gezeigten Pfaden. Das verringert den Strom, der den Basen der parasitären npn-Transistoren 120 in 5 zugeführt wird, wodurch ein Latch-up des IGBT 105 vermieden wird.
  • In der p-Basisschicht 14V können die Normalkonzentrationsbasisbereiche 14n in 41 angepasst sein, dieselbe Dotierungskonzentration zu haben wie die p-Basisschicht 14 des IGBT 100 des Vergleichsbeispiels in 15. Somit kann der IGBT 105 daran angepasst sein, dieselben elektrischen Eigenschaften (Schwellenspannung und dergleichen) zu haben wie der IGBT 100 des Vergleichsbeispiels.
  • Auch wenn die vorliegende Ausführungsform einen IGBT behandelt hat, kann dieselbe Wirkung wie in der vorliegenden Ausführungsform auch bei einem MOSFET erzielt werden durch Verwenden eines Aufbaus, der durch Entfernen der p+-Kollektorschicht 6 von dem Aufbau des IGBT 105 gewonnen wird.
  • Mit Bezug auf 43–46 wird ein Aufbau eines IGBT 106 beschrieben, der als Leistungshalbleitervorrichtung einer sechsten Ausführungsform dient. 43 zeigt eine Transistorzelle des IGBT 106 gesehen von der Emitterseite. Zum Zweck der Sichtbarkeit sind in 43 eine Emitterelektrode 11, eine Zwischenlagenisolierschicht 10 und eine Gateisolierschicht 9 nicht gezeigt.
  • Der IGBT 106 enthält eine Kollektorelektrode 12 (erste Elektrode), eine Emitterelektrode 11 (zweite Elektrode), eine Gateisolierschicht 9, eine Gateelektrode EV, eine Zwischenlagenisolierschicht 10 und eine Halbleiterschicht. Die Halbleiterschicht ist auf der Kollektorelektrode 12 angeordnet und enthält eine p+-Kollektorschicht 6 (vierte Schicht) vom p-Typ (zweiter Leitungstyp), eine n+-Pufferschicht 7 vom n-Typ (erster Leitungstyp), eine Driftschicht 8 (erste Schicht) vom n-Typ, eine p-Basisschicht 14V (zweite Schicht) vom p-Typ und eine dritte Schicht. Die dritte Schicht enthält n+-Sourcebereiche 2 (erste Bereiche) vom n-Typ und p+-Kontaktbereiche 3 (zweite Bereiche) vom p-Typ.
  • Die Gateelektrode EV enthält erste Abschnitte 1 (in 45 gezeigte Abschnitte), die mit Normalkonzentrationsbasisbereichen 14n bedeckt sind, wobei die Gateisolierschicht 9 dazwischen liegt. Die Gateelektrode EV enthält zweite Abschnitte 13 (in 46 gezeigte Abschnitte), die mit Hochkonzentrationsbasisbereichen 14p bedeckt sind, wobei die Gateisolierschicht 9 dazwischen liegt.
  • Andere Aufbauten als die oben beschriebenen sind im Wesentlichen dieselben wie bei der ersten oder fünften Ausführungsform. Daher sind dieselben oder einander entsprechende Elemente mit denselben Bezugszeichen bezeichnet und werden nicht noch einmal beschrieben.
  • Gemäß der vorliegenden Ausführungsform kann zusätzlich zu derselben Funktion und Wirkung wie bei der fünften Ausführungsform dieselbe Funktion und Wirkung wie bei der ersten Ausführungsform erzielt werden. Somit wird ein Latch-up des IGBT 160 weiter verringert.
  • Mit Bezug auf 47–50 wird ein Aufbau eines IGBT 107 beschrieben, der als Leistungshalbleitervorrichtung einer siebten Ausführungsform dient. 47 zeigt eine Transistorzelle des IGBT 107 gesehen von der Emitterseite. Zum Zweck der Sichtbarkeit sind in 47 eine Emitterelektrode 11, eine Zwischenlagenisolierschicht 10 und eine Gateisolierschicht 9 nicht gezeigt.
  • Der IGBT 107 enthält eine Kollektorelektrode 12 (erste Elektrode), eine Emitterelektrode 11 (zweite Elektrode), eine Gateisolierschicht 9, eine Gateelektrode ES, eine Zwischenlagenisolierschicht 10 und eine Halbleiterschicht. Die Halbleiterschicht ist auf der Kollektorelektrode 12 angeordnet und enthält eine p+-Kollektorschicht 6 (vierte Schicht) vom p-Typ (zweiter Leitungstyp), eine n+-Pufferschicht 7 vom n-Typ (erster Leitungstyp), eine Driftschicht 8 (erste Schicht) vom n-Typ, eine p-Basisschicht 14W (zweite Schicht) vom p-Typ und eine dritte Schicht. Die dritte Schicht enthält n+-Sourcebereiche 2 (erste Bereiche) vom n-Typ und p+-Kontaktbereiche 3 (zweite Bereiche) vom p-Typ.
  • Die p-Basisschicht 14W ist auf der Driftschicht 8 angeordnet und enthält Basisbereiche 14b und rückwärtige Bereiche 14q (vergrabene Bereiche). Die rückwärtigen Bereiche 14q sind in Bereichen angeordnet, die in einer Draufsicht in 47 den Orten der p+-Kontaktbereiche 3 entsprechen. Weiter sind die rückwärtigen Bereiche 14q in den Basisbereichen 14b über die Seite der Emitterelektrode 11 (Oberseite in 48) der Halbleiterschicht so gebildet, dass sie einen retrograden Aufbau haben. Der retrograde Aufbau wird im Folgenden im Detail beschrieben.
  • Rückwärtige Bereiche 14q können beispielsweise gebildet werden durch Injizieren von Bor mit einer hohen Energie im MeV-Bereich unter Verwendung eines Maskenmusters mit den in 47 gezeigten Öffnungen 26.
  • Die Gateelektrode ES enthält erste Bereiche (in 49 gezeigte Bereiche), von denen jeder durch die n+-Sourcebereiche 2 und die Basisbereiche 14b der p-Basisschicht 14W in die Driftschicht 8 ragt, und zweite Bereiche (in 50 gezeigte Bereiche), von denen jeder durch die p+-Kontaktbereiche 3 und die p-Basisschicht 14W in die Driftschicht 8 ragt. Die ersten und zweiten Abschnitte sind in einem Stück gebildet. In einer Draufsicht gesehen ist die Gateelektrode ES nämlich so angeordnet, dass sie die streifenförmige Anordnung der n+-Sourcebereiche 2 und der p+-Kontaktbereiche 3 quert. Auf diese Weise sind die n+-Sourcebereiche 2 und die p+-Kontaktbereiche 3 so aufgebaut, dass sie dasselbe Potential haben.
  • Mit Bezug auf 49 und 51 sind Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil LI in 49 dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den n+-Sourcebereichen 2 ist 1 × 1019 cm–3, die Spitzenkonzentration in den Basisbereichen 14b der p-Basisschicht 14W ist 5 × 1017 cm–3, die Spitzenkonzentration in der Driftschicht 8 ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3.
  • Mit Bezug auf 50 und 52 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil LII in 50 dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den p+-Kontaktbereichen 3 ist 1 × 1019 cm–3, die Spitzenkonzentration in den Basisbereichen 14b der p-Basisschicht 14W ist 5 × 1017 cm–3, die Spitzenkonzentration in den rückwärtigen Bereichen 14q der p-Basisschicht 14W ist 1 × 1018 cm–3, die Spitzenkonzentration in der Driftschicht 8 ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3. Wie durch einen Pfeil in 52 angedeutet, hat die p-Basisschicht 14W ein solches Dotierungskonzentrationsprofil, dass eine Dotierungskonzentration steigt, wenn Z, die Tiefe, erhöht wird. Die p-Basisschicht 14W hat also ein retrogrades Profil. Anders ausgedrückt hat die p-Basisschicht 14W einen retrograden Aufbau.
  • Andere Aufbauten als die oben beschriebenen sind im Wesentlichen dieselben wie bei der ersten Ausführungsform. Daher sind dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen bezeichnet und werden nicht noch einmal beschrieben.
  • Da gemäß der vorliegenden Ausführungsform die rückwärtigen Bereiche 14Q in den Bereichen gerade unterhalb der p+-Kontaktbereiche 3 in 50 angeordnet sind, kann eine Wirkung des Verhinderns eines Latch-up wie bei der in 38 gezeigten fünften Ausführungsform erzielt werden. Weiter kann der rückwärtige Aufbau insbesondere den p-Basiswiderstand der p-Basisschicht 14W in ihrem Abschnitt verringern, der in der Nähe der n–-Driftschicht 8 angeordnet ist. Dieser Effekt kann weiter erhöht werden.
  • Auch wenn die vorliegende Ausführungsform einen IGBT behandelt, kann dieselbe Wirkung wie in der vorliegenden Ausführungsform auch bei einem MOSFET erzielt werden durch Verwenden eines Aufbaus, der durch Entfernen der p+-Kollektorschicht 6 von dem Aufbau des IGBT 107 gewonnen wird.
  • Mit Bezug hauptsächlich auf 53 enthält ein IGBT 108, der als Leistungshalbleitervorrichtung einer achten Ausführungsform dient, Hochkonzentrationsbasisbereiche 14d anstelle der Hochkonzentrationsbasisbereiche 14p der fünften Ausführungsform in 38. Die Hochkonzentrationsbasisbereiche 14d unterscheiden sich von den Hochkonzentrationsbasisbereichen 14p darin, dass sie tiefer gebildet sind als die Gateelektrode ES.
  • Das flache Oberflächenmuster der Hochkonzentrationsbasisbereiche 14d ist dasselbe wie dasjenige der Hochkonzentrationsbasisbereiche 14p.
  • Andere Aufbauten als die oben beschriebenen sind im Wesentlichen dieselben wie bei der fünften Ausführungsform. Daher sind dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen bezeichnet und werden nicht noch einmal beschrieben.
  • Gemäß der vorliegenden Ausführungsform kann das Latch-up wie bei der fünften Ausführungsform verhindert werden. Die effektive Dicke Te der n-Driftschicht 8 in 53 ist dünn, und die Hauptdurchbruchsspannung wird dementsprechend verringert. Um eine solche Verringerung der Hauptdurchbruchspannung zu vermeiden, werden vorzugsweise Hochkonzentrationsbasisbereiche 14p gebildet, die wie in 38 gezeigt weniger tief als die Gateelektrode ES sind.
  • Mit Bezug auf 54–58 wird ein Aufbau eines IGBT 109 beschrieben, der als Leistungshalbleitervorrichtung einer neunten Ausführungsform dient. 54 zeigt eine Transistorzelle eines IGBT 109 gesehen von der Emitterseite. Zum Zweck der Sichtbarkeit ist in 54 eine Emitterelektrode 11, eine Zwischenlagenisolierschicht 10 und eine Gateisolierschicht 9 nicht gezeigt.
  • Der IGBT 109 enthält eine Kollektorelektrode 12 (erste Elektrode), eine Emitterelektrode 11 (zweite Elektrode), eine Gateisolierschicht 9, eine Gateelektrode ES, eine Zwischenlagenisolierschicht 10 und eine Halbleiterschicht. Die Halbleiterschicht ist auf der Kollektorelektrode 12 angeordnet und enthält eine p+-Kollektorschicht 6 (vierte Schicht) vom p-Typ (zweiter Leitungstyp), eine n+-Pufferschicht 7 vom n-Typ (erster Leitungstyp), eine Driftschicht 8V (erste Schicht) vom n-Typ, eine p-Basisschicht 14V (zweite Schicht) vom p-Typ und eine dritte Schicht. Die dritte Schicht enthält n+-Sourcebereiche 2 (erste Bereiche) vom n-Typ und p+-Kontaktbereiche 3 (zweite Bereiche) vom p-Typ. Die Driftschicht 8V hat im Wesentlichen denselben Aufbau wie bei der zweiten Ausführungsform, und die p-Basisschicht 14V hat im Wesentlichen denselben Aufbau wie bei der fünften Ausführungsform.
  • Mit Bezug auf 57 und 59 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil LIX in 57 dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den n+-Sourcebereichen 2 ist 1 × 1019 cm–3, die Spitzenkonzentration in den Normalkonzentrationsbasisbereichen 14n der p-Basisschicht 14V ist 5 × 1017 cm–3, die Spitzenkonzentrationen in dem Niederkonzentrationsbereich 8m der Driftschicht 8V ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3.
  • Mit Bezug auf 58 und 60 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil LX in 58 dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den p+-Kontaktbereichen 3 ist 1 × 1019 cm–3, die Spitzenkonzentration in den Hochkonzentrationsbasisbereichen 14p der p-Basisschicht 14V ist 1 × 1018 cm–3, die Spitzenkonzentration in den Hochkonzentrationsbereichen 8p der Driftschicht 8V ist 1 × 1015 cm–3, die Spitzenkonzentration in dem Niederkonzentrationsbereich 8m der Driftschicht 8V ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3.
  • Andere Aufbauten als die oben beschriebenen sind im Wesentlichen dieselben wie bei der zweiten oder fünften Ausführungsform. her sind dieselben oder einander entsprechende Elemente mit den selben Bezugszeichen bezeichnet und werden nicht noch einmal beschrieben.
  • Gemäß der vorliegenden Ausführungsform kann eine Wirkung zum Verhindern des Latch-up wie bei der zweiten Ausführungsform erzielt werden. Weiter kann auch derselbe Effekt wie bei der fünften Ausführungsform erzielt werden, wodurch das Latch-up sicherer verhindert wird.
  • Mit Bezug auf 61–65 wird ein Aufbau eines IGBT 110 beschrieben, der als Leistungshalbleitervorrichtung einer zehnten Ausführungsform dient. 61 zeigt eine Transistorzelle des IGBT 110 gesehen von der Emitterseite. Zum Zweck der Sichtbarkeit sind in 61 eine Emitterelektrode 11, eine Zwischenlagenisolierschicht 10 und eine Gateisolierschicht 9 nicht gezeigt.
  • Der IGBT 110 enthält eine Kollektorelektrode 12 (erste Elektrode), eine Emitterelektrode 11 (zweite Elektrode), eine Gateisolierschicht 9, eine Gateelektrode ES, eine Zwischenlagenisolierschicht 10 und eine Halbleiterschicht. Die Halbleiterschicht ist auf der Kollektorelektrode 12 angeordnet und enthält eine p+-Kollektorschicht 6 (vierte Schicht) vom p-Typ (zweiter Leitungstyp), eine n+-Pufferschicht 7 vom n-Typ (erster Leitungstyp), eine Driftschicht 8V (erste Schicht) vom n-Typ, eine p-Basisschicht 14W (zweite Schicht) vom p-Typ und eine dritte Schicht. Die dritte Schicht enthält n+-Sourcebereiche 2 (erste Bereiche) vom n-Typ und p+-Kontaktbereiche 3 (zweite Bereiche) vom p-Typ. Die Driftschicht 8V hat im Wesentlichen denselben Aufbau wie bei der zweiten Ausführungsform, und die p-Basisschicht 14W hat im Wesentlichen denselben Aufbau wie in der siebten Ausführungsform.
  • Mit Bezug auf 64 und 66 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil LXVI in 64 dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den n+-Sourcebereichen 2 ist 1 × 1019 cm–3, die Spitzenkonzentration in den Basisbereichen 14b der p-Basisschicht 14W ist 5 × 1017 cm–3, die Spitzenkonzentration in dem Niederkonzentrationsbereich 8m der Driftschicht 8V ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3.
  • Mit Bezug auf 65 und 67 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil LXVII in 65 dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den p+-Kontaktbereichen 3 ist 1 × 1019 cm–3, die Spitzenkonzentration in den Basisbereichen 14b der p-Basisschicht 14W ist 5 × 1017 cm–3, die Spitzenkonzentration in den rückwärtigen Bereichen 14q der p-Basisschicht 14W ist 1 × 1018 cm–3, die Spitzenkonzentration in dem Hochkonzentrationsbereich 8p der Driftschicht 8V ist 1 × 1015 cm–3, die Spitzenkonzentration in dem Niederkonzenterationsbereich 8m der Driftschicht 8V ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3.
  • Andere Aufbauten als die oben beschriebenen sind im Wesentlichen dieselben wie bei der zweiten oder siebten Ausführungsform. Daher sind dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen bezeichnet und werden nicht noch einmal beschrieben.
  • Gemäß der vorliegenden Ausführungsform kann eine Wirkung des Verhinderns eines Latch-up wie bei der zweiten Ausführungsform erzielt werden. Weiter kann dieselbe Wirkung wie bei der siebten Ausführungsform erzielt werden, wodurch das Latch-up sicherer verhindert wird.
  • Mit Bezug auf 68–72 wird ein Aufbau eines IGBT 111 beschrieben, der als Leistungshalbleitervorrichtung einer elften Ausführungsform dient. 68 zeigt eine Transistorzelle des IGBT 111 gesehen von der Emitterseite. Zum Zweck der Sichtbarkeit sind in 68 eine Emitterelektrode 11, eine Zwischenlagenisolierschicht 10 und eine Gateisolierschicht 9 nicht gezeigt.
  • Der IGBT 111 enthält eine Kollektorelektrode 12 (erste Elektrode), eine Emitterelektrode 11 (zweite Elektrode), eine Gateisolierschicht 9, eine Gateelektrode EV, eine Zwischenlagenisolierschicht 10 und eine Halbleiterschicht. Die Halbleiterschicht ist auf der Kollektorelektrode 12 angeordnet und enthält eine p+-Kollektorschicht 6 (vierte Schicht) vom p-Typ (zweiter Leitungstyp), eine n+-Pufferschicht 7 vom n-Typ (erster Leitungstyp), eine Driftschicht 8V (erste Schicht) vom n-Typ, eine p-Basisschicht 14V (zweite Schicht) vom p-Typ und eine dritte Schicht. Die dritte Schicht enthält n+-Sourcebereiche 2 (erste Bereiche) vom n-Typ und p+-Kontaktbereiche 3 (zweite Bereiche) vom p-Typ.
  • Die Aufbauten der Gateelektrode EV, der Driftschicht 8V und der p-Basisschicht 14V sind jeweils im Wesentlichen dieselben wie bei der ersten, zweiten und fünften Ausführungsform.
  • Mit Bezug auf 71 und 73 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil LXXIII in 71 dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den n+-Sourcebereichen 2 ist 1 × 1019 cm–3, die Spitzenkonzentration in den Normalkonzentrationsbasisbereichen 14n der p-Basisschicht 14V ist 5 × 1017 cm–3, die Spitzenkonzentration in dem Niederkonzentrationsbereich 8m der Driftschicht 8V ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3.
  • Mit Bezug auf 72 und 74 werden Spitzenkonzentrationen in einem Dotierungskonzentrationsprofil entlang einem Pfeil LXXIV in 72 dargestellt als Anzahl von Ionen pro Volumeneinheit. Die Spitzenkonzentration in den p+-Kontaktbereichen 3 ist 1 × 1019 cm–3, die Spitzenkonzentration in den Hochkonzentrationsbasisbereichen 14p der p-Basisschicht 14V ist 1 × 1018 cm–3, die Spitzenkonzentration in den Hochkonzentrationsbereichen 8p der Driftschicht 8V ist 1 × 1015 cm–3, die Spitzenkonzentration in dem Niederkonzentrationsbereich 8m der Driftschicht 8V ist 1,5 × 1014 cm–3, die Spitzenkonzentration in der n+-Pufferschicht 7 ist 1 × 1016 cm–3 und die Spitzenkonzentration in der p+-Kollektorschicht 6 ist 1 × 1019 cm–3.
  • Andere Aufbauten als die oben beschriebenen sind im Wesentlichen dieselben wie bei der vorstehenden ersten, zweiten oder fünften Ausführungsform. Daher sind dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen bezeichnet und werden nicht noch einmal beschrieben.
  • Gemäß der vorliegenden Ausführungsform kann eine Wirkung des Verhinderns eines Latch-up wie bei der fünften Ausführungsform erzielt werden. Weiter kann dieselbe Wirkung wie bei der ersten und zweiten Ausführungsform erzielt werden, wodurch das Latch-up sicherer verhindert wird.
  • Es sei angemerkt, dass in der Beschreibung jeder der oben beschriebenen Ausführungsformen der erste Leitungstyp dem n-Typ entspricht und der zweite Leitungstyp dem p-Typ entspricht, aber der erste Leitungstyp kann auch dem p-Typ entsprechen und der zweite Leitungstyp dem n-Typ.
  • Um die Halbleiterschicht zu gewinnen, kann beispielsweise ein Wafer entsprechend einem epitaktischen Wachstumsverfahren oder einem FZ-Verfahren (Floating Zone) verwendet werden.
  • Die Halbleitervorrichtung ist nicht auf einen IGBT oder einen MOSFET eingeschränkt und kann beispielsweise auch ein CSTBT sein.
  • Die Halbleitervorrichtung ist beispielsweise eine Siliziumvorrichtung, ist aber nicht darauf eingeschränkt. Die Leistungshalbleitervorrichtung kann beispielsweise auch eine Siliziumcarbidvorrichtung sein, die in den letzten Jahren entwickelt wurde und von der eine hohe Wirksamkeit erwartet wird.

Claims (12)

  1. Halbleitervorrichtung (102, 103, 109, 110, 111) mit einer ersten Elektrode (12) und einer Halbleiterschicht, die auf der ersten Elektrode (12) angeordnet ist, wobei ein Graben (5S) in der Halbleiterschicht an einer Oberfläche gebildet ist, die einer Oberfläche gegenüberliegt, die der ersten Elektrode (12) zugewandt ist, wobei die Halbleiterschicht enthält: eine erste Schicht (8V) eines ersten Leitungstyps, die auf der ersten Elektrode (12) angeordnet ist, eine zweite Schicht (14) eines zweiten Leitungstyps, die auf der ersten Schicht (8V) angeordnet ist, und eine dritte Schicht, die auf der zweiten Schicht (14) angeordnet ist und einen ersten Bereich (2) des ersten Leitungstyps und einen zweiten Bereich (3) des zweiten Leitungstyps aufweist, wobei die Halbleitervorrichtung (102) eine Leistungshalbleitervorrichtung ist, die weiter enthält: eine zweite Elektrode (11), die sowohl mit dem ersten Bereich (2) als auch mit dem zweiten Bereich (3) in Kontakt ist, eine Gateisolierschicht (9), die eine Innenwand des Grabens (5S) bedeckt, und eine Gateelektrode (ES), die in dem Graben (5S) eingebettet ist, wobei die Gateisolierschicht (9) dazwischenliegt, wobei die Gateelektrode (ES) enthält: einen ersten Abschnitt (1), der durch den ersten Bereich (2) und die zweite Schicht (14) in die erste Schicht (8V) ragt, und einen zweiten Abschnitt (13), der durch den zweiten Bereich (3) und die zweite Schicht (14) in die erste Schicht (8V) ragt, wobei die erste Schicht (8V) enthält: einen ersten Niederkonzentrationsbereich (8m) und einen ersten Hochkonzentrationsbereich (8p), der den zweiten Abschnitt bedeckt, wobei die Gateisolierschicht (9) dazwischen liegt, und der eine höhere Dotierungskonzentration als der erste Niederkonzentrationsbereich (8m) aufweist.
  2. Halbleitervorrichtung (102) gemäß Anspruch 1, bei der die Halbleiterschicht zwischen der ersten Elektrode (12) und der ersten Schicht (8V) eine vierte Schicht (6) des zweiten Leitungstyps enthält.
  3. Halbleitervorrichtung (103) gemäß Anspruch 1 oder 2, bei der der zweite Abschnitt (13) tiefer in die erste Schicht (8V) ragt als bis zu einer Tiefe, bis zu der der erste Abschnitt (1) in die erste Schicht (8V) ragt
  4. Halbleitervorrichtung (110) gemäß einem der Ansprüche 1 bis 3, bei der die zweite Schicht (14W) enthält: einen Basisbereich (14b) und einen rückwärtigen Bereich (14q), der in einem Bereich angeordnet ist, der in einer Draufsicht gesehen einem Ort des zweiten Bereichs (3) entspricht, in dem Basisbereich von der Seite der Halbleiterschicht aus gebildet ist, die näher an der zweiten Elektrode (11) liegt, und einen retrograden Aufbau aufweist.
  5. Halbleitervorrichtung (109) gemäß einem der Ansprüche 1 bis 4, bei der die zweite Schicht (14V) enthält: einen Normalkonzentrationsbereich (14n), der den ersten Abschnitt bedeckt, wobei eine Gateisolierschicht (9) dazwischen liegt, und einen zweiten Hochkonzentrationsbereich (14p), der den zweiten Abschnitt bedeckt, wobei eine Gateisolierschicht (9) dazwischen liegt, und der eine höhere Dotierungskonzentration als der Normalkonzentrationsbereich (14n) aufweist.
  6. Halbleitervorrichtung (111) gemäß Anspruch 5, bei der der zweite Abschnitt tiefer in die erste Schicht (8V) ragt als bis zu einer Tiefe, bis zu der der erste Abschnitt in die erste Schicht (8V) ragt.
  7. Halbleitervorrichtung (104) mit einer ersten Elektrode (12) und einer Halbleiterschicht, die auf der ersten Elektrode (12) angeordnet ist, wobei ein Graben (5S) in der Halbleiterschicht an einer Oberfläche gebildet ist, die einer Oberfläche gegenüberliegt, die der ersten Elektrode (12) zugewandt ist, wobei die Halbleiterschicht enthält: eine erste Schicht (8W), die auf der ersten Elektrode (12) angeordnet ist, eine zweite Schicht (14) eines zweiten Leitungstyps, die auf der ersten Schicht (8W) angeordnet ist, und eine dritte Schicht, die auf der zweiten Schicht (14) angeordnet ist und einen ersten Bereich (2) eines ersten Leitungstyps und einen zweiten Bereich (3) des zweiten Leitungstyps aufweist, wobei die Halbleitervorrichtung (104) eine Leistungshalbleitervorrichtung ist, die weiter enthält: eine zweite Elektrode (11), die sowohl mit dem ersten Bereich (2) als auch mit dem zweiten Bereich (3) in Kontakt ist, eine Gateisolierschicht (9), die eine Innenwand des Grabens (5S) bedeckt, und eine Gateelektrode (ES), die in dem Graben (5S) eingebettet ist, wobei die Gateisolierschicht (9) dazwischenliegt, wobei die Gateelektrode (ES) enthält: einen ersten Abschnitt, der durch den ersten Bereich (2) und die zweite Schicht (14) in die erste Schicht (8W) ragt, und einen zweiten Abschnitt, der durch den zweiten Bereich (3) und die zweite Schicht (14) in die erste Schicht (8W) ragt, wobei die erste Schicht (8W) enthält: einen ersten Niederkonzentrationsbereich (8m) des ersten Leitungstyps, einen ersten Hochkonzentrationsbereich (8p) des ersten Leitungstyps, der den zweiten Abschnitt bedeckt, wobei die Gateisolierschicht (9) dazwischen liegt, und der eine höhere Dotierungskonzentration als der erste Niederkonzentrationsbereich (8m) aufweist, und einen zweiten Niederkonzentrationsbereich (25) des zweiten Leitungstyps, der den ersten Abschnitt bedeckt, wobei die Gateisolierschicht (9) dazwischen liegt, und der eine niedrigere Dotierungskonzentration als die zweite Schicht (14) aufweist.
  8. Halbleitervorrichtung (104) gemäß Anspruch 7, bei der die Halbleiterschicht zwischen der ersten Elektrode (12) und der ersten Schicht (8W) eine vierte Schicht (6) des zweiten Leitungstyps enthält.
  9. Halbleitervorrichtung (105) mit einer ersten Elektrode (12) und einer Halbleiterschicht, die auf der ersten Elektrode (12) angeordnet ist, wobei ein Graben (5S) in der Halbleiterschicht an einer Oberfläche gebildet ist, die einer Oberfläche gegenüberliegt, die der ersten Elektrode (12) zugewandt ist, wobei die Halbleiterschicht enthält: eine erste Schicht (8) eines ersten Leitungstyps, die auf der ersten Elektrode (12) angeordnet ist, eine zweite Schicht (14V) eines zweiten Leitungstyps, die auf der ersten Schicht (8) angeordnet ist, und eine dritte Schicht, die auf der zweiten Schicht (14V) angeordnet ist und einen ersten Bereich (2) des ersten Leitungstyps und einen zweiten Bereich (3) des zweiten Leitungstyps aufweist, wobei die Halbleitervorrichtung (105) eine Leistungshalbleitervorrichtung ist, die weiter enthält: eine zweite Elektrode (11), die sowohl mit dem ersten Bereich (2) als auch mit dem zweiten Bereich (3) in Kontakt ist, eine Gateisolierschicht (9), die eine Innenwand des Grabens (5S) bedeckt, und eine Gateelektrode (ES), die in dem Graben (5S) eingebettet ist, wobei die Gateisolierschicht (9) dazwischenliegt, wobei die Gateelektrode (ES) enthält: einen ersten Abschnitt, der durch den ersten Bereich (2) und die zweite Schicht (14V) in die erste Schicht (8) ragt, und einen zweiten Abschnitt, der durch den zweiten Bereich (3) und die zweite Schicht (14V) in die erste Schicht (8) ragt, wobei die zweite Schicht (14V) enthält: einen Normalkonzentrationsbereich (14n), der den ersten Abschnitt bedeckt, wobei eine Gateisolierschicht (9) dazwischen liegt, und einen zweiten Hochkonzentrationsbereich (14p), der den zweiten Abschnitt bedeckt, wobei eine Gateisolierschicht (9) dazwischen liegt, und der eine höhere Dotierungskonzentration als der Normalkonzentrationsbereich (14n) aufweist.
  10. Halbleitervorrichtung (105) gemäß Anspruch 9, bei der die Halbleiterschicht zwischen der ersten Elektrode (12) und der ersten Schicht (8W) eine vierte Schicht (6) des zweiten Leitungstyps enthält.
  11. Halbleitervorrichtung gemäß Anspruch 9 oder 10, bei der der zweite Abschnitt tiefer in die erste Schicht (8) ragt als bis zu einer Tiefe, bis zu der der erste Abschnitt in die erste Schicht (8) ragt.
  12. Halbleitervorrichtung gemäß einem der Ansprüche 9 bis 11, bei der der zweite Hochkonzentrationsbereich (14p) weniger tief gebildet ist als die Gateelektrode (ES).
DE102010021128.1A 2009-06-04 2010-05-21 Leistungshalbleitervorrichtung Active DE102010021128B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009135022A JP5013436B2 (ja) 2009-06-04 2009-06-04 電力用半導体装置
JP2009-135022 2009-06-04

Publications (2)

Publication Number Publication Date
DE102010021128A1 DE102010021128A1 (de) 2010-12-09
DE102010021128B4 true DE102010021128B4 (de) 2015-03-19

Family

ID=43049479

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102010021128.1A Active DE102010021128B4 (de) 2009-06-04 2010-05-21 Leistungshalbleitervorrichtung
DE102010064468.4A Active DE102010064468B3 (de) 2009-06-04 2010-05-21 Leistungshalbleitervorrichtung mit einer in einem Graben eingebetteten Gateelektrode

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102010064468.4A Active DE102010064468B3 (de) 2009-06-04 2010-05-21 Leistungshalbleitervorrichtung mit einer in einem Graben eingebetteten Gateelektrode

Country Status (4)

Country Link
US (1) US8552468B2 (de)
JP (1) JP5013436B2 (de)
KR (1) KR101213061B1 (de)
DE (2) DE102010021128B4 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP2011044508A (ja) * 2009-08-19 2011-03-03 Toshiba Corp 電力用半導体装置
JP2011091086A (ja) * 2009-10-20 2011-05-06 Mitsubishi Electric Corp 半導体装置
JP2012169551A (ja) * 2011-02-16 2012-09-06 Mitsubishi Electric Corp トレンチゲート型半導体装置
JP5568036B2 (ja) * 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
US8610204B2 (en) 2011-03-15 2013-12-17 Toyota Jidosha Kabushiki Kaisha Semiconductor device
KR101315407B1 (ko) * 2012-06-04 2013-10-07 한화케미칼 주식회사 에미터 랩 스루 태양 전지 및 이의 제조 방법
JP5979993B2 (ja) * 2012-06-11 2016-08-31 ルネサスエレクトロニクス株式会社 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔの製造方法
CN104254920B (zh) * 2012-07-19 2017-03-08 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6190206B2 (ja) * 2012-08-21 2017-08-30 ローム株式会社 半導体装置
JP6284314B2 (ja) 2012-08-21 2018-02-28 ローム株式会社 半導体装置
JP6564821B2 (ja) * 2012-08-21 2019-08-21 ローム株式会社 半導体装置
JP2014103352A (ja) * 2012-11-22 2014-06-05 Toyota Motor Corp 半導体装置
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
DE112013006666B4 (de) * 2013-02-13 2019-04-11 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung
WO2014162498A1 (ja) * 2013-04-02 2014-10-09 トヨタ自動車株式会社 トレンチゲート電極を利用するｉｇｂｔ
JP5941447B2 (ja) * 2013-09-06 2016-06-29 株式会社東芝 半導体装置
JP5729497B1 (ja) * 2014-02-04 2015-06-03 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
TWI535006B (zh) * 2014-08-25 2016-05-21 新唐科技股份有限公司 絕緣閘極雙極性電晶體及其製造方法
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
JP6514567B2 (ja) * 2015-05-15 2019-05-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6869791B2 (ja) * 2017-04-21 2021-05-12 三菱電機株式会社 半導体スイッチング素子及びその製造方法
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
JP7222180B2 (ja) * 2018-04-04 2023-02-15 富士電機株式会社 半導体装置
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
JP7502130B2 (ja) 2020-09-18 2024-06-18 株式会社東芝 半導体装置
JP7179236B2 (ja) * 2020-10-23 2022-11-28 ヌヴォトンテクノロジージャパン株式会社 半導体装置
DE112021004603T5 (de) * 2021-05-11 2023-06-15 Fuji Electric Co., Ltd. Halbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308328A (ja) * 2000-04-24 2001-11-02 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置
WO2005048352A1 (en) * 2003-11-12 2005-05-26 Toyota Jidosha Kabushiki Kaisha Trench gate field effect devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297060B2 (ja) * 1990-09-17 2002-07-02 株式会社東芝 絶縁ゲート型サイリスタ
JPH06291178A (ja) 1993-03-31 1994-10-18 Canon Inc 半導体装置の製造方法
JP3325692B2 (ja) 1994-03-07 2002-09-17 三菱電機株式会社 半導体装置の製造方法
JP3307785B2 (ja) 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
EP2043158B1 (de) 1996-07-19 2013-05-15 SILICONIX Incorporated Dmos grabentransistor mit grabenbodenimplantation
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
JP4371521B2 (ja) 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP4939012B2 (ja) * 2005-08-26 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2007258617A (ja) * 2006-03-24 2007-10-04 Toyota Industries Corp 半導体装置及びその半導体装置の製造方法
JP2008021918A (ja) 2006-07-14 2008-01-31 Mitsubishi Electric Corp 半導体装置
JP2007173878A (ja) * 2007-03-28 2007-07-05 Toshiba Corp 半導体装置
JP2009170629A (ja) * 2008-01-16 2009-07-30 Nec Electronics Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308328A (ja) * 2000-04-24 2001-11-02 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置
WO2005048352A1 (en) * 2003-11-12 2005-05-26 Toyota Jidosha Kabushiki Kaisha Trench gate field effect devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP2001-308328A (abstract). 2001.

Also Published As

Publication number Publication date
US20100308401A1 (en) 2010-12-09
DE102010021128A1 (de) 2010-12-09
JP5013436B2 (ja) 2012-08-29
DE102010064468B3 (de) 2015-08-20
KR20100130947A (ko) 2010-12-14
JP2010283128A (ja) 2010-12-16
US8552468B2 (en) 2013-10-08
KR101213061B1 (ko) 2012-12-18

Similar Documents

Publication Publication Date Title
DE102010021128B4 (de) Leistungshalbleitervorrichtung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102008023519B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE112017000441B4 (de) Halbleiterbauteil
DE102006050338B4 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE102007020657B4 (de) Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
DE102009042391B4 (de) Halbleitervorrichtung
DE102019214213A1 (de) Halbleitervorrichtung
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102008011252A1 (de) Halbleitervorrichtung
DE102007043341A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112015006832T5 (de) Halbleiteranordnung
DE112019000544T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE102017114568B4 (de) Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon
DE69233363T2 (de) Bipolarer Transistor vom isolierten Gatetyp mit Überspannungschutz
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102004041198A1 (de) Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
DE102021103703A1 (de) Hochvolt-Randabschluss-Struktur für Leistungshalbleiterbauelemente und Verfahren zum Herstellen derselben
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
EP1097482B1 (de) J-fet-halbleiteranordnung
DE102009038776B4 (de) Halbleitervorrichtung mit einem internen Isoliertgatebipolartransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R130 Divisional application to

Ref document number: 102010064468

Country of ref document: DE

Effective date: 20120210

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final