KR101315407B1 - 에미터 랩 스루 태양 전지 및 이의 제조 방법 - Google Patents

에미터 랩 스루 태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101315407B1
KR101315407B1 KR1020120059871A KR20120059871A KR101315407B1 KR 101315407 B1 KR101315407 B1 KR 101315407B1 KR 1020120059871 A KR1020120059871 A KR 1020120059871A KR 20120059871 A KR20120059871 A KR 20120059871A KR 101315407 B1 KR101315407 B1 KR 101315407B1
Authority
KR
South Korea
Prior art keywords
trench
substrate
solar cell
emitter
hole
Prior art date
Application number
KR1020120059871A
Other languages
English (en)
Inventor
정우원
조재억
이홍구
현덕환
이용화
Original Assignee
한화케미칼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한화케미칼 주식회사 filed Critical 한화케미칼 주식회사
Priority to KR1020120059871A priority Critical patent/KR101315407B1/ko
Priority to JP2015514894A priority patent/JP2015518286A/ja
Priority to CN201380029649.XA priority patent/CN104380477A/zh
Priority to EP13800382.7A priority patent/EP2856513A4/en
Priority to US14/402,120 priority patent/US9666734B2/en
Priority to PCT/KR2013/004265 priority patent/WO2013183867A1/en
Priority to TW102117921A priority patent/TWI568004B/zh
Application granted granted Critical
Publication of KR101315407B1 publication Critical patent/KR101315407B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458—Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 에미터 랩 스루 태양 전지 및 이의 제조 방법에 관한 것이다. 본 발명에 따른 태양 전지는 누설 전류의 발생이 최소화될 수 있을 뿐 아니라, 에너지 변환 효율의 측정시 오차 발생이 최소화될 수 있는 구조를 가진다. 또한, 본 발명에 따른 태양 전지의 제조 방법은 전극의 정렬 상태를 쉽게 확인할 수 있어 보다 향상된 생산성을 제공할 수 있다.

Description

에미터 랩 스루 태양 전지 및 이의 제조 방법{EMITTER WRAP-THROUGH SOLAR CELL AND METHOD OF PREPARING THE SAME}
본 발명은 에미터 랩 스루 구조를 갖는 백-컨택 태양 전지 및 이의 제조 방법에 관한 것이다.
일반적으로 태양 전지는 반도체 기판의 전면과 후면에 각각 전극이 구비되는 구조를 갖는데, 수광면인 전면에 전면극이 구비됨에 따라, 전면전극의 면적만큼 수광면적이 줄어들게 된다. 이와 같은 수광부 면적이 축소되는 문제를 해결하기 위해 백-컨택 태양 전지가 제안되었다.
백-컨택 태양 전지는 그 구조에 따라 MWA(Metallization Wrap Around), MWT(Metallization Wrap Through), EWT(Emitter Wrap Through), 백-정션(back-junction) 등으로 구분된다.
도 1은 일반적인 에미터 랩 스루 태양 전지(이하 'EWT 태양 전지'라 함)의 후면(즉, 정상 작동 중에 태양과 마주하도록 구성된 전면과 대향하는 면) 중 일부를 확대하여 나타낸 것이다. 도 1에 따르면, EWT 태양 전지의 후면에는 서로 다른 도전성을 갖는 베이스 전극(15)과 에미터 전극(25)이 모두 위치하며, 그 중 에미터 전극(25)은 p-n정션 분리를 위해 기판의 후면에 형성된 트렌치(trench) 내에 형성된다. 즉, 일반적인 EWT 태양 전지의 경우, 베이스 전극(15)과 에미터 전극(25)이 높이 차이를 갖는 구조(예를 들어, 베이스 전극이 에미터 전극 보다 약 10 내지 30㎛ 더 높은 구조)로 형성된다.
한편, 이러한 EWT 태양 전지의 에너지 변환 효율 측정은 전지의 후면에 균일한 압력이 가해질수록 그 오차를 최소화할 수 있는데, 상기와 같은 EWT 태양 전지의 구조적 특성(특히, 베이스 전극과 에미터 전극의 높이 차이)으로 인해 불균일한 밀착 압력이 발생하여 에너지 변환 효율 측정에 오차가 크게 나타나는 문제점이 있다.
그리고, 일반적인 EWT 태양 전지의 제조 과정에서, 베이스 전극과 에미터 전극은 각각의 전극 형성 물질을 기판의 대응 영역에 프린팅 또는 코팅하는 방법으로 형성되는데, 이와 같은 프린팅 또는 코팅 공정에서 각 전극이 정확한 위치에 형성되었는지, 그 정렬(alignment) 상태를 정확하게 확인하는데 한계가 있다.
또한, 상기와 같은 EWT 태양 전지의 구조적 특성상, p-n 정션의 분리에도 불구하고 베이스 전극과 에미터 전극 간의 거리가 가깝기 때문에 누설 전류가 발생하는 문제점이 있다.
본 발명은 베이스 전극과 에미터 전극이 보다 효과적으로 격리(isolation)되어 누설 전류 발생이 최소화될 수 있고, 에너지 변환 효율의 측정시 오차 발생이 최소화될 수 있는 구조를 갖는 EWT 태양 전지를 제공하기 위한 것이다.
또한, 본 발명은 베이스 전극과 에미터 전극의 정렬 상태를 보다 단순화된 방법으로 확인할 수 있는 상기 EWT 태양 전지의 제조 방법을 제공하기 위한 것이다.
본 발명의 일 구현예에 따르면,
정상 작동 중에 태양과 마주하는 전면과 상기 전면에 대향하는 후면을 가지며, 상기 후면 상에 제 1 트렌치(10) 및 제 2 트렌치(20)가 서로 물리적으로 분리되어 형성되어 있고, 상기 제 2 트렌치를 통해 기판을 관통하는 비아-홀(via-hole)(30)이 하나 이상 형성되어 있는 제 1 도전형의 반도체 기판(100); 및
상기 제 1 트렌치(10)의 내부에 형성된 제 1 도전형의 베이스 전극(15)과, 상기 제 2 트렌치(20) 및 비아-홀(30)의 내부에 형성된 제 2 도전형의 에미터 전극(25)
을 포함하는 EWT 태양 전지가 제공된다.
여기서, 상기 제 1 트렌치(10)와 제 2 트렌치(20)는 물리적으로 서로 분리되어 맞물려 있는(interdigitated) 구조를 가질 수 있다.
그리고, 상기 반도체 기판(100)은 p-형 도핑된 실리콘 웨이퍼일 수 있고; 상기 반도체 기판(100)의 전면은 요철 구조로 텍스쳐링(texturing)되어 있을 수 있다.
또한, 상기 제 1 트렌치(10) 및 제 2 트렌치(20)는 각각 독립적으로 상기 기판의 후면 상에 200 내지 700 ㎛의 폭 및 20 내지 _60_㎛의 깊이로 형성되어 있을 수 있다.
그리고, 상기 비아-홀(30)의 직경은 25 내지 100 ㎛일 수 있다.
한편, 본 발명의 다른 구현예에 따르면,
정상 작동 중에 태양과 마주하는 전면과 상기 전면에 대향하는 후면을 갖는 제 1 도전형의 반도체 기판(100)을 준비하는 단계;
상기 기판의 후면에 물리적으로 서로 분리된 제 1 트렌치(10) 및 제 2 트렌치(20)와, 상기 제 2 트렌치를 통해 기판을 관통하는 하나 이상의 비아-홀(30)을 형성하는 단계;
상기 기판의 전면, 제 2 트렌치(20)의 내부면 및 비아-홀(30)의 내부면 상에 각각 제 2 도전형의 에미터층(40)을 형성하는 단계;
상기 기판의 후면 및 제 1 트렌치(10)의 바닥면 상에 패시베이션층(60)을 형성하고, 상기 기판의 전면에 반사방지층(65)을 형성하는 단계; 및
상기 제 1 트렌치(10)의 내부에 제 1 도전형의 베이스 전극(15)을 형성하고, 상기 제 2 트렌치(20)와 비아-홀(30)의 내부에 제 2 도전형의 에미터 전극(25)을 형성하는 단계
를 포함하는 에미터 랩 스루 태양 전지의 제조 방법이 제공된다.
여기서, 상기 제 1 트렌치(10)와 제 2 트렌치(20)는 레이져 그루빙에 의해 형성될 수 있으며; 서로 분리되어 맞물려 있는(interdigitated) 형태로 형성될 수 있다.
그리고, 상기 비아-홀(30)은 레이져 드릴링 공정, 습식 에칭 공정, 건식 에칭 공정, 기계적 드릴링 공정, 워터젯 머시닝 공정 또는 이들의 혼합 공정에 의해 형성될 수 있다.
본 발명에 따른 EWT 태양 전지는 베이스 전극과 에미터 전극이 효과적으로 격리되어 있어 누설 전류의 발생이 최소화될 수 있을 뿐 아니라, 에너지 변환 효율의 측정시 오차 발생이 최소화될 수 있는 구조를 갖는다. 또한, 본 발명에 따른 상기 태양 전지의 제조 방법은 전극의 정렬 상태를 육안으로도 쉽게 확인할 수 있어 보다 향상된 생산성을 제공할 수 있다.
도 1은 일반적인 EWT 태양 전지의 후면 중 일부를 확대하여 나타낸 사시도이다.
도 2a와 도 2b 및 도 3a와 도 3b은 각각 본 발명의 일 구현예에 따른 EWT 태양 전지의 후면 중 일부를 확대하여 나타낸 (a) 사시도와 (b) 그 평면도다.
도 4는 본 발명의 일 구현예에 따른 EWT 태양 전지에 포함되는 반도체 기판의 일부 단면을 확대하여 나타낸 도면이다.
도 5는 본 발명의 일 구현예에 따른 EWT 태양 전지의 제조 방법을 대략적으로 나타낸 공정 순서도이다.
이하, 본 발명의 구현예들에 따른 EWT 태양 전지 및 이의 제조 방법에 대하여 설명하기로 한다.
그에 앞서, 본 명세서 전체에서 명시적인 언급이 없는 한, 전문 용어는 단지 특정 구현예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다.
그리고, 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.
또한, 명세서에서 사용되는 '포함'의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 또는 성분의 부가를 제외시키는 것은 아니다.
또한, 본 명세서 전체에서 '내부에 형성'된다고 함은 임의의 구조에 의해 형성된 공간의 일부 또는 전부를 차지하는 형태로 충전되어 있는 상태를 의미한다. 일 예를 들면, 본 발명에 있어서, 제 1 트렌치의 내부에 형성된 제 1 도전형의 베이스 전극의 경우, 도 2a와 같이 베이스 전극(15)이 제 1 트렌치(10)의 일부를 차지하는 형태로 형성되어 있거나, 또는 도 3a와 같이 베이스 전극(15)이 제 1 트렌치(10)의 전부를 차지하는 형태로 형성되어 있는 것을 의미한다.
또한, 본 명세서 전체에서 '제 1' 또는 '제 2' 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있으나, 상기 구성요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로도 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 구현예들에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.　 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명자들은 EWT 태양 전지에 대한 연구 과정에서, 도 1과 같은 일반적인 EWT 태양 전지는 기판의 후면에 형성된 베이스 전극(15)과 에미터 전극(25)이 높이 차이를 갖는 구조로 형성됨에 따라, 에너지 변환 효율 측정시 오차가 크게 발생할 뿐만 아니라, 전극의 격리가 충분하지 않아 누설 전류가 발생하고, 그 제조 과정에서 전극의 정렬 상태를 정확하게 확인하는데 한계가 있음을 확인하였다.
이에, 본 발명자들은 상기 문제점들을 해결하기 위한 연구를 거듭하는 과정에서, 도 2a 또는 도 3a와 같이 기판(100)의 후면에 물리적으로 분리된 형태의 제 1 트렌치(10) 및 제 2 트렌치(20)를 형성하고, 상기 제 1 트렌치의 내부에 베이스 전극(15)을, 그리고 제 2 트렌치의 내부에 에미터 전극(25)을 각각 형성시킬 경우, 기판의 후면 굴곡을 없앨 수 있어 에너지 변환 효율 측정시 오차가 최소화될 수 있을 뿐 아니라, 전극이 보다 효과적으로 격리될 수 있어 누설 전류의 발생이 최소화될 수 있음을 확인하였다. 그리고, 상기와 같이 각 전극이 각각의 트렌치 내부에 형성됨에 따라, 그 제조 과정에서도 각 전극의 정렬 상태를 육안으로도 정확히 판별할 수 있음을 확인하였다.
이러한 본 발명의 일 구현예에 따르면,
정상 작동 중에 태양과 마주하는 전면과 상기 전면에 대향하는 후면을 가지며, 상기 후면 상에 제 1 트렌치(10) 및 제 2 트렌치(20)가 서로 물리적으로 분리되어 형성되어 있고, 상기 제 2 트렌치를 통해 기판을 관통하는 비아-홀(via-hole)(30)이 하나 이상 형성되어 있는 제 1 도전형의 반도체 기판(100); 및
상기 제 1 트렌치(10)의 내부에 형성된 제 1 도전형의 베이스 전극(15)과, 상기 제 2 트렌치(20) 및 비아-홀(30)의 내부에 형성된 제 2 도전형의 에미터 전극(25)
을 포함하는 EWT 태양 전지가 제공된다.
이하, 도 2a 내지 도 5를 참고하여 본 발명에 따른 EWT 태양 전지에 대하여 설명한다.
먼저, 본 발명에 따른 EWT 태양 전지는 반도체 기판(100)을 포함한다.
상기 반도체 기판(100)은 정상 작동 중에 태양과 마주하는 전면과 상기 전면에 대향하는 후면을 갖는 것으로서; 그 두께는 150 내지 220 ㎛ 일 수 있다. 다만, 상기 기판의 두께는 태양 전지에 요구되는 기계적 물성, 기판에 형성되는 트렌치의 깊이 등을 고려하여 결정될 수 있으므로, 상기 범위로 제한되는 것은 아니다.
그리고, 상기 반도체 기판(100)은 제 1 도전형을 갖는 것으로서, 여기서 제 1 도전형은 p형 또는 n형이고, 후술하는 제 2 도전형은 상기 제 1 도전형의 반대인 것을 의미한다. 비제한적인 예를 들면, 상기 반도체 기판(100)은 p형 도핑된 실리콘 웨이퍼일 수 있으며, 이 밖에도 본 발명이 속하는 기술분야에서 통상적인 것이 적용될 수 있다.
상기 반도체 기판(100)의 전면은 정상 작동 중에 태양과 마주하는 면으로서, 입사되는 태양광의 흡수율을 향상시키기 위하여 요철 구조를 가지도록 텍스쳐링(texturing)되어 있을 수 있다. 여기서, 상기 요철 구조는 규칙적인 역 피라미드 패턴을 포함하는 다양한 형태를 가질 수 있다.
한편, 상기 반도체 기판(100)의 후면은 상기 전면에 대향하는 면으로서, 상기 후면 상에는 제 1 트렌치(10) 및 제 2 트렌치(20)가 서로 물리적으로 분리되어 형성되어 있고, 상기 제 2 트렌치를 통해 기판을 관통하는 비아-홀(30)이 하나 이상 형성되어 있을 수 있다. 그리고, 상기 제 1 트렌치(10)의 내부에는 제 1 도전형의 베이스 전극(15)이 형성되어 있을 수 있고, 상기 제 2 트렌치(20)와 비아-홀(30)의 내부에는 제 2 도전형의 에미터 전극(25)이 형성되어 있을 수 있다.
즉, 본 발명에 따른 EWT 태양 전지는, 도 1과 같이 기판의 후면 상에 하나의 트렌치가 형성되어 있고 그 내부에 에미터 전극이 형성되어 있는 이전의 EWT 태양 전지와 달리, 기판의 후면 상에 제 1 트렌치(10) 및 제 2 트렌치(20)가 서로 물리적으로 분리되어 형성되어 있고, 그 내부에 베이스 전극(15)과 에미터 전극(25)이 각각 형성되어 있는 구조를 갖는다.
그에 따라, 본 발명에 따른 EWT 태양 전지는 베이스 전극(15)과 에미터 전극(25)이 서로 물리적으로 분리되어 형성된 각각의 트렌치에 의해 보다 효과적으로 격리(isolation)될 수 있어, 태양 전지의 구동시 누설 전류의 발생이 최소화될 수 있다. 나아가, 이전의 EWT 태양 전지와 달리, 상기 베이스 전극(15)과 에미터 전극(25) 간에 높이 차이가 없어서(즉, 기판의 후면 굴곡을 없앨 수 있어서) 에너지 변환 효율의 측정시 오차가 최소화될 수 있다. 그 뿐 아니라, 상기 베이스 전극(15)과 에미터 전극(25)이 각각의 트렌치 내부에 형성됨에 따라, 그 제조 과정에서도 각 전극의 정렬 상태를 육안으로도 정확히 판별할 수 있어, 태양 전지의 생산성 향상을 가능케 한다.
본 발명에 따르면, 상기 제 1 트렌치(10)와 제 2 트렌치(20)는 기판의 후면 상에 물리적으로 서로 분리되어 연결되지 않는 형태로 형성되어 있으며, 그 형태는 특별히 제한되지 않는다. 다만, 본 발명에 따르면, 상기 제 1 트렌치(10)와 제 2 트렌치(20)는 서로 분리되어 맞물려 있는(interdigitated) 형태로 형성되는 것이 태양 전지의 효율 향상 측면에서 유리하다.
그리고 본 발명에 따르면, 상기 제 1 트렌치(10) 및 제 2 트렌치(20)는 각각 독립적으로 상기 기판의 후면 상에 200 내지 700 ㎛의 폭 및 20 내지 60㎛의 깊이로 형성될 수 있다. 이때 각 트렌치의 깊이 및 폭은 각 트렌치 내부에 형성되는 전극의 폭 및 깊이, 전극의 격리 효과, 기판의 두께 등을 고려하여 다양한 범위로 변경될 수 있으므로, 반드시 상기 예시된 범위로 제한되는 것은 아니다.
한편, 상기 반도체 기판(100)에는 상기 제 2 트렌치(20)를 통해 기판을 관통하는 비아-홀(30)이 하나 이상 형성되어 있다.
상기 비아-홀(30)은 에미터 전극(25)이 기판 전면의 에미터층(40)과 전기적으로 연결되도록 하는 매개 역할을 하는 것으로서, 도 4에 나타낸 바와 같이 상기 제 2 트렌치(20)를 통해 기판을 관통한다.
이때, 상기 비아-홀(30)의 형상은 일반적인 직선형일 수 있으며, 바람직하게는 기판의 전면으로 갈수록 비아-홀의 단면적이 계단식으로 또는 연속적으로 작아지는 형태인 것이 태양 전지의 제조 과정에서 에미터 전극(25)의 이격 현상을 최소화할 수 있고 기판 전면의 수광부 면적을 최대화할 수 있어 유리하다.
그리고, 본 발명에 따르면, 상기 비아-홀(30)의 직경은 25 내지 100 ㎛, 바람직하게는 30 내지 90 ㎛, 보다 바람직하게는 30 내지 80 ㎛일 수 있다. 상기 비아-홀(30)의 직경은 에미터 전극(25) 충진 공정의 효율성 및 기판 전면의 수광부 면적 등을 고려하여 상기 범위에서 조절되는 것이 유리하다.
한편, 본 발명에 따른 EWT 태양 전지는 상기 제 1 트렌치(10)의 내부에 형성된 제 1 도전형의 베이스 전극(15)과 상기 제 2 트렌치(20)와 비아-홀(30)의 내부에 형성된 제 2 도전형의 에미터 전극(25)을 포함한다.
본 발명에 있어서, 상기 베이스 전극(15)이 제 1 트렌치(10)의 내부에 형성되어 있다고 함은 제 1 트렌치(10)에 의해 형성된 공간의 일부 또는 전부를 차지하는 형태 형성되어 있음을 의미한다.
즉, 도 2a 및 도 2b와 같이, 상기 베이스 전극(15)은 제 1 트렌치(10)에 의해 형성된 공간의 일부를 차지하는 형태, 바람직하게는 제 1 트렌치(10)의 깊이와 동일한 높이로 형성되어 있을 수 있다. 또는, 도 3a 및 도 3b와 같이, 상기 베이스 전극(15)은 제 1 트렌치에 의해 형성된 공간의 전부를 차지하는 형태, 바람직하게는 제 1 트렌치(10)의 깊이와 동일한 높이로 형성되어 있을 수 있다. 마찬가지로, 상기 에미터 전극(25)은 제 2 트렌치(20)와 비아-홀(30)에 의해 형성된 공간의 일부 또는 전부를 차지할 수 있다.
다만, 본 발명에 따르면 각 전극은 도 2a 및 도 2b와 같은 형태로 구현되는 것이 생산 효율 등의 측면에서 보다 유리하다. 그리고, 도 2a 및 도 2b에서 각 전극과 기판 사이의 빈 공간의 넓이, 또는 도 3a 및 도 3b에서 각 전극이 각 트렌치 내에 모두 채워진 형태 등은 본 발명의 일 구현예를 설명하기 위해 과장하여 표현된 것으로서, 본 발명에 따른 EWT 태양 전지가 상기 각 도면에 구현된 예만으로 한정되는 것은 아니다.
본 발명에 따른 EWT 태양 전지는 상기와 같이 베이스 전극(15) 및 에미터 전극(25)이 각각의 트렌치 내부에 형성됨에 따라, 전극의 격리 효과가 우수하여 누설전류의 발생이 최소화될 수 있을 뿐 아니라, 전극간의 높이 차이가 없어 에너지 변환 효율의 측정시 오차 발생이 최소화될 수 있다.
여기서, 상기 베이스 전극(15)은 기판의 도전성과 같은 제 1 도전형일 수 있으며, 바람직하게는 p형일 수 있다. 또한, 상기 에미터 전극(25)은 상기 베이스 전극(15)과는 다른 제 2 도전형일 수 있으며, 바람직하게는 n 형일 수 있다.
그리고, 바람직하게는, 상기 베이스 전극(15) 및 에미터 전극(25)은 기판의 후면에 형성된 트렌치들의 구조와 마찬가지로, 서로 분리되어 맞물려 있는(interdigitated) 형태를 가질 수 있으며, 그에 따라 각각의 전극은 다수 개의 핑거 전극이 버스바 전극에 연결된 형태, 즉 어골(fish bone) 형태를 가질 수 있다.
한편, 본 발명의 다른 구현예에 따르면,
정상 작동 중에 태양과 마주하는 전면과 상기 전면에 대향하는 후면을 갖는 제 1 도전형의 반도체 기판(100)을 준비하는 단계;
상기 기판의 후면에 물리적으로 서로 분리된 제 1 트렌치(10) 및 제 2 트렌치(20)와, 상기 제 2 트렌치를 통해 기판을 관통하는 하나 이상의 비아-홀(30)을 형성하는 단계;
상기 기판의 전면, 제 2 트렌치(20)의 내부면 및 비아-홀(30)의 내부면 상에 각각 제 2 도전형의 에미터층(40)을 형성하는 단계;
상기 기판의 후면 및 제 1 트렌치(10)의 바닥면 상에 패시베이션층(60)을 형성하고, 상기 기판의 전면에 반사방지층(65)을 형성하는 단계; 및
상기 제 1 트렌치(10)의 내부에 제 1 도전형의 베이스 전극(15)을 형성하고, 상기 제 2 트렌치(20)와 비아-홀(30)의 내부에 제 2 도전형의 에미터 전극(25)을 형성하는 단계
를 포함하는 EWT 태양 전지의 제조 방법이 제공된다.
이하, 도 5를 참고로, 상기 구현예에 따른 EWT 태양 전지의 제조 방법에 대하여 설명한다.
먼저, 도 5의 (a)와 같이, 반도체 기판(100)을 준비한다. 상기 반도체 기판(100)은 정상 작동 중에 태양과 마주하는 전면과 상기 전면에 대향하는 후면을 갖는 것으로서; 그 두께는 150 내지 220 ㎛일 수 있다. 다만, 상기 기판의 두께는 태양 전지에 요구되는 기계적 물성, 기판에 형성되는 트렌치의 깊이 등을 고려하여 결정될 수 있으므로, 상기 범위로 제한되는 것은 아니다.
그리고, 상기 반도체 기판(100)은 제 1 도전형을 갖는 것으로서, 비제한적인 예를 들면 p형 도핑된 실리콘 웨이퍼일 수 있으며, 이 밖에도 본 발명이 속하는 기술분야에서 통상적인 것이 적용될 수 있다.
도 5의 (a)에는 도시되어 있지 않으나, 도 2a와 같이 상기 반도체 기판(100)의 전면은 요철 구조를 가지도록 텍스쳐링(texturing)되어 있을 수 있다. 여기서, 상기 요철 구조는 규칙적인 역 피라미드 패턴을 포함하는 다양한 형태를 가질 수 있다.
상기 텍스쳐링은 기판 전면에서의 태양광 반사를 줄이기 위한 것으로서, 습식 식각 방법 또는 반응성 이온 식각 등의 건식 식각 방법을 적용하여 진행될 수 있다. 비제한적인 예를 들면, 상기 습식 식각 방법의 경우 수산화칼륨, 수산화나트륨, 수산화암모늄, 테트라히드록시메틸암모늄 및 테트라히드록시에틸암모늄으로 이루어진 군에서 선택되는 1종 이상의 알칼리 화합물을 포함하는 식각액 조성물이 사용될 수 있다. 그리고 상기 식각액 조성물에는 비점 100℃ 이상, 바람직하게는 150 내지 400℃인 고리형 화합물이 포함될 수 있다. 이때 상기 고리형 화합물은 조성물 전체 중량을 기준으로 0.1 내지 50 중량%, 바람직하게는 2 내지 30 중량%, 보다 바람직하게는 2 내지 10 중량%로 포함될 수 있다. 상기 고리형 화합물은 결정성 실리콘 표면의 젖음성을 개선시켜 상기 알칼리 화합물에 의한 과에칭을 방지할 수 있으며, 에칭되어 용해된 수소 버블을 빨리 떨어뜨림으로써 버블 스틱 현상이 발생하는 것을 방지하는 역할도 한다.
그리고, 도 5의 (b)와 같이, 상기 기판의 후면에 물리적으로 서로 분리된 제 1 트렌치(10) 및 제 2 트렌치(20)와, 상기 제 2 트렌치를 통해 기판을 관통하는 하나 이상의 비아-홀(30)을 형성하는 단계가 수행될 수 있다.
상기 제 1 트렌치(10) 및 제 2 트렌치(20)는 본 발명이 속하는 기술분야에서 통상적인 방법에 의해 형성될 수 있으며, 바람직하게는 레이져 그루빙(grooving)을 이용하여 기판(100)의 후면에 그리드 라인을 그루빙하는 방법으로 형성될 수 있다.
본 발명에 따르면, 상기 제 1 트렌치(10)와 제 2 트렌치(20)는 기판의 후면 상에 물리적으로 서로 분리되어 연결되지 않는 형태로 형성될 수 있으며, 이때 그 형태는 특별히 제한되지 않으나, 서로 분리되어 맞물려 있는(interdigitated) 형태로 형성되는 것이 태양 전지의 효율 향상 측면에서 유리하다.
그리고 본 발명에 따르면, 상기 제 1 트렌치(10) 및 제 2 트렌치(20)는 각각 독립적으로 상기 기판의 후면 상에 200 내지 700 ㎛의 폭 및 20 내지 60 ㎛의 깊이로 형성될 수 있다. 이때 각 트렌치의 깊이 및 폭은 각 트렌치 내부에 형성되는 전극의 폭 및 깊이, 전극의 격리 효과, 기판의 두께 등을 고려하여 다양한 범위로 변경될 수 있으므로, 반드시 상기 예시된 범위로 제한되는 것은 아니다.
그리고, 상기 비아-홀(30)은 제 2 트렌치(20)를 통해 기판을 관통하도록 하나 이상 형성될 수 있다. 상기 비아-홀(30)을 형성하기 위해서는 레이져 드릴링 공정, 습식 에칭 공정, 건식 에칭 공정, 기계적 드릴링 공정, 워터젯 머시닝 공정 또는 이들의 혼합 공정 등이 적용될 수 있고, 그 중 레이져 드릴링 공정을 이용하는 것이 공정 효율 및 정밀도 향상 측면에서 유리하다. 비제한적인 예를 들면, 상기 레이져 드릴링 공정을 이용하는 경우, 0.5 내지 5 ms 정도의 시간에 하나의 홀이 형성될 수 있도록 충분한 강도의 레이져가 이용되는 것이 바람직하며, Nd:YAG 레이져 등이 이용될 수 있다. 이때, 상기 비아-홀(30)의 직경은 25 내지 100 ㎛, 바람직하게는 30 내지 90 ㎛, 보다 바람직하게는 30 내지 80 ㎛가 되도록 조절될 수 있다.
상기 예시와 같이 레이져를 이용하여 제 1 트렌치(10), 제 2 트렌치(20) 및 비아-홀(30)을 형성시킬 경우 기판의 열 손상(thermal damage)이 수반될 수 있는데, 이 경우 손상된 영역을 제거하기 위한 에칭 공정(damage removal etching)이 추가로 수행될 수 있다. 비제한적인 예를 들면, 상기 공정은 기판 표면의 버(burr)와 같은 손상 영역을 제거하기 위한 것으로서, 전술한 바와 같은 알칼리 화합물을 포함하는 식각액 조성물을 사용하여 70 내지 100 ℃의 온도 조건에서 1 내지 10 분 동안 수행될 수 있다.
이어서, 상기 기판의 전면, 제 2 트렌치(20)의 내부면 및 비아-홀(30)의 내부면 상에 각각 제 2 도전형의 에미터층(40)을 형성하는 단계가 수행될 수 있다.
상기 단계는 기판(100)의 전면과 에미터 전극(25)이 형성될 영역에 에미터층(40)을 형성하는 단계로서, 본 발명의 일 구현예에 따르면, 도 5의 (c) 내지 (f)의 순서로 수행될 수 있다.
도 5의 (c)는 기판의 둘레에 제 2 도전형의 에미터층(40)을 형성하는 공정으로서, 제 2 도전형 불순물을 포함하는 가스의 존재 하에 상기 반도체 기판(100)을 열처리하거나, 제 2 도전형 불순물을 함유하는 고체 상태의 소스 또는 스프레이 온 확산형 소스를 이용하여 수행될 수 있다. 일 예로, 기체상의 POCl3, P2O5, PH3, 또는 이들의 혼합물인 제 2 도전형 불순물을 불활성 기체의 캐리어 가스와 혼합하여 공급하고, 상기 반도체 기판(100)을 800 내지 900℃의 온도로 10 내지 60분 동안 열처리하는 방법으로 수행될 수 있다. 이때, 상기 제 2 도전형의 에미터층(40)은 20~60Ω/sq.의 면저항을 갖도록 하는 것이 태양 전지의 효율 측면에서 유리하다.
도 5의 (d)는 기판(100)의 후면에 형성된 에미터층을 제거하기 위하여 에칭-레지스트(50)를 형성하는 공정으로서, 상기 에칭-레지스트(50)는 기판(100)의 전면과 제 2 트렌치(20) 및 비아-홀(30)의 내부에 형성될 수 있다. 여기서, 상기 에칭-레지스트(50)의 형성에 사용되는 조성물은 반도체 기판의 에칭 과정에서 물리적 그리고 화학적으로 안정한 물질이면 족하므로, 그 구성이 특별히 제한되지 않는다. 그리고, 상기 에칭-레지스트(50)는 레지스트용 조성물을 잉크젯 프린팅, 마스킹, 스텐실, 스크린 프린팅과 같은 인쇄법으로 도포하여 형성될 수 있으며, 이때 레지스트용 조성물이 그리드 라인의 그루빙 폭(즉, 제 2 트렌치의 폭)을 넘지 않도록 한다.
도 5의 (e)는 에칭-레지스트가 형성되어 있지 않은 면의 에미터층(40)을 선택적으로 제거하는 공정으로서, 에칭 시간 등을 제어하여 제거하고자 하는 에미터층의 깊이만큼 에칭되도록 할 수 있다.
도 5의 (f)는 상기 에칭-레지스트를 제거하는 공정으로서, 본 발명이 속하는 기술분야에서 통상적인 방법을 이용하여 수행될 수 있다. 그리고, 상기 에칭-레지스트의 제거 공정 후, 암모니아수, 과산화수소 또는 이들의 혼합 용액을 사용하여 기판을 세척하는 단계가 추가로 수행될 수 있다.
상기와 같이, 도 5의 (c) 내지 (f)의 순서로 기판(100)의 전면과 에미터 전극(25)이 형성될 영역에 에미터층(40)을 형성시킬 수 있다. 다만, 상기 공정 순서 및 방법은 본 발명에 따른 일 구현예에 불과한 것으로서, 이 밖에도 다양한 공정들을 응용하여 도 5의 (f)와 같은 상태가 구현될 수 있다.
이어서, 도 5의 (g)와 같이, 상기 기판의 후면 및 제 1 트렌치(10)의 바닥면 상에 패시베이션층(60)을 형성하고, 상기 기판의 전면에 반사방지층(65)을 형성하는 단계가 수행될 수 있다.
상기 패시베이션층(60)은 기판 후면에서의 광발생 캐리어(photogenerated carriers)의 손실을 감소시키는 것을 돕고 션트 전류(shunt currents)로 인한 전기적 손실을 감소시키는 것을 돕는다.
그리고, 상기 반사방지층(65)은 기판의 전면에 형성된 에미터층(40) 상에 형성되는 유전체막으로서, 태양 전지의 내부로 수광된 빛이 태양 전지의 외부로 다시 빠져나가는 것을 방지하는 역할을 하며, 기판의 전면에서 전자의 트랩 싸이트(trap site)로 작용하는 표면 결함을 부동태화(passivation)시키는 역할을 수행할 수 있다.
상기와 같은 패시베이션층(60) 및 반사방지층(65)의 작용들은 단일 물질 또는 서로 다른 복수의 물질에 의해 나타날 수 있다. 그리고, 상기 반사방지층(65)은 단일 박막 또는 다층 박막일 수 있다. 비제한적인 예를 들면, 상기 패시베이션층(60) 및 반사방지층(65)은 각각 독립적으로 반도체 산화물, 반도체 질화물, 질소를 함유하는 반도체 산화물, 수소를 함유하는 반도체 질화물, Al2O3, MgF2, ZnS, MgF2, TiO2 및 CeO2로 이루어진 군에서 선택되는 1종 이상의 물질을 포함하는 단일 박막 또는 다층 박막일 수 있다.
상기 패시베이션층(60) 및 반사방지층(65)은 각각 반도체 패시베이션 공정에서 통상적으로 적용되는 박막 형성 방법을 적용하여 형성될 수 있으며, 일 예로, 물리적 증착(PVD), 화학적 증착(CVD), 플라즈마 증착(PECVD), 열적 증착(thermal evaporation) 등의 방법으로 형성될 수 있으며, 또는 잉크 혹은 페이스트를 사용한 일반적인 인쇄 공정에 의해 형성될 수 있다.
이어서, 도 5의 (h)와 같이, 상기 제 1 트렌치(10)의 내부에 제 1 도전형의 베이스 전극(15)을 형성하고, 상기 제 2 트렌치(20)와 비아-홀(30)의 내부에 제 2 도전형의 에미터 전극(25)을 형성하는 단계가 수행될 수 있다.
특히, 본 발명에 따른 EWT 태양 전지의 제조 방법은 상기와 같이 각 전극이 각각의 트렌치 내부에 형성됨에 따라, 상기 과정에서 각 전극의 정렬 상태를 육안으로도 정확히 판별할 수 있어 향상된 생산성을 제공할 수 있다.
본 발명에 따르면, 상기 베이스 전극(15)은 기판과 동일한 도전형을 갖는 p형일 수 있고, 상기 에미터 전극(25)은 그와 반대인 도전형을 갖는 n형일 수 있다.
그리고, 상기 베이스 전극(15) 및 에미터 전극(25)의 형성에 사용되는 조성물은 본 발명이 속하는 기술분야에서 통상적인 것일 수 있으므로 그 구성이 특별히 제한되지 않는다. 다만, 바람직하게는, 상기 베이스 전극(15)은 알루미늄 계열의 조성물을 사용하여 형성될 수 있고, 상기 에미터 전극(25)은 실버 계열의 조성물을 사용하여 형성될 수 있다. 그리고, 상기 각각의 전극은 상기 조성물을 해당 영역에 프린팅하는 방법으로 형성될 수 있다.
이때, 상기 베이스 전극(15)은 도 2a 및 도 2b와 같이, 제 1 트렌치(10)에 의해 형성된 공간의 일부를 차지하는 형태로 형성될 수 있으며, 또는 도 3a 및 도 5의 (h)와 같이 제 1 트렌치(10)에 의해 형성된 공간의 전부를 차지하는 형태로 형성될 수 있다. 마찬가지로, 상기 에미터 전극(25)은 제 2 트렌치(20)와 비아-홀(30)에 의해 형성된 공간의 일부 또는 전부를 차지할 수 있다.
상기와 같은 방법으로 형성된 베이스 전극(15) 및 에미터 전극(25)은 기판의 후면에 형성된 트렌치들의 구조와 마찬가지로, 서로 분리되어 맞물려 있는(interdigitated) 형태를 가질 수 있으며, 그에 따라 각각의 전극은 다수 개의 핑거 전극이 버스바 전극에 연결된 형태, 즉 어골(fish bone) 형태를 가질 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시한다. 그러나 하기의 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명을 하기 내용으로 한정하는 것은 아니다.
실시예 : EWT 태양 전지의 제조
p형 도핑된 실리콘 웨이퍼(두께 약 180 ㎛) 상에 레이져 드릴링 장치(Nd-YAG 레이져)를 이용하여 약 180 ㎛의 깊이와 약 80 ㎛의 직경을 갖는 비아-홀(30)을 다수 개 형성시켰고, 이어서, 약 600 ㎛의 폭과 약 60 ㎛의 깊이를 갖는 제 1 트렌치(10) 및 약 400 ㎛의 폭과 약 60 ㎛의 깊이를 갖는 제 2 트렌치(20)를 형성시켜 도 5의 (b)와 같은 단면 형상을 갖는 기판을 얻었다.
그리고, 상기 기판을 POCl3 가스 분위기 및 약 850 ℃의 온도 조건 하에서 약 30분 동안 열처리하는 방법으로, 면저항 약 50Ω/□인 에미터층(40)을 형성시켰다.
이어서, 도 5의 (d)와 같이, 상기 기판 상에 에칭-레지스트(50)를 스크린 프린팅 방식으로 인쇄하였고, 상기 기판을 질산 및 불산을 포함하는 조성물에 약 3 분 동안 디핑하는 방법으로 도 5의 (e)와 같이 기판의 후면에 형성된 에미터층을 제거하였다. 그리고, 상기 기판을 메탄올 및 에탄올 등의 알코올을 포함하는 유기 용매에 약 1시간 동안 디핑하는 방법으로 에칭-레지스트를 제거하였다.
이어서, 플라즈마 증착법을 이용하여 상기 기판의 양면에 두께 약 80 nm의 실리콘 나이트라이드 막을 형성시켜 도 5의 (g)와 같은 형성의 기판을 얻었다(SiH4 및 NH3의 혼합 가스 사용, 증착시간 약 200초).
그 후, 상기 기판의 제 1 트렌치 내에 폭 약 400 ㎛로 알루미늄 계열의 페이스트를 인쇄하여 베이스 전극(15)을 형성시켰고; 비아-홀 내부와 제 2 트렌치 내에 폭 약 200 ㎛로 실버 계열의 페이스트를 인쇄하여 에미터 전극(25)을 형성시키는 방법으로 EWT 태양 전지를 제조하였다.
100: 반도체 기판
10: 제 1 트렌치 20: 제 2 트렌치 30: 비아-홀
15: 베이스 전극 25: 에미터 전극
40: 에미터층 50: 에칭-레지스트
60: 패시베이션층 65: 반사방지층

Claims (14)

  1. 정상 작동 중에 태양과 마주하는 전면과 상기 전면에 대향하는 후면을 가지며, 상기 후면 상에 제 1 트렌치(10) 및 제 2 트렌치(20)가 서로 물리적으로 분리되어 형성되어 있고, 상기 제 2 트렌치를 통해 기판을 관통하는 비아-홀(via-hole)(30)이 하나 이상 형성되어 있는 제 1 도전형의 반도체 기판(100); 및
    상기 제 1 트렌치(10)의 내부에 형성된 제 1 도전형의 베이스 전극(15)과, 상기 제 2 트렌치(20) 및 비아-홀(30)의 내부에 형성된 제 2 도전형의 에미터 전극(25)
    을 포함하는 에미터 랩 스루 태양 전지.
  2. 제 1 항에 있어서,
    상기 제 1 트렌치(10)와 제 2 트렌치(20)는 물리적으로 서로 분리되어 맞물려 있는(interdigitated) 에미터 랩 스루 태양 전지.
  3. 제 1 항에 있어서,
    상기 반도체 기판(100)은 p-형 도핑된 실리콘 웨이퍼인 에미터 랩 스루 태양 전지.
  4. 제 1 항에 있어서,
    상기 반도체 기판(100)의 전면은 요철 구조로 텍스쳐링(texturing)되어 있는 에미터 랩 스루 태양 전지.
  5. 제 1 항에 있어서,
    상기 반도체 기판(100)은 150 내지 220 ㎛의 두께를 갖는 에미터 랩 스루 태양 전지.
  6. 제 1 항에 있어서,
    상기 제 1 트렌치(10) 및 제 2 트렌치(20)는 각각 독립적으로 상기 기판의 후면 상에 200 내지 700 ㎛의 폭 및 20 내지 60 ㎛의 깊이로 형성되어 있는 에미터 랩 스루 태양 전지.
  7. 제 1 항에 있어서,
    상기 비아-홀(30)의 직경은 25 내지 100 ㎛인 에미터 랩 스루 태양 전지.
  8. 제 1 항에 있어서,
    상기 베이스 전극(15)은 상기 제 1 트렌치(10)에 의해 형성된 공간의 전부를 차지하고, 상기 에미터 전극(25)은 상기 제 2 트렌치(20) 및 비아-홀(30)에 의해 형성된 공간의 전부를 차지하는 에미터 랩 스루 태양 전지.
  9. 정상 작동 중에 태양과 마주하는 전면과 상기 전면에 대향하는 후면을 갖는 제 1 도전형의 반도체 기판(100)을 준비하는 단계;
    상기 기판의 후면에 물리적으로 서로 분리된 제 1 트렌치(10) 및 제 2 트렌치(20)와, 상기 제 2 트렌치를 통해 기판을 관통하는 하나 이상의 비아-홀(30)을 형성하는 단계;
    상기 기판의 전면, 제 2 트렌치(20)의 내부면 및 비아-홀(30)의 내부면 상에 각각 제 2 도전형의 에미터층(40)을 형성하는 단계;
    상기 기판의 후면 및 제 1 트렌치(10)의 바닥면 상에 패시베이션층(60)을 형성하고, 상기 기판의 전면에 반사방지층(65)을 형성하는 단계; 및
    상기 제 1 트렌치(10)의 내부에 제 1 도전형의 베이스 전극(15)을 형성하고, 상기 제 2 트렌치(20)와 비아-홀(30)의 내부에 제 2 도전형의 에미터 전극(25)을 형성하는 단계
    를 포함하는 에미터 랩 스루 태양 전지의 제조 방법.
  10. 제 9 항에 있어서,
    상기 제 1 트렌치(10)와 제 2 트렌치(20)는 레이져 그루빙에 의해 형성되는 에미터 랩 스루 태양 전지의 제조 방법.
  11. 제 9 항에 있어서,
    상기 제 1 트렌치(10)와 제 2 트렌치(20)는 물리적으로 서로 분리되어 맞물려 있는(interdigitated) 형태로 형성되는 에미터 랩 스루 태양 전지의 제조 방법.
  12. 제 9 항에 있어서,
    상기 제 1 트렌치(10) 및 제 2 트렌치(20)는 각각 독립적으로 상기 기판의 후면에 200 내지 700 ㎛의 폭 및 20 내지 60 ㎛의 깊이로 형성되는 에미터 랩 스루 태양 전지의 제조 방법.
  13. 제 9 항에 있어서,
    상기 비아-홀(30)은 레이져 드릴링 공정, 습식 에칭 공정, 건식 에칭 공정, 기계적 드릴링 공정, 워터젯 머시닝 공정 또는 이들의 혼합 공정에 의해 형성되는 에미터 랩 스루 태양 전지의 제조 방법.
  14. 제 9 항에 있어서,
    상기 베이스 전극(15)은 상기 제 1 트렌치(10)에 의해 형성된 공간의 전체를 차지하도록 형성되고, 상기 에미터 전극(25)은 상기 제 2 트렌치(20) 및 비아-홀(30)에 의해 형성된 공간의 전체를 차지하도록 형성되는 에미터 랩 스루 태양 전지의 제조 방법.
KR1020120059871A 2012-06-04 2012-06-04 에미터 랩 스루 태양 전지 및 이의 제조 방법 KR101315407B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020120059871A KR101315407B1 (ko) 2012-06-04 2012-06-04 에미터 랩 스루 태양 전지 및 이의 제조 방법
JP2015514894A JP2015518286A (ja) 2012-06-04 2013-05-14 エミッタラップスルー太陽電池およびその製造方法
CN201380029649.XA CN104380477A (zh) 2012-06-04 2013-05-14 射极穿透式太阳能电池及其制备方法
EP13800382.7A EP2856513A4 (en) 2012-06-04 2013-05-14 SOLAR CELL ROLLED THROUGH A TRANSMITTER AND METHOD OF MANUFACTURING THE SAME
US14/402,120 US9666734B2 (en) 2012-06-04 2013-05-14 Emitter wrap-through solar cell and method of preparing the same
PCT/KR2013/004265 WO2013183867A1 (en) 2012-06-04 2013-05-14 Emitter wrap-through solar cell and method of preparing the same
TW102117921A TWI568004B (zh) 2012-06-04 2013-05-21 射極穿透式太陽能電池及其製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120059871A KR101315407B1 (ko) 2012-06-04 2012-06-04 에미터 랩 스루 태양 전지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR101315407B1 true KR101315407B1 (ko) 2013-10-07

Family

ID=49637841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120059871A KR101315407B1 (ko) 2012-06-04 2012-06-04 에미터 랩 스루 태양 전지 및 이의 제조 방법

Country Status (7)

Country Link
US (1) US9666734B2 (ko)
EP (1) EP2856513A4 (ko)
JP (1) JP2015518286A (ko)
KR (1) KR101315407B1 (ko)
CN (1) CN104380477A (ko)
TW (1) TWI568004B (ko)
WO (1) WO2013183867A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102072282B1 (ko) * 2013-03-15 2020-01-31 엠티피브이 파워 코퍼레이션 물리적 절연 없는 다중-셀 디바이스를 위한 방법 및 구조물
US10736636B2 (en) 2014-12-10 2020-08-11 Ethicon Llc Articulatable surgical instrument system
US10879120B2 (en) * 2016-11-28 2020-12-29 Taiwan Semiconductor Manufacturing Self aligned via and method for fabricating the same
WO2019050158A1 (ko) * 2017-09-11 2019-03-14 엘지전자 주식회사 화합물 태양전지 모듈 및 그 제조 방법
US11049788B2 (en) 2019-10-18 2021-06-29 Microsoft Technology Licensing, Llc Integrated circuit chip device with thermal control
CN110767778B (zh) * 2019-11-06 2021-05-14 维科诚（苏州）光伏科技有限公司 太阳能电池片贯通槽的制作方法、太阳能电池片及光伏组件
US20240088306A1 (en) 2022-09-09 2024-03-14 Jinko Solar Co., Ltd. Solar cell, photovoltaic module, and method for manufacturing photovoltaic module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110070676A1 (en) 2008-09-09 2011-03-24 Palo Alto Research Center Incorporated Interdigitated Back Contact Silicon Solar Cells Fabrication Using Diffusion Barriers
KR20120051807A (ko) * 2010-11-15 2012-05-23 현대중공업 주식회사 Ｍｗｔ형 태양전지 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101752B2 (ja) * 1991-09-11 1995-11-01 株式会社日立製作所 太陽電池素子とその製造方法
US5468652A (en) 1993-07-14 1995-11-21 Sandia Corporation Method of making a back contacted solar cell
BR9610739A (pt) * 1995-10-05 1999-07-13 Ebara Sola Inc Célula solar e processo para sua fabricação
US7144751B2 (en) * 2004-02-05 2006-12-05 Advent Solar, Inc. Back-contact solar cells and methods for fabrication
US20050172996A1 (en) 2004-02-05 2005-08-11 Advent Solar, Inc. Contact fabrication of emitter wrap-through back contact silicon solar cells
US20060060238A1 (en) 2004-02-05 2006-03-23 Advent Solar, Inc. Process and fabrication methods for emitter wrap through back contact solar cells
TWI305422B (en) * 2004-09-07 2009-01-11 Advent Solar Inc Process and fabrication methods for emitter wrap through back contact solar cells
DE102004050269A1 (de) * 2004-10-14 2006-04-20 Institut Für Solarenergieforschung Gmbh Verfahren zur Kontakttrennung elektrisch leitfähiger Schichten auf rückkontaktierten Solarzellen und Solarzelle
DE102005040871A1 (de) 2005-04-16 2006-10-19 Institut Für Solarenergieforschung Gmbh Rückkontaktierte Solarzelle und Verfahren zu deren Herstellung
US8084684B2 (en) * 2006-10-09 2011-12-27 Solexel, Inc. Three-dimensional thin-film solar cells
FR2914501B1 (fr) 2007-03-28 2009-12-04 Commissariat Energie Atomique Dispositif photovoltaique a structure a heterojonctions interdigitee discontinue
EP2071632B1 (en) * 2007-12-14 2013-02-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Thin-film solar cell and process for its manufacture
WO2010118004A1 (en) 2009-04-08 2010-10-14 E. I. Du Pont De Nemours And Company Solar cell electrode
KR20120010251A (ko) 2009-04-23 2012-02-02 샤프 가부시키가이샤 배선 시트, 배선 시트가 부착된 태양 전지 셀, 및 태양 전지 모듈
TW201041157A (en) 2009-05-12 2010-11-16 Axuntek Solar Energy Co Ltd Solar cell and its fabrication method
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
TWI449198B (zh) * 2009-10-05 2014-08-11 Nat Univ Tsing Hua Selective emitter solar cell process
DE102011108070B4 (de) 2010-07-20 2019-05-29 Lg Electronics Inc. Verfahren zur Herstellung einer Solarzelle
JP5927549B2 (ja) * 2010-08-24 2016-06-01 パナソニックＩｐマネジメント株式会社 太陽電池及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110070676A1 (en) 2008-09-09 2011-03-24 Palo Alto Research Center Incorporated Interdigitated Back Contact Silicon Solar Cells Fabrication Using Diffusion Barriers
KR20120051807A (ko) * 2010-11-15 2012-05-23 현대중공업 주식회사 Ｍｗｔ형 태양전지 및 그 제조방법

Also Published As

Publication number Publication date
EP2856513A4 (en) 2015-12-23
TWI568004B (zh) 2017-01-21
CN104380477A (zh) 2015-02-25
JP2015518286A (ja) 2015-06-25
US20150129026A1 (en) 2015-05-14
WO2013183867A1 (en) 2013-12-12
TW201403841A (zh) 2014-01-16
EP2856513A1 (en) 2015-04-08
US9666734B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
KR101315407B1 (ko) 에미터 랩 스루 태양 전지 및 이의 제조 방법
KR101573934B1 (ko) 태양 전지 및 그 제조 방법
US8569100B2 (en) Solar cell and manufacturing method thereof
JP5172480B2 (ja) 光電変換装置およびその製造方法
Engelhart et al. Laser structuring for back junction silicon solar cells
US20100243040A1 (en) Solar cell and fabrication method thereof
WO2011087341A2 (ko) 후면전극형 태양전지의 제조방법
US20100276772A1 (en) Photoelectric conversion device and method of manufacturing photoelectric conversion device
WO2013074039A1 (en) All-black-contact solar cell and fabrication method
US8859889B2 (en) Solar cell elements and solar cell module using same
KR101159277B1 (ko) 강유전체를 이용한 태양전지의 제조방법
JP6426486B2 (ja) 太陽電池素子の製造方法
KR20110061397A (ko) 태양 전지 및 이의 제조 방법
KR20140105095A (ko) 태양 전지 및 이의 제조 방법
KR101198430B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
JP5645734B2 (ja) 太陽電池素子
KR101199649B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101199213B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101779057B1 (ko) 기판형 태양전지 및 그 제조방법
KR101367405B1 (ko) 에미터 스루 태양 전지 및 이의 제조 방법
KR101114198B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20120077707A (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101612132B1 (ko) 후면전극형 태양전지의 제조방법
WO2015002398A1 (en) Method of preparing an emitter wrap-through type solar cell
KR101173399B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee