DE69233363T2

DE69233363T2 - Bipolarer Transistor vom isolierten Gatetyp mit Überspannungschutz

Info

Publication number: DE69233363T2
Application number: DE69233363T
Authority: DE
Inventors: Naoto Higashiura-cho Okabe; Norihito Okazaki-shi Tokura; Naohito Kariya-shi Kato
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1991-03-12
Filing date: 1992-03-11
Publication date: 2005-06-02
Anticipated expiration: 2012-03-12
Also published as: EP0503605B1; EP0503605A2; DE69233363D1; JP2862027B2; EP0503605A3; US5973338A; JPH04283968A

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf einen Bipolartransistor mit isoliertem Gate (nachstehend als "IGBT" bezeichnet), der eine Überspannungsschutzfunktion oder eine Drainspannungsfestlegungsfunktion integriert.
2. Beschreibung des Standes der Technik
Nachdem ein Leistungsschaltelement, welches als eine Umrichtvorrichtung für eine Motorschaltung oder eine unterbrechungslose Energieversorgungsschaltung eingesetzt wird, durchgeschaltet wird, kann aufgrund einer abrupten Änderung des durch die Schaltung fließenden Schaltungsstroms eine hohe Spannung auf eine induktive Last oder eine schwebende Induktivität in der Schaltung induziert werden. Diese hohe Spannung wird an das Leistungsschaltelement als eine Impulsspitzenspannung angelegt, um ein Versagen oder einen Durchbruch des Leistungsschaltelements zu verursachen. Als ein Mittel zum Schutz des Leistungsschaltelements vor einer Überspannung wird eine Spannungsblockierschaltung eingesetzt, welche eine Konstantspannungsdiode auf der Grundlage des Betriebsprinzips eines Lawinendurchbruchs enthält, um die Konstantspannungsdiode durchzuschalten, bevor in dem Leistungsschaltelement aufgrund der angelegten Impulsspitzenspannung ein Durchbruch auftritt, und somit den Pegel der Impulsspitzenspannung innerhalb eines sicheren Betriebsbereichs festlegt.
In dem Fall, dass ein IGBT als das Leistungsschaltelement eingesetzt wird, können ähnliche Mittel angewendet werden. In diesem Fall wird die Konstantspannungsdiode extern zwischen dem Drain und dem Gate des IGBT-Elements angeschlossen. Dies bewirkt jedoch eine Erhöhung der Montagekosten und vergrößert auch die Gesamtschaltungsdimensionen. Die Konstantspannungsdiode kann integriert mit dem IGBT-Element ausgebildet werden durch Ablegen einer polykristallinen Siliziumschicht auf den Substraten, auf denen das IGBT-Element ausgebildet ist, um die Konstantdiode hierin auszubilden. Dies erhöht jedoch die Anzahl erforderlicher Belichtungsmasken in dem Prozess zur Herstellung des Element, was zu einer Erhöhung der Produktionskosten führt. Ferner wird es zur Ausbildung der Konstantspannungsdiode auf der Oberfläche des IGBT-Elements erforderlich, den Bereich für eine Zellenregion zu verkleinern oder die Chipdimensionen zu vergrößern.
Als eine Lösung für dieses Problem schlägt die japanische Patentveröffentlichung JP-A-181270 ein Verfahren zum Integrieren der Konstantspannungsdiode vor, bei welchem die Konstantspannungsdiode, die ein Betriebsprinzip des Lawinendurchbruchs aufweist, in dem IGBT-Element so eingebaut wird, dass die Konstantspannungsdiode zwischen dem Drain und der Source in der Ersatzschaltung angeordnet ist. Dieses Verfahren löst Probleme wie etwa eine Verengung des Chipbereichs des IGBT-Elements. Die vorgeschlagene Konstruktion ist in 6 gezeigt.
In 6 bezeichnet die Bezugsziffer 61 eine Sourceelektrode, bezeichnet 62 eine Drainelektrode und bezeichnet 63 eine Gateelektrode. Die obere Schicht eines Substrats ist aus einem isolierenden Gate mit einem Aufbau einer DSA (Diffusionsselbstausrichtung), einer p⁺-Basisschicht 65, einer n⁺-Sourceschicht 66 zusammenge setzt und bildet einen Kanal vom p-Typ unmittelbar unterhalb des Gate. Wenn man den vertikalen Aufbau betrachtet, weist das Substrat andererseits eine vierschichtige npnp-Struktur auf, die eine n⁺-Sourceschicht 66, eine p⁺-Basisschicht 65, eine n^–-Drainschicht 67 und eine p⁺-Drainschicht 64 beinhaltet, zwischen einer n⁺-Schicht 68 und einer Drainelektrode 62 auf.
Die p⁺-Drainschicht 64 auf der Seite der Drainelektrode 62 ist in entsprechende kleine Segmente geteilt und honigwabenartig parallel angeordnet. Dies bildet eine Struktur aus, in welcher eine Diode mit einem pn-Übergang zwischen dem Kollektor und dem Emitter eines pnp-Transistors parallel hierzu angeordnet ist. Die Diode weist einen Abschnitt 69 einer n⁺-Schicht auf, der in die n^–-Schicht 67 ragt, um näher an der p⁺-Schicht 65 angeordnet zu sein, um die Eigenschaften einer Diode vom Lawinentyp bereitzustellen und somit das IGBT-Element vor einer Überspannung zu schützen.
Um die Konstantspannungsdiode einzubauen, ist es jedoch essentiell, die n⁺-Schicht 68 auf der Drainseite des Substrats vorzusehen. Wegen des Vorliegens der n⁺-Schicht 68 ist eine Lochinjektion von der Drainseite aus auf ein Leiten des IGBT hin beschränkt, um die Durchlaßspannung zu erhöhen.
Zusätzlich wird zur Herstellung der p⁺-Schicht in der Honigwabenkonfiguration auf der Seite der Drainelektrode 62 und um den Teil 69 der n⁺-Schicht 68 in die n^–-Drainschicht 67 hinein zu erstrecken, der Substrataufbau kompliziert und erhöht daher die Kosten zur Herstellung des Wafers und die Kosten der Produktion.
Weitere Informationen bezüglich des Stands der Technik können in S. M. Sze, "Physics of Semiconductor Devices", 2. Aufl., New York: Wiley & Sons, 1981, Seiten 194–195 gefunden werden, einem Lehrbuch, welches einige der physikalischen Phänomene von Halbleitervorrichtungen einschließlich eines Punch-Through-Effekts und eines Lawinendurchbruchs detailliert ausführt.
IEEE Electron Devices Letter, Bd. EDL-7, Nr. 12, Dezember 1986, Seiten 686–688 (Baliga) demonstriert, dass die Ausgangseigenschaften von Transistoren mit isoliertem Gate (IGTs) durch die Variation in der Verstärkung des Transistors mit breiter Basis in dem Aufbau der Vorrichtung bestimmt werden und dass Verbesserungen in einem differentiellen Ausgangswiderstand entweder durch Verringern der Lebensdauer über Elektronenbestrahlung oder durch Verwenden einer Basisauslegung gemäß dem Punch-Through-Effekt erreicht werden können. Dies wird auf der Grundlage eines Bipolartransistors mit isoliertem Gate dargestellt, der ähnliche Merkmale aufweist wie jener des Oberbegriffs des Anspruchs 1.
Patent Abstracts of Japan, Bd. 10, Nr. 129 (E-403) [2168], 14. Mai 1986, entsprechend JP-A-60 260 152, schlägt die Ausbildung eines schnellen MOS-Gate-Bipolartransistors gemäß einer einfachen Konstruktion durch ein Verfahren vor, in welchem ein umgekehrt leitfähiger Bereich hoher Konzentration in einem einzelnen leitfähigen Substrat selektiv ausgebildet wird und auf der gesamten Oberfläche eine umgekehrt leitfähige Schicht niedriger Konzentration ausgebildet wird. Insbesondere ist zwischen einem p⁺-Substrat und einer n^–-Schicht eine n⁺-Schicht vorgesehen, um eine Implantation von Löchern zu unterdrücken. Die n⁺-Schichten hiervon können leicht durch Anlagern bzw. Einbringen von Phosphor, Antimon, Arsen, etc. gemäß einem Diffusions- oder Ionenimplantationsverfahren, etc. an/in das p⁺-Substrat ausgebildet werden, bevor die n^–-Schicht aufgebaut wird. Gemäß diesem Aufbau wird eine Implantation unnötiger Träger unterdrückt und wird eine Abschaltung mit hoher Geschwindigkeit durchgeführt. Darüber hinaus wird eine Schwierigkeit hinsichtlich des Prozesses wie bei dem üblichen Verfahren deutlich reduziert.
DE-A-3 519 389 offenbart einen MOSFET mit veränderlicher Leitfähigkeit, welcher ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, eine Halbleiterschicht eines zweiten Leitfähigkeitstyps, die auf dem Substrat ausgebildet ist und einen hohen spezifischen Widerstand aufweist, eine Basisschicht des ersten Leitfähigkeitstyps, die in der Halbleiterschicht erzeugt ist, eine Sourceschicht des zweiten Leitfähigkeitstyps, die in der Basisschicht ausgebildet ist, eine Gateelektrode, die auf einer Gateisolationsschicht ausgebildet ist, welches selbst auf einer Kanalzone ausgebildet ist, die andererseits in einer Oberfläche der Basisschicht zwischen der Halbleiterschicht und der Basisschicht erzeugt ist, eine Sourceelektrode, die sich in ohmschem Kontakt mit der Sourceschicht und der Basisschicht befindet, und eine Drainelektrode aufweist, die auf der Oberfläche des Halbleitersubstrats gegenüber der Halbleiterschicht ausgebildet ist. Dieser MOSFET ist dadurch gekennzeichnet, dass sein Sättigungsstrom kleiner als ein Latch-up-Strom ist, wenn eine vorbestimmte Gatespannung an die Gateelektrode angelegt wird.
ZUSAMMENFASSUNG DER ERFINDUNG
In Anbetracht der vorstehend ausgeführten Probleme ist es eine Aufgabe der vorliegenden Erfindung, ein IGBT-Element zu schaffen, welches eine Überspannungsschutz- oder Drainspannungsfestlegungsfunktion in einem monolithischen Aufbau mit einer Funktion zum Blockieren einer Drain/Source-Spannung beinhaltet, ohne eine Erhöhung der Durchlaßspannung zu bewirken.
Um die vorgenannten und andere Aufgaben zu lösen, schlagen die vorliegenden Erfinder an Stelle eines Einbaus der Konstantspannungsdiode mit einem Betriebsprinzip eines Lawinendurchbruchs in dem IGBT-Element eine Struktur vor, in welcher ein Lawinendurchbruch innerhalb eines IGBT-Elements unter einer bestimmten Blockierbedingung der Drain/Source-Spannung unterdrückt wird und ein Minoritäts(ladungs)träger von dem p⁺-Substrat aus in die n^–-Schicht injiziert wird.
In Übereinstimmung mit der vorliegenden Erfindung wird dies durch den Bipolartransistor mit isoliertem Gate in Übereinstimmung mit Anspruch 1 gelöst. Weitere Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen ausgeführt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung wird aus der nachstehend ausgeführten Beschreibung klarer verstanden werden mit Bezug auf die begleitenden Zeichnungen, in welchen:
1 ein Schnitt ist, der eine Einheitszelle und einen äußeren randseitigen Schutzringabschnitt eines IGBT zeigt;
2 ein Schnitt ist, der eine Einheitszelle und einen äußeren randseitigen Schutzringabschnitt eines IGBT gemäß der Erfindung zeigt;
3 ein Diagramm elektrischer Eigenschaften des IGBT von 1 ist;
4 ein Diagramm elektrischer Eigenschaften des IGBT von 2 ist;
5 ein Schnitt an dem pn-Übergang 5 ist; und
6 eine perspektivische Teilschnittansicht des herkömmlichen IGBT-Elements ist, das eine Konstantspannungsdiode mit einem Wirkprinzip des Lawinendurchbruchs in integrierter Weise beinhaltet.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
Nachstehend wird die Betriebsweise eines IGBT vom n-Kanaltyp so diskutiert, dass der erste Leitfähigkeitstyp ein p-Typ und der zweite Leitfähigkeitstyp ein n-Typ ist.
Wenn eine positive Spannung an eine Drainelektrode relativ zu einer Sourceelektrode angelegt wird, befindet sich ein zwischen der zweiten n-Halbleiterschicht und der dritten p-Halbleiterschicht ausgebildeter pn-Übergang in einem umgekehrt vorgespannten Zustand. Von diesem pn-Übergang aus breitet sich dann eine Verarmungsregion bzw. Sperrschicht aus. Hierbei breitet sich die Verarmungsregion innerhalb der zweiten n-Halbleiterschicht in Richtung der ersten p-Halbleiterschicht gemäß einem Anstieg der Spannung zwischen der Sourceelektrode und der Drainelektrode aus, wenn die zweite n-Halbleiterschicht eine niedrigere Störstellenkonzentration als die dritte p-Halbleiterschicht aufweist.
Wenn die Verarmungsregion einen zwischen der ersten p-Halbleiterschicht und der zweiten n-Halbleiterschicht ausgebildeten pn-Übergang erreicht, reduziert sie eine Potentialschwelle, die durch ein Diffusionspotential an dem pn-Übergang ausgebildet ist. Dadurch wird von der ersten p-Halbleiterschicht aus ein Loch als ein Minori tät(ladungs)sträger in die zweite n-Halbleiterschicht injiziert. Das Loch fließt durch die in der zweiten n-Halbleiterschicht ausgebildete Lücke, um die dritte p-Halbleiterschicht zu erreichen, und fließt dann in die Sourceelektrode. Des weiteren fließt das Loch wegen dem elektrischen Feld innerhalb der Verarmungsregion als ein Driftstrom über die dritte p-Halbleiterschicht in die Sourceelektrode.
Mit dem vorstehend angegebenen Mechanismus fließt zwischen der Sourceelektrode und der Drainelektrode schnell ein Strom, um eine Erhöhung der Spannung zwischen der Sourceelektrode und der Drainelektrode zu unterdrücken. Dieses Phänomen ist als ein Punch-Through-Phänomen bei dem Bipolartransistor bekannt, um eine Lücke in allen Regionen der Basisschicht auszubilden und den Strom zwischen dem Kollektor und dem Emitter zu erzeugen. Die vorliegende Erfindung wendet dieses Phänomen auf den IGBT an.
Hierbei ist die Spannung V_DSP zwischen der Sourceelektrode und der Drainelektrode, bei welcher der Strom zu fließen beginnt, eine Ladespannung, bei welcher das Ende der Verarmungsregion die erste p-Halbleiterschicht durch die zweite n-Halbleiterschicht erreicht. Daher kann der Pegel der Spannung V_DSP durch Auswählen der Dicke und der Störstellenkonzentration der zweiten n-Halbleiterschicht festgelegt werden. Insbesondere wird es durch Festlegen der Dicke und der Störstellenkonzentration der zweiten n-Halbleiterschicht so, dass die Spannung V_DSP innerhalb des sicheren Betriebsbereichs des Elements kommt (erstes Merkmal) möglich, das IGBT-Element vor einer Überspannung zu schützen.
Des weiteren wird durch eine schnelle Erhöhung des Drainstroms die Source/Drain-Spannung in der Nähe einer bestimmten Spannung festgelegt. Wie hieraus verstanden werden kann, können mit diesem Aufbau die Funktion einer Verhinderung eines Anwachsens der Source/Drain-Spannung über eine gegebene Spannung und gleichzeitig eines Festlegens der Spannung in einem bestimmten Spannungsbereich intern eingebaut werden.
Zusätzlich zu dem vorstehend erwähnten ersten Merkmal kann durch Vorsehen der fünften n-Halbleiterschicht mit einer hohen Störstellenkonzentration und einem gegebenen Muster, das einen pn-Übergangsbereich belässt, bei dem p-Übergang zwischen der ersten p-Halbleiterschicht und der zweiten n-Halbleiterschicht oder in dessen Nähe (zweites Merkmal) eine Injektionsmenge von Trägern (Löchern), die über den pn-Übergang in die zweite n-Halbleiterschicht zu injizieren sind, wenn die Verarmungsregion die erste p-Halbleiterschicht erreicht, eingeschränkt werden und kann daher die Ausbildung einer leitfähigkeitsmodulierten Region und die mit der Injektion der Löcher verbundene Widerstandsverringerung eingeschränkt werden. Als ein Ergebnis kann bei dem Anstieg des Drainstroms eine Schwankung der Drainspannung wegen einer Leitfähigkeitsmodulation, die durch eine Injektion eines Minoritätsträgers verursacht wird, unterdrückt werden, um die Drainspannung nach Beginn eines Fließens des Stroms durch das Element zu stabilisieren.
Wie vorstehend ausgeführt, kann gemäß der vorliegenden Erfindung durch Festlegen der Störstellenkonzentration und der Dicke der zweiten Halbleiterschicht auf vorbestimmte Werte ein Lawinendurchbruch in dem IGBT-Element in einem gewünschten Zustand, der einer gewünschten Blockierspannung zwischen dem Drain und der Source entspricht, intern unterdrückt werden. Nachdem die Erfindung einen Minoritätsträger aus dem p⁺-Substrat in das n^–-Substrat injiziert, wird es des weiteren unnötig, die Konstantspannungsdiode mit einem Wirkprinzip des Lawinendurchbruchs einzubauen. Daher kann die vorliegende Erfindung den deutlichen Vorteil erzielen, dass das IGBT-Element eine Überspannungsschutz- und eine Drainspannungsfestlegungsfunktion in einem monolithischen Aufbau mit einer Funktion zum Blockieren (clamping) der Drain/Source-Spannung beinhaltet, ohne eine Erhöhung in der Durchlaßspannung zu bewirken.
1 ist eine Schnittansicht einer Einheitszelle und eines Schutzrings eines IGBT. Der Aufbau wird in der Reihenfolge der Herstellung diskutiert werden.
Zuerst wird mit einem monokristallinen Siliziumsubstrat eine p⁺-Drainschicht 4 (erste Halbleiterschicht) vorbereitet. Auf der p⁺-Drainschicht 4 wird durch Anwachsen monokristallinen Siliziums im Wege der Ausscheidung aus der Dampfphase oder dergleichen eine n^–-Drainschicht 3 (zweite Halbleiterschicht) mit hohem Widerstand ausgebildet. Diese n^–-Drainschicht 3 weist eine vorbestimmte Störstellenkonzentration ND und eine vorbestimmte Dicke t_e auf, wie nachstehend ausgeführt. Als Nächstes werden für eine Tiefe von 3 bis 6 μm eine p-Basisschicht 7 (dritte Schicht) und eine p-Schicht 13 im Wege der selektiven Diffusion gleichzeitig ausgebildet. Hierbei ist die p-Schicht 13 ein Schutzring, der zur Bereitstellung einer hohen Durchbruchspannung ausgebildet ist. Dann wird innerhalb der p-Basischicht 7 eine n⁺-Sourceschicht 8 (vierte Schicht) im Wege der selektiven Diffusion ausgebildet. Es sollte erwähnt werden, dass während des vorstehend ausgeführten Herstellungsprozesses die p-Basisschicht und die n⁺-Sourceschicht 8 unter Verwendung der DSA-(Diffusionsselbstausrichtungs)-Technologie unter Verwendung einer auf einer Gateoxidschicht 11, die durch Oxidation der Oberfläche der n^–-Drainschicht 3 ausgebildet ist, ausgebildeten Gateelektrode 10 als eine Maske selbstausrichtend sind und somit eine Kanalregion ausbilden. Anschließend wird eine Zwischenschichtisolationsschicht 12 ausgebildet. Danach werden zur Herstellung eines zwischen der p-Basisschicht 7 und der n⁺-Sourceschicht 8 ausgebildeten ohmschen Kontakts Kontaktlöcher durch die Gateoxidschicht und die Zwischenschichtisolationsschicht 12 ausgebildet. Dann werden durch Ablegen einiger μm von Aluminium und selektives Ätzen eine Sourceelektrode 9 und ein Gateelektroden-Anschlussfleck bzw. -Lötauge (nicht näher dargestellt) ausgebildet. Dann wird auf der Rückseite der p⁺-Drainschicht 4 eine Metallschicht abgelegt, um eine Drainelektrode 1 auszubilden.
Hierbei werden die Störstellenkonzentration N_D und die Dicke t_e der n^–-Drainschicht 3 ab der unteren Oberfläche der p-Basisschicht 7 so festgelegt, dass sich eine Verarmungsregion von der p-Basisschicht 7 aus ausbreitet und die p⁺-Drainschicht 4 durch die n^–-Drainschicht 3 bei einer Spannung erreicht, die kleiner ist als eine Lawinendurchbruchspannung eines pn-Übergangs zwischen der p-Basisschicht 7 und der n^–-Drainschicht 3. Das heißt, wenn eine Spannung zwischen der Source und dem Drain angelegt wird, erreicht die sich von der p-Basisschicht 7 aus ausbreitende Verarmungsregion die p⁺-Drainschicht bei einer Spannung V_DSP, die niedriger ist als eine Spannung V_DSA, bei welcher in dem Element ein Lawinendurchbruch auftritt.
Hierbei können ein pn^–-Übergang eines einseitigen abrupten Übergangs, eine Beziehung zwischen einer Breite W einer Lückenschicht und eine umgekehrte Vorspannung V_R durch die nachstehende Gleichung (1)
ausgedrückt werden, wobei
– ⌀_B ein Diffusionspotential des pn^–-Übergangs ist;
– K_S eine relative Dielektrizitätskonstante ist, im Falle von Si 11,7;
– ε₀ die elektrische Feldkonstante (Permittivität des Vakuums) ist;
– q die Elementarladung ist; und
– N_D die Störstellenkonzentration in der n^–-Drainschicht 3 ist.
Nachdem V_R » ⌀_B ist, wird die vorstehende Gleichung hierbei angenähert durch:
Beispielsweise wird unter der Annahme von N_D = 2,0 × 10¹⁴ cm^–3 aus der vorstehenden Gleichung (2), W = 48 μ, wenn V_R = 350 V. Demgemäß kann durch Festlegen der Störstellenkonzentration N_D und der Dicke t_e der n^–-Drainschicht der IGBT-Struktur auf N_D = 2,0 × 10¹⁴ cm^–3 und t_e = 48 μm die Spannung V_DSP zum Bewirken einer Trägerinjektion aus der p⁺-Drainschicht 4 als dem Substrat auf 350 V festgelegt werden.
Eine Überspannungsschutzfunktion und eine Drainspannungsfestlegungsfunktion in dem wie vorstehend ausgeführt aufgebauten IGBT werden nachstehend diskutiert werden.
Wenn eine positive Spannung V_D an die Drainelektrode 1 angelegt wird, während das Potential an der Sourceele ktrode und der Gateelektrode 10 auf Massepegel aufrechterhalten wird, wird in der n^–-Drainschicht 3 wegen einer umgekehrten Vorspannung an dem pn-Übergang 2 zwischen der p-Basisschicht 7 und der n^–-Drainschicht 3 eine Verarmungsregion ausgebildet. Die Verarmungsregion breitet sich innerhalb der n^–-Drainschicht 3 in Richtung der p⁺-Drainschicht 4 gemäß einem Anstieg der Spannung V_D aus. Wenn die Spannung V_D den Wert V_DSP erreicht, erreicht das Ende der Verarmungsregion die p⁺-Drainschicht 4. Zu dieser Zeit erreicht die elektrische Ladung in dem IGBT-Element einen Maximalwert E_max an einem flachen Abschnitt einer Grenzfläche (pn-Übergang 2) zwischen der p-Basisschicht 7 und der n^–-Drainschicht 3. Der Maximalwert E_max kann durch die nachstehende Gleichung (3) ausgedrückt werden:
Andererseits kann bei der Störstellenkonzentration von 2,0 × 10¹⁴ cm^–3 das kritische Feld E_crit beim Lawinendurchbruch ausgedrückt werden durch: Ecrit = 2,3 × 105 [V/cm] . . . (4)
Demgemäß kann aus den Gleichungen (3) und (4) wegen E_max < E_crit ein Lawinendurchbruch erfolgreich unterdrückt werden.
Zu dieser Zeit wird die Potentialschwelle bzw, der Potentialwall an dem pn-Übergang 5, der zwischen der p⁺-Drainschicht 4 und der n^–-Drainschicht 3 ausgebildet ist, reduziert, wird eine Injektion eines Lochs aus der p⁺-Drainschicht in die n^–-Drainschicht eingeleitet und fließt das Loch 9 durch die Wirkung eines elektrischen Feldes in der Verarmungsregion als ein Driftstrom durch die p-Basisschicht 4 in die Sourceelektrode 9. Dadurch unterdrückt ein schnell zwischen der Source und dem Drain fließender Strom einen Anstieg in der Drainspannung. Daher kann unter der Vorspannungsbedingung, in welcher ein Lawinendurchbruch beseitigt ist, eine Überspannungsschutzfunktion im Bezug auf den Drainstrom verwirklicht werden.
Andererseits kann wegen des Anstiegs in dem Drainstrom die Spannung zwischen der Source und dem Drain in der Nähe der speziellen Spannung V_DSP festgelegt werden. Daher kann die Drainspannungsfestlegungsfunktion verwirklicht werden.
Es sollte festgehalten werden, dass für die vorstehenden Gleichungen (1) bis (4) ein druckschriftlicher Nachweis durch A. S. Grove, übersetzt durch Yasuo Tarui, "Foundation for Semiconductor Device", McGlaw-Hill, Seiten 176–179 und 215 gefunden wird. Die Diskussion in dieser Veröffentlichung wird zum Zwecke der Offenbarung durch Bezugnahme hierin eingeschlossen.
2 zeigt einen Schnitt einer Einheitszelle und eines Schutzrings eines IGBT gemäß der vorliegenden Erfindung. Die gezeigte Ausführungsform unterscheidet sich von der in 1 dargestellten dadurch, dass eine n⁺-Schicht mit einem zyklischen Streifenmuster in der Nähe des pn-Übergangs 5 des Substrats vorgesehen ist. Die n⁺-Schicht 6 ist durch selektive Diffusion eines Fremdmaterials auf der Oberfläche der p⁺-Drainschicht 4 oder, als eine Alternative, durch Ausbilden einer n^–-Schicht mit einer bestimmten Dicke auf der Oberfläche der p⁺-Drainschicht 4, gefolgt von einer Durchführung einer selektiven Diffusion eines Fremdmaterials und dann Ausführen des in Bezug auf 1 diskutierten Herstel lungsprozesses an dem pn-Übergang 5 oder in dessen Nähe ausgebildet. Es sollte festgehalten werden, dass gleiche Elemente durch die gleichen Bezugsziffern wie in 1 repräsentiert werden.
Nachstehend wird eine Diskussion für eine Überspannungsschutzfunktion und die Spannungsfestlegungsfunktion in Bezug auf die Drainspannung bezüglich des wie vorstehend ausgeführt aufgebauten IGBT-Elements gegeben werden.
Wenn an die Drainelektrode 1 eine positive Spannung V_D angelegt wird, während das Potential an der Sourceelektrode 9 und der Gateelektrode 10 auf dem Massepegel aufrechterhalten wird, wird in der n^–-Drainschicht 3 wegen einer umgekehrten Vorspannung an dem pn-Übergang zwischen der p-Basisschicht 7 und der n^–-Drainschicht 3 eine Verarmungsregion ausgebildet. Die Verarmungsregion breitet sich innerhalb der n^–-Drainschicht 3 in Richtung der p⁺-Drainschicht 4 gemäß einem Anstieg in der Spannung V_D aus. Wenn das Ende der Verarmungsregion die Stelle erreicht, an welcher die n⁺-Schicht 6 ausgebildet ist, wird die Ausbreitung der Verarmungsregion in der Region, in welcher die n⁺-Schicht 6 selektiv ausgebildet ist, blockiert. Andererseits erreicht in der Region, in welcher die n⁺-Region nicht ausgebildet ist, die Verarmungsregion den pn-Übergang, um die Potentialschwelle hierbei zu reduzieren, um eine Injektion eines Lochs in im Wesentlichen der gleichen Weise wie der in der ersten Ausführungsform diskutierten zu bewirken.
Daher kann in der Struktur der gezeigten Ausführungsform eines IGBT durch selektives Ausbilden der n⁺-Schicht der Bereich zum Injizieren eines Lochs beschränkt werden. Die Wirkung dieser Struktur wird im Vergleich mit der Struktur, die die n⁺-Schicht 6 nicht aufweist, diskutiert werden.
In dem Fall, dass die n⁺-Schicht 6 nicht vorgesehen ist, wird dann, wenn die Verarmungsregion die p⁺-Drainschicht erreicht, um die Injektion eines Lochs in die n^–-Drainschicht 4 zu beginnen, in der Nähe des pn-Übergangs 5 des Substrats eine Region ausgebildet, in welcher der Minoritätsträger erhöht ist. In einer solchen Region ist die spezifische Leitfähigkeit erniedrigt (Leitfähigkeitsmodulation), um ein Verringern des Widerstands zwischen der Sourceelektrode und der Drainelektrode zu bewirken. Zu dieser Zeit zeigt die Beziehung zwischen dem Drainstrom verglichen mit der Drainspannung negative Eigenschaften, um die Drainspannung gemäß einem Anwachsen in dem Drainstrom zu verringern. Wenn der Drainstrom weiter erhöht wird, wird eine Ausbreitung der leitfähigkeitsmodulierten Region beschränkt, und somit erreicht der Widerstand zwischen der Sourceelektrode und der Drainelektrode einen festgelegten Wert, um eine Erhöhung in der Drainspannung erneut zu bewirken. Daher nehmen die Eigenschaften die in 3 gezeigten Eigenschaften I–V mit einer leichten Schwankung der Drainspannung bei Einleitung eines Stromflusses an.
Das heißt, die Schwankung der Drainspannung in der Region einer Einleitung eines Fließens eines Drainstroms wird durch Reduktion des Elementwiderstands aufgrund der Ausbildung der leitfähigkeitsmodulierten Region in der Nähe des pn-Übergangs 5 durch eine Injektion eines Minoritätsträgers (Loches) in die n^–-Drainschicht 3 bewirkt.
Im Gegensatz dazu wird in der Konstruktion, in welcher die n⁺-Schicht 6 wie in 2 gezeigt vorgesehen ist, die Region, in welcher die Injektion des Loches in die n^–-Drainschicht 3 über dem pn-Übergang 5 des Substrats geschieht, beschränkt, wenn die Verarmungsregion die p⁺-Drainschicht 4 erreicht. Demgemäß werden ein Bereich, der die leitfähigkeitsmodulierte Region ausbildet, und eine Reduktion des Elementwiderstands beschränkt. Daher wird die Drainspannung auch bei Einleitung eines Fließens des Drainstroms niemals schwanken und kann daher stabil festgelegt werden.
Zusätzlich wird es durch Ausbilden der n⁺-Schicht 6 als ein zyklisch wiederholtes Muster über die gesamte Oberfläche des Elements möglich, die durch das Element fließende Stromdichte zu vergleichmäßigen.
Es sollte verstanden werden, dass, obschon 2 das Beispiel zeigt, in welchem die n⁺-Schicht 6 an der Grenzfläche (dem pn-Übergang 5) der p⁺-Drainschicht 4 und der n^–-Drainschicht 3 ausgebildet ist, die äquivalente Wirkung auch dann erzielt werden kann, wenn die n⁺-Schicht an der oberen oder unteren Position von der Grenzfläche der p⁺-Drainschicht 4 und der n^–-Drainschicht 3 aus ausgebildet ist. Ebenso ist das Muster der n⁺-Schicht 6 nicht auf ein Streifenmuster festgelegt, sondern kann ein beliebiges Muster wie etwa ein Netzmuster oder dergleichen sein.
5 zeigt den Schnitt an dem pn-Übergang 5, wobei 5(a) eine Ausführungsform zeigt, in welcher die n⁺-Schicht 6 als ein Streifenmuster ausgebildet ist, und 5(b) eine Ausführungsform zeigt, in welcher die n⁺-Schicht 6 als ein Netz ausgebildet ist.
Ferner ist, obschon die vorstehenden Ausführungsformen in Bezug auf einen IGBT vom n-Kanaltyp diskutiert worden sind, bei welchem der erste Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist, die vorliegenden Erfindung gleichermaßen auf einen IGBT vom p-Kanaltyp anwendbar, bei welchem die Leitfähigkeitstypen umgekehrt sind.

Claims

Bipolartransistor mit isoliertem Gate, welcher aufweist: eine erste Halbleiterschicht (4) eines ersten Leitfähigkeitstyps; eine zweite Halbleiterschicht (3) eines zweiten Leitfähigkeitstyps, welche eine Grenzfläche mit der ersten Halbleiterschicht (4) und eine der Grenzfläche gegenüberliegende Hauptoberfläche aufweist, wobei an der Grenzfläche ein erster pn-Übergang ausgebildet ist; eine dritte Halbleiterschicht (7) des ersten Leitfähigkeitstyps, welche in der zweiten Halbleiterschicht (3) ausgebildet ist, wobei sie an die Hauptoberfläche angrenzt und mit der zweiten Halbleiterschicht (3) einen zweiten pn-Übergang ausbildet, der an der Hauptoberfläche endet; eine vierte Halbleiterschicht (8) des zweiten Leitfähigkeitstyps, welche in der dritten Halbleiterschicht (7) ausgebildet ist, wobei sie an die Hauptoberfläche angrenzt und mit der dritten Halbleiterschicht (7) einen dritten pn-Übergang ausbildet, der an der Hauptoberfläche endet; eine Gateelektrode (10), welche über eine Gateisolationsschicht (11) auf einer Kanalregion ausgebildet ist, die an die Oberfläche der dritten Halbleiterschicht (7) angrenzt, welche sich zwischen der zweiten Halbleiterschicht (3) und der vierten Halbleiterschicht (8) erstreckt; eine Sourceelektrode (9), welche sowohl die dritte als auch die vierte Halbleiterschicht (7 und 8) direkt berührt; eine Drainelektrode (1), welche die erste Halbleiterschicht (4) direkt berührt; wobei die zweite Halbleiterschicht (3) eine derartige Störstellenkonzentration und eine derartige Dicke aufweist, daß eine Verarmungsregion, welche sich von dem zweiten Übergang zwischen der dritten Halbleiterschicht (7) und der zweiten Halbleiterschicht (3) aus in Richtung des Inneren der zweiten Halbleiterschicht (3) erstreckt, bei einer zwischen der Drainelektrode (1) und der Sourceelektrode (9) angelegten Spannung, die geringer ist als die Drain/Source-Spannung, bei welcher ein kritisches elektrisches Feld bei oder in der Umgebung der zweiten Halbleiterschicht (3) einen teilweisen Lawinendurchbruch hervorruft, die erste Halbleiterschicht (4) durch die zweite Halbleiterschicht (3) hindurch erreicht und Minoritätsladungsträger für die zweite Halbleiterschicht (3) von der ersten Halbleiterschicht (4) aus in die zweite Halbleiterschicht (3) injiziert werden und zu der Sourceelektrode (9) fließen; dadurch gekennzeichnet, daß eine fünfte Halbleiterschicht (6) des zweiten Leitfähigkeitstyps bei oder in der Umgebung des ersten pn-Übergangs zwischen der ersten Halbleiterschicht (4) und der zweiten Halbleiterschicht (3) angeordnet ist, wobei die fünfte Halbleiterschicht (6) eine höhere Störstellenkonzentration als die zweite Halbleiterschicht (3) aufweist und ein eine Kontaktoberfläche zwischen der ersten und der zweiten Halbleiterschicht (3, 4) belassendes Muster aufweist, wodurch Ladungsträger hier hindurch übertragen werden können.
Bipolartransistor mit isoliertem Gate gemäß Anspruch 1, dadurch gekennzeichnet, daß das Muster der fünften Halbleiterschicht (6) ein sich wiederholendes Muster bei oder in der Umgebung der Grenzfläche zwischen der ersten und der zweiten Halbleiterschicht (4 und 3) aufweist.
Bipolartransistor mit isoliertem Gate gemäß Anspruch 2, dadurch gekennzeichnet, daß das sich wiederholende Muster der fünften Halbleiterschicht (6) ein netzförmiges oder streifenförmiges Muster ist.
Bipolartransistor mit isoliertem Gate gemäß Anspruch 1, dadurch gekennzeichnet, daß die dritte Halbleiterschicht (7) eine höhere Störstellenkonzentration aufweist, wodurch ein abrupter pn-Übergang mit der zweiten Halbleiterschicht (3) ausgebildet ist; die vierte Halbleiterschicht (8) von der zweiten Halbleiterschicht (3) um einen gegebenen Abstand beabstandet ist; und die Störstellenkonzentration N_D der zweiten Halbleiterschicht (3) und eine Dicke t_e zwischen dem zweiten pn-Übergang zwischen der zweiten Halbleiterschicht (3) und der dritten Halbleiterschicht (7) und dem ersten pn-Übergang zwischen der zweiten Halbleiterschicht (3) und der ersten Halbleiterschicht (4) so bestimmt sind, daß eine durch die nachstehende Gleichung
ausgedrückte Bedingung erfüllt ist, wobei K_S die Dielektrizitätszahl des Materials der Halbleiterschichten ist; V_R eine Drain/Source-Spannung V_R ist, die geringer als eine Spannung ist, welche an dem zweiten pn-Übergang zwischen der dritten Halbleiterschicht (7) und der zweiten Halbleiterschicht (3) einen Lawinendurchbruch hervorruft; ε₀die elektrische Feldkonstante im Vakuum ist; und q die Elementarladung ist.
Bipolartransistor mit isoliertem Gate gemäß Anspruch 4, dadurch gekennzeichnet, daß das Material der Halbleiterschichten Silizium ist, die zweite Halbleiterschicht (3) eine Störstellenkonzentration N_D von 2,0 × 10¹⁴ cm^–3 und eine Dicke t_e von 48 μm aufweist.
Bipolartransistor mit isoliertem Gate gemäß Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß ein Schutzring (13) zum Bereitstellen einer hohen Durchbruchspannung an die Hauptoberfläche angrenzend in der zweiten Halbleiterschicht (3) angeordnet ist.
Bipolartransistor mit isoliertem Gate gemäß Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die erste Halbleiterschicht eine Drainschicht (4) ist; die dritte Halbleiterschicht eine Basisschicht (7) ist und die vierte Halbleiterschicht eine Sourceschicht (8) ist.