JP2001308328A - 絶縁ゲート型半導体装置 - Google Patents
絶縁ゲート型半導体装置Info
- Publication number
- JP2001308328A JP2001308328A JP2000122898A JP2000122898A JP2001308328A JP 2001308328 A JP2001308328 A JP 2001308328A JP 2000122898 A JP2000122898 A JP 2000122898A JP 2000122898 A JP2000122898 A JP 2000122898A JP 2001308328 A JP2001308328 A JP 2001308328A
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- region
- semiconductor device
- type semiconductor
- gate semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 オン電圧を低くすると共に寄生サイリスタな
どの作動を抑制する。 【解決手段】 トレンチＩＧＢＴとして構成された絶縁
ゲート型半導体装置２０のボディ領域３０とエミッタ領
域３２との接合部分のボディ領域３０内にトレンチゲー
ト２８とは接触しないようボディ領域３０より不純物濃
度が高いｐ型半導体により高濃度領域３４を形成する。
高濃度領域３４は、ターンオフ時には素子内に溜まるキ
ャリアをエミッタ領域３２に流すから寄生サイリスタが
オン動作するのを防止することができる。また、ボディ
領域３０は、不純物濃度が低いｐ型半導体により形成さ
れているから、トレンチゲート２８に印加される電圧が
低くてもチャネルを形成することができる。この結果、
オン電圧を低くすることができる。
どの作動を抑制する。 【解決手段】 トレンチＩＧＢＴとして構成された絶縁
ゲート型半導体装置２０のボディ領域３０とエミッタ領
域３２との接合部分のボディ領域３０内にトレンチゲー
ト２８とは接触しないようボディ領域３０より不純物濃
度が高いｐ型半導体により高濃度領域３４を形成する。
高濃度領域３４は、ターンオフ時には素子内に溜まるキ
ャリアをエミッタ領域３２に流すから寄生サイリスタが
オン動作するのを防止することができる。また、ボディ
領域３０は、不純物濃度が低いｐ型半導体により形成さ
れているから、トレンチゲート２８に印加される電圧が
低くてもチャネルを形成することができる。この結果、
オン電圧を低くすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁ゲート型半導
体装置に関し、詳しくは、絶縁ゲートを備える絶縁ゲー
ト型半導体装置に関する。
体装置に関し、詳しくは、絶縁ゲートを備える絶縁ゲー
ト型半導体装置に関する。
【０００２】
【従来の技術】従来、この種の絶縁ゲート型半導体装置
としては、素子表面のエミッタ領域間の一部にエミッタ
領域と異なる導電型で不純物濃度が高いコンタクト領域
を備えるものが提案されている。この従来例の絶縁ゲー
ト型半導体装置１２０の構成の概略を図９に示す。従来
例の絶縁ゲート型半導体装置１２０は、図示するよう
に、トレンチＩＧＢＴ（絶縁ゲートバイポーラトランジ
スタ Insulated Gate Bipolar Transistor）として構成
されており、不純物濃度の低いｎ型半導体により形成さ
れたエピタキシャル層１２６と、不純物濃度が低いｐ型
半導体により形成されたボディ領域１３０と、不純物濃
度の高いｎ型半導体により形成されたエミッタ領域１３
２と、不純物濃度が高いｐ型半導体によりエミッタ領域
１３２の中央に形成されたｐコンタクト領域１３６とを
備え、トレンチゲート１２８に電圧を印加することによ
りエピタキシャル層１２６とエミッタ領域１３２とを連
絡するチャネルがボディ領域１３０に形成される。
としては、素子表面のエミッタ領域間の一部にエミッタ
領域と異なる導電型で不純物濃度が高いコンタクト領域
を備えるものが提案されている。この従来例の絶縁ゲー
ト型半導体装置１２０の構成の概略を図９に示す。従来
例の絶縁ゲート型半導体装置１２０は、図示するよう
に、トレンチＩＧＢＴ（絶縁ゲートバイポーラトランジ
スタ Insulated Gate Bipolar Transistor）として構成
されており、不純物濃度の低いｎ型半導体により形成さ
れたエピタキシャル層１２６と、不純物濃度が低いｐ型
半導体により形成されたボディ領域１３０と、不純物濃
度の高いｎ型半導体により形成されたエミッタ領域１３
２と、不純物濃度が高いｐ型半導体によりエミッタ領域
１３２の中央に形成されたｐコンタクト領域１３６とを
備え、トレンチゲート１２８に電圧を印加することによ
りエピタキシャル層１２６とエミッタ領域１３２とを連
絡するチャネルがボディ領域１３０に形成される。
【０００３】従来例の絶縁ゲート型半導体装置１２０に
おけるｐコンタクト領域１３６は、ターンオフ時に素子
内部に溜まった多くのキャリアが素子内部に存在する寄
生サイリスタを動作させるのを防止するために設けられ
ている。即ち、素子内部に溜まったホールをｐコンタク
ト領域１３６を介してエミッタ電極に流すことによっ
て、キャリアによる寄生サイリスタの動作を防止してい
るのである。
おけるｐコンタクト領域１３６は、ターンオフ時に素子
内部に溜まった多くのキャリアが素子内部に存在する寄
生サイリスタを動作させるのを防止するために設けられ
ている。即ち、素子内部に溜まったホールをｐコンタク
ト領域１３６を介してエミッタ電極に流すことによっ
て、キャリアによる寄生サイリスタの動作を防止してい
るのである。
【０００４】
【発明が解決しようとする課題】しかしながら、こうし
た従来例の絶縁ゲート型半導体装置１２０では、素子表
面にｐコンタクト領域１３６を形成するから、素子表面
のエミッタ領域１３２の面積を小さくし、エミッタ電極
とのコンタクト抵抗を増加させてしまう。ｐコンタクト
領域１３６を形成する必要から素子の表面積に対して制
約を受け、素子の微細化を妨げてしまう。
た従来例の絶縁ゲート型半導体装置１２０では、素子表
面にｐコンタクト領域１３６を形成するから、素子表面
のエミッタ領域１３２の面積を小さくし、エミッタ電極
とのコンタクト抵抗を増加させてしまう。ｐコンタクト
領域１３６を形成する必要から素子の表面積に対して制
約を受け、素子の微細化を妨げてしまう。
【０００５】本発明の絶縁ゲート型半導体装置は、オン
電圧を低くすると共に寄生サイリスタなどの作動を抑制
することを目的の一つとする。また、本発明の絶縁ゲー
ト型半導体装置は、オン電圧を低くすると共に高破壊耐
量を確保することを目的の一つとする。
電圧を低くすると共に寄生サイリスタなどの作動を抑制
することを目的の一つとする。また、本発明の絶縁ゲー
ト型半導体装置は、オン電圧を低くすると共に高破壊耐
量を確保することを目的の一つとする。
【０００６】
【課題を解決するための手段およびその作用・効果】本
発明の絶縁ゲート型半導体装置は、上述の目的の少なく
とも一部を達成するために以下の手段を採った。
発明の絶縁ゲート型半導体装置は、上述の目的の少なく
とも一部を達成するために以下の手段を採った。
【０００７】本発明の絶縁ゲート型半導体装置は、絶縁
ゲートを備える絶縁ゲート型半導体装置であって、前記
絶縁ゲートに接して形成された二つの一導電型の半導体
領域と、他導電型の半導体により前記二つの一導電型の
半導体領域間に前記絶縁ゲートに接して形成され、該絶
縁ゲートへの電圧の印加に伴って該二つの一導電型の半
導体領域間にチャネルを形成するボディ領域と、該ボデ
ィ領域より不純物濃度が高い他導電型の半導体により該
ボディ領域と前記二つの一導電型の半導体領域の一方と
の接合部分に前記絶縁ゲートに接しないよう形成された
高濃度領域とを備えることを要旨とする。
ゲートを備える絶縁ゲート型半導体装置であって、前記
絶縁ゲートに接して形成された二つの一導電型の半導体
領域と、他導電型の半導体により前記二つの一導電型の
半導体領域間に前記絶縁ゲートに接して形成され、該絶
縁ゲートへの電圧の印加に伴って該二つの一導電型の半
導体領域間にチャネルを形成するボディ領域と、該ボデ
ィ領域より不純物濃度が高い他導電型の半導体により該
ボディ領域と前記二つの一導電型の半導体領域の一方と
の接合部分に前記絶縁ゲートに接しないよう形成された
高濃度領域とを備えることを要旨とする。
【０００８】この本発明の絶縁ゲート型半導体装置で
は、ボディ領域と二つの一導電型の半導体領域の一方と
の接合部分に絶縁ゲートに接しないよう不純物濃度の高
い高濃度領域を形成することにより、ボディ領域を不純
物濃度の低い半導体領域としてもボディ領域に生じる抵
抗分布を緩和すると共に高破壊耐量を確保することがで
きる。この結果、半導体装置のオン電圧を低くすること
ができると共に寄生サイリスタ等のオン動作を抑制する
ことができる。
は、ボディ領域と二つの一導電型の半導体領域の一方と
の接合部分に絶縁ゲートに接しないよう不純物濃度の高
い高濃度領域を形成することにより、ボディ領域を不純
物濃度の低い半導体領域としてもボディ領域に生じる抵
抗分布を緩和すると共に高破壊耐量を確保することがで
きる。この結果、半導体装置のオン電圧を低くすること
ができると共に寄生サイリスタ等のオン動作を抑制する
ことができる。
【０００９】こうした本発明の絶縁ゲート型半導体装置
において、前記二つの一導電型の半導体領域の一方はエ
ミッタ領域であり、前記高濃度領域は前記ボディ領域と
エミッタ領域との接合部分に形成されてなるものとする
こともできる。
において、前記二つの一導電型の半導体領域の一方はエ
ミッタ領域であり、前記高濃度領域は前記ボディ領域と
エミッタ領域との接合部分に形成されてなるものとする
こともできる。
【００１０】また、本発明の絶縁ゲート型半導体装置に
おいて、一導電型の半導体により前記高濃度領域内に他
の領域と接触しないよう形成されたフローティング領域
を備えるものとすることもできる。高濃度領域と異なる
導電型の半導体でフローティング領域はターンオフ時に
ボディ領域のキャリアを再結合により消滅させるから、
ラッチアップを防ぐことができる。
おいて、一導電型の半導体により前記高濃度領域内に他
の領域と接触しないよう形成されたフローティング領域
を備えるものとすることもできる。高濃度領域と異なる
導電型の半導体でフローティング領域はターンオフ時に
ボディ領域のキャリアを再結合により消滅させるから、
ラッチアップを防ぐことができる。
【００１１】さらに、本発明の絶縁ゲート型半導体装置
において、前記絶縁ゲートは、半導体基板に溝として形
成されたトレンチゲートであるものとすることもでき
る。
において、前記絶縁ゲートは、半導体基板に溝として形
成されたトレンチゲートであるものとすることもでき
る。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態を実施
例を用いて説明する。図１は、本発明の一実施例である
絶縁ゲート型半導体装置２０の構成の概略を示す構成図
である。実施例の絶縁ゲート型半導体装置２０は、トレ
ンチＩＧＢＴ（絶縁ゲートバイポーラトランジスタ Ins
ulated Gate Bipolar Transistor）として構成されてお
り、図示するように、不純物濃度が高いｐ型半導体によ
り形成された基板２２と不純物濃度が高いｎ型半導体に
より基板２２の上に層状に形成されたバッファ層２４と
不純物濃度が低いｎ型半導体によりバッファ層２４の上
に形成されたエピタキシャル層２６とからなる半導体基
板２１と、不純物濃度が低いｐ型半導体により半導体基
板２１の上に形成されたボディ領域３０と、このボディ
領域３０を貫通してエピタキシャル層２６に至るよう形
成されたトレンチゲート２８と、不純物濃度の多いｎ型
半導体によりボディ領域３０の上にトレンチゲート２８
に接するよう形成されたエミッタ領域３２と、不純物濃
度が高いｐ型半導体によりボディ領域３０とエミッタ領
域３２との接合部分のボディ領域３０内にトレンチゲー
ト２８とは接触しないよう形成された高濃度領域３４と
を備える。
例を用いて説明する。図１は、本発明の一実施例である
絶縁ゲート型半導体装置２０の構成の概略を示す構成図
である。実施例の絶縁ゲート型半導体装置２０は、トレ
ンチＩＧＢＴ（絶縁ゲートバイポーラトランジスタ Ins
ulated Gate Bipolar Transistor）として構成されてお
り、図示するように、不純物濃度が高いｐ型半導体によ
り形成された基板２２と不純物濃度が高いｎ型半導体に
より基板２２の上に層状に形成されたバッファ層２４と
不純物濃度が低いｎ型半導体によりバッファ層２４の上
に形成されたエピタキシャル層２６とからなる半導体基
板２１と、不純物濃度が低いｐ型半導体により半導体基
板２１の上に形成されたボディ領域３０と、このボディ
領域３０を貫通してエピタキシャル層２６に至るよう形
成されたトレンチゲート２８と、不純物濃度の多いｎ型
半導体によりボディ領域３０の上にトレンチゲート２８
に接するよう形成されたエミッタ領域３２と、不純物濃
度が高いｐ型半導体によりボディ領域３０とエミッタ領
域３２との接合部分のボディ領域３０内にトレンチゲー
ト２８とは接触しないよう形成された高濃度領域３４と
を備える。
【００１３】実施例の絶縁ゲート型半導体装置２０にお
けるボディ領域３０は、不純物濃度が低いｐ型半導体に
より形成されているから、トレンチゲート２８に印加さ
れる電圧が低くてもチャネルを形成することができる。
この結果、オン電圧を低くすることができる。ボディ領
域３０内に形成された高濃度領域３４は、ターンオフ時
には素子内に溜まるキャリアをエミッタ領域３２に流す
から寄生サイリスタがオン動作するのを防止し、高破壊
耐量を確保する。
けるボディ領域３０は、不純物濃度が低いｐ型半導体に
より形成されているから、トレンチゲート２８に印加さ
れる電圧が低くてもチャネルを形成することができる。
この結果、オン電圧を低くすることができる。ボディ領
域３０内に形成された高濃度領域３４は、ターンオフ時
には素子内に溜まるキャリアをエミッタ領域３２に流す
から寄生サイリスタがオン動作するのを防止し、高破壊
耐量を確保する。
【００１４】以上説明した実施例の絶縁ゲート型半導体
装置２０によれば、ボディ領域３０とエミッタ領域３２
との接合部分のボディ領域３０内にトレンチゲート２８
とは接触しないよう不純物濃度が高いｐ型半導体の領
域、即ち高濃度領域３４を形成することにより、オン電
圧を低く保ったまま寄生サイリスタのオン動作を防止す
ることができる。したがって、高破壊耐量の半導体装置
とすることができる。
装置２０によれば、ボディ領域３０とエミッタ領域３２
との接合部分のボディ領域３０内にトレンチゲート２８
とは接触しないよう不純物濃度が高いｐ型半導体の領
域、即ち高濃度領域３４を形成することにより、オン電
圧を低く保ったまま寄生サイリスタのオン動作を防止す
ることができる。したがって、高破壊耐量の半導体装置
とすることができる。
【００１５】実施例の絶縁ゲート型半導体装置２０で
は、高濃度領域３４をボディ領域３０とエミッタ領域３
２との接合部分に形成したが、図２の変形例の絶縁ゲー
ト型半導体装置２０Ｂに示すように、素子表面から深さ
方向に複数の高濃度領域３４，３５，３５Ｂを形成する
ものとしてもよい。この場合でも、一番上の高濃度領域
３４は、ボディ領域３０とエミッタ領域３２の接合部分
に形成すればよい。
は、高濃度領域３４をボディ領域３０とエミッタ領域３
２との接合部分に形成したが、図２の変形例の絶縁ゲー
ト型半導体装置２０Ｂに示すように、素子表面から深さ
方向に複数の高濃度領域３４，３５，３５Ｂを形成する
ものとしてもよい。この場合でも、一番上の高濃度領域
３４は、ボディ領域３０とエミッタ領域３２の接合部分
に形成すればよい。
【００１６】実施例の絶縁ゲート型半導体装置２０で
は、エミッタ領域３２をトレンチゲート２８に沿って形
成すると共にボディ領域３０が素子表面に至るように形
成したが、図３の変形例の絶縁ゲート型半導体装置２０
Ｃに示すように、素子表面をエミッタ領域３２Ｃが覆う
ように形成してもよい。この場合、ｐ領域の電位は奥行
き方向で取ればよい。
は、エミッタ領域３２をトレンチゲート２８に沿って形
成すると共にボディ領域３０が素子表面に至るように形
成したが、図３の変形例の絶縁ゲート型半導体装置２０
Ｃに示すように、素子表面をエミッタ領域３２Ｃが覆う
ように形成してもよい。この場合、ｐ領域の電位は奥行
き方向で取ればよい。
【００１７】また、実施例の絶縁ゲート型半導体装置２
０では、従来例の絶縁ゲート型半導体装置１２０におけ
るｐコンタクト領域１３６を備えないものとしたが、図
４の変形例の絶縁ゲート型半導体装置２０Ｄに示すよう
に、ｐコンタクト領域３６Ｄを備えるものとしてもよ
い。
０では、従来例の絶縁ゲート型半導体装置１２０におけ
るｐコンタクト領域１３６を備えないものとしたが、図
４の変形例の絶縁ゲート型半導体装置２０Ｄに示すよう
に、ｐコンタクト領域３６Ｄを備えるものとしてもよ
い。
【００１８】実施例の絶縁ゲート型半導体装置２０で
は、トレンチＩＧＢＴとして構成したが、他の絶縁ゲー
ト型半導体素子に適用することもできる。例えば、図５
の変形例の絶縁ゲート型半導体装置２０Ｅに示すよう
に、パワーＭＯＳに適用したり、図６や図７の変形例の
絶縁ゲート型半導体装置２０Ｆ，２０Ｇに示すように、
ＭＯＳゲートサイリスタに適用するものとしてもよい。
この場合、図７の変形例の絶縁ゲート型半導体装置２０
Ｇに示すように、二つのｐ型領域に各々高濃度領域３４
Ｇを形成するものとしてもよい。
は、トレンチＩＧＢＴとして構成したが、他の絶縁ゲー
ト型半導体素子に適用することもできる。例えば、図５
の変形例の絶縁ゲート型半導体装置２０Ｅに示すよう
に、パワーＭＯＳに適用したり、図６や図７の変形例の
絶縁ゲート型半導体装置２０Ｆ，２０Ｇに示すように、
ＭＯＳゲートサイリスタに適用するものとしてもよい。
この場合、図７の変形例の絶縁ゲート型半導体装置２０
Ｇに示すように、二つのｐ型領域に各々高濃度領域３４
Ｇを形成するものとしてもよい。
【００１９】次に、本発明の第２の実施例としての絶縁
ゲート型半導体装置２０Ｈについて説明する。図８は、
第２実施例の絶縁ゲート型半導体装置２０Ｈの構成の概
略を示す構成図である。第２実施例の絶縁ゲート型半導
体装置２０Ｈは、図示するように、高濃度領域３４Ｈの
内部にｎ型半導体により形成されたフローティング領域
３６Ｈが形成されている点を除いて第１実施例の絶縁ゲ
ート型半導体装置２０と同一の構成をしている。したが
って、第２実施例の絶縁ゲート型半導体装置２０Ｈの構
成のうち第１実施例の絶縁ゲート型半導体装置２０の構
成と同一の構成については同一の符号を付し、その説明
は省略する。
ゲート型半導体装置２０Ｈについて説明する。図８は、
第２実施例の絶縁ゲート型半導体装置２０Ｈの構成の概
略を示す構成図である。第２実施例の絶縁ゲート型半導
体装置２０Ｈは、図示するように、高濃度領域３４Ｈの
内部にｎ型半導体により形成されたフローティング領域
３６Ｈが形成されている点を除いて第１実施例の絶縁ゲ
ート型半導体装置２０と同一の構成をしている。したが
って、第２実施例の絶縁ゲート型半導体装置２０Ｈの構
成のうち第１実施例の絶縁ゲート型半導体装置２０の構
成と同一の構成については同一の符号を付し、その説明
は省略する。
【００２０】第２実施例の絶縁ゲート型半導体装置２０
Ｈは、不純物濃度の高いｐ型半導体によりボディ領域３
０とエミッタ領域３２との接合部分のボディ領域３０内
に形成された高濃度領域３４Ｈの内部に、ｎ型半導体に
より他の領域と接触しないようフローティング領域３６
Ｈが形成されている。このフローティング領域３６Ｈ
は、ターンオフ時に高濃度領域３４Ｈのホール電流を再
結合により消滅させる。この結果、ラッチアップを防ぐ
ことができる。
Ｈは、不純物濃度の高いｐ型半導体によりボディ領域３
０とエミッタ領域３２との接合部分のボディ領域３０内
に形成された高濃度領域３４Ｈの内部に、ｎ型半導体に
より他の領域と接触しないようフローティング領域３６
Ｈが形成されている。このフローティング領域３６Ｈ
は、ターンオフ時に高濃度領域３４Ｈのホール電流を再
結合により消滅させる。この結果、ラッチアップを防ぐ
ことができる。
【００２１】以上説明した第２実施例の絶縁ゲート型半
導体装置２０Ｈによれば、ボディ領域３０とエミッタ領
域３２との接合部分のボディ領域３０内にトレンチゲー
ト２８とは接触しないよう不純物濃度が高いｐ型半導体
により高濃度領域３４Ｈを形成すると共にこの高濃度領
域３４Ｈの内部にｎ型半導体により他の領域と接触しな
いようフローティング領域３６Ｈを形成することによ
り、ラッチアップを防ぐことができる。
導体装置２０Ｈによれば、ボディ領域３０とエミッタ領
域３２との接合部分のボディ領域３０内にトレンチゲー
ト２８とは接触しないよう不純物濃度が高いｐ型半導体
により高濃度領域３４Ｈを形成すると共にこの高濃度領
域３４Ｈの内部にｎ型半導体により他の領域と接触しな
いようフローティング領域３６Ｈを形成することによ
り、ラッチアップを防ぐことができる。
【００２２】第２実施例の絶縁ゲート型半導体装置２０
Ｈも第１実施例の絶縁ゲート型半導体装置２０と同様に
トレンチＩＧＢＴとして構成したが、他の絶縁ゲート型
半導体素子、例えば、図５の変形例の絶縁ゲート型半導
体装置２０Ｅに示すように、パワーＭＯＳに適用した
り、図６や図７の変形例の絶縁ゲート型半導体装置２０
Ｆ，２０Ｇに示すように、ＭＯＳゲートサイリスタに適
用するものとしてもよい。これらの場合、各素子の高濃
度領域の内部にフローティング領域３６Ｈを形成すれば
よい。
Ｈも第１実施例の絶縁ゲート型半導体装置２０と同様に
トレンチＩＧＢＴとして構成したが、他の絶縁ゲート型
半導体素子、例えば、図５の変形例の絶縁ゲート型半導
体装置２０Ｅに示すように、パワーＭＯＳに適用した
り、図６や図７の変形例の絶縁ゲート型半導体装置２０
Ｆ，２０Ｇに示すように、ＭＯＳゲートサイリスタに適
用するものとしてもよい。これらの場合、各素子の高濃
度領域の内部にフローティング領域３６Ｈを形成すれば
よい。
【００２３】第１実施例の絶縁ゲート型半導体装置２０
や第２実施例の絶縁ゲート型半導体装置２０Ｈ，変形例
の絶縁ゲート型半導体装置２０Ｂ，２０Ｃ，２０Ｄ，２
０Ｅ，２０Ｆ，２０Ｇでは、いずれもトレンチゲートを
備えるものとしたが、プレート型、即ち絶縁ゲートが素
子の表面に形成されるタイプの素子にも適用することが
できる。
や第２実施例の絶縁ゲート型半導体装置２０Ｈ，変形例
の絶縁ゲート型半導体装置２０Ｂ，２０Ｃ，２０Ｄ，２
０Ｅ，２０Ｆ，２０Ｇでは、いずれもトレンチゲートを
備えるものとしたが、プレート型、即ち絶縁ゲートが素
子の表面に形成されるタイプの素子にも適用することが
できる。
【００２４】以上、本発明の実施の形態について実施例
を用いて説明したが、本発明はこうした実施例に何等限
定されるものではなく、本発明の要旨を逸脱しない範囲
内において、種々なる形態で実施し得ることは勿論であ
る。
を用いて説明したが、本発明はこうした実施例に何等限
定されるものではなく、本発明の要旨を逸脱しない範囲
内において、種々なる形態で実施し得ることは勿論であ
る。
【図１】 本発明の一実施例である絶縁ゲート型半導体
装置２０の構成の概略を示す構成図である。
装置２０の構成の概略を示す構成図である。
【図２】 変形例の絶縁ゲート型半導体装置２０Ｂの構
成の概略を示す構成図である。
成の概略を示す構成図である。
【図３】 変形例の絶縁ゲート型半導体装置２０Ｃの構
成の概略を示す構成図である。
成の概略を示す構成図である。
【図４】 変形例の絶縁ゲート型半導体装置２０Ｄの構
成の概略を示す構成図である。
成の概略を示す構成図である。
【図５】 変形例の絶縁ゲート型半導体装置２０Ｅの構
成の概略を示す構成図である。
成の概略を示す構成図である。
【図６】 変形例の絶縁ゲート型半導体装置２０Ｆの構
成の概略を示す構成図である。
成の概略を示す構成図である。
【図７】 変形例の絶縁ゲート型半導体装置２０Ｇの構
成の概略を示す構成図である。
成の概略を示す構成図である。
【図８】 第２実施例の絶縁ゲート型半導体装置２０Ｈ
の構成の概略を示す構成図である。
の構成の概略を示す構成図である。
【図９】 従来例の絶縁ゲート型半導体装置１２０の構
成の概略を示す構成図である。
成の概略を示す構成図である。
２０，２０Ｂ〜２０Ｈ，１２０ 絶縁ゲート型半導体装
置、２１ 半導体基板、２２ 基板、２４ バッファ
層、２６ エピタキシャル層、２８ トレンチゲート、
３０ ボディ領域、３２，３２Ｃ エミッタ領域、３
４，３４Ｇ，３４Ｈ，３５，３５Ｂ 高濃度領域、３６
Ｄ ｐコンタクト領域、３６Ｈ フローティング領域。
置、２１ 半導体基板、２２ 基板、２４ バッファ
層、２６ エピタキシャル層、２８ トレンチゲート、
３０ ボディ領域、３２，３２Ｃ エミッタ領域、３
４，３４Ｇ，３４Ｈ，３５，３５Ｂ 高濃度領域、３６
Ｄ ｐコンタクト領域、３６Ｈ フローティング領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村田 年生 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内 (72)発明者 石子 雅康 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内 (72)発明者 濱田 公守 愛知県豊田市トヨタ町１番地 トヨタ自動 車株式会社内
Claims (4)
- 【請求項１】 絶縁ゲートを備える絶縁ゲート型半導体
装置であって、 前記絶縁ゲートに接して形成された二つの一導電型の半
導体領域と、 他導電型の半導体により前記二つの一導電型の半導体領
域間に前記絶縁ゲートに接して形成され、該絶縁ゲート
への電圧の印加に伴って該二つの一導電型の半導体領域
間にチャネルを形成するボディ領域と、 該ボディ領域より不純物濃度が高い他導電型の半導体に
より該ボディ領域と前記二つの一導電型の半導体領域の
一方との接合部分に前記絶縁ゲートに接しないよう形成
された高濃度領域とを備える絶縁ゲート型半導体装置。 - 【請求項２】 請求項１記載の絶縁ゲート型半導体装置
であって、 前記二つの一導電型の半導体領域の一方は、エミッタ領
域であり、 前記高濃度領域は、前記ボディ領域とエミッタ領域との
接合部分に形成されてなる絶縁ゲート型半導体装置。 - 【請求項３】 一導電型の半導体により前記高濃度領域
内に他の領域と接触しないよう形成されたフローティン
グ領域を備える請求項１または２記載の絶縁ゲート型半
導体装置。 - 【請求項４】 前記絶縁ゲートは、半導体基板に溝とし
て形成されたトレンチゲートである請求項１ないし３い
ずれか記載の絶縁ゲート型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122898A JP3634235B2 (ja) | 2000-04-24 | 2000-04-24 | 絶縁ゲート型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122898A JP3634235B2 (ja) | 2000-04-24 | 2000-04-24 | 絶縁ゲート型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001308328A true JP2001308328A (ja) | 2001-11-02 |
| JP3634235B2 JP3634235B2 (ja) | 2005-03-30 |
Family
ID=18633320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000122898A Expired - Fee Related JP3634235B2 (ja) | 2000-04-24 | 2000-04-24 | 絶縁ゲート型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3634235B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057028A (ja) * | 2003-08-04 | 2005-03-03 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| JP2007059805A (ja) * | 2005-08-26 | 2007-03-08 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2007266133A (ja) * | 2006-03-27 | 2007-10-11 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JP2008205205A (ja) * | 2007-02-20 | 2008-09-04 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
| JP2008244466A (ja) * | 2007-02-27 | 2008-10-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2009065117A (ja) * | 2007-08-10 | 2009-03-26 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2010114136A (ja) * | 2008-11-04 | 2010-05-20 | Toyota Central R&D Labs Inc | バイポーラ型半導体装置 |
| DE102009042391A1 (de) | 2009-02-02 | 2010-08-19 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| JP2012039082A (ja) * | 2010-07-12 | 2012-02-23 | Denso Corp | 半導体装置およびその製造方法 |
| WO2012124784A1 (ja) * | 2011-03-16 | 2012-09-20 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US8552468B2 (en) | 2009-06-04 | 2013-10-08 | Mitsubishi Electric Corporation | Power semiconductor device |
| JP2013258190A (ja) * | 2012-06-11 | 2013-12-26 | Renesas Electronics Corp | 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔおよび狭アクティブセルｉｅ型トレンチゲートｉｇｂｔの製造方法 |
| JP2015179707A (ja) * | 2014-03-19 | 2015-10-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| WO2016114131A1 (ja) * | 2015-01-16 | 2016-07-21 | 株式会社デンソー | 半導体装置 |
| JP2016136620A (ja) * | 2015-01-16 | 2016-07-28 | 株式会社デンソー | 半導体装置 |
| WO2023157422A1 (ja) * | 2022-02-18 | 2023-08-24 | ローム株式会社 | 半導体装置 |
-
2000
- 2000-04-24 JP JP2000122898A patent/JP3634235B2/ja not_active Expired - Fee Related
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057028A (ja) * | 2003-08-04 | 2005-03-03 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| US8222690B2 (en) | 2005-08-26 | 2012-07-17 | Renesas Electronics Corporation | Vertical power MOSFET semiconductor apparatus having separate base regions and manufacturing method thereof |
| JP2007059805A (ja) * | 2005-08-26 | 2007-03-08 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US8314460B2 (en) | 2005-08-26 | 2012-11-20 | Renesas Electronics Corporation | Vertical power MOSFET semiconductor apparatus having separate base regions and manufacturing method thereof |
| JP2007266133A (ja) * | 2006-03-27 | 2007-10-11 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JP2008205205A (ja) * | 2007-02-20 | 2008-09-04 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
| JP2008244466A (ja) * | 2007-02-27 | 2008-10-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2009065117A (ja) * | 2007-08-10 | 2009-03-26 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2010114136A (ja) * | 2008-11-04 | 2010-05-20 | Toyota Central R&D Labs Inc | バイポーラ型半導体装置 |
| DE102009042391B4 (de) * | 2009-02-02 | 2014-12-04 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| US7800183B2 (en) | 2009-02-02 | 2010-09-21 | Mitsubishi Electric Corporation | Semiconductor device |
| DE102009042391A1 (de) | 2009-02-02 | 2010-08-19 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| US8552468B2 (en) | 2009-06-04 | 2013-10-08 | Mitsubishi Electric Corporation | Power semiconductor device |
| DE102010021128B4 (de) * | 2009-06-04 | 2015-03-19 | Mitsubishi Electric Corp. | Leistungshalbleitervorrichtung |
| JP2012039082A (ja) * | 2010-07-12 | 2012-02-23 | Denso Corp | 半導体装置およびその製造方法 |
| US9082812B2 (en) | 2011-03-16 | 2015-07-14 | Fuji Electric Co., Ltd. | Semiconductor device including a counter layer, for power conversion and method of manufacturing the same |
| WO2012124784A1 (ja) * | 2011-03-16 | 2012-09-20 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US9461140B2 (en) | 2011-03-16 | 2016-10-04 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method including a counter layer for power conversion |
| JP5708788B2 (ja) * | 2011-03-16 | 2015-04-30 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| CN108933170A (zh) * | 2012-06-11 | 2018-12-04 | 瑞萨电子株式会社 | 窄的有源单元ie型沟槽栅极igbt及其制造方法 |
| JP2013258190A (ja) * | 2012-06-11 | 2013-12-26 | Renesas Electronics Corp | 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔおよび狭アクティブセルｉｅ型トレンチゲートｉｇｂｔの製造方法 |
| CN108933170B (zh) * | 2012-06-11 | 2021-06-22 | 瑞萨电子株式会社 | 窄的有源单元ie型沟槽栅极igbt及其制造方法 |
| US10290729B2 (en) | 2012-06-11 | 2019-05-14 | Renesas Electronics Corporation | Narrow active cell IE type trench gate IGBT and a method for manufacturing a narrow active cell IE type trench gate IGBT |
| CN103489905A (zh) * | 2012-06-11 | 2014-01-01 | 瑞萨电子株式会社 | 窄的有源单元ie型沟槽栅极igbt及其制造方法 |
| DE102015204636A1 (de) | 2014-03-19 | 2015-10-08 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| US10243067B2 (en) | 2014-03-19 | 2019-03-26 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing the same |
| JP2015179707A (ja) * | 2014-03-19 | 2015-10-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| DE102015204636B4 (de) | 2014-03-19 | 2018-11-22 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| US20170352747A1 (en) * | 2015-01-16 | 2017-12-07 | Denso Corporation | Semiconductor device |
| US10186606B2 (en) * | 2015-01-16 | 2019-01-22 | Denso Corporation | Semiconductor device |
| CN107210299A (zh) * | 2015-01-16 | 2017-09-26 | 株式会社电装 | 半导体装置 |
| JP2016136620A (ja) * | 2015-01-16 | 2016-07-28 | 株式会社デンソー | 半導体装置 |
| CN107210299B (zh) * | 2015-01-16 | 2020-08-11 | 株式会社电装 | 半导体装置 |
| WO2016114131A1 (ja) * | 2015-01-16 | 2016-07-21 | 株式会社デンソー | 半導体装置 |
| WO2023157422A1 (ja) * | 2022-02-18 | 2023-08-24 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3634235B2 (ja) | 2005-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE47198E1 (en) | Power semiconductor device | |
| US7598566B2 (en) | Trench gate field effect devices | |
| US6262470B1 (en) | Trench-type insulated gate bipolar transistor and method for making the same | |
| JP2019169597A (ja) | 半導体装置 | |
| JP2002280555A (ja) | 半導体装置 | |
| JP2001308328A (ja) | 絶縁ゲート型半導体装置 | |
| KR20060127075A (ko) | 트렌치 게이트 전계 효과 디바이스 | |
| JP2003224273A (ja) | 半導体装置 | |
| US20040256659A1 (en) | MOS-gated transistor with improved UIS capability | |
| JPH10178176A (ja) | トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ | |
| JP2000223707A (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JPH10209432A (ja) | 半導体デバイスの改良 | |
| JP2006245477A (ja) | 半導体装置 | |
| US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
| JP2001127286A (ja) | 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路 | |
| JP7242491B2 (ja) | 半導体装置及び半導体回路 | |
| JPH10294461A (ja) | 絶縁ゲート形半導体素子 | |
| JP2001077357A (ja) | 半導体装置 | |
| JP2001230413A (ja) | 半導体素子 | |
| JP2008027945A (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ | |
| JP2001168324A (ja) | 半導体装置 | |
| US7652350B2 (en) | Semiconductor device | |
| KR20080012398A (ko) | 반도체 장치 | |
| JP2004363477A (ja) | 絶縁ゲート型半導体装置 | |
| KR101994728B1 (ko) | 전력 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040929 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |