JP2012039082A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2012039082A JP2012039082A JP2011112587A JP2011112587A JP2012039082A JP 2012039082 A JP2012039082 A JP 2012039082A JP 2011112587 A JP2011112587 A JP 2011112587A JP 2011112587 A JP2011112587 A JP 2011112587A JP 2012039082 A JP2012039082 A JP 2012039082A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type region
- buried
- region
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 176
- 238000004519 manufacturing process Methods 0.000 title description 28
- 239000012535 impurity Substances 0.000 claims abstract description 81
- 238000009826 distribution Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 232
- 239000000758 substrate Substances 0.000 claims description 50
- 230000002093 peripheral effect Effects 0.000 claims description 37
- 230000005684 electric field Effects 0.000 claims description 36
- 239000002344 surface layer Substances 0.000 claims description 28
- 238000010438 heat treatment Methods 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 62
- 108091006146 Channels Proteins 0.000 description 40
- 230000015556 catabolic process Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】第2導電型領域30に、チャネル層40に突出すると共にコンタクト第2導電型領域52に接し、チャネル層40よりも不純物濃度が高いと共に第2導電型領域30内にピーク濃度を有する埋込第2導電型領域53を形成する。これによれば、埋込第2導電型領域53が第2導電型領域30内にピーク濃度を有する構成とされているため、埋込第2導電型領域53と第2導電型領域30との界面近傍での濃度分布を急峻に変化させることができる。このため、アバランシェ電流を埋込第2導電型領域53からコンタクト第2導電型領域52に流しやすくすることができ、アバランシェ耐量を向上させることができる。
【選択図】図1
Description
本発明の第1実施形態について説明する。図1は、本実施形態における半導体装置の断面構成を示す図であり、本発明をトレンチゲート構造を有する半導体装置に適用したものである。なお、本実施形態の半導体装置は、例えば、インバータ回路を構成するスイッチング素子として適用されると好適である。
本発明の第2実施形態について説明する。本実施形態の半導体装置は、第1実施形態と比較して、埋込p+型領域53の最も長くなる部分の幅をコンタクトp+型領域52の最も長くなる部分の幅より狭くしたものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図4は、本実施形態における半導体装置の断面構成を示す図である。
本発明の第3実施形態について説明する。本実施形態の半導体装置は、第2実施形態と比較して、トレンチ61の下部に電界緩和層を形成したものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。図7は、本実施形態における半導体装置の断面構成を示す図である。
本発明の第4実施形態について説明する。本実施形態の半導体装置は、第2実施形態と比較して、コンタクトp+型領域52をpコラム30の長手方向に複数離間して形成したものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。図8は、本実施形態における半導体装置の概略平面図であり、図9(a)は図8中のC−C断面を示す図、図9(b)は図8中のD−D断面を示す図である。なお、図8中では、ソース電極70を点線で示している。
本発明の第5実施形態について説明する。本実施形態の半導体装置は、第2実施形態と比較して、p型チャネル層40を深く(厚く)したものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。図10は、本実施形態における半導体装置の断面構成を示す図である。
本発明の第6実施形態について説明する。本実施形態の半導体装置は、第2実施形態と比較して、p型チャネル層40の表層部における隣接するトレンチ61間のうち埋込p+型領域53が形成されている領域にはn+型ソース領域51を形成しない構成としたものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。図11は、本実施形態における半導体装置の断面構成を示す図である。
本発明の第7実施形態について説明する。本実施形態の半導体装置は、第2実施形態と比較して、トレンチ61、n+型ソース領域51、コンタクトp+型領域52を、nコラム20およびpコラム30の長手方向に対して垂直方向に延設したものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。図12(a)は、本実施形態における半導体装置の概略斜視図であり、図12(b)は図12(a)に示す半導体装置のE−E断面を示す図である。なお、図12(a)では、ソース電極70および保護膜80を省略して示してある。
本発明の第8実施形態について説明する。本実施形態の半導体装置は、第7実施形態と比較して、埋込p+型領域53をコンタクトp+型領域52下のみに配置したものであり、その他に関しては第7実施形態と同様であるため、ここでは説明を省略する。本実施形態における半導体装置の概略斜視図は図12(a)と同様のものであり、図13(a)は本実施形態における半導体装置の概略平面図、図13(b)は本実施形態における半導体装置の断面構成を示す図である。なお、図13(b)は、図12(a)に示す半導体装置のE−E断面に相当している。
本発明の第9実施形態について説明する。本実施形態の半導体装置は、第2実施形態と比較して、半導体装置の外縁に外周部を備えたものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。図14は、本実施形態における半導体装置の概略平面図であり、トレンチ61と埋込p+型領域53との関係を示す図である。図15は図14中のF−F断面を示す図、図16は図14中のG−G断面を示す図、図17は図14中のH−H断面を示す図である。
本発明の第10実施形態について説明する。本実施形態の半導体装置は、第9実施形態と比較して、埋込p+型領域53をpコラム30の長手方向に複数離間して形成したものであり、その他に関しては第9実施形態と同様であるため、ここでは説明を省略する。図18は、本実施形態における半導体装置の概略平面図であり、トレンチ61と埋込p+型領域53との関係を示す図である。
本発明の第11実施形態について説明する。本実施形態の半導体装置は、第1実施形態と比較して、製造方法を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図19は、本実施形態における半導体装置の製造工程を示す断面図である。
本発明の第12実施形態について説明する。本実施形態の半導体装置は、第1実施形態と比較して、本発明をプレーナ型の半導体装置に適用したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図20は、本実施形態における半導体装置の断面構成を示す図である。
上記各実施形態では、埋込p+型領域53は、pコラム30の幅より狭くされているものを説明したが、次のようにすることもできる。図21は、他の実施形態における半導体装置の断面構成を示す図である。図21に示されるように、埋込p+型領域53は、pコラム30の幅より広くされていてもよく、nコラム20に突出していてもよい。なお、この場合は、埋込p+型領域53の幅は、電流経路を確保するために、反転層41と離間する幅とされることが好ましい。
20 nコラム
30 pコラム
40 チャネル層
51 n+型ソース領域
52 コンタクトp+型領域
53 埋込p+型領域
61 トレンチ
62 ゲート絶縁膜
63 ゲート電極
70 ソース電極
80 保護膜
90 ドレイン電極
Claims (20)
- 第1導電型の基板(10)と、
所定方向に延設された第1、第2導電型領域(20、30)が前記基板(10)上に形成されていると共に、前記第1導電型領域(20)と前記第2導電型領域(30)とが前記基板(10)の面方向に繰り返し配置されたスーパージャンクション層と、
前記スーパージャンクション層の表層部に形成された第2導電型のチャネル層(40)と、
前記チャネル層(40)の表層部に形成された第1導電型層(51)と、
前記チャネル層(40)の表層部であって前記第2導電型領域(30)の反対側であり、前記第1導電型層(51)と異なる領域に形成され、前記チャネル層(40)よりも不純物濃度が高くされているコンタクト第2導電型領域(52)と、
前記チャネル層(40)の表面に形成されたゲート絶縁膜(62)と、
前記ゲート絶縁膜(62)上に形成されたゲート電極(63)と、
前記基板(10)の表面側に前記スーパージャンクション層および前記チャネル層(40)を介して形成された表面電極(70)と、
前記基板(10)の裏面側に形成された裏面電極(90)と、を備え、
前記表面電極(70)と前記裏面電極(90)との間に電流を流す半導体装置において、
前記第2導電型領域(30)には、前記チャネル層(40)に突出して前記コンタクト第2導電型領域(52)に接し、前記チャネル層(40)よりも不純物濃度が高いと共に前記第2導電型領域(30)内にピーク濃度を有する埋込第2導電型領域(53)が形成されていることを特徴とする半導体装置。 - 前記埋込第2導電型領域(53)は、濃度分布を有しており、不純物濃度が最も高くなる前記ピーク濃度を第2導電型領域(30)内に有することを特徴とする請求項1に記載の半導体装置。
- 前記埋込第2導電型領域(53)は、前記所定方向と垂直となると共に、前記基板(10)の面方向と垂直となる断面形状において、等濃度線が曲率を有する形状とされていることを特徴とする請求項1または2に記載の半導体装置。
- 前記埋込第2導電型領域(53)は、前記所定方向と垂直となると共に、前記基板(10)の面方向と平行となる幅のうち最も長い部分の幅が前記第2導電型領域(30)より狭くされ、前記チャネル層(40)および前記第2導電型領域(30)内に配置されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
- 前記埋込第2導電型領域(53)の幅は、前記コンタクト第2導電型領域(52)の幅より狭くされていることを特徴とする請求項4に記載の半導体装置。
- 前記チャネル層(40)は、複数のチャネル形成層(40a〜40c)が積層されることにより構成さており、
前記埋込第2導電型領域(53)は、複数の埋込第2導電領域型形成層(53a〜53c)が深さ方向に互いに連結されることにより構成されており、前記複数の埋込第2導電型領域形成層(53a〜53c)のうち少なくとも一つの埋込第2導電型領域形成層(53a)は、第2導電型領域(30)内にピーク濃度を有することを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。 - 前記表面電極(70)と前記裏面電極(90)との間に電流を流す領域をセル部とし、前記セル部の周囲に当該セル部を囲む外周部を備え、
前記埋込第2導電型領域(53)は、前記セル部にのみ形成されていることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。 - 前記チャネル層(40)を貫通して前記第1導電型領域(20)に達し、ストライプ状に形成された複数のトレンチ(61)と、
前記トレンチ(61)の側壁にそれぞれ形成されたゲート絶縁膜(62)と、
前記ゲート絶縁膜(62)上にそれぞれ形成され、前記トレンチ(61)および前記ゲート絶縁膜(62)と共にトレンチゲート構造を構成するゲート電極(63)と、を有するトレンチゲート構造を備え、
前記第1導電型層(51)は、前記トレンチ(61)の側部に形成されており、
前記埋込第2導電型領域(53)は、前記第2導電型領域(30)の不純物濃度に達する位置が前記トレンチ(61)よりも深くされていることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。 - 前記埋込第2導電型領域(53)は、隣接する前記トレンチ(61)の間に位置する部分に形成されていることを特徴とする請求項8に記載の半導体装置。
- 前記第1導電型領域(20)には、前記トレンチ(61)の下部と接する電界緩和層(54)が形成されていることを特徴とする請求項8または9に記載の半導体装置。
- 前記電界緩和層(54)の幅は、前記トレンチ(61)の幅より狭くされていることを特徴とする請求項10に記載の半導体装置。
- 前記トレンチ(61)はそれぞれ前記所定方向に延設され、前記第1導電型層(51)は前記トレンチ(61)の側部にそれぞれ形成されていると共に前記所定方向に延設されており、
前記コンタクト第2導電型領域(52)は、前記第1導電型層(51)の間に形成されていると共に、前記所定方向に複数離間して形成されており、
隣接する前記トレンチ(61)の間において、隣接する前記第1導電型層(51)は、前記コンタクト第2導電型領域(52)が形成されていない部分の間隔が、前記コンタクト第2導電型領域(52)が形成されている部分の間隔より短くされていることを特徴とする請求項8ないし11のいずれか1つに記載の半導体装置。 - 複数の隣接する前記トレンチ(61)の間において、一方の隣接する前記トレンチ(61)間には前記埋込第2導電型領域(53)および前記コンタクト第2導電型領域(52)が形成されており、他方の隣接する前記トレンチ(61)間には前記コンタクト第2導電型領域(52)および前記第1導電型層(51)が形成されていることを特徴とする請求項8ないし11のいずれか1つに記載の半導体装置。
- 前記トレンチ(61)および前記コンタクト第2導電型領域(52)は前記所定方向と垂直方向に延設されており、
前記埋込第2導電型領域(53)は、前記所定方向に延設されていることを特徴とする請求項8ないし11のいずれか1つに記載の半導体装置。 - 前記埋込第2導電型領域(53)は、前記所定方向に複数離間して形成されていると共に、前記コンタクト第2導電型領域(52)下に形成されていることを特徴とする請求項14に記載の半導体装置。
- 前記表面電極(70)と前記裏面電極(90)との間に電流を流す領域をセル部とし、前記セル部の周囲に当該セル部を囲む外周部を備え、
前記トレンチ(61)は、前記セル部において、前記所定方向にそれぞれ延設され、
前記埋込第2導電型領域(53)は、前記セル部および前記外周部において、前記所定方向に延設されて前記トレンチ(61)における前記所定方向の先端よりも外側で終端していることを特徴とする請求項10ないし13のいずれか1つに記載の半導体装置。 - 前記埋込第2導電型領域(53)は、前記所定方向に複数形成されており、それぞれ互いに離間していることを特徴とする請求項16に記載の半導体装置。
- 前記表面電極(70)と前記裏面電極(90)との間に電流を流す領域をセル部とし、前記セル部の周囲に当該セル部を囲む外周部を備え、
前記トレンチ(61)は、前記セル部において、前記所定方向にそれぞれ延設され、
前記埋込第2導電型領域(53)は、前記セル部および前記外周部において、前記所定方向に複数離間して形成されて前記トレンチ(61)における前記所定方向の先端よりも外側で終端しており、互いに離間していることを特徴とする請求項10ないし13のいずれか1つに記載の半導体装置。 - 第1導電型の基板(10)に、所定方向に延設された第1、第2導電型領域(20、30)が前記基板(10)の面方向に繰り返し配置されたスーパージャンクション層が形成され、前記スーパージャンクション層の表層部に形成された第2導電型のチャネル層(40)と、前記チャネル層(40)を貫通して前記第1導電型領域(20)に達し、ストライプ状に形成された複数のトレンチゲート構造と、前記チャネル層(40)の表層部であって、前記トレンチ(61)の側部に形成された第1導電型の第1導電型層(51)と、前記チャネル層(40)の表層部であって、前記第2導電型領域(30)の反対側に形成され、当該第2導電型チャネル層(40)よりも不純物濃度が高いコンタクト第2導電型領域(52)と、前記第2導電型領域(30)に形成され、一方の端部が前記チャネル層(40)に突出して前記コンタクト第2導電型領域(52)に接すると共に、他方の端部が前記トレンチ(61)よりも深く形成され、前記チャネル層(40)より不純物濃度が高く、前記第2導電型領域(30)内にピーク濃度を有する埋込第2導電型領域(53)と、を備えた半導体装置の製造方法であって、
前記基板(10)上に前記第1導電型領域(20)を形成する工程と、
前記第1導電型領域(20)に前記基板(10)に達するトレンチ(70)を形成し、前記基板(10)上に離間した前記第1導電型領域(20)を複数形成する工程と、
前記トレンチ(70)に前記第2導電型領域(30)を埋め込む工程と、
表面を研磨することにより、前記基板(10)上にスーパージャンクション層を形成する工程と、
前記第2導電型領域(30)に第2導電型不純物をイオン注入する工程と、
前記スーパージャンクション層上に第2導電型のチャネル層(40)を形成する工程と、
前記チャネル層(40)を貫通するトレンチ(61)を形成する共に、前記トレンチ(61)にゲート絶縁膜(62)およびゲート電極(63)を形成して前記トレンチゲート構造を形成する工程と、
前記チャネル層(40)に第2導電型不純物をイオン注入する工程と、
熱処理することにより、前記チャネル層(40)にイオン注入した前記第2導電型不純物を熱拡散させて前記コンタクト第2導電型領域(52)を形成すると共に、前記第2導電型領域(30)にイオン注入した前記第2導電型不純物を熱拡散させて埋込第2導電型領域(53)を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 第1導電型の基板(10)に、所定方向に延設された第1、第2導電型領域(20、30)が前記基板(10)の面方向に繰り返し配置されたスーパージャンクション層が形成され、前記スーパージャンクション層の表層部に形成された第2導電型のチャネル層(40)と、前記チャネル層(40)を貫通して前記第1導電型領域(20)に達し、ストライプ状に形成された複数のトレンチゲート構造と、前記チャネル層(40)の表層部であって、前記トレンチ(61)の側部に形成された第1導電型の第1導電型層(51)と、前記チャネル層(40)の表層部であって、前記第2導電型領域(30)の反対側に形成され、当該第2導電型チャネル層(40)よりも不純物濃度が高いコンタクト第2導電型領域(52)と、前記第2導電型領域(30)に形成され、一方の端部が前記チャネル層(40)に突出して前記コンタクト第2導電型領域(52)に接すると共に、他方の端部が前記トレンチ(61)よりも深く形成され、前記チャネル層(40)より不純物濃度が高く、前記第2導電型領域(30)内にピーク濃度を有する埋込第2導電型領域(53)と、を備えた半導体装置の製造方法であって、
前記基板(10)上に前記第1導電型領域(20)を形成する工程と、
前記第1導電型領域(20)に前記基板(10)に達するトレンチ(70)を形成し、前記基板(10)上に離間した前記第1導電型領域(20)を複数形成する工程と、
前記トレンチ(70)に前記第2導電型領域(30)を埋め込みつつ、前記第1導電型領域(20)上に前記第2導電型領域(30)を配置する工程と、
前記第1導電型領域(20)上に配置された前記第2導電型領域(30)をマスクとして、前記トレンチ(70)内に埋め込まれた前記第2導電型領域(30)に第2導電型不純物をイオン注入する工程と、
表面を研磨してスーパージャンクション層を形成する工程と、
前記スーパージャンクション層上に第2導電型のチャネル層(40)を形成する工程と、
前記チャネル層(40)を貫通するトレンチ(61)を形成する共に、前記トレンチ(61)にゲート絶縁膜(62)およびゲート電極(63)を形成して前記トレンチゲート構造を形成する工程と、
前記チャネル層(40)に第2導電型不純物をイオン注入する工程と、
熱処理することにより、前記チャネル層(40)にイオン注入した前記第2導電型不純物を熱拡散させて前記コンタクト第2導電型領域(52)を形成すると共に、前記第2導電型領域(30)にイオン注入した前記第2導電型不純物を熱拡散させて埋込第2導電型領域(53)を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112587A JP5136674B2 (ja) | 2010-07-12 | 2011-05-19 | 半導体装置およびその製造方法 |
US13/177,707 US8384153B2 (en) | 2010-07-12 | 2011-07-07 | Semiconductor device and manufacturing method of the same |
CN201110197338.7A CN102332470B (zh) | 2010-07-12 | 2011-07-12 | 半导体器件及其制造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010158004 | 2010-07-12 | ||
JP2010158004 | 2010-07-12 | ||
JP2011112587A JP5136674B2 (ja) | 2010-07-12 | 2011-05-19 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012039082A true JP2012039082A (ja) | 2012-02-23 |
JP5136674B2 JP5136674B2 (ja) | 2013-02-06 |
Family
ID=45437983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011112587A Active JP5136674B2 (ja) | 2010-07-12 | 2011-05-19 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8384153B2 (ja) |
JP (1) | JP5136674B2 (ja) |
CN (1) | CN102332470B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013179820A1 (ja) | 2012-05-31 | 2013-12-05 | 独立行政法人産業技術総合研究所 | 半導体装置 |
JP2016162861A (ja) * | 2015-02-27 | 2016-09-05 | 株式会社東芝 | 半導体装置 |
JP2020064950A (ja) * | 2018-10-16 | 2020-04-23 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP2020077824A (ja) * | 2018-11-09 | 2020-05-21 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
US10720523B2 (en) | 2018-08-20 | 2020-07-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5729331B2 (ja) * | 2011-04-12 | 2015-06-03 | 株式会社デンソー | 半導体装置の製造方法及び半導体装置 |
JP5849882B2 (ja) * | 2011-09-27 | 2016-02-03 | 株式会社デンソー | 縦型半導体素子を備えた半導体装置 |
JP5812029B2 (ja) | 2012-06-13 | 2015-11-11 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
US9536944B2 (en) | 2012-12-04 | 2017-01-03 | Denso Corporation | Semiconductor device and method of manufacturing same |
US9318549B2 (en) | 2013-02-18 | 2016-04-19 | Infineon Technologies Austria Ag | Semiconductor device with a super junction structure having a vertical impurity distribution |
JP6135364B2 (ja) * | 2013-07-26 | 2017-05-31 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
CN103489785A (zh) * | 2013-09-03 | 2014-01-01 | 上海恺创电子有限公司 | 超级结半导体器件的元胞结构和工艺实现方法 |
JP6237408B2 (ja) * | 2014-03-28 | 2017-11-29 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
CN105679830A (zh) * | 2016-01-29 | 2016-06-15 | 上海华虹宏力半导体制造有限公司 | 超级结器件 |
CN107527800B (zh) * | 2016-06-22 | 2021-05-11 | 无锡华润上华科技有限公司 | 沟槽栅极结构及其制造方法 |
JP6673232B2 (ja) * | 2017-01-17 | 2020-03-25 | 株式会社デンソー | 炭化珪素半導体装置 |
CN107958937A (zh) * | 2017-11-29 | 2018-04-24 | 贵州大学 | 一种基于倒阱工艺的功率mosfet器件及其制造方法 |
JP7222180B2 (ja) * | 2018-04-04 | 2023-02-15 | 富士電機株式会社 | 半導体装置 |
JP7306779B2 (ja) * | 2019-09-13 | 2023-07-11 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子およびその製造方法 |
CN113808946A (zh) * | 2020-06-12 | 2021-12-17 | 芯恩(青岛)集成电路有限公司 | 超结功率器件及其制备方法 |
CN113808943A (zh) * | 2020-06-12 | 2021-12-17 | 芯恩(青岛)集成电路有限公司 | 超结功率器件及其制备方法 |
CN113808944A (zh) * | 2020-06-12 | 2021-12-17 | 芯恩(青岛)集成电路有限公司 | 超结功率器件及其制备方法 |
CN113066865B (zh) * | 2021-03-15 | 2022-10-28 | 无锡新洁能股份有限公司 | 降低开关损耗的半导体器件及其制作方法 |
CN113488522A (zh) * | 2021-06-07 | 2021-10-08 | 西安电子科技大学 | 一种具有沟道缓冲层的半超结mosfet器件及其制备方法 |
CN116741811B (zh) * | 2023-08-11 | 2023-10-20 | 成都森未科技有限公司 | 一种超结mosfet器件及其加工方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61156882A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法 |
JPH11501459A (ja) * | 1995-08-21 | 1999-02-02 | シリコニックス・インコーポレイテッド | 高密度トレンチ形dmosトランジスタ素子 |
JP2001308328A (ja) * | 2000-04-24 | 2001-11-02 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート型半導体装置 |
JP2001313391A (ja) * | 2000-05-01 | 2001-11-09 | Fuji Electric Co Ltd | 半導体装置 |
JP2003050890A (ja) * | 2001-08-06 | 2003-02-21 | Fujitsu Frontech Ltd | 投票システム、ホストコンピュータ、携帯端末装置、投票方法、記録媒体およびプログラム |
JP2004303964A (ja) * | 2003-03-31 | 2004-10-28 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2005526392A (ja) * | 2002-05-14 | 2005-09-02 | インターナショナル レクティファイアー コーポレイション | 電界救済特性を有するトレンチ型mosfet |
US20060073684A1 (en) * | 2004-09-22 | 2006-04-06 | Hans-Joachim Schulze | Method for fabricating a doped zone in a semiconductor body |
JP2008117826A (ja) * | 2006-11-01 | 2008-05-22 | Toshiba Corp | 電力用半導体素子 |
JP2009117593A (ja) * | 2007-11-06 | 2009-05-28 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5493134A (en) * | 1994-11-14 | 1996-02-20 | North Carolina State University | Bidirectional AC switching device with MOS-gated turn-on and turn-off control |
DE59707158D1 (de) * | 1996-02-05 | 2002-06-06 | Infineon Technologies Ag | Durch feldeffekt steuerbares halbleiterbauelement |
JP3938964B2 (ja) * | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
JP3751463B2 (ja) * | 1999-03-23 | 2006-03-01 | 株式会社東芝 | 高耐圧半導体素子 |
JP4127751B2 (ja) | 2000-06-29 | 2008-07-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
EP1363332B1 (en) * | 2001-02-21 | 2016-10-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
JP4524539B2 (ja) | 2002-08-13 | 2010-08-18 | 富士電機システムズ株式会社 | 半導体素子 |
JP3966151B2 (ja) | 2002-10-10 | 2007-08-29 | 富士電機デバイステクノロジー株式会社 | 半導体素子 |
KR100459872B1 (ko) * | 2003-05-07 | 2004-12-03 | 삼성전자주식회사 | 트렌치 게이트를 갖는 매몰 채널형 트랜지스터 및 그제조방법 |
JP4996848B2 (ja) | 2005-11-30 | 2012-08-08 | 株式会社東芝 | 半導体装置 |
US20080116512A1 (en) | 2006-11-21 | 2008-05-22 | Kabushiki Kaisha Toshiba | Semiconductor device and method of making the same |
JP4416007B2 (ja) | 2007-05-17 | 2010-02-17 | 株式会社デンソー | 半導体装置 |
JP2009043966A (ja) | 2007-08-09 | 2009-02-26 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2009105219A (ja) | 2007-10-23 | 2009-05-14 | Toshiba Corp | 半導体装置 |
US8362548B2 (en) * | 2008-11-14 | 2013-01-29 | Semiconductor Components Industries, Llc | Contact structure for semiconductor device having trench shield electrode and method |
US20120261746A1 (en) * | 2011-03-14 | 2012-10-18 | Maxpower Semiconductor, Inc. | Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact |
-
2011
- 2011-05-19 JP JP2011112587A patent/JP5136674B2/ja active Active
- 2011-07-07 US US13/177,707 patent/US8384153B2/en active Active
- 2011-07-12 CN CN201110197338.7A patent/CN102332470B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61156882A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法 |
JPH11501459A (ja) * | 1995-08-21 | 1999-02-02 | シリコニックス・インコーポレイテッド | 高密度トレンチ形dmosトランジスタ素子 |
JP2001308328A (ja) * | 2000-04-24 | 2001-11-02 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート型半導体装置 |
JP2001313391A (ja) * | 2000-05-01 | 2001-11-09 | Fuji Electric Co Ltd | 半導体装置 |
JP2003050890A (ja) * | 2001-08-06 | 2003-02-21 | Fujitsu Frontech Ltd | 投票システム、ホストコンピュータ、携帯端末装置、投票方法、記録媒体およびプログラム |
JP2005526392A (ja) * | 2002-05-14 | 2005-09-02 | インターナショナル レクティファイアー コーポレイション | 電界救済特性を有するトレンチ型mosfet |
JP2004303964A (ja) * | 2003-03-31 | 2004-10-28 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
US20060073684A1 (en) * | 2004-09-22 | 2006-04-06 | Hans-Joachim Schulze | Method for fabricating a doped zone in a semiconductor body |
JP2008117826A (ja) * | 2006-11-01 | 2008-05-22 | Toshiba Corp | 電力用半導体素子 |
JP2009117593A (ja) * | 2007-11-06 | 2009-05-28 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013179820A1 (ja) | 2012-05-31 | 2013-12-05 | 独立行政法人産業技術総合研究所 | 半導体装置 |
JP2016162861A (ja) * | 2015-02-27 | 2016-09-05 | 株式会社東芝 | 半導体装置 |
US10720523B2 (en) | 2018-08-20 | 2020-07-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2020064950A (ja) * | 2018-10-16 | 2020-04-23 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP7151363B2 (ja) | 2018-10-16 | 2022-10-12 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP2020077824A (ja) * | 2018-11-09 | 2020-05-21 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP7151395B2 (ja) | 2018-11-09 | 2022-10-12 | 株式会社デンソー | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8384153B2 (en) | 2013-02-26 |
CN102332470A (zh) | 2012-01-25 |
US20120007173A1 (en) | 2012-01-12 |
JP5136674B2 (ja) | 2013-02-06 |
CN102332470B (zh) | 2014-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5136674B2 (ja) | 半導体装置およびその製造方法 | |
JP5531787B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6369173B2 (ja) | 縦型半導体装置およびその製造方法 | |
JP5728992B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6365165B2 (ja) | 半導体装置の製造方法 | |
JP5348276B2 (ja) | 半導体装置 | |
JP5716742B2 (ja) | 半導体装置およびその製造方法 | |
US20140203356A1 (en) | Semiconductor device including vertical semiconductor element | |
KR101750387B1 (ko) | 탄화규소 반도체 장치 | |
JP2012169384A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2012023291A (ja) | 炭化珪素半導体装置 | |
JP2009088005A (ja) | 半導体装置およびその製造方法 | |
JP2011100847A (ja) | 半導体装置及びその製造方法 | |
JP2008182106A (ja) | 半導体装置 | |
WO2008069309A1 (ja) | 半導体装置及びその製造方法 | |
JP6866792B2 (ja) | 半導体装置およびその製造方法 | |
JP2006165145A (ja) | 横型半導体デバイスおよびその製造方法 | |
JP2019175930A (ja) | 半導体装置及びその製造方法 | |
JP2014063961A (ja) | 半導体装置 | |
JP2011243919A (ja) | 半導体装置およびその製造方法 | |
JP6381067B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2008103375A (ja) | 半導体装置およびその製造方法 | |
JPWO2018207712A1 (ja) | 半導体装置 | |
TW201814904A (zh) | 雙擴散金屬氧化物半導體元件及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5136674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |