JPWO2014174911A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2014174911A1
JPWO2014174911A1 JP2015513609A JP2015513609A JPWO2014174911A1 JP WO2014174911 A1 JPWO2014174911 A1 JP WO2014174911A1 JP 2015513609 A JP2015513609 A JP 2015513609A JP 2015513609 A JP2015513609 A JP 2015513609A JP WO2014174911 A1 JPWO2014174911 A1 JP WO2014174911A1
Authority
JP
Japan
Prior art keywords
igbt
trench gate
mesa portion
active mesa
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015513609A
Other languages
English (en)
Inventor
川上　剛史
剛史 川上
古川　彰彦
彰彦 古川
裕二 村上
裕二 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2014174911A1 publication Critical patent/JPWO2014174911A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ＩＧＢＴ等の半導体装置に関して、飽和電流の低下を抑えつつ、比較的低いオン抵抗を得る。半導体基板は、ゲート絶縁膜（３）を介してトレンチゲート（２）の側面に対面し且つ半導体基板の導電型と同じ導電型のキャリアが注入されるメサ部である活性メサ部（９０）を含む。活性メサ部（９０）は、基板表面の平面視における延在方向は異なるが一定の幅で延在する複数種類の部分で構成されている。複数種類の部分は、蛇行する一続きの活性メサ部（９０）となるように周期的に繰り返して接続されている。半導体基板には活性メサ部（９０）の幅に比べて、隣り合う活性メサ部（９０）の離間距離の方が大きい箇所が存在する。

Description

本発明は、半導体装置、より具体的には埋め込み絶縁ゲートを有する電力用の半導体装置に関する。
定格電圧が６００Ｖ以上のパワーエレクトロニクス用半導体装置として絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor；ＩＧＢＴ）が広く用いられている。
ＩＧＢＴの高い電流遮断能力を保持しつつ低いオン抵抗を得る手段として、埋め込み絶縁ゲート（トレンチゲートとも呼ばれる）で挟まれたメサ形状の領域（活性メサ部）の離間距離を広げたＩＧＢＴが、特許文献１に開示されている。
トレンチゲートを有したＩＧＢＴでは、ゲートオン状態において、活性メサ部に形成されたチャネルから電子が注入され、それに呼応して基板裏面の側のコレクタ層から正孔が供給され、伝導度変調効果を生じることにより、低いオン抵抗が得られる。
特許文献１のＩＧＢＴにおいては、正孔の基板表面からの排出が抑えられることにより、隣り合う活性メサ部の間の領域に正孔が蓄積され、電気的中性条件を満たすために電子の注入が増加し、さらに低いオン抵抗を得ることができる。この効果はInjection Enhancement（ＩＥ）効果と呼ばれる。ＩＥ効果は、活性メサ部の離間距離を広げる、あるいは、トレンチゲートを深くする、あるいは、活性メサ部の幅を狭めることにより、増大させることができる。
一方で、無効なトレンチゲート（ダミートレンチゲートと呼ぶことにする）を用いてＩＥ効果を発現させるＩＧＢＴが、特許文献２に開示されている。特許文献２のＩＧＢＴは、トレンチゲートの両側にダミートレンチゲートを有する。このようなＩＧＢＴにおいては、トレンチゲートの間に配置するダミートレンチゲートの数を増やすことにより、活性メサ部の離間距離を広げることができる。また、このようなＩＧＢＴにおいては、トレンチゲートの両側のメサ部が活性メサ部となるが、トレンチゲート側のチャネルからのみ電子が注入され、ダミートレンチゲート側のチャネルからは電子が注入されない。これらの点が特許文献１と異なる。
特許第２９５０６８８号公報 特開２００２−３５３４５６号公報
このようなＩＧＢＴにあっては、活性メサ部の狭小化が半導体プロセスの設計ルールの微細化を必要とする。また、トレンチの深掘りが、微細加工技術を必要とする上に、耐圧の低下を招く。このため、活性メサ部の離間距離を広げることにより、低いオン抵抗を得るのが一番容易である。
しかし、活性メサ部の離間距離を広げると、単位面積当たりの活性メサ部におけるチャネルの密度が低くなる。その結果、注入される電子の量が少なくなり、ＩＧＢＴの飽和電流が低下するという問題点がある。
本発明は、上記のような問題点を解決するためになされたものであり、十分低いオン抵抗と比較的大きな飽和電流とを両立させた半導体装置を得ることを目的としている。
本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板の基板表面の側において前記半導体基板内に埋め込まれているトレンチゲートと、前記トレンチゲートと前記半導体基板との間に配置されたゲート絶縁膜とを含む。前記半導体基板は、前記ゲート絶縁膜を介して前記トレンチゲートの側面に対面し且つ前記半導体基板の導電型と同じ導電型のキャリアが注入されるメサ部である活性メサ部を含む。前記活性メサ部は、前記基板表面の平面視における延在方向は異なるが一定の幅で延在する複数種類の部分で構成されている。前記複数種類の部分は、蛇行する一続きの活性メサ部となるように周期的に繰り返して接続されている。前記半導体基板には前記活性メサ部の前記幅に比べて、隣り合う前記活性メサ部の離間距離の方が大きい箇所が存在する。
上記一態様によれば、飽和電流の低下を抑えつつ、比較的低いオン抵抗を得ることができる。また、半導体装置の製造工程におけるウエハの反りを抑制することができる。
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１の第１例に係る半導体装置を示す平面図である。 図１中のII−II線における断面図である。 実施の形態１の第２例に係る半導体装置を示す平面図である。 実施の形態１の第３例に係る半導体装置を示す平面図である。 実施の形態１の第４例に係る半導体装置を示す平面図である。 図５中のVI−VI線における断面図である。 実施の形態１の第５例に係る半導体装置を示す平面図である。 図７中のVIII−VIII線における断面図である。 実施の形態２の第１例に係る半導体装置を示す平面図である。 図９中のX−X線における断面図である。 実施の形態２の第２例に係る半導体装置を示す平面図である。 実施の形態２の第３例に係る半導体装置を示す平面図である。 図１２中のXIII−XIII線における断面図である。 実施の形態３の第１例に係る半導体装置を示す平面図である。 図１４中のXV−XV線における断面図である。 実施の形態３の第２例に係る半導体装置を示す平面図である。 実施の形態３の第３例に係る半導体装置を示す平面図である。 実施の形態３の第４例に係る半導体装置を示す平面図である。 実施の形態３の第５例に係る半導体装置を示す平面図である。 実施の形態４の第１例に係る半導体装置を示す平面図である。 図２０中のXXI−XXI線における断面図である。 実施の形態４の第２例に係る半導体装置を示す平面図である。 実施の形態４の第３例に係る半導体装置を示す平面図である。 実施の形態４の第４例に係る半導体装置を示す平面図である。 実施の形態５の第１例に係る半導体装置を示す平面図である。 実施の形態５の第２例に係る半導体装置を示す平面図である。 実施の形態５の第３例に係る半導体装置を示す平面図である。 実施の形態５の第４例に係る半導体装置を示す平面図である。 実施の形態６の第１例に係る半導体装置を示す平面図である。 実施の形態６の第２例に係る半導体装置を示す平面図である。 実施の形態６の第３例に係る半導体装置を示す平面図である。 実施の形態６の第４例に係る半導体装置を示す平面図である。
以下に本発明の実施の形態を説明するが、各実施の形態では本発明に係る半導体装置としてＩＧＢＴを例示する。但し、本発明による半導体装置の製造工程におけるウエハの反りを抑制することができる効果はＩＧＢＴ以外の半導体装置、例えばパワーＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect-Transistor）のようなユニポーラトランジスタにも応用可能である。なお、ＭＩＳ構造は、絶縁膜が酸化膜である場合には特にＭＯＳ（Metal-Oxide-Semiconductor）構造と呼ばれる。
＜実施の形態１＞
図１に実施の形態１の第１例に係るＩＧＢＴ１００の平面図（一部拡大平面図）を示し、図１中のII−II線における断面図を図２に示す。図１および後出の平面図では基板表面よりも上の構造は省略している。具体的には、図２中のI−I線における断面（横断面）が図１にあたる。なお、図１、図２および後出の図面におけるハッチングは、各要素を見やすくするために施している。
図１および図２に例示のＩＧＢＴ１００では、低濃度ｎ型の半導体基板１は、基板表面において開口した複数のトレンチを有している。トレンチは、基板表面から基板裏面に向けて、すなわち基板厚さ方向に形成されている。トレンチは、基板裏面には到達しておらず、基板内部にトレンチ底部を有している。
ここで、半導体基板１のうちでトレンチ底部から基板表面に至る部分（換言すれば、トレンチ底部から基板表面までの範囲において、トレンチの形成後に残っている部分）９０を、メサ部９０と呼ぶことにする。すなわち、隣り合うトレンチの間の部分がメサ部９０であり、隣り合うメサ部９０の間の空間がトレンチである。
各トレンチ内には、絶縁ゲート電極であるトレンチゲート２が埋め込まれている。各トレンチゲート２は、そのトレンチゲート２を囲むゲート絶縁膜３によって、半導体基板１から絶縁されている。この場合、ゲート絶縁膜３はトレンチゲート２とメサ部９０との間に配置されている。
メサ部９０は、図１に示すように基板表面の平面視において、換言すれば基板表面の垂直上方から基板表面を見たとき、蛇行している。図１の例についてより具体的に表現するならば、メサ部９０はジグザグ形状をしている。しかし、メサ部９０は全体としては一定方向（図１の例では右下がりの斜め４５°方向）に延在している。
具体的には、メサ部９０は、延在方向（換言すれば長手方向）が異なる２種類の部分に大別される。すなわち、一方は第一の方向（図１の例では縦方向または横方向）に延在する部分であり、他方は第一の方向とは異なる第二の方向（図１の例では横方向または縦方向）に延在する部分である。これら２種類の部分が交互に並び且つ隣り合う互いの端部で結合した状態にある。換言すれば、これら２種類の部分は、蛇行する一続きの活性メサ部９０となるように周期的に繰り返して接続されている。
メサ部９０の全体的な延在方向は、例えば、メサ部９０を構成する上記各部分の中点（より具体的には、各部分の延在方向における中点）を結んだ方向として把握される。図１の例では、上記２種類の部分の長さ（延在方向における寸法）が同じであるので、メサ部９０の全体的な延在方向は、上記のように右下がりの斜め４５°方向になる。
メサ部９０を構成する上記２種類の部分は同じ幅を有しており、また、いずれの部分も一定幅（換言すれば均等幅）で延在している。なお、これらの部分の幅（したがってメサ部９０の幅）は、基板主面の平面視において、各部分の延在方向に直交する方向における寸法とする。
ここで、幅が同じであるという表現は、幅の寸法値が全く同じである場合だけでなく、その寸法値に対して許容される範囲を考慮して実質的に同じであると見なせる場合も含む。かかる点は、幅が一定であるという表現についても適用され、また、幅以外の寸法についても適用される。
図１の例において、一のメサ部９０を当該一のメサ部９０の全体的な延在方向に直交する方向（図１の例では右上がり斜め４５°方向）に移動させると、当該一のメサ部９０を他のメサ部９０に重ねることができるという関係を持って、各メサ部９０が配置されている。この場合、その移動方向において、隣り合うメサ部９０の山部と谷部とが向かい合う。
メサ部９０の上記配置関係によれば、隣り合うメサ部９０の離間距離（具体的には、メサ部９０の全体的な延在方向に直交する方向における距離）は一定になる。なお、隣り合うメサ部９０の離間距離は、それらの間に在るトレンチの幅として把握できる。
図１の例では、隣り合うメサ部９０間の離間距離は、メサ部９０の幅に比べて数倍大きい。
なお、メサ部９０は、延在方向の異なる３種類以上の部分で構成することも可能であり、３種類以上の部分で構成されたメサ部９０は実施の形態３で例示する（例えば図１４参照）。
メサ部９０の蛇行形状に対応して、トレンチおよびトレンチゲート２も基板表面の平面視において蛇行した部分（トレンチおよびトレンチゲート２の側面に対応する部分）を有している。
メサ部９０には、ｐ型不純物層であるベース層４が設けられている。ベース層４の表面（すなわち基板表面）には、半導体基板１よりも高濃度のｎ型不純物層であるエミッタ層５と、ベース層４よりも高濃度のｐ型不純物層であるベースコンタクト層６と、が設けられている。
ベースコンタクト層６は、メサ部９０の幅方向中央において、メサ部９０に沿って延在している。ベースコンタクト層６の両側のそれぞれに、エミッタ層５がベースコンタクト層６に沿って設けられており、エミッタ層５はベースコンタクト層６に接している。すなわち、ベースコンタクト層６はエミッタ層５に挟まれている。各エミッタ層５は、ベースコンタクト層６の側とは反対側において、ゲート絶縁膜３に接している。
エミッタ層５とベースコンタクト層６とは、基板表面においてエミッタ電極７に接続されている。エミッタ電極７とトレンチゲート２との間には層間絶縁膜８が設けられており、層間絶縁膜８によってエミッタ電極７はトレンチゲート２から絶縁されている。
半導体基板１の基板裏面の側には、ｎ型不純物層であるバッファ層９と、ｐ型不純物層であるコレクタ層１０とが設けられている。バッファ層９の不純物濃度は、半導体基板１の不純物濃度よりも高く、エミッタ層５の不純物濃度よりも低く設定されている。コレクタ層１０の不純物濃度は、ベースコンタクト層６の不純物濃度よりも低く設定されている。
コレクタ層１０は、基板裏面から、予め定められた深さまで設けられており、基板裏面に沿って一面に設けられている。バッファ層９は、図２の例ではコレクタ層１０から引き続いて基板内部に設けられており、基板裏面に沿って一面に設けられている。コレクタ層１０は基板裏面においてコレクタ電極１１に接続されている。
なお、半導体基板１のうちでベース層４の直下からバッファ層９の直上までの部分である低濃度ｎ型の半導体層を、ドリフト層と呼ぶ場合もある。
また、トレンチゲート２は、図１および図２に図示されていない箇所において、不図示のゲート電極に接続されている。
ＩＧＢＴ１００のゲートがオンされる（すなわち、トレンチゲート２にオン電圧が印加される）と、ベース層４のうちでゲート絶縁膜３に接する部分にチャネルが形成され、当該チャネルを介してエミッタ層５からドリフト層に、半導体基板１と同じ導電型のキャリアである電子が注入される。
以後、ゲート絶縁膜３を介してトレンチゲート２の側面に対面し且つ半導体基板１の導電型と同じ導電型のキャリアが注入されるメサ部を、活性メサ部と呼ぶことにする。これに対し、上記キャリアが注入されないメサ部を、不活性メサ部と呼ぶことにする。なお、ＩＧＢＴ１００のメサ部９０は全て活性メサ部であり、このため活性メサ部に符号９０を用いることにする。
ＩＧＢＴ１００によれば、活性メサ部９０が延在方向の異なる複数種類の部分で構成されており、それにより活性メサ部９０およびトレンチゲート２が蛇行している。したがって、活性メサ部９０とゲート絶縁膜３とトレンチゲート２とで構成されるＭＩＳ構造が蛇行している。このため、活性メサ部およびトレンチゲートが直線状に延在する構成に比べて、チャネル幅（ここでは、基板表面の平面視において、活性メサ部に沿ったチャネルの長さの総和）を増加させることができる。より具体的には、図１に示したジグザグ形状では、チャネル幅を√２倍にすることができる。その結果、飽和電流が増加する。
また、活性メサ部９０の離間距離は活性メサ部９０の幅よりも大きいので（上記のように図１の例では、メサ部９０間の離間距離はメサ部９０の幅に比べて数倍大きい）、活性メサ部９０の離間距離は比較的大きく設定されている。このため、比較的大きなＩＥ効果が得られ、その結果、比較的低いオン抵抗が得られる。
一般的に、活性メサ部の離間距離が大きくなると、単位面積当たりの活性メサ部におけるチャネルの密度が低くなり、飽和電流が低下する。しかし、ＩＧＢＴ１００によれば、上記のように飽和電流を増加させることができる。
つまり、ＩＧＢＴ１００によれば、活性領域の面積が一定の下で、飽和電流の低下を抑制しつつ、比較的低いオン抵抗を得ることができる。
また、活性メサ部９０の離間距離が一定であるので、当該離間距離が一定でない場合に比べて、ＩＥ効果を得やすい。このため、活性メサ部９０が蛇行した形状であっても、十分なＩＥ効果を維持できる。
ここで、活性メサ部９０の幅が狭い場合、換言すれば隣り合うトレンチゲート２の離間距離が小さい場合、半導体プロセスの設計ルールの制約により、エミッタ層５でベースコンタクト層６を挟み込む構成（図１および図２参照）が困難になることがある。
そのような場合にも好適な構造を図３に示す。図３は実施の形態１の第２例に係るＩＧＢＴ１００ａの平面図である。ＩＧＢＴ１００ａは、ＩＧＢＴ１００（図１および図２参照）に対してエミッタ層５およびベースコンタクト層６の代わりに、エミッタ層５ａおよびベースコンタクト層６ａを設けた例にあたる。ＩＧＢＴ１００ａのその他の構成は基本的にＩＧＢＴ１００と同様である。エミッタ層５ａとベースコンタクト層６ａとは、活性メサ部９０の表面に、活性メサ部９０に沿って交互に設けられている。
ＩＧＢＴ１００ａによれば、エミッタ層に通じるコンタクトホールおよびベースコンタクト層に通じるコンタクトホールのアライメント精度を緩和することができる。一方で、このような構成は、エミッタ層直下に存在するチャネル幅が短くなってしまうため、飽和電流の低下を招く。しかし、ＩＧＢＴ１００ａでも活性メサ部９０が蛇行しているので、飽和電流の低下を補償することができる。
なお、図３の例ではベースコンタクト層６ａがゲート絶縁膜３に接しているが、ベースコンタクト層６ａはゲート絶縁膜３に接していなくても良い。
図４に、実施の形態１の第３例に係るＩＧＢＴ１００ｂの平面図を示す。なお、図４中のIIb−IIb線における断面図は上記の図２と同様になる。ＩＧＢＴ１００ｂにおいては、一のメサ部９０を次の第１の移動と第２の移動との組み合わせに従って移動させると、当該一のメサ部９０を他のメサ部９０に重ねることができるという関係を持って、各メサ部９０が配置されている。すなわち、第１の移動は、一のメサ部９０を当該一のメサ部９０の全体的な延在方向に直交する方向（図４の例ではIIb−IIb線に沿う右上がり斜め４５°方向）に移動させることである。第２の移動は、一のメサ部９０を当該一のメサ部９０の全体的な延在方向に、蛇行の周期の半分の距離を移動させることである。この場合、一のメサ部９０の全体的な延在方向に直交する方向において、隣り合うメサ部９０の山部と山部、あるいは、谷部と谷部とが向かい合う。ＩＧＢＴ１００ｂのその他の構成は基本的にＩＧＢＴ１００と同様である。
メサ部９０の上記配置関係によれば、隣り合うメサ部９０の離間距離（具体的には、メサ部９０の全体的な延在方向に直交する方向における距離）は周期的に変動する。しかし、隣り合うメサ部９０の離間距離の変動幅が、隣り合うメサ部９０の離間距離の平均値に比べて十分に小さければ、隣り合うメサ部９０の離間距離は概ね一定とみなしてよい。その場合、ＩＧＢＴ１００ｂはＩＧＢＴ１００と同様の効果を奏する。
図５に実施の形態１の第４例に係るＩＧＢＴ１０１の平面図を示し、図５中のVI−VI線における断面図を図６に示す。なお、図６中のV−V線における断面が図５にあたる。
ＩＧＢＴ１０１は、ＩＧＢＴ１００（図１および図２参照）に対してトレンチゲート２およびゲート絶縁膜３の代わりに、トレンチゲート１２およびゲート絶縁膜１３を設けた例にあたる。また、ＩＧＢＴ１０１には、深いＰ型注入層であるＰウエル層１４が追加されている。ＩＧＢＴ１０１のその他の構成は基本的にＩＧＢＴ１００と同様である。
トレンチゲート１２は、活性メサ部９０の両側のそれぞれに配置されている。トレンチゲート１２は、トレンチゲート２（図１および図２参照）に比べて幅が狭く、一定幅で活性メサ部９０に沿って延在している。このため、トレンチゲート１２は活性メサ部９０と同様に蛇行した形状になっている。トレンチゲート１２の幅は活性メサ部９０の幅と大きく変わらない。
トレンチゲート１２は、ゲート絶縁膜１３に囲まれており、ゲート絶縁膜１３によって半導体基板１から絶縁されている。
トレンチゲート１２から見て活性メサ部９０とは反対側には、メサ部９１が存在する。図５および図６の例では、隣り合うトレンチゲート１２の間に、メサ部９１が広がっている。メサ部９１にはＰウエル層１４が設けられており、Ｐウエル層１４は基板表面からトレンチ底部と同じ深さ位置まで設けられている。Ｐウエル層１４の不純物濃度は例えばベース層４の不純物濃度と同程度である。
Ｐウエル層１４には、エミッタ電極７に通じるコンタクトホールが設けられていない。Ｐウエル層１４は、トレンチゲート底部の電界集中を緩和するために設けられている。
すなわち、Ｐウエル層１４が形成されているメサ部９１は、エミッタ層５を介した電子の注入に利用されないので、不活性メサ部である。このため、不活性メサ部に符号９１を用いることにする。
ＩＧＢＴ１０１によれば、幅の広いトレンチゲート２（図１参照）を形成せずとも、ＩＥ効果を得ることができる。
図７に実施の形態１の第５例に係るＩＧＢＴ１０２の平面図を示し、図７中のVIII−VIII線における断面図を図８に示す。なお、図８中のVII−VII線における断面が図７にあたる。
ＩＧＢＴ１０２は、ＩＧＢＴ１０１（図５および図６参照）に対してＰウエル層１４の代わりに、不活性な（換言すれば、駆動されない）トレンチゲート１５と、ベース層１６とを設けた例にあたる。なお、不活性なトレンチゲート１５をダミートレンチゲート１５とも呼ぶことにする。ＩＧＢＴ１０２のその他の構成は基本的にＩＧＢＴ１０１と同様である。
ダミートレンチゲート１５は、トレンチゲート１２から見て活性メサ部９０とは反対側に、トレンチゲート１２から離間して、設けられている。ダミートレンチゲート１５は、トレンチゲート１２と同じ形状を有しており、トレンチゲート１２に沿って延在している。ダミートレンチゲート１５は、隣り合うトレンチゲート１２間の離間距離が一定寸法以下で区切られるように、設けられている。図７および図８の例では、隣り合うトレンチゲート１２の間に、２つのダミートレンチゲート１５が等間隔に設けられている。
ダミートレンチゲート１５は、ゲート絶縁膜２０に囲まれている。なお、ゲート絶縁膜２０を、ダミーゲート絶縁膜２０と呼ぶ場合もある。
ダミートレンチゲート１５にはエミッタ電極７と同じ電位が与えられる。但し、エミッタ電位の代わりに、ゲート電位を与えても良い。また、個々のダミートレンチゲート１５に異なる電位を与えても良い。
トレンチゲート１２とダミートレンチゲート１５とに挟まれたメサ部と、ダミートレンチ１５同士に挟まれたメサ部とには、ベース層４と同様のベース層１６が設けられている。但し、ベース層１６には、エミッタ層５およびベースコンタクト層６およびエミッタ電極７に通じるコンタクトホールが設けられていない。
すなわち、トレンチゲート１２とダミートレンチゲート１５とに挟まれたメサ部と、ダミートレンチ１５同士に挟まれたメサ部とは、エミッタ層５を介した電子の注入に利用されないので、不活性メサ部９１である。
ＩＧＢＴ１０２によれば、幅の広いトレンチゲート２（図１参照）およびＰウエル層１４（図５参照）を形成せずとも、ＩＥ効果を得ることができる。
さらに、Ｐウエル層１４を形成せずとも、トレンチ底部の電界集中を緩和できる。なぜなら、隣り合うトレンチ底部同士が比較的近い位置にあるために、互いの電界を緩和し合うからである。
ここで、トレンチゲート１２の底部における角部には、強い電界集中が生じる。そのような電界集中を緩和するために、トレンチの連続する２つの側面が成す直角形状に、４５°の面取りを施しても良い。
また、半導体基板１がシリコンの場合、トレンチゲート２，１２の側面の大部分を（１００）面またはそれに等価な結晶面で構成することによって、最大のチャネル移動度を得ることができる。
ＩＧＢＴ１００，１００ａ，１００ｂ，１０１，１０２によれば、電気特性以外にも大きな利点が得られる。例えば、一般的に、トレンチゲートの全体が直線状に延在する場合、ＩＧＢＴの製造工程でウエハに反りが発生しやすい。その原因は、トレンチゲートを形成することによって発生する応力が、強い異方性を持つからである。そこでトレンチゲート２，１２のように蛇行形状を適用することによって、応力のかかる方向が分散され、ウエハの反りを抑制することができる。
蛇行したトレンチゲート２，１２は、例えば、微細化によって活性メサ部の幅が狭まりトレンチゲートの密度が高くなる場合に有用である。なぜならば、トレンチゲートの密度が高くなるにつれて、上記応力が強くなるからである。また、蛇行したトレンチゲート２，１２は、例えば、ウエハを大口径化する場合にも有用である。なぜならば、大口径のウエハでは、同じ応力でも反り量が大きくなるからである。
＜実施の形態２＞
図９に実施の形態２の第１例に係るＩＧＢＴ２００の平面図を示し、図９中のX−X線における断面図を図１０に示す。なお、図１０中のIX−IX線における断面が図９にあたる。
ＩＧＢＴ２００は、ＩＧＢＴ１０２（図７および図８参照）に類似した構成であるが、トレンチゲート１２の両側にそれぞれ活性メサ部９０が配置されている点でＩＧＢＴ１０２とは異なる。ＩＧＢＴ２００のその他の構成は基本的にＩＧＢＴ１０２と同様である。
具体的には、トレンチゲート１２の両側の各活性メサ部９０には、トレンチゲート１２の側にエミッタ層５が設けられ、ダミートレンチゲート１５の側にベースコンタクト層６が設けられている。また、各活性メサ部９０において、エミッタ層５およびベースコンタクト層６の下には、ベース層４が設けられている。
図９および図１０の例ではベースコンタクト層６がダミーゲート絶縁膜２０に接しているが、ベースコンタクト層６はダミーゲート絶縁膜２０に接していなくても良い。
ＩＧＢＴ２００によれば、トレンチゲート１２の数に対するダミートレンチゲート１５の数の比率を増やすことができる。ダミートレンチゲート１５にエミッタ電位を印加する場合、上記比率が高いほど、ＩＥ効果を増大させることができる。すなわち、ＩＧＢＴ２００によれば、ＩＧＢＴ１０２（図７および図８参照）に比べて、低いオン抵抗を得ることができる。
図１１に実施の形態２の第２例に係るＩＧＢＴ２００ａの平面図を示す。ＩＧＢＴ２００ａは、ＩＧＢＴ２００（図９参照）に対して、ＩＧＢＴ１００ａ（図３参照）のエミッタ層５ａおよびベースコンタクト層６ａを適用した例にあたる。ＩＧＢＴ２００ａのその他の構成は基本的にＩＧＢＴ２００と同様である。ＩＧＢＴ２００ａによれば、ＩＧＢＴ２００，１００ａと同様の効果が得られる。
図１１の例ではベースコンタクト層６ａがエミッタ層５ａとダミーゲート絶縁膜２０との間にも設けられている。但し、ベースコンタクト層６ａは、トレンチゲート１２に沿って点在するエミッタ層５ａの間を埋めるように設けられれば十分である。
図１２に実施の形態２の第３例に係るＩＧＢＴ２０１の平面図を示し、図１２中のXIII−XIII線における断面図を図１３に示す。なお、図１３中のXII−XII線における断面が図１２にあたる。
ＩＧＢＴ２０１は、ＩＧＢＴ２００（図９および図１０参照）において、隣り合うトレンチゲート１２間の３つのダミートレンチゲート１５を全て繋いで幅広のダミートレンチゲート２１に変更した例にあたる。ダミートレンチゲート２１の適用により、ＩＧＢＴ２０１は不活性メサ部９１（図９および図１０参照）を有していない。ＩＧＢＴ２０１のその他の構成は基本的にＩＧＢＴ２００と同様である。ＩＧＢＴ２０１によれば、エミッタ−コレクタ間容量を低減することができる。
ここで、実施の形態１および実施の形態２で示したＩＧＢＴについて補足を加える。
第一に、どのようなＩＧＢＴに対しても、直線状の活性メサを蛇行させるだけで、本発明で期待されるような比較的大きなＩＥ効果が得られるわけではない。なぜなら、活性メサを蛇行させることによって、正孔が感じる活性メサの深さ方向の抵抗成分が減少するからである。したがって、比較的大きなＩＥ効果を得るためには、正孔が感じる活性メサの深さ方向の抵抗成分よりも、正孔が感じる活性メサ間の水平方向の抵抗成分を大きくする方が、より好適である。したがって、（i）活性メサ部の離間距離が比較的広く、トレンチゲートが比較的浅いＩＧＢＴ、もしくは、（ii）活性メサ部の離間距離が比較的広く、活性メサ部の幅が比較的広いＩＧＢＴ、もしくは、（iii）活性メサ部の離間距離が比較的広く、トレンチゲートが比較的浅く、活性メサ部の幅が比較的広いＩＧＢＴにおいて、直線状の活性メサを蛇行させれば、より大きなＩＥ効果が得ることができる。
第二に、実施の形態１および実施の形態２で示した図では、簡単のために、活性メサの蛇行の周期を比較的大きくしている。しかし、蛇行の周期が大きいと、隣り合う活性メサ間の最短距離が、隣り合う活性メサの離間距離に比べて大幅に小さくなる箇所が発生し、本発明で期待されるような比較的大きなＩＥ効果が得られないことがある。したがって、比較的大きなＩＥ効果を得るためには、活性メサの蛇行の周期を小さくする方が、より好適である。
第三に、実施の形態１および実施の形態２で示した図では、簡単のために、活性メサおよびトレンチゲートを直角に曲げている。しかし、直角に曲げられたトレンチゲートは、製造工程において不具合を起こす原因になり得るし、ＩＧＢＴの電流遮断時にトレンチゲートの底部で著しい電界集中を起こす原因にもなり得る。この問題は、トレンチゲートの直角部を４５°方向に面取りする、もしくは丸めることによって、緩和される。
第四に、実施の形態１の第４例、実施の形態１の第５例、実施の形態２の第１例、実施の形態２の第２例、および、実施の形態２の第３例のように、トレンチゲートの幅が広くないＩＧＢＴでは、トレンチゲートを蛇行させることによって、ゲート−エミッタ間容量とゲート−コレクタ間容量を増やすことができる。帰還容量であるゲート−コレクタ間容量が増えることによって、ゲート抵抗によるＩＧＢＴのターンオン時のｄＶ／ｄｔの制御性が向上する。
＜実施の形態３＞
図１４に実施の形態３の第１例に係るＩＧＢＴ３００の平面図を示し、図１４中のXV−XV線における断面図を図１５に示す。なお、図１５中のXIV−XIV線における断面が図１４にあたる。
ＩＧＢＴ３００は、ＩＧＢＴ１００（図１および図２参照）に対してトレンチゲート２の代わりに、トレンチゲート３０を適用した例にあたる。また、活性メサ部９０の形状および配置がＩＧＢＴ１００とは異なる。ＩＧＢＴ３００のその他の構成は基本的にＩＧＢＴ１００と同様である。
まず、ＩＧＢＴ３００における活性メサ部９０は、延在方向が異なる３種類の部分に大別される。すなわち、第一の部分は、第一の方向（図１の例では縦方向または横方向）に延在している。第二の部分は、第一の方向とは異なる第二の方向（図１の例では横方向または縦方向）に延在している。第三の部分は、第一の方向および第二の方向に対して４５°傾いた方向（図１の例では右下がりの斜め４５°の方向）に延在している。
これら３種類の部分が、第一の部分の端部と第二の部分の端部とが第三の部分によって結合する関係を持って、順次繋がり、それにより活性メサ部９０の蛇行形状が構成されている。換言すれば、これら３種類の部分は、蛇行する一続きの活性メサ部９０となるように周期的に繰り返して接続されている。
これら３種類の部分は同じ幅を有しており、また、いずれの部分も一定幅で延在している。なお、かかる活性メサ部９０の全体的な延在方向は、第三の部分の延在方向として把握される。
各活性メサ部９０は、一の活性メサ部９０の山部が、当該一の活性メサ部９０の全体的な延在方向に直交する方向（図１４の例では右上がり斜め４５°方向）において、他の活性メサ部９０の山部と向き合うという関係を持って、配置されている。
トレンチゲート３０は、トレンチゲート２（図１参照）と同様に、隣り合う活性メサ部９０の間に配置されている。しかし、トレンチゲート２の幅は一定であったのに対し、トレンチゲート３０の幅は場所によって異なる。具体的には、活性メサ部９０の上記配置関係に起因して活性メサ部９０の離間距離が、活性メサ部９０の延在方向における地点に応じて周期的に変化するので、トレンチゲート３０の幅もトレンチゲート３０の延在方向における地点に応じて周期的に変化している。
また、隣り合うトレンチゲート３０は、基板表面の平面視において山部と谷部とが向き合うようにして、換言すれば一方のトレンチゲート３０の最も幅広の部分と他方のトレンチゲート３０の最も幅狭の部分とが向き合うようにして、配置されている。
ＩＧＢＴ３００によれば、チャネル幅が最大で√２倍になる。但し、ＩＥ効果は、ＩＧＢＴ１００に比べれば、いくらか低くなる。
一方、基板表面の平面視にあたる図１４から分かるように、例えば、トレンチゲート３０の最も幅広の部分における幅方向の中点３１を回転軸（換言すれば回転中心）に選ぶと、ＩＧＢＴ３００は４回回転対称に近い平面視パターンを有している。例えばトレンチゲート３０の最も幅狭の部分における幅方向の中点３２を回転軸に選んでも、同様である。このため、幅方向中点３１，３２の周辺から発生する応力の大部分は相殺されている。その結果、ＩＧＢＴの製造工程で発生するウエハの反りをさらに抑制することができる。
具体的に言えば、ＩＧＢＴ３００と、直線状のトレンチゲートを有し且つＩＧＢＴ３００と同じチャネル密度を有したＩＧＢＴとを比較すると、オン抵抗は同程度である。しかし、ＩＧＢＴ３００によれば上記のように製造工程で発生するウエハの反りを大幅に抑制できるので、ＩＧＢＴ３００の方が製造面で優れる。
また、ＩＧＢＴ３００は、チャネルが４回回転対称に近い平面視パターンを有しているので、半導体基板１の内部における、トレンチゲート３０よりも深い位置での電流分布の偏りが緩和される。
図１６に実施の形態３の第２例に係るＩＧＢＴ３００ａの平面図を示す。ＩＧＢＴ３００ａは、ＩＧＢＴ３００（図１４参照）に対して、ＩＧＢＴ１００ａ（図３参照）のエミッタ層５ａおよびベースコンタクト層６ａを適用した例にあたる。ＩＧＢＴ３００ａのその他の構成は基本的にＩＧＢＴ３００と同様である。ＩＧＢＴ３００ａによれば、ＩＧＢＴ３００，１００ａと同様の効果が得られる。
図１７に実施の形態３の第３例に係るＩＧＢＴ３０１の平面図を示す。ＩＧＢＴ３０１は、ＩＧＢＴ３００（図１４参照）に対し、ＩＧＢＴ１０１（図５および図６参照）のトレンチゲート１２およびＰウエル層１４に相当するトレンチゲート３３およびＰウエル層３４を適用した例にあたる。ＩＧＢＴ３０１のその他の構成は基本的にＩＧＢＴ３００と同様である。ＩＧＢＴ３０１によれば、ＩＧＢＴ１０１と同様の効果が得られる。
ここで、Ｐウエル層３４を省略した場合、トレンチゲート３３の底部における角部（基板表面において対応する角部３５を参照）に、電界が集中しやすくなる。しかし、隣り合うトレンチゲート３３の離間距離を狭めることによって、そのような電界集中をある程度緩和できる。
図１８に実施の形態３の第４例に係るＩＧＢＴ３０２の平面図を示す。ＩＧＢＴ３０２は、ＩＧＢＴ３０１（図１７参照）に対して、Ｐウエル層３４の代わりに、ＩＧＢＴ１０２（図７および図８参照）のダミートレンチゲート１５およびベース層１６を適用した例にあたる。ＩＧＢＴ３０２のその他の構成は基本的にＩＧＢＴ３０１と同様である。
ダミートレンチゲート１５に相当するダミートレンチゲート３６は、隣り合うトレンチゲート３３の間の離間距離が一定寸法以下で区切られるように、設けられている。具体的に図１８の例では、トレンチゲート３３の離間距離が小さい場所では、隣り合うトレンチゲート３３の間に１つのダミートレンチゲート３６が延在している。他方、トレンチゲート３３の離間距離が大きい場所には、ダミートレンチゲート３６が同心状に並んでいる。
また図１８の例では、隣り合うトレンチゲート３３の間の個々のダミートレンチゲート３６が順次繋がって、一体的なダミートレンチゲート３６を構成している。
ダミートレンチゲート３６は、ダミートレンチゲート１５（図５および図７参照）と同様に、ダミーゲート絶縁膜２０に囲まれている。トレンチゲート３６とダミートレンチゲート３６とに挟まれたメサ部およびダミートレンチ３６同士に挟まれたメサ部は不活性メサ部９１である。不活性メサ部９１には、ＩＧＢＴ１０２と同様に、不活性なベース層１６が設けられている。
図１９に実施の形態３の第５例に係るＩＧＢＴ３０３の平面図を示す。ＩＧＢＴ３０３は、ＩＧＢＴ３０２（図１８参照）において個々のダミートレンチゲート３６を繋がない例にあたる。ＩＧＢＴ３０３のその他の構成は基本的にＩＧＢＴ３０２と同様である。個々のダミートレンチゲート３６が繋がれないことにより、ＩＧＢＴ３０３では図１９に示すように各ダミートレンチゲート３７が孤立している。各ダミートレンチゲート３７は、例えば、各ダミートレンチゲート３７の真上の基板表面においてエミッタ電極に接続される。
なお、図１９の例では、隣り合うトレンチゲート３３の間の離間距離が大きい場所にはダミートレンチゲート３７が同心状に並んでいる一方、隣り合うトレンチゲート３３の間の離間距離が小さい場所にはダミートレンチゲート３７が設けられていない。
ダミートレンチゲート３６，３７を有したＩＧＢＴ３０２，３０３によれば、ダミートレンチゲート１５を有したＩＧＢＴ１０２（図７および図８参照）と同様の効果を得ることができる。
＜実施の形態４＞
図２０に実施の形態４の第１例に係るＩＧＢＴ４００の平面図を示し、図２０中のXXI−XXI線における断面図を図２１に示す。なお、図２１中のXX−XX線における断面が図２０にあたる。
ＩＧＢＴ４００は、ＩＧＢＴ２００（図９および図１０参照）に対して、ＩＧＢＴ３０１（図１７参照）のトレンチゲート３３の形状および配置を適用すると共に、ＩＧＢＴ１０１（図５および図６参照）のＰウエル層１４を適用した例にあたる。
具体的には、ＩＧＢＴ４００では、各トレンチゲート４０はトレンチゲート３３（図１７参照）と同様の形状を有しており、それらのトレンチゲート４０がＩＧＢＴ３０１におけるトレンチゲート３３の配置と同様にして配置されている。トレンチゲート４０は、ゲート絶縁膜１３に囲まれている。
トレンチゲート４０の両側にはそれぞれダミートレンチゲート４１が設けられている。各側のダミートレンチゲート４１は、トレンチゲート４０から一定距離だけ離間した位置において、トレンチゲート４０に沿って延在している。ダミートレンチゲート４１は、ダミーゲート絶縁膜２０に囲まれている。
トレンチゲート４０とダミートレンチゲート４１との間のメサ部は活性メサ部９０であり、当該メサ部９０にはベース層４とエミッタ層５とベースコンタクト層６とが、ＩＧＢＴ２００（図９および図１０参照）と同様にして設けられている。すなわち、トレンチゲート４０の側にエミッタ層５が配置され、ダミートレンチゲート４１の側にベースコンタクト層６が配置されている。
隣り合うダミートレンチゲート４１の間のメサ部は不活性メサ部９０であり、Ｐウエル層１４（図５および図６参照）に相当するＰウエル層４２が設けられている。
ＩＧＢＴ４００のその他の構成は基本的にＩＧＢＴ２００と同様である。
ＩＧＢＴ４００によれば、ＩＧＢＴ２００，３０１，１０１と同様の効果が得られる。
ここで、Ｐウエル層４２を省略した場合、ダミートレンチゲート４１の底部における角部（基板表面において対応する角部４３を参照）に、電界が集中しやすくなる。しかし、隣り合うダミートレンチゲート４１の幅を狭めることによって、そのような電界集中をある程度緩和できる。
図２２に実施の形態４の第２例に係るＩＧＢＴ４０１の平面図を示す。ＩＧＢＴ４０１は、ＩＧＢＴ４００（図２０および図２１参照）に対して、ＩＧＢＴ３０３（図１９参照）の孤立したダミートレンチゲート３７を適用した例にあたる。
具体的に図２２の例では、隣り合うダミートレンチゲート４１の間の離間距離が大きい場所に、追加のダミートレンチゲート４４が同心状に並んでいる。各ダミートレンチゲート４４は、互いに繋がっておらず、また、ダミートレンチゲート４１にも繋がっていない。このため、各ダミートレンチゲート４４は、他のダミートレンチゲート４４，４１から孤立している。ダミートレンチゲート４４は、隣り合うダミートレンチゲート４１の間の離間距離が一定寸法以下で区切られるように、設けられている。各ダミートレンチゲート４４は、例えば、各ダミートレンチゲート４４の真上の基板表面においてエミッタ電極に接続される。
なお、図２２の例では、ダミートレンチゲート４１の離間距離が小さい場所には、ダミートレンチゲート４４が設けられていない。
ダミートレンチゲート４４，４１間のメサ部およびダミートレンチゲート４４，４４間のメサ部は不活性メサ部９１であり、ベース層１６が設けられている。
ＩＧＢＴ４０１のその他の構成は基本的にＩＧＢＴ４００と同様である。
ＩＧＢＴ４０１によれば、Ｐウエル層４２を省略できる。
図２３に実施の形態４の第３例に係るＩＧＢＴ４０２の平面図を示す。ＩＧＢＴ４０２は、ＩＧＢＴ４０１（図２２参照）においてダミートレンチゲート４１，４４を繋いだ例にあたる。具体的には、隣り合うダミートレンチゲート４１間に存在する全てのダミートレンチゲート４４が、当該隣り合うダミートレンチゲート４１の両方に、ダミートレンチゲート４５によって繋げられている。ＩＧＢＴ４０２のその他の構成は基本的にＩＧＢＴ４０１と同様である。ＩＧＢＴ４０２によれば、必ずしも、各ダミートレンチゲート４４を、各ダミートレンチゲート４４の真上の基板表面においてエミッタ電極に接続しなくても良い。
図２４に実施の形態４の第４例に係るＩＧＢＴ４０３の平面図を示す。ＩＧＢＴ４０３は、ＩＧＢＴ４０１（図２２参照）において、隣り合うダミートレンチゲート４１間の部分も全てダミートレンチゲートに変えた例にあたる。具体的には、隣り合う活性メサ部９０の間のトレンチ内に、ダミートレンチゲート４６が広がっている。活性メサ部９０はトレンチゲート４０に沿って延在しているので、隣り合うトレンチゲート４０の離間距離に応じて、ダミートレンチゲート４６の幅が周期的に変化する。ＩＧＢＴ４０３のその他の構成は基本的にＩＧＢＴ４０１と同様である。
＜実施の形態５＞
一般的に、トレンチゲートは基板表面上のゲート電極に引き出され、そのゲート電極は、基板表面上でエミッタ電極を囲うように設けられた金属配線に接続される。なお、エミッタ電極は、基板表面上にＩＧＢＴセル領域を覆うように設けられる。
トレンチゲートおよびゲート電極はポリシリコンで形成されることが多い。ポリシリコンは金属に比べれば高抵抗であり、ポリシリコン製のトレンチゲートをＩＧＢＴセル領域内の全体に行き渡らせる場合、金属配線から離れた箇所ではトレンチゲートの寄生抵抗による信号遅延が発生する。
実施の形態１〜４に例示したトレンチゲートは金属配線に接続されるまで電気的に絶縁されているので、特にトレンチゲートの幅が狭い場合には寄生抵抗が大きくなりやすい。また、実施の形態１〜４に例示した蛇行したトレンチゲートは、直線状のトレンチゲートに比べて、全長が長くなるので、寄生抵抗が大きくなってしまう。
実施の形態５では、実施の形態３，４に係る構造を応用して、そのような問題点を解消する。図２５に実施の形態５の第１例に係るＩＧＢＴ５００の平面図を示す。ＩＧＢＴ５００のトレンチゲート５０は、ＩＧＢＴ３０１（図１７参照）において、隣り合う活性メサ部９０が最も接近している箇所で、隣り合うトレンチゲート３３同士を接続した例にあたる。ＩＧＢＴ５００のその他の構成は基本的にＩＧＢＴ３０１と同様である。トレンチゲート５０によれば、寄生抵抗を半減させることができる。その結果、ゲート信号の遅延を抑制できる。
図２６に実施の形態５の第２例に係るＩＧＢＴ５０１の平面図を示す。ＩＧＢＴ５０１は、ＩＧＢＴ５００（図２５参照）において、活性メサ部９０を介して隣り合うトレンチゲート５０をトレンチゲート５２で接続した例にあたる。そのようなトレンチゲート５２をバイパストレンチゲート５２と呼ぶことにする。なお、バイパストレンチゲート５２は、トレンチゲート５２と同様に半導体基板１内に埋め込まれている。ＩＧＢＴ５０１のその他の構成は基本的にＩＧＢＴ５０１と同様である。ＩＧＢＴ５０１によれば、全てのトレンチゲート５０がバイパストレンチゲート５２で接続されるので、トレンチゲートの寄生抵抗をさらに減少させることができる。その結果、ゲート信号の遅延をさらに抑制できる。
ここで、活性メサ部９０を横断するバイパストレンチゲート５２によって、活性メサ部９０がＬ字形に分断される。しかし、活性メサ部９０は、全体として見れば、蛇行する一続きの形状をしている。また、活性メサ部９０の離間距離が変わるわけではないので、ＩＥ効果は問題なく得られる。
また、図２６に示すように、バイパストレンチゲート５２の両側にもエミッタ層５を設けても良い。これによれば、バイパストレンチゲート５２によって減少したチャネル幅を補償することができる。
図２７に実施の形態５の第３例に係るＩＧＢＴ５０２の平面図を示す。ＩＧＢＴ５０２は、ＩＧＢＴ３００（図１４参照）にバイパストレンチゲート５２を適用した例にあたる。すなわち、バイパストレンチゲート５２は、幅が変化するトレンチゲート３０にも適用可能である。ＩＧＢＴ５０２のその他の構成は基本的にＩＧＢＴ３００と同様である。
バイパストレンチゲート５２は実施の形態４に係るＩＧＢＴにも適用可能である。そのような例として、図２８に実施の形態５の第４例に係るＩＧＢＴ５０３の平面図を示す。ＩＧＢＴ５０３は、ＩＧＢＴ４０３（図２４参照）にバイパストレンチゲート５２を適用した例にあたる。ＩＧＢＴ５０３のその他の構成は基本的にＩＧＢＴ４０３と同様である。なお、ＩＧＢＴ４０３のダミートレンチゲート４６（図２４参照）は、ＩＧＢＴ５０３では孤立したダミートレンチゲート５３となる。このため、孤立したダミートレンチゲート５３は、例えば、孤立したダミートレンチゲート５３の真上の基板表面でエミッタ電極に接続される。
＜実施の形態６＞
図２９に実施の形態６の第１例に係るＩＧＢＴ６００の平面図を示す。ＩＧＢＴ６００は、ＩＧＢＴ１００（図１参照）において隣り合う活性メサ部９０が、互いの側へ張り出した部分（すなわち山部）同士を結合した例にあたる。かかる結合により、ＩＧＢＴ６００の活性メサ部９２は、基板表面の平面視において格子形状をしている。図２９の例によれば、活性メサ部９２は縦方向に延在する部分と横方向に延在する部分とで交差形状を構成している。
格子形状の活性メサ部９２も、第一の方向（図２９の例では縦方向または横方向）に延在する第一の部分と、第二の方向（図２９の例では横方向または縦方向）に延在する第二の部分とによって構成されている。なお、第一の部分は、例えば第一の方向の全長に渡る部分として把握可能である。あるいは、例えば、隣り合う格子点間の部分を第一の部分として把握してもよい。第二の部分についても同様である。また、各部分は一定の幅を有し、第一の部分と第二の部分は同じ幅を有している。
また、格子形状の活性メサ部９２であっても、図２９の例によれば、活性メサ部９２の幅に比べて、活性メサ部９０の離間距離（ここでは、隣り合う第一の部分間の離間距離、および、隣り合う第二の部分間の離間距離と把握すればよい）の方が大きい。
ここで、格子形状の活性メサ部９２を、枠形状の活性メサ部が各枠角部において結合した例として捉えることも可能である。また、枠形状の活性メサ部は上記の第一の部分と第二の部分とが交互に且つ環状に結合した例と捉えることが可能であり、この場合、枠形状の活性メサ部は延在方向の異なる２種類の部分で構成されている。
活性メサ部９２が成す格子開口部内には、その開口形状に応じた平面視形状を有するトレンチゲート６０が配置されている。図２９の例では、活性メサ部９２が成す格子開口部が正方形をしているので、トレンチゲート６０も平面視において正方形をしている。
各トレンチゲート６０は孤立しており、隣り合うトレンチゲート６０の辺同士が活性メサ部９２を介して対向している。
ＩＧＢＴ６００のその他の構成は基本的にＩＧＢＴ１００と同様である。
活性メサ部９２が交差形状を有することにより、回転対称性が高くなる。事実、正方格子形状の活性メサ部９２によれば、基板表面の平面視パターンは４回回転対称性を有している。その結果、ＩＧＢＴの製造工程におけるウエハの反りを抑制できる。
また、ＩＧＢＴ６００によれば、互いに隣り合う４つのトレンチゲート６０の角部が近接している。このため、当該４つの角部での電界が互いに作用することによって、トレンチ底部での電界集中をある程度緩和できる。
図３０に実施の形態６の第２例に係るＩＧＢＴ６０１の平面図を示す。ＩＧＢＴ６０１は、ＩＧＢＴ６００（図２９参照）においてトレンチゲート６０を、基板表面の平面視において枠形状をしたトレンチゲート６１に変更した例にあたる。枠形状のトレンチゲート６１は、基板表面の平面視において、活性メサ部９２が成す格子開口部内に、活性メサ部９２に沿って一定幅で延在している。
また、ＩＧＢＴ６０１では、トレンチゲート６１が成す枠形状の内側全体に渡って、不活性メサ部９３が設けられており、当該不活性メサ部９３に、Ｐウエル層１４（図５および図６参照）に相当するＰウエル層６２が設けられている。ＩＧＢＴ６０１のその他の構成は基本的にＩＧＢＴ６００と同様である。
ＩＧＢＴ６０１によれば、ＩＧＢＴ６００と同様の効果を得ることができる。また、Ｐウエル層１４に起因した効果を、Ｐウエル層６２によって得ることができる。
なお、Ｐウエル層６２に代えて、孤立したダミートレンチゲート（例えば図１９のダミートレンチゲート３７を参照）を配置しても良い。
ここで、トレンチゲート６０，６１（図２９および図３０参照）は孤立しているので、活性メサ部９２を跨いでポリシリコン配線を設ける必要がある。しかし、ポリシリコン配線を厚くすることによって、ゲートの寄生抵抗を低減することができる。
図３１に実施の形態６の第３例に係るＩＧＢＴ６０２の平面図を示す。ＩＧＢＴ６０２は、ＩＧＢＴ６０１とは逆に、トレンチゲート６３が格子形状をしており、活性メサ部９４が枠形状をしている。
格子形状のトレンチゲート６３は、例えば、ジグザグ形状のトレンチゲート（図５に例示されるトレンチゲート１２参照）同士、または、枠形状のトレンチゲート（図３０に例示されるトレンチゲート６１参照）同士が結合した状態として把握可能である。このため、格子形状のトレンチゲート６３によれば、寄生抵抗を低減できる。その結果、ゲート信号の遅延を抑制できる。
枠形状の活性メサ部９４は、延在方向の異なる２種類の部分が交互に且つ環状に結合した例として捉えることが可能である。活性メサ部９４にはエミッタ層５およびベースコンタクト層６が形成されている。より具体的には、図３１に示すように、エミッタ層５がトレンチゲート６３の側に設けられ、ベースコンタクト層６がダミートレンチゲート６４の側に設けられている。かかる構成はＩＧＢＴ２００（図９および図１０参照）と同様である。
また、ＩＧＢＴ６０２では、活性メサ部９４が成す枠形状内に、枠状のダミートレンチゲート６４が同心状に孤立して設けられている。外側のダミートレンチゲート６４は、枠形状の活性メサ部９４のすぐ内側に配置されている。外側のダミートレンチゲート６４と内側のダミートレンチゲート６４との間、および、内側のダミートレンチゲート６４の内側には、ベース層１６が形成された不活性メサ部９５が存在する。
ダミートレンチゲート６４によれば、既述のダミートレンチゲート１５等に起因した効果を得ることができる。
ＩＧＢＴ６０２のその他の構成は基本的にＩＧＢＴ６００と同様である。
図３２に実施の形態６の第４例に係るＩＧＢＴ６０３の平面図を示す。ＩＧＢＴ６０３は、ＩＧＢＴ６０２において活性メサ部９４に囲まれた領域内全体にダミートレンチゲート６５を設けた例にあたる。ＩＧＢＴ６０３のその他の構成は基本的にＩＧＢＴ６０２と同様である。
ここで、ダミートレンチゲート６４，６５（図３１および図３２参照）は孤立しているので、例えば、ダミートレンチゲート６４，６５の真上の基板表面でエミッタ電極に接続される。
ＩＧＢＴ６００〜６０３はトレンチゲートおよびダミートレンチゲートの形状が４回回転対称性を有するので、ＩＧＢＴの製造工程におけるウエハの反りを最も抑制できる。
なお、図３２に例示したＩＧＢＴ６０３は、図２８に例示したＩＧＢＴ５０３の回転対称性を高めたものと考えることができる。
＜その他の実施の形態＞
実施の形態１〜６ではｎ型半導体基板にＩＧＢＴを形成する例を説明したが、半導体基板および不純物層の導電型を全て逆にしても、同様の効果を得ることできる。
また、半導体基板の材料は、シリコンに限定されない。ワイドバンドギャップを有する半導体材料、例えばＳｉＣ（炭化珪素）系材料、または、ＧａＮ（窒化ガリウム）系材料、または、ダイヤモンドで構成された基板を使用しても良い。
このようなワイドバンドギャップ半導体によって構成されたスイッチング素子やダイオード素子は、耐圧性（耐電圧性）が高く、許容電流密度も高い。このため、シリコン半導体に比べて小型化が可能である。そのように小型化されたスイッチング素子またはダイオード素子を用いることにより、これらの素子を組み込んだ半導体装置モジュールの小型化が可能となる。
また、ワイドバンドギャップ半導体は耐熱性も高いので、ヒートシンクの放熱フィンを小型化することが可能である。また、水冷ではなく空冷による冷却も適用可能である。これらの結果、半導体装置モジュールのいっそうの小型化が可能となる。
また、注入に用いる不純物は、Ｂ（ホウ素）、Ｎ（窒素）、Ａｌ（アルミニウム）、Ｐ（リン）、Ａｓ（ヒ素）、Ｉｎ（インジウム）など、半導体材料の原子と置換して活性化する材料であれば、どのような材料であっても良い。
また、ゲート絶縁膜の材料としては、ＳｉＯ２（酸化シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）、ＡｌＯＮ（酸窒化アルミニウム）、ＨｆＳｉＯ（ハフニウムシリケート）、ＨｆＯ２（酸化ハフニウム）、Ｙ２Ｏ３（酸化イットリウム）など、絶縁性の高いものであれば、どのような材料であっても良い。特に、誘電率の高い材料ほど、ゲート絶縁膜を厚くすることができる。
また、層間絶縁膜の材料としては、ＳｉＯ２（酸化シリコン）、Ｓｉ３Ｎ４（窒化シリコン）、ＴＥＯＳ（正珪酸四エチル）を利用可能である。また、低誘電率材料であるＳｉＯＦ（フッ素添加酸化シリコン）、ＳｉＯＣ（炭素添加酸化シリコン）などのセラミック材料によって、層間絶縁膜を形成しても良い。また、ポリイミドなどの樹脂、有機ポリマーなどによって、層間絶縁膜を形成しても良い。すなわち、絶縁性を得られれば、どのような材料も層間絶縁膜に利用可能である。特に、誘電率が低い方が、配線間の寄生容量は小さくなる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ 半導体基板、２，１２，３０，３３，４０，５０，５２，６０，６１，６３ トレンチゲート、３，１３ ゲート絶縁膜、４，１６ ベース層、５，５ａ エミッタ層、６，６ａ ベースコンタクト層、７ エミッタ電極、８ 層間絶縁膜、９ バッファ層、１０ コレクタ層、１１ コレクタ電極、１４，３４，４２，６２ Ｐウエル層、１５，２１，３６，３７，４１，４４，４５，４６，５３，６４，６５ ダミートレンチゲート、２０ ダミーゲート絶縁膜、９０，９２，９４ メサ部（活性メサ部）、９１，９３，９５ メサ部（不活性メサ部）、１００，１００ａ，１００ｂ，１０１，１０２，２００，２００ａ，２０１，３００，３００ａ，３０１〜３０３，４００〜４０３，５００〜５０３，６００〜６０３ ＩＧＢＴ（半導体装置）。
本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板の基板表面の側において前記半導体基板内に埋め込まれているトレンチゲートと、前記トレンチゲートと前記半導体基板との間に配置されたゲート絶縁膜とを含む。前記半導体基板は、前記ゲート絶縁膜を介して前記トレンチゲートの側面に対面し且つ前記半導体基板の導電型と同じ導電型のキャリアが注入されるメサ部である活性メサ部を含む。前記活性メサ部は、前記基板表面の平面視における延在方向は異なるが一定の幅で延在する複数種類の部分で構成されている。前記複数種類の部分は、蛇行する一続きの活性メサ部となるように周期的に繰り返して接続されている。前記半導体基板では前記活性メサ部の前記幅に比べて、隣り合う前記活性メサ部の離間距離の方が常に大きい。

Claims (8)

  1. 半導体基板（１）と、
    前記半導体基板の基板表面の側において前記半導体基板内に埋め込まれているトレンチゲート（２，１２，３０，３３，４０，５０，５２）と、
    前記トレンチゲートと前記半導体基板との間に配置されたゲート絶縁膜（３，１３）と
    を備え、
    前記半導体基板は、前記ゲート絶縁膜を介して前記トレンチゲートの側面に対面し且つ前記半導体基板の導電型と同じ導電型のキャリアが注入されるメサ部である活性メサ部（９０）を含み、
    前記活性メサ部は、前記基板表面の平面視における延在方向は異なるが一定の幅で延在する複数種類の部分で構成されており、
    前記複数種類の部分は、蛇行する一続きの活性メサ部となるように周期的に繰り返して接続され、
    前記半導体基板には前記活性メサ部の前記幅に比べて、隣り合う前記活性メサ部の離間距離の方が大きい箇所が存在する、半導体装置（１００，１００ａ，１００ｂ，１０１，１０２，２００，２００ａ，２０１，３００，３００ａ，３０１〜３０３，４００〜４０３，５００〜５０２）。
  2. 隣り合う前記活性メサ部の前記離間距離が一定である、請求項１に記載の半導体装置（１００，１００ａ，１０１，１０２，２００，２００ａ，２０１）。
  3. 隣り合う前記活性メサ部の前記離間距離が周期的に変化している、請求項１に記載の半導体装置（１００ｂ，３００，３００ａ，３０１〜３０３，４００〜４０３，５００〜５０２）。
  4. 前記半導体基板の前記基板表面の側において前記半導体基板内に埋め込まれているが不活性なゲートであるダミートレンチゲート（１５，２１，３６，３７，４１，４４，４５，４６）と、
    前記ダミートレンチゲートと前記半導体基板との間に配置されたダミーゲート絶縁膜（２０）と
    をさらに備え、
    前記活性メサ部は前記トレンチゲートと前記ダミートレンチゲートとに挟まれている、
    請求項１に記載の半導体装置（２００，２００ａ，２０１，４００〜４０３）。
  5. 前記ダミートレンチゲートは、前記活性メサ部に設けられる前記キャリアを注入するための不純物層と等電位である、請求項４に記載の半導体装置（２００，２００ａ，２０１，４００〜４０３）。
  6. 隣り合う前記活性メサ部が最も接近している箇所で、隣り合う前記トレンチゲート同士が接続されている、請求項１に記載の半導体装置（５００〜５０２）。
  7. 前記活性メサ部は、前記活性メサ部を横断するトレンチゲート（５２）によって分断されているが全体として蛇行する一続きの形状をしている、請求項１に記載の半導体装置（５０１，５０２）。
  8. 前記基板表面が４回回転対称性を持つ平面視パターンを有するように前記活性メサ部が配置されている、請求項１に記載の半導体装置（３００，３００ａ，３０１〜３０３，４０１〜４０３，５００〜５０２）。
JP2015513609A 2013-04-23 2014-03-06 半導体装置 Pending JPWO2014174911A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013089923 2013-04-23
JP2013089923 2013-04-23
PCT/JP2014/055712 WO2014174911A1 (ja) 2013-04-23 2014-03-06 半導体装置

Publications (1)

Publication Number Publication Date
JPWO2014174911A1 true JPWO2014174911A1 (ja) 2017-02-23

Family

ID=51791496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015513609A Pending JPWO2014174911A1 (ja) 2013-04-23 2014-03-06 半導体装置

Country Status (2)

Country Link
JP (1) JPWO2014174911A1 (ja)
WO (1) WO2014174911A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6729999B2 (ja) * 2015-02-16 2020-07-29 富士電機株式会社 半導体装置
US20180204909A1 (en) * 2015-08-26 2018-07-19 Mitsubishi Electric Corporation Semiconductor device
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
JP6724844B2 (ja) * 2017-03-30 2020-07-15 豊田合成株式会社 半導体装置
CN107293585B (zh) * 2017-06-30 2020-03-24 东南大学 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件
JP6825520B2 (ja) 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
CN108899318B (zh) * 2018-08-30 2024-01-26 无锡摩斯法特电子有限公司 一种增加vdmos沟道密度的蛇形布图结构和布图方法
JP7242489B2 (ja) * 2019-09-18 2023-03-20 株式会社東芝 半導体装置
JP7390868B2 (ja) * 2019-11-18 2023-12-04 ルネサスエレクトロニクス株式会社 半導体装置
CN113066861B (zh) * 2019-12-16 2023-04-07 株洲中车时代半导体有限公司 沟槽栅功率半导体器件及其制作方法
CN115881791A (zh) * 2021-09-26 2023-03-31 苏州东微半导体股份有限公司 半导体超结功率器件
JP2024046362A (ja) * 2022-09-22 2024-04-03 株式会社 日立パワーデバイス 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353456A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005235913A (ja) * 2004-02-18 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置
JP2012190938A (ja) * 2011-03-09 2012-10-04 Toyota Motor Corp Ｉｇｂｔ
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3329707B2 (ja) * 1997-09-30 2002-09-30 株式会社東芝 半導体装置
JPH11330469A (ja) * 1998-05-21 1999-11-30 Nec Kansai Ltd 絶縁ゲート型半導体装置
JP3524850B2 (ja) * 2000-08-03 2004-05-10 三洋電機株式会社 絶縁ゲート型電界効果半導体装置
JP2005209731A (ja) * 2004-01-20 2005-08-04 Seiko Instruments Inc トレンチゲート型ｍｏｓトランジスタとその作成法
JP2007042892A (ja) * 2005-08-03 2007-02-15 Sharp Corp トレンチ型ｍｉｓｆｅｔ
JP2009088198A (ja) * 2007-09-28 2009-04-23 Rohm Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353456A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005235913A (ja) * 2004-02-18 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置
JP2012190938A (ja) * 2011-03-09 2012-10-04 Toyota Motor Corp Ｉｇｂｔ
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード

Also Published As

Publication number Publication date
WO2014174911A1 (ja) 2014-10-30

Similar Documents

Publication Publication Date Title
WO2014174911A1 (ja) 半導体装置
JP7466938B2 (ja) ボディ領域拡張部を用いた炭化ケイ素金属酸化物半導体（ｍｏｓ）デバイスセルにおける電界シールド
KR100741031B1 (ko) 트렌치 게이트 전계 효과 디바이스
JP2018182335A (ja) 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US8860171B2 (en) Semiconductor device having diode characteristic
US8680608B2 (en) Power semiconductor device with a low on resistence
US10083957B2 (en) Semiconductor device
JP2009088345A (ja) 半導体装置
US9013005B2 (en) Semiconductor device and method for manufacturing same
JP5586546B2 (ja) 半導体装置
US11552002B2 (en) Semiconductor device
US20130221402A1 (en) Insulated gate bipolar transistor
KR20160032654A (ko) 반도체 장치 및 그 제조 방법
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
US8853775B2 (en) Insulated gate bipolar transistor having control electrode disposed in trench
KR102572223B1 (ko) 전력 반도체 소자 및 그 제조 방법
TW201824558A (zh) 半導體元件
JP2009111237A (ja) 半導体素子
JP5884772B2 (ja) 半導体装置
WO2018003064A1 (ja) 半導体装置
KR101602411B1 (ko) 게이트 패드 영역에 액티브셀 배치 구조를 가지는 전력 반도체 장치
JP5309428B2 (ja) 半導体装置
US9502498B2 (en) Power semiconductor device
JP2024068760A (ja) 半導体装置
JP2014063775A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160517