CN109786364A - 熔断结构及其形成方法 - Google Patents
熔断结构及其形成方法 Download PDFInfo
- Publication number
- CN109786364A CN109786364A CN201711125831.1A CN201711125831A CN109786364A CN 109786364 A CN109786364 A CN 109786364A CN 201711125831 A CN201711125831 A CN 201711125831A CN 109786364 A CN109786364 A CN 109786364A
- Authority
- CN
- China
- Prior art keywords
- layer
- bonding pad
- fusing structure
- dielectric layer
- fusible link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明公开了一种熔断结构及形成方法,在衬底表面形成介质层;在介质层表面形成金属层,在金属层表面形成第二光阻层;和以第二光阻层为掩膜刻蚀金属层,以形成熔断丝,熔断丝包括位于其两端部的连接区以及位于连接区之间并与连接区相连的熔断区,连接区与熔断区的厚度相等。在刻蚀形成熔断丝的过程中,刻蚀金属层与刻蚀介质层分开进行,避免形成难以清洗去除的刻蚀产物,防止熔断丝的熔断区两侧出现漏电流,提高了熔断结构的性能。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种熔断结构及其形成方法。
背景技术
金属保险丝经常用于连接重布线层之间的电学元件,且保险丝的熔断位置不能太厚也不能太薄。如果熔断位置太厚,则难以熔断;如果太薄,比较容易熔断,均对半导体元件的电学性能产生影响。
目前制备的金属熔断结构中,熔断区域比其两端部的连接区域的厚度要薄。在形成熔断结构时,先形成熔断区域的形状,再刻蚀金属层,形成连接区域。在刻蚀形成连接区域时,刻蚀金属层的同时也伴随有刻蚀金属层下方的介质层,使得形成的刻蚀产物堆积在熔断结构的周围,造成漏电。
目前,亟需一种能够避免堆积刻蚀产物,从而达到不出现漏电现象的熔断结构及其形成方法。
发明内容
本发明公开了一种熔断结构及其形成方法,通过形成相同厚度的熔断区和连接区,避免后续刻蚀形成熔断结构时堆积较难清洗的刻蚀产物。
本发明提供了一种熔断结构,包括:
衬底,以及位于衬底上方的介质层;和熔断丝,熔断丝位于介质层表面,熔断丝包括位于其两端部的连接区以及位于连接区之间并与连接区相连的熔断区,熔断区与连接区的厚度相等。
根据本发明的一个方面,熔断丝的材料为Al。
根据本发明的一个方面,介质层的材料为TaN。
根据本发明的一个方面,连接区与熔断区的上表面平齐。
根据本发明的一个方面,熔断区的厚度尺寸范围为0.3μm~1μm。
根据本发明的一个方面,熔断区的厚度为0.5μm。
根据本发明的一个方面,还包括:多个导电插塞,每个导电插塞贯穿介质层与衬底,且每个导电插塞与一个连接区下表面电连接。
根据本发明的一个方面,还包括:缓冲层,缓冲层位于衬底与介质层之间,且导电插塞贯穿缓冲层。
本发明公开了一种熔断结构的形成方法,包括:
在衬底表面形成刻蚀停止层,在刻蚀停止层上方形成介质层;在介质层表面形成金属层,在金属层表面形成第二光阻层;和以第二光阻层为掩膜刻蚀金属层,以形成熔断丝,熔断丝包括位于其两端部的连接区以及位于连接区之间并与连接区相连的熔断区,连接区与熔断区的厚度相等。
根据本发明的一个方面,金属层的材料为Al。
根据本发明的一个方面,介质层的材料为TaN。
根据本发明的一个方面,连接区与熔断区的上表面平齐。
根据本发明的一个方面,熔断区的厚度尺寸范围为0.3μm~1μm。
根据本发明的一个方面,熔断区的厚度为0.5μm。
根据本发明的一个方面,在形成金属层之前,还包括:在金属层表面形成第一光阻层;以第一光阻层为掩膜刻蚀介质层和衬底,以形成多个插塞孔;和形成充满插塞孔的导电插塞。
根据本发明的一个方面,每个导电插塞与一个连接区的下表面电连接。
根据本发明的一个方面,在形成介质层之前,还包括:在衬底的表面形成缓冲层。
与现有技术相比,本发明具备的优点如下:
熔断丝包括位于其两端部的连接区以及位于连接区之间并与连接区相连的熔断区,熔断区与连接区的厚度相等。熔断结构中,熔断区与连接区的厚度相等,使得在形成熔断结构时,避免堆积难清洗的刻蚀产物。
在形成熔断结构时,在金属层表面形成第二光阻层;和以第二光阻层为掩膜刻蚀金属层,以形成熔断丝。这样的形成过程,使得刻蚀金属层时,熔断丝的连接区与熔断区同时刻蚀,避免刻蚀金属的同时刻蚀介质层,这样就使得生成的刻蚀产物容易去除,提高了熔断丝的电学性能。
附图说明
图1是根据一种熔断结构形成方法得到的熔断结构的剖面图;
图2-图6a是根据本发明一个实施例的熔断结构形成方法的剖面图;
图6b是图6a的俯视示意图。
具体实施方式
如前所述,现有的熔断结构中,存在刻蚀产物难去除而导致熔断丝漏电的问题。
经研究发现,造成上述问题的原因为:形成的熔断丝中,熔断区与连接区存在高度差,在刻蚀形成熔断结构时,刻蚀金属Al的同时,还包括刻蚀介质层,刻蚀产物堆积在熔断区周围,比较难以清除。
为了解决该问题,本发明公开了一种熔断结构及其形成方法,使得刻蚀金属与刻蚀介质层分开进行,避免生成比较难清洗的刻蚀产物。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解,除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外,应当理解,为了便于描述,附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制,例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的,在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论,但在适用这些技术、方法和装置情况下,这些技术、方法和装置应当被视为本说明书的一部分。
应注意,相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义或说明,则在随后的附图的说明中将不需要对其进行进一步讨论。
请参考图1,一种熔断结构的剖面图,熔断结构包括衬底10、缓冲层11、介质层12、导电插塞15和熔断丝16。熔断丝16包括熔断区和连接区,熔断区的厚度小于连接区,且连接区的上表面高于熔断区的上表面。同时导电插塞15与连接区的下表面电连接,如图1所示。在形成这种熔断结构时,由于连接区的厚度较大,熔断区的厚度较小,在形成熔断丝16时,刻蚀金属层的同时,介质层12也被刻蚀,使得生成含有Ta、C、N和O元素的刻蚀产物,后续进行清洗时,比较难以去除,堆积在熔断区附近,导致熔断结构的周围存在漏电流,降低了熔断结构的性能。
请参考图2,在衬底100上形成介质层120,并在介质层120表面形成第一光阻层130。
衬底100为后续形成熔断结构的基础。在本发明实施例中,衬底100的材料为Si。
介质层120用于后续在其表面形成金属层。介质层120的材料包括但不限于TaN、TiN等。具体的,在本发明实施例中,介质层120所选用的材料为TaN。选用TaN一方面为了防止后续在形成金属层时,金属原子扩散进入衬底100中,影响半导体器件的性能。另一方面,选用TaN能够更加容易地沉积金属层。
形成介质层120的工艺包括化学气相沉积工艺(CVD)或原子层沉积工艺(ALD)。具体的,在本发明实施例中,形成介质层120的工艺为CVD。
第一光阻层130用于刻蚀形成多个插塞孔。
在本发明实施例中,还包括形成缓冲层110。缓冲层110形成于衬底100与介质层120之间。缓冲层110的作用在于隔离介质层120与衬底100,同时也为刻蚀金属层提供刻蚀停止位置。
缓冲层110的材料包括但不限于SiO2、SiN等。具体的,在本发明实施例中,缓冲层110的材料为SiO2。
请参考图3,以第一光阻层(未标出)为掩膜刻蚀介质层120和衬底100,以形成多个插塞孔140。
形成插塞孔140是为了后续在插塞孔140内形成导电插塞。刻蚀形成插塞孔140的工艺包括干法刻蚀和/或湿法刻蚀。具体的,在本发明实施例中,形成插塞孔140的工艺为干法刻蚀。
具体的,在本发明实施例中,每个熔断结构中包括两个插塞孔140,且插塞孔140贯穿介质层120、缓冲层110和衬底100。
请参考图4,形成填充插塞孔(未标出)的导电插塞150。
形成导电插塞150的目的在于连接衬底100之下的半导体元件和后续形成的熔断丝。
导电插塞150的材料包括但不限于A1、Cu或W。具体的,在本发明实施例中,导电插塞150的材料为Al。用Al作为导电插塞,是因为Al成本较低,而且形成的工艺相对简单,其导电性能优良。
形成导电插塞150的工艺包括原子层沉积工艺(ALD)或化学气相沉积工艺(CVD)。具体的,在本发明实施例中,形成导电插塞150的工艺为原子层沉积工艺(ALD)。
在这里,需要说明的是,导电插塞150的上表面可以与介质层120的上表面平齐,也可以适当高于或者低于介质层140的上表面。具体的,在本发明实施例中,导电插塞150的上表面可以与介质层120的上表面平齐。
如前所述,在本发明实施例中,由于插塞孔140贯穿介质层120和衬底100,所以形成的导电插塞150也贯穿介质层120、缓冲层110和衬底100。
请参考图5,在介质层120表面形成金属层160。
金属层160是后续形成熔断丝的基础。金属层160的材料包括但不限于A1、Cu或W。具体的,在本发明实施例中,金属层160的材料为A1。选择Al是因为Al的形成更加容易,且成本较低。明显的,在本发明实施例中,导电插塞150与金属层160的材料是相同的。
在这里,需要说明的是,在本发明的其他实施例中,导电插塞150与金属层160的材料也可以不相同,只要能够满足后续熔断的功能即可。
在本发明实施例中,金属层160在后续直接被刻蚀形成熔断丝,所以金属层的厚度即为熔断丝熔断区的厚度。金属层160的厚度尺寸范围为0.3μm~1μm(在这里,厚度尺寸为大于等于0.3μm,小于等于1μm,即范围包括端点数值,下文的范围表述与此处的意义相同)。图5中的d代表金属层的厚度。如果金属层160的厚度过厚,则形成的熔断区难以熔断,如果金属层160厚度过薄,则熔断区很容易熔断,均影响半导体器件的性能。具体的,在本发明实施例中,金属层160的厚度尺寸为0.5μm。在本发明的另一实施例中,金属层160的厚度尺寸为0.3μm。在本发明的又一个实施例中,金属层160的厚度尺寸为1μm。
由于导电插塞150起到导电、连通的作用,所以在本发明实施例中,导电插塞150要与金属层160电连接。
请参考图6a,在金属层表面形成第二光阻层(未标出),并以第二光阻层为掩膜刻蚀金属层,得到熔断丝161。
刻蚀金属层的目的在于形成最终的熔断丝161,形成熔断丝161的作用在于当通过电流过大时,自身熔断,避免半导体器件因为电流过载而实效。具体的,在本发明实施例中,熔断丝161包括熔断区和与熔断区相连并位于熔断丝161两端部的连接区,且连接区的下表面与导电插塞150电连接。在图6a中,区域I代表熔断区,区域II代表连接区。明显的,在本发明实施例中,每个熔断丝151包括两个连接区和一个熔断区。
在本发明实施例中,由于熔断丝161由刻蚀金属层后直接形成,所以熔断区与连接区厚度相等,且熔断区与连接区的上表面平齐。如前所述,熔断丝161熔断区的厚度与金属层的厚度相同,所以熔断区的厚度尺寸范围为0.3μm~1μm。具体的,在本发明实施例中,熔断区的厚度尺寸为0.5μm。在本发明的另一个实施例中,熔断区的厚度尺寸为0.3μm。在本发明的又一个实施例中,熔断区的厚度尺寸为1μm。
刻蚀金属层的工艺包括干法刻蚀工艺和/或湿法刻蚀工艺。具体的,在本发明实施例中,刻蚀金属层的工艺为干法刻蚀工艺,其工艺参数包括:压力范围为5mTorr~50mTorr,功率范围为180W~800W,气体流量:Cl2的流量的范围80sccm~300sccm,和/或BCl3的流量范围80sccm~100sccm,和/或CHF3的流量的范围0sccm~10sccm,和/或N2的流量的范围0sccm~200sccm,和/或Ar的流量的范围0sccm~500sccm。具体的,在本发明的一个实施例中,压力为50mTorr,功率为180W,气体流量:Cl2的流量为300sccm,BCl3的流量为80sccm,CHF3的流量为10sccm,N2的流量为200sccm,Ar的流量为500sccm。
需要说明的是,刻蚀金属层形成熔断丝161时,刻蚀停止在衬底100中。明显的,在本发明实施例的整个刻蚀金属层的过程中,由于金属层厚度均匀,且形成的熔断丝161的熔断区与连接区厚度相等,所以不会出现刻蚀金属层与刻蚀介质层120同时进行,使得生成的刻蚀产物容易被清洗去除,熔断丝两侧不会积累刻蚀产物而导致熔断结构漏电,从而提高了熔断结构的性能。
请参考图6b,图6b为图6a的俯视图,即图6a为图6b中沿着A-A’的剖面图。明显的,熔断丝161的俯视图呈现“哑铃状”。
综上所述,本发明实施例公开的熔断结构的形成方法,熔断丝的熔断区与连接区的厚度相同,使得在形成熔断丝时,刻蚀金属层与刻蚀介质层不能同时进行,从而避免生成难以清洗的刻蚀产物,避免熔断丝熔断区两侧出现漏电流,进而提高了熔断结构的性能。
相应的,请继续参考图6a,本发明还提供了一种熔断结构,包括:衬底100、介质层120和熔断丝161。
衬底100为后续形成熔断结构的基础。介质层120用于防止金属原子扩散进入衬底100中,同时有利于金属层的形成。介质层120的材料包括但不限于TaN、TiN等。具体的,在本发明实施例中,介质层120的材料为TaN。
熔断丝161的作用在于当通过电流过大时,自身熔断,避免半导体器件因为电流过载而实效。熔断丝161包括熔断区和连接区,连接区位于熔断丝161的两端部,熔断区位于连接区之间,且熔断区与连接区相连。在本发明实施例中,熔断区与连接区的厚度相等,且熔断区与连接区的上表面平齐。熔断丝161的材料包括但不限于Al、Cu、W等。具体的,在本发明实施例中,熔断丝161的材料为Al。
熔断丝161的厚度尺寸范围为0.3μm~1μm。具体的,在本发明实施例中,熔断丝161的厚度为0.5μm。在本发明的另一个实施例中,熔断丝161的厚度为0.3μm。在本发明的又一个实施例中,熔断丝161的厚度为1μm。
在本发明实施例中,还包括多个导电插塞150。导电插塞150用于连接半导体器件与熔断丝161。具体的,在本发明实施例中,每个熔断结构中导电插塞150的个数为两个。导电插塞150贯穿介质层120与衬底100,且每个导电插塞150与一个连接区的下表面电连接。导电插塞150的材料包括但不限于Al、Cu、W等。具体的,在本发明实施例中,导电插塞150的材料为Al。
明显的,在本发明实施例中,导电插塞150与熔断丝161的材料均为Al。在本发明的其他实施例中,导电插塞150与熔断丝161的材料可以不相同。
在本发明实施例中,还包括缓冲层110。缓冲层110用于提供刻蚀金属层的刻蚀停止位置。缓冲层110位于衬底100与介质层120之间,且导电插塞150贯穿缓冲层110。
至此,已经详细描述了本发明。为了避免遮蔽本发明的构思,没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述,完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (17)
1.一种熔断结构,其特征在于,包括:
衬底,以及位于所述衬底上方的介质层;和
熔断丝,所述熔断丝位于所述介质层表面,所述熔断丝包括位于其两端部的连接区以及位于所述连接区之间并与所述连接区相连的熔断区,所述熔断区与所述连接区的厚度相等。
2.根据权利要求1所述的熔断结构,其特征在于,所述熔断丝的材料为Al。
3.根据权利要求1所述的熔断结构,其特征在于,所述介质层的材料为TaN。
4.根据权利要求1所述的熔断结构,其特征在于,所述连接区与所述熔断区的上表面平齐。
5.根据权利要求1所述的熔断结构,其特征在于,所述熔断区的厚度尺寸范围为0.3μm~1μm。
6.根据权利要求4所述的熔断结构,其特征在于,所述熔断区的厚度尺寸为0.5μm。
7.根据权利要求1所述的熔断结构,其特征在于,还包括:多个导电插塞,每个所述导电插塞贯穿所述介质层与所述衬底,且每个所述导电插塞与一个所述连接区下表面电连接。
8.根据权利要求1所述的熔断结构,其特征在于,还包括:缓冲层,所述缓冲层位于所述衬底与所述介质层之间,且所述导电插塞贯穿所述缓冲层。
9.一种熔断结构的形成方法,其特征在于,包括:
在衬底表面形成介质层;
在所述介质层表面形成金属层,在所述金属层表面形成第二光阻层;和
以所述第二光阻层为掩膜刻蚀所述金属层,以形成熔断丝,所述熔断丝包括位于其两端部的连接区以及位于所述连接区之间并与所述连接区相连的熔断区,所述连接区与所述熔断区的厚度相等。
10.根据权利要求9所述的熔断结构的形成方法,其特征在于,所述金属层的材料为Al。
11.根据权利要求9所述的熔断结构的形成方法,其特征在于,所述介质层的材料为TaN。
12.根据权利要求9所述的熔断结构的形成方法,其特征在于,所述连接区与所述熔断区的上表面平齐。
13.根据权利要求9所述的熔断结构的形成方法,其特征在于,所述熔断区的厚度尺寸范围为0.3μm~1μm。
14.根据权利要求13所述的熔断结构的形成方法,其特征在于,所述熔断区的厚度为0.5μm。
15.根据权利要求9所述的熔断结构的形成方法,其特征在于,在形成所述金属层之前,还包括:
在所述介质层表面形成第一光阻层;
以所述第一光阻层为掩膜刻蚀所述介质层和所述衬底,以形成多个插塞孔;和
形成填充所述插塞孔的所述导电插塞。
16.根据权利要求15所述的熔断结构的形成方法,其特征在于,每个所述导电插塞与一个所述连接区的下表面电连接。
17.根据权利要求9所述的熔断结构的形成方法,其特征在于,在形成所述介质层之前,还包括:在所述衬底的表面形成缓冲层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711125831.1A CN109786364A (zh) | 2017-11-14 | 2017-11-14 | 熔断结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711125831.1A CN109786364A (zh) | 2017-11-14 | 2017-11-14 | 熔断结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109786364A true CN109786364A (zh) | 2019-05-21 |
Family
ID=66494229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711125831.1A Pending CN109786364A (zh) | 2017-11-14 | 2017-11-14 | 熔断结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109786364A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111785703A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 包含熔断器的器件 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020063306A1 (en) * | 2000-11-27 | 2002-05-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with a fuse box and method of manufacturing the same |
US20030089962A1 (en) * | 2001-11-14 | 2003-05-15 | International Business Machines Corporation | Fuse structure and method to form the same |
CN1499603A (zh) * | 2002-11-04 | 2004-05-26 | 台湾积体电路制造股份有限公司 | 具有覆盖层的熔丝及其形成方法 |
CN1499628A (zh) * | 2002-11-07 | 2004-05-26 | ���ǵ�����ʽ���� | 具有包括缓冲层的熔丝结构的集成电路器件及其制造方法 |
US20060131690A1 (en) * | 2002-12-10 | 2006-06-22 | Samsung Electronics Co., Ltd. | Fuse box of semiconductor device and fabrication method thereof |
CN101083251A (zh) * | 2003-08-07 | 2007-12-05 | 恩益禧电子股份有限公司 | 半导体器件 |
CN104576604A (zh) * | 2013-10-11 | 2015-04-29 | 三星电子株式会社 | 半导体装置的电熔丝结构 |
-
2017
- 2017-11-14 CN CN201711125831.1A patent/CN109786364A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020063306A1 (en) * | 2000-11-27 | 2002-05-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with a fuse box and method of manufacturing the same |
US20030089962A1 (en) * | 2001-11-14 | 2003-05-15 | International Business Machines Corporation | Fuse structure and method to form the same |
CN1499603A (zh) * | 2002-11-04 | 2004-05-26 | 台湾积体电路制造股份有限公司 | 具有覆盖层的熔丝及其形成方法 |
CN1499628A (zh) * | 2002-11-07 | 2004-05-26 | ���ǵ�����ʽ���� | 具有包括缓冲层的熔丝结构的集成电路器件及其制造方法 |
US20060131690A1 (en) * | 2002-12-10 | 2006-06-22 | Samsung Electronics Co., Ltd. | Fuse box of semiconductor device and fabrication method thereof |
CN101083251A (zh) * | 2003-08-07 | 2007-12-05 | 恩益禧电子股份有限公司 | 半导体器件 |
CN104576604A (zh) * | 2013-10-11 | 2015-04-29 | 三星电子株式会社 | 半导体装置的电熔丝结构 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111785703A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 包含熔断器的器件 |
CN111785703B (zh) * | 2020-06-30 | 2024-01-19 | 上海华虹宏力半导体制造有限公司 | 包含熔断器的器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101635266B (zh) | 晶粒与晶片间三维互连的接合结构与方法 | |
CN106711084B (zh) | 用于气隙形成的多阻挡件沉积 | |
CN106549003A (zh) | 贯穿衬底通孔结构及其制造方法 | |
TW200403807A (en) | Interconnect structures containing stress adjustment cap layer | |
TW200301922A (en) | Semiconductor power device and method of formation | |
CN104733288B (zh) | 用于加工半导体器件的方法 | |
TW200415747A (en) | Air gap dual damascene process and structure | |
CN104752338B (zh) | 用于半导体器件的互连结构 | |
CN103681555A (zh) | 增加对电迁移的阻力的结构 | |
CN103632985A (zh) | 制造裸片的金属垫片结构的方法、裸片配置和芯片配置 | |
TW200423258A (en) | Damascene process and structure thereof | |
TW383462B (en) | Manufacturing method for via | |
CN109786364A (zh) | 熔断结构及其形成方法 | |
CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
CN106711082B (zh) | 半导体器件的制造方法 | |
TWI328872B (en) | Resistive random access memory and method for fabricating the same | |
CN104716055B (zh) | 晶圆级封装方法 | |
JP2000077396A5 (zh) | ||
CN106328579A (zh) | 半导体器件的形成方法 | |
TW469591B (en) | Fabrication method of dual damascene | |
US20120168210A1 (en) | Methods and Structures Involving Terminal Connections | |
CN105990162B (zh) | 金属垫的形成方法 | |
CN103177973B (zh) | 一种加厚压焊块的制作方法 | |
TW454267B (en) | Vertical via/contact | |
CN102446814A (zh) | 双镶嵌结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190521 |