CN104576604A - 半导体装置的电熔丝结构 - Google Patents

半导体装置的电熔丝结构 Download PDF

Info

Publication number
CN104576604A
CN104576604A CN201410528528.6A CN201410528528A CN104576604A CN 104576604 A CN104576604 A CN 104576604A CN 201410528528 A CN201410528528 A CN 201410528528A CN 104576604 A CN104576604 A CN 104576604A
Authority
CN
China
Prior art keywords
fuse
link
metal
plug
dummy metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410528528.6A
Other languages
English (en)
Other versions
CN104576604B (zh
Inventor
崔贤民
前田茂伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201810309622.0A priority Critical patent/CN108305867B/zh
Publication of CN104576604A publication Critical patent/CN104576604A/zh
Application granted granted Critical
Publication of CN104576604B publication Critical patent/CN104576604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种半导体装置的电熔丝结构。所述电熔丝结构可以包括：由第一金属材料形成的熔断体，连接阴极与阳极；覆盖电介质，覆盖熔断体的顶表面；虚设金属塞，贯穿覆盖电介质并与熔断体的一部分接触。虚设金属塞可以包括金属层以及设置在金属层和熔断体之间的阻挡金属层。阻挡金属层可以由与第一金属材料不同的第二金属材料形成。

Description

半导体装置的电熔丝结构
在2013年10月11日提交的第61/889,911号美国专利申请和在2014年2月26日提交的第10-2014-0022774号韩国专利申请通过引用全部包含此，这些专利申请的名称为“E-Fuse Structure of Semiconductor Device”。
技术领域
这里描述的一个或更多个实施例涉及一种半导体装置的电熔丝结构。
背景技术
在半导体芯片制造和设计中已经出于各种目的而使用熔丝。例如，在存储装置中，熔丝在修复工艺期间已经被用于利用冗余存储单元来替代有缺陷的存储单元。这种替代有助于提高制造良率。已经在芯片识别过程期间使用熔丝来记录芯片的制造历史。已经在芯片定制过程的后期制造操作中使用熔丝来使芯片的特性最优化。
熔丝可以被分为激光熔丝或电熔丝。在激光熔丝中，使用激光束来切断电气连接。在电熔丝中，使用电流来实现该目的。
发明内容
根据一个实施例，一种半导体装置的电熔丝结构包括：第一金属材料的熔断体，连接阴极和阳极；覆盖电介质，覆盖熔断体的顶表面；虚设金属塞，贯穿覆盖电介质并接触熔断体，虚设金属塞包括金属层与位于金属层和熔断体之间的阻挡金属层，其中，阻挡金属层包括与第一金属材料不同的第二金属材料。第一金属材料的导电率可以大于第二金属材料的导电率。
第一金属材料可以包括钨、铝、铜和铜合金中的至少一种，第二金属材料可以包括Ta、TaN、TaSiN、Ti、TiN、TiSiN、W、WN和它们的组合中的至少一种。
熔断体将传导编程电流，在已编程状态下，熔断体在阳极和虚设金属塞之间具有空隙。空隙与虚设金属塞之间的距离可以小于空隙与阳极之间的距离。虚设金属塞的下部宽度可以小于熔断体的上部宽度。
虚设金属塞的下部宽度可以大于熔断体的上部宽度，虚设金属塞可以接触熔断体的顶表面和侧表面。阻挡金属层可以覆盖金属层的底表面和侧表面。阻挡金属层在金属层的底表面上可以比在金属层的一个侧表面或两个侧表面上厚。
虚设金属塞的底表面可以位于熔断体的顶表面和底表面之间。金属层可以包括具有第一宽度的接触部分和具有比第一宽度大的第二宽度的互连部分。熔断体的宽度可以基本等于或小于阳极的宽度和阴极的宽度。
电熔丝结构可以包括位于虚设金属塞的顶表面上的虚设金属图案，虚设金属图案的厚度可以大于熔断体的厚度。多个虚设熔断体可以位于熔断体的各个侧面，虚设金属图案的宽度可以小于虚设熔断体之间的距离。多个虚设金属塞可以位于阳极与阴极之间。
虚设金属塞可以沿基本与熔断体的纵向轴垂直的方向延伸。阳极和阴极可以位于不同的水平面处，熔断体和虚设金属塞可以位于阳极和阴极之间。阳极和阴极可以相对于下伏层的顶表面位于第一水平面处，熔断体可以相对于下伏层的顶表面位于第二水平面处，并且第二水平面可以高于第一水平面。
电熔丝结构可以包括位于半导体基板上的晶体管，晶体管可以包括包含第一金属材料的栅电极，晶体管在与熔断体基本相同的水平面处。
电熔丝结构可以包括与半导体基板分开的多条金属线，金属线可以包括第一金属材料，并且位于与熔断体基本相同的水平面处。熔断体可以传导编程电流，虚设金属塞可以在编程电流的供应期间改变熔断体中的温度梯度。熔断体可以包括与虚设金属塞接触的第一区域和与覆盖电介质接触的第二区域，在编程电流的供应期间，熔断体的温度可以在第二区域处具有最大值。
熔断体可以包括与虚设金属塞接触的第一区域和与覆盖电介质接触的第二区域，电熔丝结构可以传导编程电流，在编程电流的供应期间，在熔断体的第一区域处由电迁移导致的第一电驱动力可以与在熔断体的第二区域处由电迁移导致的第二驱动力不同。
根据另一实施例，一种半导体装置的电熔丝结构包括：第一金属材料的熔断体，将阴极与阳极连接；层间绝缘层，覆盖阳极、阴极和熔断体；覆盖电介质，位于熔断体的顶表面和层间绝缘层之间，覆盖电介质包括与层间绝缘层不同的绝缘材料；虚设金属塞，贯穿层间绝缘层和覆盖电介质并接触熔断体，虚设金属塞包括位于金属层和熔断体之间的阻挡金属层，其中，阻挡金属层包括与第一金属材料不同的第二金属材料。第一金属材料的导电率可以大于第二金属材料的导电率。
第一金属材料可以包括钨、铝、铜和铜合金中的至少一种，第二金属材料可以包括Ta、TaN、TaSiN、Ti、TiN、TiSiN、W、WN和它们的组合中的至少一种。阻挡金属层可以覆盖金属层的底表面和侧表面。阻挡金属层在金属层的底表面上可以比在金属层的侧表面上厚。
熔断体可以传导编程电流，在已编程状态下，熔断体可以在阳极和虚设金属塞之间具有空隙。空隙与虚设金属塞之间的距离可以小于空隙与阳极之间的距离。
根据另一实施例，一种半导体装置的电熔丝结构包括：熔断体，将阳极连接到阴极，并且基于编程电流而被编程；虚设金属塞，与熔断体接触，其中，熔断体包括第一金属材料，虚设金属塞包括与第一金属材料不同的第二金属材料，在向熔断体供应编程电流期间，虚设金属塞改变电驱动力和热驱动力，其中，电驱动力和热驱动力是以熔断体中的电迁移和热迁移为基础的。
虚设金属塞可以包括位于金属层和熔断体之间的阻挡金属层，阻挡金属层可以包括第二金属材料。第一金属材料的导电率可以大于第二金属材料的导电率。在向熔断体供应编程电流期间，总驱动力可以在阳极和虚设金属塞之间具有最大值。总驱动力可以基于电驱动力和热驱动力之和。
电熔丝结构可以包括：层间绝缘层，覆盖阳极、阴极和熔断体；覆盖电介质，位于熔断体的顶表面和层间绝缘层之间，覆盖电介质包括与层间绝缘层不同的绝缘材料，其中，熔断体包括与虚设金属塞接触的第一区域和与覆盖电介质接触的第二区域。
在熔断体的第一区域处由电迁移导致的第一电驱动力可以小于在熔断体的第二区域处由电迁移导致的第二电驱动力。在向熔断体供应编程电流期间，熔断体的温度可以在第二区域处具有最大值。
根据另一实施例，一种半导体装置的电熔丝结构包括：第一金属材料的熔断体，连接阴极和阳极；覆盖电介质，覆盖熔断体的顶表面；虚设金属塞，贯穿覆盖电介质并接触熔断体，其中，熔断体将传导编程电流，其中，虚设金属塞在熔断体传导编程电流时改变熔断体中的温度梯度。
虚设金属塞可以包括位于金属层和熔断体之间的阻挡金属层，阻挡金属层可以包括与第一金属材料不同的第二金属材料。熔断体可以包括与虚设金属塞接触的第一区域和与覆盖电介质接触的第二区域，在熔断体传导编程电流时，熔断体的温度可以在第二区域处具有最大值。在已编程状态下，熔断体可以在阳极和虚设金属塞之间具有空隙。空隙与虚设金属塞之间的距离可以小于空隙与阳极之间的距离。
附图说明
通过参照附图详细地描述示例性实施例，特征对于本领域技术人员来讲将变得清楚，在附图中：
图1示出在电熔丝结构的一个实施例的编程工艺中的电迁移效应；
图2示出在电熔丝结构的一个实施例的编程工艺中的热迁移；
图3示出在电熔丝结构的实施例的编程工艺中的热迁移和电迁移；
图4A示出电熔丝结构的第一实施例，图4B示出沿图4A中的剖面线I-I'和剖面线II-II'的示图；
图5示出在电熔丝结构的第一实施例的编程工艺中的电迁移；
图6示出在电熔丝结构的第一实施例的编程工艺中的热迁移；
图7示出在电熔丝结构的第一实施例的编程工艺中的热迁移和电迁移；
图8A至图8C示出电熔丝结构的第一实施例的变型的剖视图；
图9A和图10A示出电熔丝结构的第二实施例，图9B和图10B分别示出沿图9A和图10A中的剖面线I-I'和剖面线II-II'的示图，图9C和图10C示出电熔丝结构的第二实施例的变型；
图11A和图12A示出在电熔丝结构的第二实施例的编程工艺中的热迁移，图11B和12B示出在电熔丝结构的第二实施例的编程工艺中的热迁移和电迁移；
图13A和图14A示出电熔丝结构的第三实施例，图13B和图14B分别示出沿图13A和图14A中的剖面线I-I'和剖面线II-II'的示图；
图15A示出电熔丝结构的第四实施例，图15B示出沿图15A中的剖面线I-I'和剖面线II-II'的示图；
图16A示出电熔丝结构的第五实施例，图16B示出沿图16A中的剖面线I-I'和剖面线II-II'的示图；
图17A示出电熔丝结构的第六实施例，图17B示出沿图17A中的剖面线I-I'和剖面线II-II'的示图；
图18A示出电熔丝结构的第七实施例，图18B示出沿图18A中的剖面线I-I'和剖面线II-II'的示图；
图19示出电熔丝结构的第七实施例的变型；
图20A、图20B、图21A和图21B示出电熔丝结构的第七实施例的变型；
图22和图23示出电熔丝结构的第八实施例；
图24A和图24B示出电熔丝结构的第九实施例；
图25A至图25C示出半导体装置的实施例，每个半导体装置包括根据前述实施例中的一个或更多个实施例的电熔丝结构；
图26示出包括根据前述实施例中的一个或更多个实施例的半导体装置的存储系统；
图27示出包括根据前述实施例中的一个或更多个实施例的半导体装置的存储卡；
图28示出包括根据前述实施例中的一个或更多个实施例的半导体装置的信息处理系统。
具体实施方式
现在在下文中将参照附图更充分地描述示例实施例；然而，它们可以以不同的形式来实施，并且不应该被解释为限制于在此阐述的实施例。当然，提供的这些实施例使得本公开将是彻底的和完整的，而且会将示例性的实施方式充分地传达给本领域的技术人员。
在附图中，为了示出的清晰，会夸大层和区域的尺寸。还将理解的是，当层或元件被称为“在”另一层或基板“上”时，该层或元件可以直接在所述另一层或基板上，或者也可以存在中间层。另外，将理解的是，当层被称为“在”另一层“之下”时，该层可以直接在其之下，也可以存在一个或更多个中间层。此外，还将理解的是，当层被称为“在”两个层“之间”时，该层可以是所述两个层之间的唯一层，或者也可以存在一个或更多个中间层。同样的附图标记始终表示同样的元件。
另外，将理解的是，当元件被称为被“连接”或“结合”到另一元件时，该元件可以直接连接或结合到所述另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件时，则不存在中间元件。同样的标号始终表示同样的元件。如这里所用的，术语“和/或”包括一个或更多个的相关所列项的任意和所有组合。用于描述元件或层之间的关系的其它词语(例如，“在……之间”与“直接在……之间”、“邻近”与“直接邻近”、“在……上”与“直接在……上”)应以相似的方式来解释。
在这里参照作为示例实施例的理想化的实施例(和中间结构)的示意图的剖视图来描述本发明构思的示例实施例。这样，预计将出现例如由制造技术和/或公差引起的示出的形状的变化。因此，本发明构思的示例实施例不应被理解为局限于这里示出的区域的特定形状，而是将包括例如由制造所造成的形状上的偏差。例如，示出为矩形的注入区域可以在其边缘具有圆形或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的埋置区域可导致在埋置区域和通过其发生注入的表面之间的区域中出现一定程度的注入。因而，附图中示出的区域实质上是示意性的，它们的形状并不意图示出装置的区域的实际的形状，也不意图限制示例实施例的范围。
如通过本发明实体所理解的，根据这里描述的各种实施例的器件和形成器件的方法可以以诸如集成电路的微电子器件来实现，其中，根据这里描述的各种实施例的多个器件集成在同一微电子装置中。因此，这里示出的剖视图可以在微电子器件中沿不需要正交的两个不同的方向重复。因此，具体化为根据这里描述的各种实施例的器件的微电子器件的平面图可以包括基于微电子器件的功能呈阵列和/或呈二维图案的多个器件。
根据这里描述的各种实施例的器件可以根据微电子器件的功能插入在其它器件之中。此外，根据这里描述的各种实施例的微电子器件可以沿可以与所述两个不同的方向正交的第三方向重复，以提供三维集成电路。
因此，这里示出的剖视图对根据这里描述的各种实施例的在平面图中沿两个不同的方向和/或在透视图中沿三个不同的方向延伸的多个器件提供支持。例如，如通过器件/结构的平面图所示出的，当在器件/结构的剖视图中示出单个有源区域时，器件/结构可以包括多个有源区域和位于有源区域上的晶体管结构(或在适当的情况下的存储单元结构、栅极结构等)。
图1示出在电熔丝结构的一个实施例的编程工艺中的电迁移效应。图2示出了示出在电熔丝结构的一个实施例的编程工艺中的热迁移效应的图示。
参照图1和图2，电熔丝结构包括使阴极CP与阳极AP连接的熔断体(fuselink)FL。对这种电熔丝结构编程的工艺可以包括在阴极CP和阳极AP之间形成电压差，从而向熔断体FL提供编程电流。
例如，在电熔丝结构的编程工艺期间，可以向阴极CP施加负电压，可以向阳极AP施加正电压。因此，电子通过熔断体FL从阴极CP朝着阳极AP流动。当电子通过熔断体FL流动时，电子可以与熔断体FL的原子碰撞，导致称为电迁移EM的现象。如图1中所示，在熔断体FL中由电迁移导致的驱动力(例如，电驱动力，FEM)可以是完全恒定的，而与位置无关。
当编程电流被供应至由金属材料(例如，钨、铝或铜)形成的熔断体FL时，熔断体FL的温度可以因焦耳加热而增大。如图2中所示，焦耳加热可以产生熔断体FL的不均匀的温度分布。例如，熔断体FL的温度可以在中心部分处最高。这种不均匀的温度分布可以在熔断体FL中导致热迁移。例如，熔断体FL的原子可以从中心部分朝着阳极AP迁移(在下文中，称为第一热迁移TM1)或者朝着阴极CP迁移(在下文中，称为第二热迁移TM2)。
图3示出在电熔丝结构的实施例的编程工艺中的热迁移效应和电迁移效应。在图3中，曲线A表示可以在对电熔丝结构编程时发生的由电迁移导致的驱动力的示例。曲线B表示可以在对电熔丝结构编程时发生的由热迁移导致的驱动力。曲线C表示由热迁移和电迁移导致的两个驱动力的总驱动力或合力。
参照图3，由电迁移导致的驱动力(例如，电驱动力FEM)可以在熔断体FL中是恒定的，而与位置无关。相反，由不均匀的温度分布导致的驱动力(例如，热驱动力FTM)可以沿相反的方向从熔断体FL的中心部分施加。
在阳极AP与熔断体FL的中心部分之间，电迁移EM和第一热迁移TM1可以发生在同一方向上。结果，对熔断体FL施加的总驱动力FEM+TM会是基于电驱动力和热驱动力之和。相反，在阴极CP与熔断体FL的中心部分之间，电迁移EM和第二热迁移TM2可以发生在相反的方向上。结果，对熔断体FL施加的总驱动力FEM+TM会是基于热驱动力和电驱动力之差。
在熔断体FL中，热驱动力和电驱动力可以因此导致不均匀的原子流动速率或非零的通量散度(flux divergence)，如图3中所示。另外，可以取决于通量散度的大小而发生原子的消耗或聚集。例如，如果在熔断体FL的特定区域的流出通量比流入通量大，则原子可能被消耗而形成空隙(void)。相反，如果在熔断体FL的特定区域处的流入通量比流出通量大，则原子可以聚集以建立小丘形成(hillock formation)。空隙可以增加熔断体FL的电阻，从而对电熔丝结构进行编程。
根据上面的方法，在熔断体FL中通量散度越大，空隙形成地越快。在下文中，将描述用于在熔断体FL中增大通量散度的各种结构和方法。
图4A示出电熔丝结构的第一实施例，图4B示出沿图4A中的剖面线I-I'和剖面线II-II'截取的示图。参照图4A和图4B，电熔丝结构的第一实施例包括位于下伏层10上的金属层20、覆盖金属层20的顶表面的覆盖电介质(capping dielectric)30以及位于覆盖电介质30上的层间绝缘层40。金属层20可以形成阴极20c、阳极20a以及连接阴极20c与阳极20a的熔断体20f。此外，电熔丝结构可以包括与熔断体20f的一部分接触的虚设金属塞50。
下伏层10可以是绝缘薄膜。例如，下伏层10可以是器件隔离层和层间绝缘层40中的一个，其中，器件隔离层可以形成在半导体基板上以限定有源区域，层间绝缘层40形成在晶体管上以支撑金属线。
金属层20可以是薄膜。在一个实施例中，金属层20可以由第一金属材料形成。例如，金属层20可以由钨(W)、铝(Al)、铜(Cu)和铜合金中的至少一种制成。铜合金的示例包括铜基材料，在所述铜基材料中以少量或预定量包含C、Ag、Co、Ta、In、Sn、Zn、Mn、Ti、Mg、Cr、Ge、Sr、Pt、Mg、Al和Zr中的至少一种。
阳极20a、阴极20c和熔断体20f可以通过在下伏层10上沉积金属层20并使金属层20图案化来形成。可选择地，阳极20a、阴极20c和熔断体20f可以通过包括在绝缘层中形成沟槽并利用金属材料填充沟槽的镶嵌工艺来形成。在一个实施例中，熔断体20f可以沿特定方向延伸，阳极20a可以连接到熔断体20f的端部，阴极20c可以连接到熔断体20f的相对端部。阳极20a和阴极20c的宽度可以比熔断体20f的宽度大。如附图中所示，阳极20a和阴极20c可以对称地形成。然而，在可选的实施例中，阳极20a和阴极20c可以不对称地形成。
在一个实施例中，熔断体20f可以包括第一区域R1、第二区域R2和第三区域R3。在第一区域R1中，虚设金属塞50与熔断体20f彼此接触。在第二区域R2中，覆盖电介质30与熔断体20f在阳极20a和虚设金属塞50之间彼此接触。在第三区域R3中，覆盖电介质30与熔断体20f在阴极20c和虚设金属塞50之间彼此接触。
覆盖电介质30可以位于层间绝缘层40与熔断体20f的顶表面之间。覆盖电介质30可以由与下伏层10和层间绝缘层40不同的绝缘材料形成。覆盖电介质30还可以例如以均匀的厚度共形地覆盖熔断体20f的顶表面，但是这在所有实施例中不是必须的。覆盖电介质30可以例如由SiO2、SiON、Si3N4、SiCN、SiC或SiCN形成。层间绝缘层40可以由氧化硅、氮化硅、氮氧化硅或低k材料形成。
虚设金属塞50可以通过包括下述步骤的工艺来形成：穿过覆盖电介质30和层间绝缘层40形成虚设接触孔以暴露熔断体20f的一部分，然后利用金属材料填充虚设接触孔。在一个实施例中，虚设金属塞50可以形成在熔断体20f的中心部分上，并且可以与熔断体20f的顶表面接触。虚设金属塞50的下部宽度可以比熔断体20f的上部宽度大，虚设金属塞50的上部宽度可以比虚设金属塞50的下部宽度大。
在一个实施例中，虚设金属塞50可以包括金属层53以及设置在金属层53和熔断体20f之间的阻挡金属层51。阻挡金属层51可以被设置为覆盖金属层53的底表面和侧表面。在一个实施例中，阻挡金属层51可以在金属层53的侧表面和底表面上具有均匀的厚度。阻挡金属层51可以由能够防止构成金属层53的金属材料扩散到与之相邻的层间绝缘层40中的材料形成。
在一个实施例中，阻挡金属层51可以由第二金属材料形成，第二金属材料可以与用于熔断体20f的第一金属材料不同，并且具有比第一金属材料的导电率小的导电率。形成阻挡金属层51的材料的示例包括Ta、TaN、TaSiN、Ti、TiN、TiSiN、W、WN和它们的组合中的至少一种。
在一个实施例中，金属层53可以由可以与用于阻挡金属层51的第二金属材料不同的第三金属材料形成。用于金属层53的第三金属材料可以与用于熔断体20f的第一金属材料相同或不同。例如，金属层53可以由钨(W)、铝(Al)、铜(Cu)和铜合金中的至少一种制成。铜合金的示例包括铜基材料，在所述铜基材料中以少量或预定的量包含C、Ag、Co、Ta、In、Sn、Zn、Mn、Ti、Mg、Cr、Ge、Sr、Pt、Mg、Al和Zr中的至少一种。
图5示出可以在电熔丝结构的第一实施例的编程工艺中发生的电迁移。图6示出可以在电熔丝结构的第一实施例的编程工艺中发生的热迁移。图7示出可以在电熔丝结构的第一实施例的编程工艺中发生的热迁移和电迁移。
参照图5，可以利用编程电流来执行电熔丝结构的编程工艺。编程电流可以通过在阴极20c和阳极20a之间形成电压差来产生。在一个实施例中，在编程工艺期间，可以向阴极20c施加负电压，可以向阳极20a施加正电压，虚设金属塞50可以处于电浮置状态。阴极20c和阳极20a之间的电压差产生使电子通过熔断体20f从阴极20c朝着阳极20a流动的编程电流。
在该电子流动的过程中，电子可以与构成熔断体20f的原子碰撞，从而导致电迁移。电迁移可以主要沿金属层的表面发生。由电迁移导致的驱动力可以根据与熔断体20f接触的材料而改变。换言之，如上所述，熔断体20f可以包括虚设金属塞50与熔断体20f彼此接触的第一区域R1、覆盖电介质30与熔断体20f在阳极20a和虚设金属塞50之间彼此接触的第二区域R2、覆盖电介质30与熔断体20f在阴极20c和虚设金属塞50之间彼此接触的第三区域R3。
由电迁移导致的驱动力在第一区域R1和第二区域R2之间与在第一区域R1和第三区域R3之间会有所不同。例如，金属层与覆盖电介质彼此接触的第二区域R2和第三区域R3上的第一电驱动力EM1会比不同的金属材料彼此接触的第一区域R1上的第二电驱动力EM2小。
参照图6，可以在对电熔丝结构编程时出现焦耳热。焦耳热可以产生熔断体20f的非零梯度的温度。在一个实施例中，最大量的焦耳热可以产生在熔断体20f的中心部分处。然而，由于这样的热量的相当大的部分可以通过虚设金属塞50与熔断体20f彼此接触的部分而消耗，因此第一区域R1的温度可以降低。例如，虚设金属塞50与熔断体20f之间的物理接触可以导致熔断体20f的温度梯度的改变。例如，在编程期间，由于虚设金属塞50的存在，熔断体20f的温度可以在两个单独的部分处最大。例如，熔断体20f的温度可以在分别位于虚设金属塞50的侧部上的第二区域R2和第三区域R3中具有最大值。
在图7中，曲线A示出可以在对电熔丝结构编程时发生的由电迁移导致的驱动力。曲线B示出可以在对电熔丝结构编程时发生的由热迁移导致的驱动力。曲线C示出由热迁移和电迁移导致的两个驱动力的总驱动力或合力。
在一个实施例中，由于虚设金属塞50的存在，熔断体20f的温度可以在两个单独的部分处最大。结果，熔断体20f的位于虚设金属塞50下方的部分的温度可以比熔断体20f的其它部分的温度低。另外，由于虚设金属塞50的存在，可以减小熔断体20f的位于虚设金属塞50下方的部分中的电驱动力。
总驱动力可以在熔断体20f的第一区域R1中或附近急剧改变。例如，总驱动力FEM+TM的变化率在具有虚设金属塞50的电熔丝结构中可以比在参照图3描述的电熔丝结构中大。例如，由于通量散度在与虚设金属塞50接触的第一区域R1处增大，因此可以在同一条件下(例如，在同一电压下)对电熔丝结构更快地编程。这使得能够在减小的编程电压下对电熔丝结构进行编程。
如在图7中所示，总驱动力FEM+TM可以在熔断体20f的与阳极20a相邻并且在虚设金属塞50的侧部的部分处具有最大值。由于流出通量突然增大，因此可以在熔断体20f的与虚设金属塞50相邻的第二区域R2处出现消耗(depletion)或空隙。因此，在编程工艺之后，电熔丝结构可以在阳极20a和虚设金属塞50之间具有空隙V。空隙V与虚设金属塞50之间的距离可以比空隙V与阳极20a之间的距离小。
图8A至图8C示出电熔丝结构的第一实施例的变型。参照图8A至图8C，如参照图4B所描述的，电熔丝结构包括阴极20c、阳极20a、熔断体20f和虚设金属塞50。熔断体20f包括虚设金属塞50与熔断体20f彼此接触的第一区域R1、覆盖电介质30与熔断体20f在阳极20a和虚设金属塞50之间彼此接触的第二区域R2、覆盖电介质30与熔断体20f在阴极20c和虚设金属塞50之间彼此接触的第三区域R3。
参照图8A至图8C，虚设金属塞50可以包括如上面所描述的阻挡金属层51和金属层53，并且可以具有比熔断体20f的顶表面低的底表面。虚设金属塞50的底表面可以与下伏层10的顶表面分开。换言之，熔断体20f在第一区域R1上的厚度可以比在第二区域R2和第三区域R3上的厚度小。另外，如图8A和图8B中所示，虚设金属塞50可以具有比熔断体20f的上部宽度小的下部宽度。在一个实施例中，如图8B中所示，阻挡金属层51在金属层53的底表面上的厚度可以比在金属层53的侧表面上的厚度大。
在如图8C中示出的一个实施例中，虚设金属塞50可以具有圆的下部角。另外，虚设金属塞50的下部宽度可以比熔断体20f的上部宽度大。因此，虚设金属塞50可以覆盖熔断体20f的侧表面的一部分和顶表面。换言之，阻挡绝缘层51可以与熔断体20f的顶表面和侧表面直接接触。
图9A和图10A示出电熔丝结构的第二实施例，图9B和图10B分别示出沿图9A和图10A中的剖面线I-I'和剖面线II-II'截取的示图，图9C和图10C示出电熔丝结构的第二实施例的变型。
在第二实施例中，电熔丝结构包括至少一层的连接到熔断体20f的虚设金属图案80和虚设金属塞50。可以调节虚设金属图案80的体积以控制电熔丝结构的熔断性能。
参照图9A、图9B、图10A和图10B，电熔丝结构的第二实施例包括位于下伏层10上的金属层20、覆盖金属层20的顶表面的覆盖电介质30以及位于覆盖电介质30上的层间绝缘层40。金属层20可以形成阴极20c、阳极20a和连接阴极20c与阳极20a的熔断体20f。此外，电熔丝结构可以包括连接到熔断体20f的一部分的虚设金属塞50和虚设金属图案80。第一接触塞60a和第一导电图案90a可以连接到阳极20a。第二接触塞60b和第二导电图案90b可以连接到阴极20c。
在一个实施例中，熔断体20f可以沿特定的方向延伸，阳极20a可以连接到熔断体20f的端部，阴极20c可以连接到熔断体20f的相对端部。阳极20a和阴极20c的宽度可以比熔断体20f的宽度大。在一个实施例中，金属层20可以由第一金属材料形成。例如，金属层20可以由钨(W)、铝(Al)、铜(Cu)和铜合金中的至少一种制成。铜合金的示例包括以少量或预定的量包含C、Ag、Co、Ta、In、Sn、Zn、Mn、Ti、Mg、Cr、Ge、Sr、Pt、Mg、Al和Zr中的至少一种的铜基材料。
覆盖电介质30和第一层间绝缘层40可以顺序地形成在其上设置有阳极20a、阴极20c和熔断体20f的下伏层10上。覆盖电介质30可以由与下伏层10和第一层间绝缘层40不同的绝缘材料形成。覆盖电介质可以共形地覆盖熔断体20f的顶表面，并且可以例如由SiO2、SiON、Si3N4、SiC或SiCN形成。
虚设金属塞50的形成可以包括形成贯穿覆盖电介质30和第一层间绝缘层40的虚设接触孔并暴露熔断体20f的一部分。然后可以利用金属材料填充虚设接触孔。第一接触塞60a的形成可以包括形成贯穿覆盖电介质30和第一层间绝缘层40的第一接触孔并暴露阳极20a的一部分，然后利用金属材料填充第一接触孔。
第二接触塞60的形成可以包括形成贯穿覆盖电介质30和第一层间绝缘层40的第二接触孔并暴露阴极20c的一部分，然后利用金属材料填充第二接触孔。在一个实施例中，虚设金属塞50可以与第一接触塞60a和第二接触塞60b同时地形成。另外，虚设金属塞50可以包括与第一接触塞60a和第二接触塞60b中的至少一个相同的金属材料。
在一个实施例中，虚设金属塞50、第一接触塞60a和第二接触塞60b中的每个可以包括第一阻挡金属层51和第一金属层53。第一阻挡金属层51可以形成为在虚设接触孔的侧表面和底表面上具有均匀的厚度。在一个实施例中，第一阻挡金属层51可以由可以与用于熔断体20f的第一金属材料不同的第二金属材料形成，第一阻挡金属层51可以具有比第一金属材料的导电率小的导电率。例如，第一阻挡金属层51可以由Ta、TaN、TaSiN、Ti、TiN、TiSiN、W、WN或它们的组合形成。
第一金属层53可以由可以与用于第一阻挡金属层51的第二金属材料不同的第三金属材料形成。用于第一金属层53的第三金属材料可以与用于熔断体20f的第一金属材料相同或不同。例如，第一金属层53可以由钨(W)、铝(Al)、铜(Cu)和铜合金中的至少一种制成。铜合金的示例包括以少量或预定的量包含C、Ag、Co、Ta、In、Sn、Zn、Mn、Ti、Mg、Cr、Ge、Sr、Pt、Mg、Al和Zr中的至少一种的铜基材料。
第二层间绝缘层70可以形成在设置有虚设金属塞50、第一接触塞60a和第二接触塞60b的第一层间绝缘层40上。第一导电图案90a、第二导电图案90b和虚设金属图案80可以形成在第二层间绝缘层70中。虚设金属图案80可以连接到虚设金属塞50。第一导电图案90a和第二导电图案90b可以分别连接到第一接触塞60a和第二接触塞60b。
虚设金属图案80可以包括第二金属层83以及设置在第二金属层83和虚设金属塞50之间的第二阻挡金属层81。虚设金属图案80的形成可以包括在第二层间绝缘层70中形成沟槽以暴露虚设金属塞50的顶表面，然后顺序地形成第二阻挡金属层81和第二金属层83以填充沟槽。第二阻挡金属层81可以例如由Ta、TaN、TaSiN、Ti、TiN、TiSiN、W、WN或它们的组合形成。
第二金属层83可以由与构成虚设金属塞50的第一金属层51的金属材料不同的金属材料形成。第一导电图案90a和第二导电图案90b可以与虚设金属图案80同时地形成。例如，第一导电图案90a和第二导电图案90b可以由与虚设金属图案80相同的金属材料形成。
根据图9A和图9B中的实施例，虚设金属塞50的宽度W2可以比熔断体20f的宽度W1小。虚设金属图案80的宽度W3可以比熔断体20f的宽度W1大。此外，虚设金属图案80可具有比熔断体20f的厚度t1小的第一厚度t2。
根据图10A和图10B中的实施例，虚设金属塞50的宽度W2可以比熔断体20f的宽度W1小。虚设金属图案80的宽度W3可以比熔断体20f的宽度W1大。此外，虚设金属图案80可具有比熔断体20f的厚度t1大的第二厚度t3。
根据第二实施例，图9A和图9B中的虚设金属图案80的体积可以与图10A和图10B中的虚设金属图案80的体积不同。例如，图9A和图9B中的虚设金属图案80的体积可以小于图10A和图10B中的虚设金属图案80的体积。
根据图9C和图10C中的实施例，电熔丝结构可以包括位于下伏层10上的金属层20、覆盖金属层20的顶表面的覆盖电介质30、位于覆盖电介质30上的第一层间绝缘层40和第二层间绝缘层70。金属层20可以形成阴极20c、阳极20a和连接阴极20c与阳极20a的熔断体20f。在一个实施例中，阳极20a和阴极20c的宽度可以比熔断体20f的宽度大。金属层20可以由例如第一金属材料(例如，钨(W)、铝(Al)、铜(Cu)和铜合金中的至少一种)形成。铜合金的示例包括以少量或预定的量包含C、Ag、Co、Ta、In、Sn、Zn、Mn、Ti、Mg、Cr、Ge、Sr、Pt、Mg、Al和Zr中的至少一种的铜基材料。
根据这个实施例，电熔丝结构可以包括与熔断体20f的一部分接触的虚设金属塞50。虚设金属塞50可以包括阻挡金属层51、接触部分53a和互连部分53b。阻挡金属层51可以由能够防止构成接触部分53a和互连部分53b的金属材料扩散到相邻的第一层间绝缘层40和第二层间绝缘层70中的导电材料形成。阻挡金属层51可以由与第一金属材料不同并且导电率比第一金属材料的导电率小的第二金属材料形成。例如，阻挡金属层51可以例如由Ta、TaN、TaSiN、Ti、TiN、TiSiN、W、WN或它们的组合形成。
在一个实施例中，接触部分53a可以穿过第一层间绝缘层40连接到熔断体20f。互连部分53b可以设置在第二层间绝缘层70中并且可以连接到接触部分53a。互连部分53b的宽度可以大于接触部分53a的宽度。接触部分53a和互连部分53b可以由与第二金属材料不同的第三金属材料形成。例如，接触部分53a和互连部分53b可以由钨(W)、铝(Al)、铜(Cu)或铜合金制成。铜合金的示例包括以少量或预定的量包含C、Ag、Co、Ta、In、Sn、Zn、Mn、Ti、Mg、Cr、Ge、Sr、Pt、Mg、Al和Zr中的至少一种的铜基材料。
在图9C中示出的一个实施例中，虚设金属塞50的下部宽度W2可以比熔断体20f的宽度W1小。虚设金属塞50的上部宽度W3可以比熔断体20f的宽度W1大。此外，在虚设金属塞50中，互连部分53b可以具有比熔断体20f的厚度t1小的第一厚度t2。
可选择地，如图10C中所示，虚设金属塞50的下部宽度W2可以小于熔断体20f的宽度W1。虚设金属塞50的上部宽度W3可以大于熔断体20f的宽度W1。另外，虚设金属塞50的互连部分53b可以具有大于熔断体20f的厚度t1的第二厚度t3。例如，图9C中的虚设金属塞50的互连部分53b的体积可以小于图10C中的虚设金属塞50的互连部分53b的体积。
虚设金属塞50的形成可以包括顺序地形成第一层间绝缘层40和第二层间绝缘层70、形成穿过第一层间绝缘层40和第二层间绝缘层70的通孔、使第二层间绝缘层70图案化以形成连接到通孔的沟槽以及在通孔和沟槽中顺序地形成阻挡金属层和金属层。在一个实施例中，可以在形成虚设金属塞50的过程中形成第一连接图案65a和第二连接图案65b。第一连接图案65a可以连接到阳极20a，第二连接图案65b可以连接到阴极20c。
与虚设金属塞50相似，第一连接图案65a和第二连接图案65b中的每个可以包括贯通部分、互连部分以及覆盖互连部分的底表面和侧表面的阻挡金属层。
图11A和图12A示出在电熔丝结构的第二实施例的编程工艺中热迁移如何取决于虚设金属图案的体积的示例。
根据第二实施例，在编程期间，可以向阴极20c施加负电压，可以向阳极20a施加正电压，虚设金属塞50可以处于电浮置状态。由于阴极20c和阳极20a之间的电压差以及随之发生的编程电流，因此电子通过熔断体20f从阴极20c朝着阳极20a流动。
根据第二实施例，如图11A和图12A中所示，在编程期间，可以通过调节虚设金属塞50的体积来控制熔断体20f的温度梯度。在图11A中，虚设金属塞50的互连部分53b可以具有小于熔断体20f的厚度t1的第一厚度t2。在图12A中，虚设金属塞50的互连部分53b可以具有大于熔断体20f的厚度t1的第二厚度t3。例如，图12A中的虚设金属塞50的互连部分53b的体积可以大于图11A中示出的虚设金属塞50的互连部分53b的体积。
随着虚设金属塞50的体积增大，熔断体20f的第一区域R1可以被更有效地冷却。例如，与邻近的区域相比，熔断体20f的第一区域R1的温度可以更有效地降低。在图12A中的电熔丝结构中的第一区域R1的温度的降低可以比在图11A中的电熔丝结构中的第一区域R1的温度的降低大。结果，在图12A的电熔丝结构中的熔断体20f的温度分布的不均匀度可以比在图11A的电熔丝结构中的熔断体20f的温度分布的不均匀度高。
图11B和图12B示出在电熔丝结构的第二实施例的编程工艺中的热迁移和电迁移效应。在图11B和图12B中，曲线A表示可以在对电熔丝结构编程时发生的由电迁移导致的驱动力。曲线B表示可以在对电熔丝结构编程时发生的由热迁移导致的驱动力。在图11B和图12B中，曲线C表示由热迁移和电迁移导致的两个驱动力的总驱动力或合力。
参照图11B，在熔断体20f的第一区域R1中，电驱动力之差ΔFEM可以大于热驱动力之差ΔFTM。例如，在熔断体20f的第一区域R1中的总驱动力可以主要取决于电驱动力之差ΔFEM。
参照图12B，在熔断体20f的第一区域R1中，热驱动力之差ΔFTM可以大于电驱动力之差ΔFEM。例如，在熔断体20f的第一区域R1中的总驱动力可以主要取决于热驱动力之差ΔFTM。
根据本实施例，热驱动力越强，则在熔断体20f的第一区域R1中总驱动力越强。这可以使得在给定的电压条件下更快地对电熔丝结构编程，或者减小对电熔丝结构编程所需要的电压。
图13A和图14A示出电熔丝结构的第三实施例，图13B和图14B分别示出沿图13A和图14A中的剖面线I-I'和剖面线II-II'截取的示图。
参照图13A、图13B、图14A和图14B，电熔丝结构包括位于下伏层10上的金属层20、覆盖金属层20的顶表面的覆盖电介质30以及位于覆盖电介质30上的层间绝缘层40。在一个实施例中，金属层20可以由第一金属材料形成，并且可以构成阴极20c、阳极20a和连接阴极20c与阳极20a的熔断体20f。另外，电熔丝结构可以包括与熔断体20f的一部分接触的虚设金属塞50和设置在虚设金属塞50上的虚设金属图案80。第一接触塞60a和第一导电图案90a可以连接到阳极20a，第二接触塞60b和第二导电图案90b可以连接到阴极20c。
与在图9C和图10C中示出的虚设金属塞50相似，虚设金属塞50和虚设金属图案80可以利用镶嵌工艺同时形成。例如，阻挡金属层81可以不形成在虚设金属塞50的金属层53和虚设金属图案80的金属层83之间。
根据第三实施例，可以改变虚设金属塞50和熔断体20f之间的接触面积以在电熔丝结构的编程工艺中控制熔断体的温度梯度。例如，如图13A和图13B中所示，虚设金属塞50可以具有小于熔断体20f的上部宽度W1的第一下部宽度W2。虚设金属图案80的下部宽度可以大于熔断体20f的上部宽度W1。可选择地，如图14A和图14B中所示，虚设金属塞50可以具有大于熔断体20f的上部宽度W1的第二下部宽度W3。虚设金属图案80的下部宽度可以大于熔断体20f的上部宽度W1。根据第三实施例，在编程工艺中熔断体20f的温度梯度可以在图13A和图13B中的电熔丝结构与在图14A和图14B中的电熔丝结构之间不同。
图15A示出电熔丝结构的第四实施例，图15B示出沿图15A中的剖面线I-I'和剖面线II-II'截取的示图。参照图15A和图15B，电熔丝结构可以包括位于下伏层10上的金属层20、覆盖金属层20的顶表面的覆盖电介质30以及位于覆盖电介质30上的层间绝缘层40。金属层20可以用于形成阴极20c、阳极20a和连接阴极20c与阳极20a的熔断体20f。
另外，电熔丝结构可以包括与熔断体20f的一部分接触的虚设金属塞50和位于虚设金属塞50上的虚设金属图案80。第一接触塞60a和第一导电图案90a可以连接到阳极20a，第二接触塞60b和第二导电图案90b可以连接到阴极20c。与图9C和图10C中的虚设金属塞50相似，可以同时形成虚设金属塞50和虚设金属图案80。例如，阻挡金属层81可以不形成在虚设金属塞50的金属层53和虚设金属图案80的金属层83之间。
在本实施例中，可以相对于阳极20a和阴极20c改变虚设金属塞50和虚设金属图案80的位置。例如，在图15A中，虚设金属塞50和阳极20a之间的距离可以大于虚设金属塞50和阴极20c之间的距离。可以改变虚设金属塞50的位置以控制将在电熔丝结构的编程工艺中形成的空隙的位置。
图16A示出电熔丝结构的第五实施例，图16B示出沿图16A中的剖面线I-I'和剖面线II-II'截取的示图。参照图16A和图16B，电熔丝结构可以包括位于下伏层10上的金属层20、覆盖金属层20的顶表面的覆盖电介质30以及位于覆盖电介质30上的层间绝缘层40。在一个实施例中，金属层20可以由第一金属材料形成，并且可以形成阴极20c、阳极20a和连接阴极20c与阳极20a的熔断体20f。
电熔丝结构还可以包括与熔断体20f的一部分接触的第一虚设金属塞50a和第二虚设金属塞50b。第一虚设金属图案80a和第二虚设金属图案80b可以分别设置在第一虚设金属塞50a和第二虚设金属塞50b上。第一虚设金属塞50a和第二虚设金属塞50b可以位于阳极20a和阴极20c之间，并且可以彼此分开。第一虚设金属塞50a和第二虚设金属塞50b中的每个可以包括阻挡金属层51和金属层53。阻挡金属层51可以由与第一金属材料不同并且导电率比第一金属材料的导电率小的第二金属材料形成。第一接触塞60a和第一导电图案90a可以连接到阳极20a。第二接触塞60b和第二导电图案90b可以连接到阴极20c。
在其它实施例中，与图9C和图10C中的虚设金属塞50相似，可以同时形成第一虚设金属塞50a和第一虚设金属图案80a。相似地，可以同时形成第二虚设金属塞50b和第二虚设金属图案80b。
图17A示出电熔丝结构的第六实施例，图17B示出沿图17A中的剖面线I-I'和剖面线II-II'截取的示图。参照图17A和图17B，电熔丝结构可以包括位于下伏层10上的金属层20、覆盖金属层20的顶表面的覆盖电介质30以及位于覆盖电介质30上的层间绝缘层40。金属层20可以形成阴极20c、阳极20a、连接阴极20c与阳极20a的熔断体20f以及设置在熔断体20f的相应侧面的虚设熔断体20d。虚设熔断体20d可以具有例如与熔断体20f基本相同的线宽度，并且可以平行于熔断体20f延伸。虚设熔断体20d可以与阳极20a、阴极20c以及熔断体20f分开。
电熔丝结构可以包括与熔断体20f的一部分接触的虚设金属塞50和位于虚设金属塞50上的虚设金属图案80。虚设金属图案80的宽度可以小于与虚设金属图案80相邻的一对虚设熔断体20d之间的间距D。与图9C和图10C中的虚设金属塞50相似，可以同时形成虚设金属塞50和虚设金属图案80。例如，阻挡金属层81可以不形成在虚设金属塞50的金属层53和虚设金属图案80的金属层83之间。
图18A示出电熔丝结构的第七实施例，图18B示出沿图18A的线I-I'和线II-II'截取的剖视图。电熔丝结构的第七实施例包括形成在下伏层10中的金属层20、覆盖金属层20的顶表面的覆盖电介质30以及位于覆盖电介质30上的层间绝缘层40。金属层20可以例如由第一金属材料形成，并且可以构成阴极20c、阳极20a以及连接阴极20c与阳极20a的熔断体20f。
另外，电熔丝结构可以包括与熔断体20f的一部分接触的虚设金属塞50和位于虚设金属塞50上的虚设金属图案80。虚设金属塞50可以沿基本垂直于熔断体20f的纵向轴的方向延伸。如上所述，虚设金属塞50可以包括阻挡金属层51和金属层53。阻挡金属层51可以由与第一金属材料不同的第二金属材料形成，金属层53可以由与第二金属材料不同的第三金属材料形成。
另外，第一接触塞60a和第一导电图案90a可以连接到阳极20a。第二接触塞60b和第二导电图案90b可以连接到阴极20c。在本实施例中，第一接触塞60a和第二接触塞60b可以平行于虚设金属塞60延伸。
另外，在本实施例中，第一导电图案90a和第二导电图案90b可以通过下述工艺来形成，即，在设置有第一接触塞60a、第二接触塞60b和虚设金属塞50的第一层间绝缘层40上形成第二层间绝缘层70，在第二层间绝缘层70中形成通孔71和沟槽73，并且在通孔71和沟槽73中顺序地形成第二阻挡金属层和第二金属层。可以例如利用第二层间绝缘层70来覆盖虚设金属塞50的顶表面。
图19示出电熔丝结构的第七实施例的变型。参照图19，电熔丝结构可以包括位于下伏层10中的金属层20、覆盖金属层20的顶表面的覆盖电介质30以及位于覆盖电介质30上的层间绝缘层40。金属层20可以例如由第一金属材料形成，并且可以构成阴极20c、阳极20a以及连接阴极20c与阳极20a的熔断体20f。阳极20a和阴极20c的宽度可以大于熔断体20f的宽度。电熔丝结构还可以包括与熔断体20f的一部分接触的虚设金属塞50和位于虚设金属塞50上的虚设金属图案80。
在本实施例中，多个第一接触塞60a可以连接到阳极20a。第一导电图案90a可以共同连接到多个第一接触塞60a。相似地，多个第二接触塞60b可以连接到阴极20c，第二导电图案90b可以共同连接到多个第二接触塞60b。
图20A、图20B、图21A和图21B示出电熔丝结构的第七实施例的另外的变型。参照图20A、图20B、图21A和图21B，这种电熔丝结构可以包括阳极20a、阴极20c以及连接阴极20c与阳极20a的熔断体20f。阳极20a、阴极20c以及熔断体20f可以具有基本相同的均匀的线宽度。
另外，电熔丝结构可以包括与熔断体20f的一部分接触的虚设金属塞50。虚设金属塞50可以沿基本垂直于熔断体20f的纵向轴的方向延伸。虚设金属塞50可以包括阻挡金属层51和金属层53。阻挡金属层51可以由与第一金属材料不同的第二金属材料形成，金属层53可以由与第二金属材料不同的第三金属材料形成。
根据图20A和图20B中的实施例，多个第一接触塞60a可以连接到阳极20a的顶表面，多个第二接触塞60b可以连接到阴极20c的顶表面。第一接触塞60a和第二接触塞60b中的每个可以具有例如条形状，其中，所述条形状的纵向轴垂直于熔断体20f的纵向轴。第一接触塞60a和第二接触塞60b可以由与虚设金属塞50相同的材料形成。
第一导电图案90a可以共同连接到第一接触塞60a。第二导电图案90b可以共同连接到第二接触塞60b。第一导电图案90a可以通过在第二层间绝缘层70中形成多个通孔71和连接至通孔71的沟槽73，然后在通孔71和沟槽73中顺序地形成阻挡金属层和金属层来形成。通孔71可以形成在各个第一接触塞60a上，并且可以在彼此交叉的第一方向和第二方向上彼此分开。第二导电图案90b可以以与第一导电图案90a相同的方式形成。
根据图21A和图21B中的实施例，多个第一接触塞60a可以连接到阳极20a，多个第二接触塞60b可以连接到阴极20c。第一导电图案90a可以共同连接到多个第一接触塞60a。第二导电图案90b可以共同连接到多个第二接触塞60b。在本实施例中，第一接触塞60a和第二接触塞60b可以基本平行于虚设金属塞50。例如，第一接触塞60a和第二接触塞60b可以沿基本垂直于熔断体20f的纵向轴的方向延伸。
第一导电图案90a和第二导电图案90b可以通过在第二层间绝缘层70中形成多个通孔71和连接至通孔71的沟槽73，然后在通孔71和沟槽73中顺序地形成阻挡金属层和金属层来形成。用于第一导电图案90a的通孔71可以形成为暴露彼此相邻的第一接触塞60a。用于第二导电图案90b的通孔71可以形成为暴露彼此相邻的第二接触塞60b。
图22和图23示出电熔丝结构的第八实施例，其中，电熔丝结构包括阳极图案110a、阴极图案110b、熔断体130、连接阳极图案110a与熔断体130的第一接触塞125a、连接阴极图案110b与熔断体130的第二接触塞125b以及与熔断体130的一部分接触的虚设金属塞150。在这个实施例中，熔断体130可以位于与阳极图案110a和阴极图案110b不同的水平面处。
阳极图案110a和阴极图案110b可以例如通过镶嵌工艺形成在下伏层100中，并且可以彼此分开。第一接触塞125a可以穿过第一层间绝缘层120连接到阳极图案110a。第二接触塞125b可以穿过第一层间绝缘层120连接到阴极图案110b。
熔断体130可以通过使由第一金属材料制成的金属层图案化来形成，并且可以设置在第一层间绝缘层120上。熔断体130可以既连接到第一接触塞125a又连接到第二接触塞125b。第二层间绝缘层140可以位于设置有熔断体130的第一层间绝缘层120上。覆盖电介质135可以设置在第二层间绝缘层140和熔断体130之间。
虚设金属塞150可以贯穿第二层间绝缘层140和覆盖电介质135，并且可以接触熔断体130的一部分。虚设金属塞150可以包括阻挡金属层151和金属层153。阻挡金属层151可以由与构成熔断体130的第一金属材料不同的第二金属材料形成。金属层153可以由与第二金属材料不同的第三金属材料形成。
参照图23，阳极图案110可以设置在下伏层100上，熔断体130可以相对于下伏层100设置在第一水平面处，阴极图案160可以相对于下伏层100设置在第二水平面处。第二水平面可以比第一水平面高。
例如，第一层间绝缘层120可以位于设置有阳极图案110的下伏层100上。第一接触塞125可以穿过第一层间绝缘层120连接到阳极图案110。熔断体130可以设置在第一接触塞125上。熔断体130可以由第一金属材料形成。第一接触塞125可以连接到熔断体130的端部。熔断体130可以例如通过镶嵌工艺形成在第一层间绝缘层120中。
覆盖电介质135和第二层间绝缘层140可以顺序地形成在熔断体130上。第二接触塞155可以连接到熔断体130的另一端部。虚设金属塞150可以设置在第二层间绝缘层140的与第二接触塞155分开的部分中。虚设金属塞150可以与第二接触塞155同时形成。虚设金属塞150和第二接触塞155中的每个可以包括阻挡金属层151和金属层153。
阻挡金属层151可以由与第一金属材料不同的第二金属材料形成。金属层153可以由与第二金属材料不同的第三金属材料形成。此外，阴极图案160可以设置在第二层间绝缘层140中，并且可以连接到第二接触塞155。虚设金属塞150可以包括接触部分和互连部分。
图24A和图24B示出具有三维结构的电熔丝结构的第九实施例。电熔丝结构可以包括阴极图案210、熔断体220和阳极图案230。阴极图案210可以位于下伏层200上，熔断体220可以相对于下伏层200的顶表面位于第一水平面处，阳极图案230可以相对于下伏层200的顶表面设置在第二水平面处。第二水平面可以高于第一水平面。此外，虚设熔断体220d可以设置在与熔断体220相同的水平面处。
在这个实施例中，为了在编程工艺期间有效地收集热量，阴极图案210可以包括沿第一(例如，x轴)方向延伸的第一部分210a和沿第二(例如，y轴)方向延伸的第二部分210b。第一接触塞215可以使阴极图案210连接到熔断体220。
与阴极图案210相似，阳极图案230可以包括沿第一(例如，x轴)方向延伸的第一部分230a和沿第二(例如，y轴)方向延伸的第二部分230b。第二接触塞225可以使熔断体220连接到阳极图案230。从平面图看，第一接触塞215和第二接触塞225可以不彼此叠置。
阴极图案210、熔断体220和阳极图案230可以由包括例如钨(W)、铝(Al)、铜(Cu)和铜合金中的至少一种的第一金属材料形成。铜合金的示例包括以少量或预定的量包含C、Ag、Co、Ta、In、Sn、Zn、Mn、Ti、Mg、Cr、Ge、Sr、Pt、Mg、Al和Zr中的至少一种的铜基材料。
电熔丝结构可以包括虚设金属塞235和虚设金属图案240。虚设金属塞235可以接触阳极图案230的一部分。根据图24A中的实施例，虚设金属塞235可以连接到阳极图案230的第一部分230a，并且从平面图看虚设金属塞235可以设置成与第二接触塞225相邻。相反，在图24B中，从平面图的视角，虚设金属塞235可以与第二接触塞225分开。
虚设金属塞235可以包括阻挡金属层和金属层。阻挡金属层可以由与用于阳极图案230的第一金属材料不同的第二金属材料形成。金属层可以由与阻挡金属层不同的第三金属材料形成。第二金属材料的导电率可以小于第一金属材料的导电率。此外，虚设金属图案240可以连接到虚设金属塞235的顶表面。
图24A和图24B中的三维电熔丝结构的使用使得能够在编程工艺期间更有效地收集热量，从而改善编程工艺的性能。在编程工艺期间，可以向阴极图案210施加负电压，可以向阳极图案230施加正电压，虚设金属塞235和虚设金属图案240可以处于电浮置状态。
阴极图案210和阳极图案230之间的电压差产生编程电流。结果，电子通过熔断体220从阴极图案210朝着阳极图案230流动。电子流可以改变虚设金属塞235下方的阳极图案230处的电驱动力和热驱动力。因此，空隙可以形成在阳极图案230的与虚设金属塞235相邻的部分处。
图25A至图25C示出半导体装置的实施例，每个半导体装置包括根据前述实施例中的任意一个实施例的至少一种电熔丝结构。参照图25A至图25C，半导体基板300包括存储单元区域A和熔丝区域B。MOS晶体管形成在半导体基板300的存储单元区域A上，电熔丝结构形成在半导体基板300的熔丝区域B上。
器件隔离层301可以形成在半导体基板300上以限定有源区域，栅电极310g可以形成为与有源区域交叉，杂质区域可以形成在半导体基板300的位于栅电极310g的相应侧面处的部分中。第一层间绝缘层320可以位于设置有MOS晶体管和电熔丝结构的半导体基板300上。单元接触塞321可以穿过第一层间绝缘层310电连接到MOS晶体管。
第一互连线325可以设置在存储单元区域A的第一层间绝缘层320上。每条第一互连线325可以电连接到至少一个单元接触塞321。第二层间绝缘层330可以设置在第一层间绝缘层上。第二互连线335可以设置在第二层间绝缘层330中。第二互连线335的线宽度可以大于第一互连线325的线宽度。
此外，第三层间绝缘层340可以设置在第二层间绝缘层330上。第三互连线345可以设置在第三层间绝缘层340中。第三互连线345的线宽度可以大于第二互连线335的线宽度。
根据图25A中的实施例，熔断体310f可以形成在熔丝区域B的器件隔离层301上，熔断体310f的顶表面可以利用覆盖电介质315覆盖。熔断体310f可以与存储单元区域A的栅电极310g同时形成，并且可以由第一金属材料形成。第一金属材料可以由钨(W)、铝(Al)、铜(Cu)和铜合金中的至少一种形成。铜合金的示例包括以少量或预定的量包含C、Ag、Co、Ta、In、Sn、Zn、Mn、Ti、Mg、Cr、Ge、Sr、Pt、Mg、Al和Zr中的至少一种的铜基材料。
在熔丝区域B中，第一接触塞321a、第二接触塞321b和虚设金属塞321d可以穿过第一层间绝缘层320连接到熔断体310f。虚设金属塞321d可以包括阻挡金属层和金属层。阻挡金属层可以由与第一金属材料不同的第二金属材料形成。金属层可以由第三金属材料形成。虚设金属塞321d可以与存储单元区域A的单元接触塞321同时形成。
第一导电图案325a、第二导电图案325b和虚设金属图案325d可以设置在熔丝区域B的第一层间绝缘层320上。第一导电图案325a可以电连接到第一接触塞321a，第二导电图案325b可以电连接到第二接触塞321b。虚设金属图案325d可以接触虚设金属塞321d的顶表面。第一导电图案325a、第二导电图案325b和虚设金属图案325d可以与存储单元区域A的第一互连线325同时形成。
根据图25B中的实施例，熔丝区域B的电熔丝结构可以与存储单元区域A的第一互连线325同时形成。电熔丝结构的熔断体325f可以形成在第一层间绝缘层320上并且可以与半导体基板300的顶表面分开。第一互连线325和熔断体325f可以由第一金属材料形成，熔断体325f的顶表面可以利用覆盖电介质327覆盖。
在熔丝区域B中，第一接触塞331a、第二接触塞331b和虚设金属塞331d可以穿过第二层间绝缘层330和覆盖电介质327连接到熔断体310f。虚设金属塞331d可以包括阻挡金属层和金属层。阻挡金属层可以由与第一金属材料不同的第二金属材料形成。金属层由第三金属材料形成。
第一导电图案335a、第二导电图案335b和虚设金属图案335d可以设置在熔丝区域B的第二层间绝缘层330上。第一导电图案335a可以电连接到第一接触塞331a，第二导电图案335b可以电连接到第二接触塞331b。
根据图25C中的实施例，熔丝区域B的电熔丝结构可以与存储单元区域A的第三互连线345同时形成。电熔丝结构可以包括与半导体基板300的顶表面分开的熔断体345f。第三互连线345和熔断体345f可以由第一金属材料形成，熔断体345f的顶表面可以利用覆盖电介质347覆盖。
在熔丝区域B中，第一接触塞351a、第二接触塞351b和虚设金属塞351d可以穿过第三层间绝缘层340和覆盖电介质347连接到熔断体345f。虚设金属塞351d可以包括由与第一金属材料不同的第二金属材料形成的阻挡金属层和由第三金属材料形成的金属层。
第一导电图案353a、第二导电图案353b和虚设金属图案353d可以设置在熔丝区域B的第三层间绝缘层340上。第一导电图案353a可以电连接到第一接触塞351a，第二导电图案353b可以电连接到第二接触塞351b。
图26示出包括根据前述实施例中的任意一个实施例的半导体装置的存储系统1100的实施例。参照图26，存储系统1100可以应用于例如PDA(个人数字助理)、便携式计算机、网络平板、无线电话、移动电话、数字音乐播放器、存储卡和/或可以在无线通信环境中发送和/或接收数据的所有装置。
存储系统1100包括控制器1110、输入/输出装置1120(例如，键盘和/或显示设备)、存储器1130、接口1140和总线1150。存储器1130和接口1140可以通过总线1150彼此通信。
控制器1110可以包括微处理器、数字信号处理器、微控制器和/或与微处理器、数字信号处理器、微控制器相似的其它处理装置。存储器1130可以用于存储由控制器1110执行的指令。输入/输出装置1120可以接收来自系统1100的外部的数据和/或信号和/或向系统1100的外部发送数据和/或信号。例如，输入/输出装置1120可以包括键盘、键板和/或显示器。
存储器1130可以包括根据前述实施例中的任意一个实施例的半导体装置。存储器1130还可以包括不同类型的存储器，例如，诸如随机存取存储器的易失性存储装置和/或其它类型的存储器。接口1140可以向通信网络发送数据和/或可以从通信网络接收数据。
图27示出包括根据前述实施例中的任意一个实施例的半导体装置的存储卡1200的实施例。参照图27，存储卡1200可以具有大容量或其它预定容量的存储能力并且可以包括根据前述实施例中的任意一个实施例的半导体存储装置1210。存储卡1200包括可以控制主机和半导体存储装置1210之间的数据交换的存储控制器1220。
静态随机存取存储器(SRAM)1221可以用作例如中央处理单元(CPU)1222的操作存储器。主机接口1223可以包括可以连接到存储卡1200的主机的数据交换协议。错误校正块1224可以检测和/或校正从多位半导体存储装置1210读出的数据中的错误。
存储器接口1225可以与半导体存储装置1210接口连接。处理单元1222可以执行用于交换存储控制器1220的数据的控制操作。存储卡1200可以包括例如用于存储代码、指令或用于与主机连接的其它信息的ROM。
图28示出包括根据前述实施例中的任意一个实施例的半导体装置的信息处理系统1300的实施例。参照图28，信息处理系统1300包括具有半导体装置的存储系统1310。
存储系统1310可以安装到例如可以为移动装置和/或桌上型计算机的信息处理系统。信息处理系统1300可以包括电连接到系统总线1360的调制解调器1320、中央处理单元(CPU)1330、RAM 1340和用户接口1350。存储系统1310可以以与图20相似的方式被构造，并且可以包括半导体装置(例如，闪速存储器)1311和存储控制器1312。
存储系统1310可以是例如固态驱动器SSD，并且可以存储将被CPU 1330处理或者已经被CPU 1330处理的数据和/或从外源输入的数据。信息处理系统1300可以将大量的数据或预定的数量的数据可靠地存储在存储系统1310中。存储系统1310可以保存用于错误校正的资源，并且还可以提供高速数据交换功能。在一个实施例中，信息处理系统1300可以包括应用芯片组、相机图像处理器(CIS)和/或输入/输出装置。
根据前述实施例中的一个或更多个，电熔丝结构包括附着到熔断体的虚设金属塞。熔断体可以由第一金属材料形成，虚设金属塞可以包括第二金属材料。因此，在对电熔丝结构编程工艺期间，可以控制由电迁移导致的驱动力和熔断体的温度梯度，以增大施加到熔断体的总驱动力。结果，可以通过减小了的操作电压来对电熔丝结构编程。
根据前述实施例中的一个或更多个，可以通过调节虚设金属塞的体积或接触面积和/或虚设金属塞的数量来控制施加到熔断体的总驱动力。此外，可以调整虚设金属塞的位置以控制将形成在电熔丝结构的编程工艺中的空隙的位置。
这里已经公开了示例实施例，尽管已经采用了特定的术语，但是仅以普通的和描述性的含义而不是出于限制的目的来使用和解释这些术语。在某些情况下，如本领域普通技术人员将清楚的，自提交本申请之时起，除非另外指出，否则结合具体实施例描述的特征、特性和/或元件可以单独地使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求所阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种半导体装置的电熔丝结构，所述电熔丝结构包括：
第一金属材料的熔断体，连接阴极与阳极；
覆盖电介质，覆盖熔断体的顶表面；以及
虚设金属塞，贯穿覆盖电介质并接触熔断体，虚设金属塞包括金属层与位于金属层和熔断体之间的阻挡金属层，其中，阻挡金属层包括与第一金属材料不同的第二金属材料。
2.如权利要求1中所述的电熔丝结构，其中，第一金属材料的导电率大于第二金属材料的导电率。
3.如权利要求1中所述的电熔丝结构，其中：
第一金属材料包括钨、铝、铜和铜合金中的至少一种，
第二金属材料包括Ta、TaN、TaSiN、Ti、TiN、TiSiN、W、WN和它们的组合中的至少一种。
4.如权利要求1中所述的电熔丝结构，其中：
熔断体将传导编程电流，
在已编程状态下，熔断体在阳极和虚设金属塞之间具有空隙。
5.如权利要求4中所述的电熔丝结构，其中，空隙与虚设金属塞之间的距离小于空隙与阳极之间的距离。
6.如权利要求1中所述的电熔丝结构，其中，虚设金属塞的下部宽度小于熔断体的上部宽度。
7.如权利要求1中所述的电熔丝结构，其中：
虚设金属塞的下部宽度大于熔断体的上部宽度，
虚设金属塞接触熔断体的顶表面和侧表面。
8.如权利要求1中所述的电熔丝结构，其中，阻挡金属层覆盖金属层的底表面和侧表面。
9.如权利要求8中所述的电熔丝结构，其中，在金属层的底表面上的阻挡金属层比在金属层的一个侧表面或两个侧表面上的阻挡金属层厚。
10.如权利要求1中所述的电熔丝结构，其中，虚设金属塞的底表面位于熔断体的顶表面和底表面之间。
11.如权利要求1中所述的电熔丝结构，其中，金属层包括具有第一宽度的接触部分和具有比第一宽度大的第二宽度的互连部分。
12.如权利要求1中所述的电熔丝结构，所述电熔丝结构还包括：
虚设金属图案，位于虚设金属塞的顶表面上，
其中，虚设金属图案的厚度大于熔断体的厚度。
13.如权利要求1中所述的电熔丝结构，其中：
阳极和阴极处于不同的水平面，
熔断体和虚设金属塞位于阳极和阴极之间。
14.如权利要求1中所述的电熔丝结构，其中：
阳极和阴极相对于下伏层的顶表面处于第一水平面，
熔断体相对于下伏层的顶表面处于第二水平面，
第二水平面高于第一水平面。
15.一种半导体装置的电熔丝结构，所述电熔丝结构包括：
第一金属材料的熔断体，连接阴极与阳极；
层间绝缘层，覆盖阳极、阴极和熔断体；
覆盖电介质，位于熔断体的顶表面和层间绝缘层之间，覆盖电介质包括与层间绝缘层不同的绝缘材料；以及
虚设金属塞，贯穿层间绝缘层和覆盖电介质并接触熔断体，虚设金属塞包括位于金属层和熔断体之间的阻挡金属层，其中，阻挡金属层包括与第一金属材料不同的第二金属材料。
16.如权利要求15中所述的电熔丝结构，其中，第一金属材料的导电率大于第二金属材料的导电率。
17.一种半导体装置的电熔丝结构，所述电熔丝结构包括：
第一金属材料的熔断体，连接阴极与阳极；
覆盖电介质，覆盖熔断体的顶表面；以及
虚设金属塞，贯穿覆盖电介质并接触熔断体，其中，熔断体将传导编程电流，并且其中，在熔断体传导编程电流时虚设金属塞将改变熔断体中的温度梯度。
18.如权利要求17中所述的电熔丝结构，其中：
虚设金属塞包括金属层与位于金属层和熔断体之间的阻挡金属层，
阻挡金属层包括与第一金属材料不同的第二金属材料。
19.如权利要求17中所述的电熔丝结构，其中：
熔断体包括与虚设金属塞接触的第一区域和与覆盖电介质接触的第二区域，
当熔断体传导编程电流时，熔断体的温度在第二区域处具有最大值。
20.如权利要求17中所述的电熔丝结构，其中，在已编程状态下，熔断体在阳极和虚设金属塞之间具有空隙。
CN201410528528.6A 2013-10-11 2014-10-09 半导体装置的电熔丝结构 Active CN104576604B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810309622.0A CN108305867B (zh) 2013-10-11 2014-10-09 半导体装置的电熔丝结构

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361889911P 2013-10-11 2013-10-11
US61/889,911 2013-10-11
KR10-2014-0022774 2014-02-26
KR1020140022774A KR102096614B1 (ko) 2013-10-11 2014-02-26 반도체 장치의 이-퓨즈 구조체

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810309622.0A Division CN108305867B (zh) 2013-10-11 2014-10-09 半导体装置的电熔丝结构

Publications (2)

Publication Number Publication Date
CN104576604A true CN104576604A (zh) 2015-04-29
CN104576604B CN104576604B (zh) 2018-04-24

Family

ID=53037021

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810309622.0A Active CN108305867B (zh) 2013-10-11 2014-10-09 半导体装置的电熔丝结构
CN201410528528.6A Active CN104576604B (zh) 2013-10-11 2014-10-09 半导体装置的电熔丝结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810309622.0A Active CN108305867B (zh) 2013-10-11 2014-10-09 半导体装置的电熔丝结构

Country Status (3)

Country Link
KR (1) KR102096614B1 (zh)
CN (2) CN108305867B (zh)
TW (1) TWI691054B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786364A (zh) * 2017-11-14 2019-05-21 中芯国际集成电路制造(上海)有限公司 熔断结构及其形成方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252238A1 (en) * 2006-04-27 2007-11-01 Charles Lin Tungstein plug as fuse for IC device
CN101241926A (zh) * 2007-02-07 2008-08-13 国际商业机器公司 可编程相变材料结构及其形成方法
CN101241900A (zh) * 2006-08-11 2008-08-13 株式会社瑞萨科技 半导体集成电路
CN101546749A (zh) * 2008-03-27 2009-09-30 联发科技股份有限公司 电子熔丝结构
US20100032740A1 (en) * 2008-08-07 2010-02-11 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
CN101752344A (zh) * 2008-12-08 2010-06-23 联华电子股份有限公司 接触插塞电熔丝结构及制造接触插塞电熔丝装置的方法
CN101771021A (zh) * 2008-12-29 2010-07-07 联华电子股份有限公司 电熔丝结构及其制作方法
CN102013424A (zh) * 2009-09-04 2011-04-13 台湾积体电路制造股份有限公司 集成电路及其制法
CN102347269A (zh) * 2010-07-30 2012-02-08 江苏丽恒电子有限公司 熔丝结构以及形成熔丝结构的方法
CN102543950A (zh) * 2010-12-16 2012-07-04 联发科技股份有限公司 电熔丝结构
CN102956612A (zh) * 2011-08-26 2013-03-06 联华电子股份有限公司 电熔丝结构
CN103035612A (zh) * 2011-09-29 2013-04-10 美国博通公司 用于一次可编程存储器的具有电熔丝结构的半导体装置
CN103208456A (zh) * 2013-03-22 2013-07-17 上海宏力半导体制造有限公司 半导体结构的形成方法
CN104681422A (zh) * 2013-11-27 2015-06-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135039B2 (ja) * 1995-11-15 2001-02-13 日本電気株式会社 半導体装置
JP2003115535A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd 半導体集積回路装置
TWI274410B (en) * 2005-09-05 2007-02-21 United Microelectronics Corp Fuse structure for a semiconductor device
JP5230105B2 (ja) * 2007-01-10 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2008277412A (ja) * 2007-04-26 2008-11-13 Renesas Technology Corp ヒューズ素子
KR101354585B1 (ko) * 2007-08-07 2014-01-22 삼성전자주식회사 반도체 장치 및 그 형성 방법
KR20110114047A (ko) * 2010-04-12 2011-10-19 주식회사 하이닉스반도체 반도체 장치
KR20110135501A (ko) * 2010-06-11 2011-12-19 주식회사 하이닉스반도체 퓨즈부를 구비한 반도체 장치

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252238A1 (en) * 2006-04-27 2007-11-01 Charles Lin Tungstein plug as fuse for IC device
CN101241900A (zh) * 2006-08-11 2008-08-13 株式会社瑞萨科技 半导体集成电路
CN101241926A (zh) * 2007-02-07 2008-08-13 国际商业机器公司 可编程相变材料结构及其形成方法
CN101546749A (zh) * 2008-03-27 2009-09-30 联发科技股份有限公司 电子熔丝结构
US20100032740A1 (en) * 2008-08-07 2010-02-11 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
CN101752344A (zh) * 2008-12-08 2010-06-23 联华电子股份有限公司 接触插塞电熔丝结构及制造接触插塞电熔丝装置的方法
CN101771021A (zh) * 2008-12-29 2010-07-07 联华电子股份有限公司 电熔丝结构及其制作方法
CN102013424A (zh) * 2009-09-04 2011-04-13 台湾积体电路制造股份有限公司 集成电路及其制法
CN102347269A (zh) * 2010-07-30 2012-02-08 江苏丽恒电子有限公司 熔丝结构以及形成熔丝结构的方法
CN102543950A (zh) * 2010-12-16 2012-07-04 联发科技股份有限公司 电熔丝结构
CN102956612A (zh) * 2011-08-26 2013-03-06 联华电子股份有限公司 电熔丝结构
CN103035612A (zh) * 2011-09-29 2013-04-10 美国博通公司 用于一次可编程存储器的具有电熔丝结构的半导体装置
CN103208456A (zh) * 2013-03-22 2013-07-17 上海宏力半导体制造有限公司 半导体结构的形成方法
CN104681422A (zh) * 2013-11-27 2015-06-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786364A (zh) * 2017-11-14 2019-05-21 中芯国际集成电路制造(上海)有限公司 熔断结构及其形成方法

Also Published As

Publication number Publication date
KR102096614B1 (ko) 2020-04-03
TW201528477A (zh) 2015-07-16
CN108305867A (zh) 2018-07-20
KR20150044789A (ko) 2015-04-27
CN108305867B (zh) 2021-06-15
CN104576604B (zh) 2018-04-24
TWI691054B (zh) 2020-04-11

Similar Documents

Publication Publication Date Title
US9099469B2 (en) E-fuse structure of semiconductor device
KR101054100B1 (ko) 반도체 기억 장치
US9887202B2 (en) Semiconductor device and method of manufacturing the same
TWI509789B (zh) 層間導體結構及其製造方法
CN100587952C (zh) 半导体器件
US8487403B2 (en) Semiconductor device
CN104425509A (zh) 半导体器件及其制造方法
CN101546749A (zh) 电子熔丝结构
US9935049B2 (en) E-fuse structure of semiconductor device
US20120056148A1 (en) Semiconductor device
KR20090050775A (ko) 비휘발성 기억 소자 및 그 형성 방법
US7863751B2 (en) Multilayer wiring structure for memory circuit
CN104576604A (zh) 半导体装置的电熔丝结构
KR100876767B1 (ko) 상 변화 메모리 장치의 형성 방법
CN111863780A (zh) 封装结构及电子设备
JP5386528B2 (ja) 半導体記憶装置およびその製造方法
CN105304610B (zh) 半导体装置及半导体装置的电熔丝结构
CN100559594C (zh) 非易失性存储器
CN117133738A (zh) 非易失性存储器件
CN110556380A (zh) 熔丝单元、熔丝位单元结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant