CN102956612A - 电熔丝结构 - Google Patents

电熔丝结构 Download PDF

Info

Publication number
CN102956612A
CN102956612A CN2011102493550A CN201110249355A CN102956612A CN 102956612 A CN102956612 A CN 102956612A CN 2011102493550 A CN2011102493550 A CN 2011102493550A CN 201110249355 A CN201110249355 A CN 201110249355A CN 102956612 A CN102956612 A CN 102956612A
Authority
CN
China
Prior art keywords
fuse
lower floor
upper strata
extension
electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102493550A
Other languages
English (en)
Other versions
CN102956612B (zh
Inventor
吴贵盛
曾靖翔
翁彰键
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201110249355.0A priority Critical patent/CN102956612B/zh
Priority claimed from CN201110249355.0A external-priority patent/CN102956612B/zh
Publication of CN102956612A publication Critical patent/CN102956612A/zh
Application granted granted Critical
Publication of CN102956612B publication Critical patent/CN102956612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fuses (AREA)

Abstract

本发明公开一种电熔丝结构,该电熔丝结构包括有上层导电图案、下层导电图案、与介层洞导电层。该上层导电图案包括有上层熔丝本体与上层熔丝延伸部;而该下层导电图案包括有下层熔丝本体与下层熔丝延伸部,该下层熔丝延伸部与该上层熔丝延伸部相对应。此外,该介层洞导电层设置于该上层熔丝延伸部与该下层熔丝延伸部之间,且电性连接该上层熔丝延伸部与该下层熔丝延伸部。

Description

电熔丝结构
技术领域
本发明涉及一种电熔丝(electrical fuse,e-fuse)结构,尤指一种可提升电熔丝的熔断电压范围(blowing window)的电熔丝结构。
背景技术
随着半导体工艺的微小化以及复杂度的提高,半导体元件变得更容易受各种缺陷所影响。举例来说,单一金属连线、二极管或晶体管等的失效即可能导致整个芯片的缺陷。为了解决上述问题,已知技术往往在集成电路中形成一些可熔断的连接线,也就是熔丝(fuse),以确保集成电路的可利用性。
一般而言,熔丝与集成电路中的冗余电路(redundancy circuit)电性连接,一旦检测发现部分电路有缺陷时,这些连接线即用于修复或取代被检测出缺陷的电路。另外,目前的熔丝设计还可以提供程序化(programming elements)的功能,以使客户可依不同的功能设计来程序化电路。
另一方面,在已知技术中,已提出通过激光切割(Laser zip)提供断路条件(open circuit condition)的热熔丝(thermal fuse),以及根据电致迁移(electro-migration,EM)效应通过合适的电流提供断路条件的电熔丝(e-fuse)。此外半导体元件中的电熔丝可例如是多晶硅电熔丝(poly efuse)、MOS电容反熔丝(MOS capacitor anti-fuse)、扩散电熔丝(diffusion fuse)、接触插塞电熔丝(contact e-fuse)以及接触插塞反电熔丝(contact anti-fuse)等。
发明内容
根据本发明的一个方面,提供一种电熔丝结构。该电熔丝结构包括有上层导电图案、下层导电图案、与介层洞导电层。该上层导电图案包括有上层熔丝本体与上层熔丝延伸部;而该下层导电图案包括有下层熔丝本体与下层熔丝延伸部,该下层熔丝延伸部与该上层熔丝延伸部相对应。此外,该介层洞导电层设置于该上层熔丝延伸部与该下层熔丝延伸部之间,且电性连接该上层熔丝延伸部与该下层熔丝延伸部。
根据本发明所提供的电熔丝结构,利用该上层熔丝延伸部与该下层熔丝延伸部形成与上层熔丝本体及下层熔丝本体较为疏离的结构,而电致迁移效应较为疏离的结构可被放大。因此,本发明所提供的电熔丝结构可使用较低的熔断电流(blowing current)提供断路条件,即利用较低的熔断电流熔断电熔丝结构。换句话说,本发明所提供的电熔丝结构是利用上层熔丝延伸部与该下层熔丝延伸部的设置,达到增加熔断电流范围的目的。
附图说明
图1绘示电熔丝结构的断开机制。
图2为本发明所提供的电熔丝结构的第一优选实施例的示意图,图3为图2中沿A-A’切线所得的剖面示意图,图4与图5为图2中沿B-B’切线所得的剖面示意图,图6则为图2中沿A-A’切线所得的变化型的剖面示意图。
图7为本发明所提供的电熔丝结构的第二优选实施例的示意图,图8为图7中沿A1-A1’切线所得的剖面示意图,而图9与图10为图7中沿B-B’切线所得的剖面示意图,图11为图7中沿A1-A1’切线所得的变化型的剖面示意图,而图12则为图7中沿A2-A2’切线所得的变化型的剖面示意图。
附图标记说明
1      电熔丝结构            2      晶体管
10     熔丝区域              20     内连线区域
100    电熔丝结构            110    上层导电图案
112    上层熔丝本体          114    上层熔丝延伸部
114a   第一段                114b   第三段
116    阴极                  118    上层熔丝延伸部尾端
120    下层导电图案          122    下层熔丝本体
124    下层熔丝延伸部        124a   第二段
124b   第四段                126    阳极
128    下层熔丝延伸部尾端    130    介层洞导电层
200    金属内连线结构        210    第一介电层
212    第一金属内连线        220    第二介电层
222    第二金属内连线        230    介层洞导电层
WOL    重叠部分宽度          LOL    重叠部分长度
W    电熔丝结构宽度C    第一夹角
D    第二夹角
具体实施方式
一般电熔丝的断开机制如图1所示:电熔丝结构1的阴极与熔断装置(blowing device),例如晶体管2的漏极电性连接。电熔丝结构1的阳极上施加电压Vfs、晶体管2的栅极施加电压Vg、晶体管2的漏极施加电压Vd、晶体管2的源极接地。电流(I)由电熔丝结构1的阳极流向电熔丝结构1的阴极,电子流(e-)则由电熔丝结构1的阴极流向电熔丝结构1的阳极。熔断电熔丝结构1的电流具有一段优选的熔断电流范围,电流太低时所得的阻值过低,导致电致迁移不完整无法熔断电熔丝结构1;电流太高时,则会导致电熔丝结构1热破裂。一般来说,32/28纳米(nanometer,nm)工艺的电熔丝结构的熔断电流范围介于21.6~30毫安培(mA)。
请参阅图2至图6,图2为本发明所提供的电熔丝结构的第一优选实施例的示意图,图3为图2中沿A-A’切线所得的剖面示意图;而图4与图5为图2中沿B-B’切线所得的剖面示意图,图6则为图2中沿A-A’切线所得的变化型的剖面示意图。本优选实施例所提供的电熔丝结构100设置于基底上,且优选为设置于基底上的金属内连线结构内。如图2至图4所示,电熔丝结构100包括上层导电图案110与下层导电图案120。上层导电图案110包括有上层熔丝本体112、上层熔丝延伸部114与阴极116;而下层导电图案120则包括有下层熔丝本体122、下层熔丝延伸部124与阳极126。如前所述,阴极116可与熔断装置(图未示)电性连接,而阳极126则可施加电压Vfs。上层熔丝本体112电性连接上层熔丝延伸部114与阴极116,且下层熔丝本体122电性连接下层熔丝延伸部124与阳极126。在本优选实施例中上层熔丝本体112与下层熔丝本体122的长度相同,但不限于此。另外,上层熔丝本体112与上层熔丝延伸部114具有第一夹角C,且第一夹角C不等于180度。例如,在本优选实施例中上层熔丝本体112与上层熔丝延伸部114的第一夹角C为90度。同理,下层熔丝本体122与下层熔丝延伸部124具有第二夹角D,且第二夹角D不等于180度。例如,在本优选实施例中下层熔丝本体122与下层熔丝延伸部124的第二夹角D为90度。亦即上层熔丝延伸部114垂直于上层熔丝本体112;而下层熔丝延伸部124垂直于下层熔丝本体122,但不限于此。值得注意的是,下层熔丝延伸部124与上层熔丝延伸部114如图2至图6所示相对应。
此外,如图2至图4所示,上层熔丝延伸部114具有上层熔丝延伸部尾端118;下层熔丝延伸部124亦具有下层熔丝延伸部尾端128。更重要的是,本优选实施例所提供的电熔丝结构100包括介层洞导电层130,设置于上层熔丝延伸部114与下层熔丝延伸部124之间,尤其是上层熔丝延伸部尾端118与下层熔丝延伸部尾端128,用以电性连接上层熔丝延伸部114与下层熔丝延伸部124。
如前所述,本优选实施例所提供的电熔丝结构100设置于金属内连线结构200内。举例来说,电熔丝结构100设置于金属内连线结构200的熔丝区域10内,而金属内连线结构200还包括有内连线区域20(仅示于图4),内连线区域20中包括多个金属内连线。如图4所示,金属内连线结构200包括有至少一第一介电层210与第二介电层220,下层导电图案120设置于第一介电层210内,上层导电图案110与介层洞导电层130则设置于第二介电层220内。此外,金属内连线结构200还包括至少第一金属内连线212与第二金属内连线222,分别设置于第一介电层210内与第二介电层220内,且可选择性地通过设置于第二介电层220内的介层洞导电层230电性连接。
如图4所示,上层导电图案110(包括阴极116、上层熔丝本体112、与上层熔丝延伸部114)可与第二金属内连线222通过同一工艺完成制作,且共平面;同理下层导电图案120(包括阳极126、下层熔丝本体122、与下层熔丝延伸部124)可与第一金属内连线212通过同一工艺完成制作,且共平面。需注意的是,本优选实施例中所述的第一介电层210、第二介电层220、第一金属内连线212、与第二金属内连线222仅是用以阐述其上下相对关系,并非用以限制这些膜层在基底上的实际形成位置。换句话说,本优选实施例所提供的电熔丝结构100可与金属内连线结构200的任两层金属内连线同时制作,而分别于上层金属内连线以及下层金属内连线共平面。此外本优选实施例的上层导电图案110与下层导电图案120分别设置于第二介电层220与第一介电层210之内,且相对应的上层熔丝延伸部114与下层熔丝延伸部124彼此完全重叠且不接触,并通过第二介电层220电性隔绝。上层熔丝延伸部114与下层熔丝延伸部124仅通过对应于上层熔丝延伸部尾端118与下层熔丝延伸部尾端128的介层洞导电层130电性连接,而介层洞导电层130的临界尺寸(critical dimension,CD)可等于或小于上层熔丝延伸部114与下层熔丝延伸部124的重叠部分的宽度WOL
请参阅图6。另外,虽然本优选实施例所提供的上层熔丝延伸部114与下层熔丝延伸部124如图2至图5所示为相对应且完全重叠的结构,但亦可如图6所示,上层熔丝延伸部114与下层熔丝延伸部124可以是在不影响介层洞导电层130制作的前提下所形成的非完全重叠结构。举例来说,上层熔丝延伸部114的宽度可等于或大于重叠部分的宽度WOL,而下层熔丝延伸部124的宽度亦可以等于或大于重叠部分的宽度WOL。另外,上层熔丝延伸部114或下层熔丝延伸部124不重叠的部分可如图6所示,凸出于重叠部分的任一长边,甚至凸出于重叠部分的两长边。
请重新参阅图2。上层熔丝延伸部114与下层熔丝延伸部124的延伸长度优选可超过电熔丝结构100宽度W的一半,但不限于此。由于电熔丝结构100的熔断位置依结构设计不同所变,因此,本优选实施例提供垂直于上层熔丝本体112的上层熔丝延伸部114与垂直于下层熔丝本体122的下层熔丝延伸部124以形成较为疏离的环境,且介层洞导电层130电性连接于上层熔丝延伸部尾端118与下层熔丝延伸部尾端128。由于电致迁移效应在较为疏离的环境中可被放大,因此在进行用以熔断电熔丝结构的熔断工艺(blowing process)中,本优选实施例所提供的电熔丝结构可使用较低的熔断电流提供断路条件,即利用较低的熔断电流熔断电熔丝结构100。
请参阅图2与图5。另外值得注意的是,由于上层熔丝延伸部114与下层熔丝延伸部124构成较为疏离的结构,因此本优选实施例所提供的电熔丝结构100可确保其电迁移效应的初始空隙发生在介层洞导电层130中,并逐渐成核,最终于介层洞导电层130中形成如图5所示的熔断点(blowing point)132,熔断点132电性隔离上层导电图案110与下层导电图案120而导致电路完全断开(circuit dead opening)。简单地说,本优选实施例所提供的电熔丝结构100可确保熔断位置发生在介层洞导电层130中,而当电熔丝结构100是用以提供程序化(programming elements)功能或存储器功能时,发生在介层洞导电层130的熔断位置难以确知,故可提升数据的安全性(security)。
请参阅图7至图12,图7为本发明所提供的电熔丝结构的第二优选实施例的示意图,图8为图7中沿A1-A1’切线所得的剖面示意图,而图9与图10为图7中沿B-B’切线所得的剖面示意图,图11为图7中沿A1-A1’切线所得的变化型的剖面示意图,而图12则为图7中沿A2-A2’切线所得的变化型的剖面示意图。首先需注意的是,第二优选实施例中与第一优选实施例相同的元件,以相同的符号说明。此外,第二优选实施例所提供的电熔丝结构与金属内连线结构的相对关系与第一优选实施例相同,故于此不再赘述。本优选实施例所提供的电熔丝结构100设置于基底上,且优选为设置于基底上的金属内连线结构内。如图7至图12所示,电熔丝结构100包括上层导电图案110与下层导电图案120。上层导电图案110包括有上层熔丝本体112、上层熔丝延伸部114与阴极116;而下层导电图案120亦包括有下层熔丝本体122、下层熔丝延伸部124与阳极126。如前所述,阴极116可与熔断装置(图未示)的电性连接,而阳极126则可施加电压Vfs。上层熔丝本体112电性连接上层熔丝延伸部114与阴极116,且下层熔丝本体122电性连接下层熔丝延伸部124与阳极126。在本优选实施例中上层熔丝本体112与下层熔丝本体122的长度相同,但不限于此。
值得注意的是,在本优选实施例中,上层熔丝延伸部114具有第一段114a与第三段114b,且如图7所示,上层熔丝延伸部114的第一段114a垂直于上层熔丝本体112,而第三段114b则再垂直于第一段114a,且电性连接第一段114a。换句话说,上层熔丝延伸部114的第一段114a垂直于互相平行的上层熔丝本体112与第三段114b。此外,上层熔丝延伸部114的第三段114b包括有上层熔丝延伸部尾端118。下层熔丝延伸部124与上层熔丝延伸部114如图7至图9所示相对应,因此下层熔丝延伸部124具有第二段124a与第四段124b,且如图7所示,下层熔丝延伸部124的第二段124a垂直于下层熔丝本体122,而第四段124b则再垂直于第二段124a,且电性连接第二段124a。换句话说,下层熔丝延伸部124的第二段124a垂直于互相平行的下层熔丝本体122与第四段124b。此外,下层熔丝延伸部124的第四段124b包括有下层熔丝延伸部尾端128。更重要的是,本优选实施例所提供的电熔丝结构100包括介层洞导电层130,设置于上层熔丝延伸部114与下层熔丝延伸部124之间,尤其是上层熔丝延伸部尾端118与下层熔丝延伸部尾端128,用以电性连接上层熔丝延伸部114与下层熔丝延伸部124。
如前所述,本优选实施例所提供的电熔丝结构设置于前述金属内连线结构200内,且可与金属内连线结构200的任两层金属内连线层同时制作,而分别于上层金属内连线以及下层金属内连线共平面。此外本优选实施例中上层导电图案110与下层导电图案120分别设置于不同的介电层内,且相对应的上层熔丝延伸部114与下层熔丝延伸部124彼此完全重叠且不接触,并通过第二介电层220电性隔绝,上层熔丝延伸部114与下层熔丝延伸部124仅通过对应于上层熔丝延伸部尾端118与下层熔丝延伸部尾端128的介层洞导电层130电性连接。如前所述,介层洞导电层130的临界尺寸可等于或小于上层熔丝延伸部114与下层熔丝延伸部124的重叠部分宽度WOL。上层熔丝延伸部114的第一段114a与第三段114b与上层熔丝本体112、阴极116共平面;下层熔丝延伸部124的第二段124a与第四段124b与下层熔丝本体122、阳极126共平面。
请参阅图11与图12。另外,虽然本优选实施例所提供的上层熔丝延伸部114与下层熔丝延伸部124如图7至图10所示为相对应且完全重叠的结构,但亦可如图11与图12所示,上层熔丝延伸部114与下层熔丝延伸部124可以是在不影响介层洞导电层130制作的前提下所形成的非完全重叠结构。举例来说,如图11所示,上层熔丝延伸部114的第三段114b的长度可等于或大于重叠部分的长度LOL,而下层熔丝延伸部124的第四段124b的长度亦可以等于或大于重叠部分的长度LOL。此外如图12所示,上层熔丝延伸部114的第一段114a的宽度可等于或大于重叠部分的宽度WOL,而下层熔丝延伸部124的第二段124a的宽度亦可以等于或大于重叠部分的宽度WOL。另外,上层熔丝延伸部114第一段114a或下层熔丝延伸部124第二段124a不重叠的部分可如图12所示,凸出于重叠部分的任一长边,甚至凸出于重叠部分的两长边。
请重新参阅图7。上层熔丝延伸部114的第一段114a与下层熔丝延伸部124的第二段124a的延伸长度优选可超过电熔丝结构100宽度W的一半,但不限于此。虽然本优选实施例中第三段114b与第四段124b的延伸方向朝向阴极116,使得上层熔丝延伸部尾端118与下层熔丝延伸部尾端128偏向阴极116,但第三段114b与第四段124b的延伸方向亦可依产品所需朝向阳极126,使得上层熔丝延伸部尾端118与下层熔丝延伸部尾端128偏向阳极126。值得注意的是,由于电熔丝结构100的熔断位置依结构设计不同所变,因此,本优选实施例提供包括第一段114a与第三段114b的上层熔丝延伸部114与包括第二段124a与第四段124b的下层熔丝延伸部124提供疏离的环境,且介层洞导电层130电性连接于上层熔丝延伸部尾端118与下层熔丝延伸部尾端128。如前所述,因为电致迁移效应在较为疏离的环境中可被放大,所以在进行用以熔断电熔丝结构的熔断工艺中,本优选实施例所提供的电熔丝结构100可使用较低的熔断电流提供断路条件,即利用较低的熔断电流熔断电熔丝结构100。举例来说,本优选实施例所提供的电熔丝结构100的熔断电流范围介于17~30mA。换句话说,本优选实施例所提供的电熔丝结构100具有较大的熔断电流范围。
请参阅图7与图10。另外值得注意的是,由于上层熔丝延伸部114与下层熔丝延伸部124提供了疏离的环境,因此本优选实施例所提供的电熔丝结构100可确保其电迁移效应的初始空隙发生在介层洞导电层130中,并逐渐成核,最终于介层洞导电层130中形成如图10所示的熔断点132,熔断点132电性隔离上层导电图案110与下层导电图案120而导致电路完全断开。简单地说,本优选实施例所提供的电熔丝结构100可确保熔断位置发生在介层洞导电层130中,而当电熔丝结构100是用以提供程序化功能或存储器功能时,发生在介层洞导电层130的熔断位置难以确知,故可提升数据的安全性。
综上所述根据本发明所提供的电熔丝结构,利用该上层熔丝延伸部与该下层熔丝延伸部形成与上层熔丝本体及下层熔丝本体较为疏离的结构,而电致迁移效应较为疏离的结构可被放大。因此,本发明所提供的电熔丝结构可使用较低的熔断电流提供断路条件,即熔断电熔丝结构。换句话说,本发明所提供的电熔丝结构是利用上层熔丝延伸部与该下层熔丝延伸部的设置,达到增加熔断电流范围的目的。且由于熔断电流范围增大,本发明所提供的电熔丝结构更有利于元件的微缩。此外,本发明所提供的电熔丝结构更可确保熔断位置发生在介层洞导电层中,而当电熔丝结构是用以提供程序化功能或存储器功能时,发生在介层洞导电层的熔断位置难以确知,故可提升数据的安全性。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的等同变化与修饰,皆应属本发明的涵盖范围。

Claims (22)

1.一种电熔丝结构,包括有:
上层导电图案,包括有上层熔丝本体与上层熔丝延伸部;
下层导电图案,包括有下层熔丝本体与下层熔丝延伸部,该下层熔丝延伸部与该上层熔丝延伸部相对应;以及
介层洞导电层,设置于该上层熔丝延伸部与该下层熔丝延伸部之间,且电性连接该上层熔丝延伸部与该下层熔丝延伸部。
2.如权利要求1所述的电熔丝结构,其中该上层导电图案与该下层导电图案分别包括阴极与阳极。
3.如权利要求2所述的电熔丝结构,其中该上层熔丝本体电性连接上层熔丝延伸部与该阴极,且该下层熔丝本体电性连接该下层熔丝延伸部与该阳极。
4.如权利要求1所述的电熔丝结构,其中该上层熔丝本体与该上层熔丝延伸部共平面,该下层熔丝本体与该下层熔丝延伸部共平面。
5.如权利要求4所述的电熔丝结构,还包括第一介电层与第二介电层,该下层导电图案设置于该第一介电层内,该上层导电图案与该介层洞导电层设置于该第二介电层内。
6.如权利要求5所述的电熔丝结构,还包括相堆叠的第一金属内连线与第二金属内连线,分别设置于该第一介电层内与该第二介电层内。
7.如权利要求6所述的电熔丝结构,其中该第一金属内连线与该下层导电图案共平面,该第二金属内连线与该上层导电图案共平面。
8.如权利要求1所述的电熔丝结构,其中该上层熔丝延伸部与该下层熔丝延伸部相对应但不接触。
9.如权利要求8所述的电熔丝结构,其中该上层熔丝延伸部与该下层熔丝延伸部至少部分重叠。
10.如权利要求1所述的电熔丝结构,其中该上层熔丝本体与该上层熔丝延伸部具有第一夹角,且该第一夹角不等于180度,该下层熔丝本体与该下层熔丝延伸部具有第二夹角,且该第二夹角不等于180度。
11.如权利要求1所述的电熔丝结构,其中该上层熔丝延伸部包括上层熔丝延伸部尾端,该下层熔丝延伸部包括下层熔丝延伸部尾端。
12.如权利要求11所述的电熔丝结构,其中该上层熔丝延伸部尾端电性连接该介层洞导电层,该下层熔丝延伸部尾端电性连接该介层洞导电层。
13.如权利要求11所述的电熔丝结构,其中该上层熔丝延伸部包括至少一第一段,且该第一段垂直于该上层熔丝本体,该下层熔丝延伸部包括至少一第二段,且该第二段垂直于该下层熔丝本体。
14.如权利要求13所述的电熔丝结构,其中第一段包括该上层熔丝延伸部尾端,该第二段包括该下层熔丝延伸部尾端。
15.如权利要求13所述的电熔丝结构,该上层熔丝延伸部还包括第三段,该下层熔丝延伸部还包括第四段,该第三段电性连接该第一段,且该第四段电性连接该第二段。
16.如权利要求15所述的电熔丝结构,其中该第三段垂直于该第一段,且该第四段垂直于该第二段。
17.如权利要求16所述的电熔丝结构,其中该第三段与该第一段共平面,该第四段与该第二段共平面。
18.如权利要求15所述的电熔丝结构,其中第三段包括该上层熔丝延伸部尾端,该第四段包括该下层熔丝延伸部尾端。
19.如权利要求15所述的电熔丝结构,其中该第一段与该第二段相对应但不接触,该第三段与该第四段相对应但不接触。
20.如权利要求19所述的电熔丝结构,其中该第一段与该第二段至少部分重叠,该第三段与该第四段至少部分重叠。
21.如权利要求1所述的电熔丝结构,还包括熔断点,该熔断点在熔断工艺后形成于该介层洞导电层内。
22.如权利要求21所述的电熔丝结构,其中该熔断点电性隔离该上层导电图案与该下层导电图案。
CN201110249355.0A 2011-08-26 电熔丝结构 Active CN102956612B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110249355.0A CN102956612B (zh) 2011-08-26 电熔丝结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110249355.0A CN102956612B (zh) 2011-08-26 电熔丝结构

Publications (2)

Publication Number Publication Date
CN102956612A true CN102956612A (zh) 2013-03-06
CN102956612B CN102956612B (zh) 2016-12-14

Family

ID=

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347590A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 电熔丝结构
CN104576604A (zh) * 2013-10-11 2015-04-29 三星电子株式会社 半导体装置的电熔丝结构
CN110556380A (zh) * 2018-05-30 2019-12-10 中芯国际集成电路制造(上海)有限公司 熔丝单元、熔丝位单元结构及其制造方法
CN113394195A (zh) * 2020-03-13 2021-09-14 长鑫存储技术有限公司 半导体结构及其形成方法、熔丝阵列
CN113589638A (zh) * 2020-04-30 2021-11-02 中芯国际集成电路制造(上海)有限公司 掩膜版版图和半导体结构
CN113589638B (zh) * 2020-04-30 2024-05-24 中芯国际集成电路制造(上海)有限公司 掩膜版版图和半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101086983A (zh) * 2006-06-06 2007-12-12 恩益禧电子股份有限公司 用于确定熔丝状态的半导体装置和方法
CN101728359A (zh) * 2008-10-17 2010-06-09 恩益禧电子股份有限公司 半导体器件
US20100207239A1 (en) * 2009-02-18 2010-08-19 Nec Electronics Corporation Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101086983A (zh) * 2006-06-06 2007-12-12 恩益禧电子股份有限公司 用于确定熔丝状态的半导体装置和方法
CN101728359A (zh) * 2008-10-17 2010-06-09 恩益禧电子股份有限公司 半导体器件
US20100207239A1 (en) * 2009-02-18 2010-08-19 Nec Electronics Corporation Semiconductor device and manufacturing method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347590A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 电熔丝结构
CN104347590B (zh) * 2013-08-05 2017-09-26 中芯国际集成电路制造(上海)有限公司 电熔丝结构
CN104576604A (zh) * 2013-10-11 2015-04-29 三星电子株式会社 半导体装置的电熔丝结构
CN104576604B (zh) * 2013-10-11 2018-04-24 三星电子株式会社 半导体装置的电熔丝结构
CN110556380A (zh) * 2018-05-30 2019-12-10 中芯国际集成电路制造(上海)有限公司 熔丝单元、熔丝位单元结构及其制造方法
CN110556380B (zh) * 2018-05-30 2022-08-02 中芯国际集成电路制造(上海)有限公司 熔丝单元、熔丝位单元结构及其制造方法
CN113394195A (zh) * 2020-03-13 2021-09-14 长鑫存储技术有限公司 半导体结构及其形成方法、熔丝阵列
CN113589638A (zh) * 2020-04-30 2021-11-02 中芯国际集成电路制造(上海)有限公司 掩膜版版图和半导体结构
CN113589638B (zh) * 2020-04-30 2024-05-24 中芯国际集成电路制造(上海)有限公司 掩膜版版图和半导体结构

Similar Documents

Publication Publication Date Title
US8952487B2 (en) Electronic circuit arrangement
US7732892B2 (en) Fuse structures and integrated circuit devices
US8723290B2 (en) Electrical fuse device
US9865536B2 (en) Electrical fuse structure and method of formation
US7894233B2 (en) Fuse devices and methods of operating the same
US7119414B2 (en) Fuse layout and method trimming
US8922328B2 (en) Electrical fuse structure
CN103915440B (zh) 可多次编程器件、半导体器件的制作方法
US20090231020A1 (en) Electrical fuse, semiconductor device and method of disconnecting electrical fuse
CN101752344A (zh) 接触插塞电熔丝结构及制造接触插塞电熔丝装置的方法
CN102956612A (zh) 电熔丝结构
CN102956612B (zh) 电熔丝结构
CN101645434A (zh) 一种电熔丝器件及其制造方法
CN101771021A (zh) 电熔丝结构及其制作方法
TWI514539B (zh) 電熔絲結構
CN100576500C (zh) 熔丝结构及其形成方法
CN105762137B (zh) 熔丝结构以及其监控方式
CN102760720A (zh) 电子可编程熔丝空置有源区添加方法以及电子可编程熔丝
KR20080002504A (ko) 반도체 소자의 리페어 방법
JP2006135035A (ja) 半導体記憶装置及びその製造方法。
CN113451263A (zh) 电熔丝结构及其形成方法
KR101079285B1 (ko) 반도체 장치의 전기적 퓨즈 및 그 구동방법
TW201246509A (en) Electrical fuse structure and method for fabricating the same
CN112768435A (zh) 测试键结构
JP5906794B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant