JP2006135035A - 半導体記憶装置及びその製造方法。 - Google Patents

Abstract

【課題】電気的に機能を切り替えるヒューズ素子を有する半導体記憶装置において、ヒューズの占める面積を小さくし、且つ、ヒューズ切断に使用する電源の信頼性が高い半導体記憶装置を提供する事を課題とする。
【解決手段】デバイスの機能切り替えにヒューズ素子を用いた半導体記憶装置において、同一工程からなる２配線間にボイドを設け、前記ボイド内に導電性材料を埋め込んだものを電気溶断ヒューズとして用いる事により解決する。
【選択図】図１

Description

本発明は、半導体記憶装置に関し特に電気的にヒューズを溶断する事で、デバイスの機能を切り替える半導体記憶装置及びその製造方法に関する。

半導体記憶装置においては、回路設計時に要求される機能に応じた構成にて設計し、その結果によって一律にデバイスの動作は定まる。しかしながら、種々の目的により製造後、デバイスの機能を切り替えたい要求が存在する。例えば、デバイスの製造後における不良メモリセルを不良でないメモリセルに置換する事（リダンダンシー救済）等である。この置換機能を製品に適用するため、従来からヒューズ素子を用いた設計を行う事が一般的となっている。

このヒューズ素子の一例として、アルミ配線で構成したヒューズにレーザーを照射して接続された２接点を切断するレーザートリミング用ヒューズが存在する。これは元々接続状態にあるヒューズをレーザー照射により熱的に切断する方式である。但しこの方式ではレーザー照射したい所定のヒューズ以外のヒューズにダメージを与えない設計にする事が必要である。従って、ダメージを与えない様ヒューズ各々を離さなければならない分、面積が非常に大きくなるという欠点を伴う。

他の例としてはアンチヒューズが挙げられる。当該ヒューズは通常時に２接点間に設けた絶縁膜等により絶縁状態にある２接点を、ヒューズとして選択、つまりデバイスの機能を切り替える際には前記絶縁膜に高電圧をかけてこれを破壊、該２接点を短絡化することでデバイスの機能を切り替えるものである。例えば、トランジスタにおけるゲート絶縁膜を前記絶縁膜として利用する方式やＤＲＡＭにおけるキャパシタの容量絶縁膜を前記絶縁膜として利用する方式が挙げられる。

このアンチヒューズではレーザートリミングにおけるレーザー照射をするわけではないので、必要以上にヒューズ各々を離すことは要求されず、従って相対的にヒューズ部の面積を小さくする事が出来る。更にチップのパッケージング前にしか適用できないレーザートリミングに比して、パッケージング後にもヒューズの切り替えが可能という利点を有する。これらの点でアンチヒューズはレーザーを用いるヒューズよりも優れる。しかしながら、アンチヒューズはデバイスの機能を切り替えるため、既述の通り高電圧をかけて絶縁膜を破壊し、大電流を流すステップを伴うものであるため、必要とされる高電圧の信頼性が大きな問題となる。大電流が流れる結果、電位降下が生じて高電圧がかからなくなる状況が発生すると、アンチヒューズを選択しても絶縁膜を破壊、２接点を短絡化出来ず、デバイスの機能を切り替える事が出来なくなるからである。更に、アンチヒューズを連続して選択する場合には、連続して大電流を流すため、アンチヒューズに高電圧を供給する電位の降下が更に問題となる。

他方、デバイスの製造においては製造プロセス微細化に伴い、配線間の絶縁膜を十分に埋め込む事が困難であるという問題が発生している。この状況では配線間の埋め込みが出来なかった部分は配線間の空孔として残存し、この残存するボイドは、後続する工程において導電層により埋め込まれ、異接点間のショート等を招き、製品の決定的な不良を生じる。従ってこのボイドの発生を避けるべく、現在、様々な手段が講じられているところである。
特開平６−９７１７１号公報（第２図）

以上の説明から、デバイスの機能切り替えに用いるヒューズにおいては、アンチヒューズを用いる場合にあっては、確実にアンチヒューズを短絡化させるべく、高電圧を供給する所定電位の降下を防止する事が課題であり、また、レーザートリミングによるヒューズにおいては、ヒューズ占有面積を必要以上に大きくしない事が課題とされる。

本願に開示される発明は上記目的を達成するため概して以下のように構成される。

デバイスの機能切り替えにヒューズ素子を用いた半導体記憶装置において、
所定の間隔に配置した第１の２配線と、
該第１の２配線を被覆し、且つ該第１の２配線間にボイドを生じる層間絶縁膜と、
該ボイド内に導電性材料を設けた電気溶断ヒューズと、
を有する。

また、前記電気溶断ヒューズの両端に夫々配置したコンタクトと、
該夫々のコンタクト上部に各々設けた配線と、
を有しても良い。

また、前記第１の２配線はゲート配線であっても良い。

また、前記層間絶縁膜はＢＰＳＧ膜又はＮＳＧ膜であっても良い。

また、前記電気溶断ヒューズの一端を接地電位に接続し、他端をトランジスタのドレインに接続し、該トランジスタのソースをヒューズ切断用電源に接続し、該トランジスタ導通時にヒューズを溶断する構成を有しても良い。

２配線を所定の間隔で配置し、層間絶縁膜の堆積により前記２配線間にボイドを設け、前記ボイドに導電性材料を充填する事で、電気溶断ヒューズを製造しても良い。

また、前記ボイドの両端にコンタクト孔を設け、コンタクト孔に導電性のコンタクト埋め込み部材を充填する事で、電気溶断ヒューズ及びコンタクト孔の埋め込みを同時に行う製造方法を用いても良い。

本発明もアンチヒューズと同様、電気的にヒューズを切り替える構成であるが、本発明によるヒューズは、層間絶縁膜によって埋め込む事が出来なかった部分を利用しており、通常のプロセスにより実現される配線の最小設計寸法よりも更に微細な幅、高さでアンチヒューズを設ける事が可能である。つまり、ヒューズの微小設計によりヒューズ自身の抵抗が大きくなり、電流消費を抑え、電圧降下を防止し、従ってヒューズ切り替えの信頼性を高める事が可能となる。

本発明は、層間絶縁膜の埋め込み漏れであるボイドを用いて電気溶断ヒューズを形成する事を要旨とする。本発明を実施するための最良の形態は図１に示される構成であり、ゲート配線１０２の間にボイド１０５を形成し、且つボイド１０５を引き出すためのコンタクト１０３及びその下地に不純物拡散層１０１を設け、コンタクト１０３の２接点を引き出すための引き出し線１０４を設ける事で実現される。

上記ボイド１０５によるボイドヒューズを用いる回路を図３に示す。図３内ボイドヒューズ１０６は通常時に導通状態であり、回路全体の出力をＨＩＧＨレベルとしているが、トランジスタ１０７を導通させてボイドヒューズに高電圧を印加し、これを切断する事で、回路全体の出力をＬＯＷレベルに反転させる事が出来る。以上の手段をとる事で、ボイドヒューズによるスイッチング回路を構成する事が出来る。

既述の本発明を詳述すべく、以下本発明の原理及び実施例について図面を参照して説明する。

図１は本発明のボイドヒューズを表したレイアウト図面である。１０１は不純物拡散層、１０２はゲート配線、コンタクト１０３は不純物拡散層１０１と引き出し線１０４を接続するコンタクト、引き出し線１０４はそれぞれボイドヒューズ両端の２接点を引き出すための引き出し線、ボイド１０５はボイドヒューズをそれぞれ表している。

図１において不純物拡散層１０１、ゲート配線１０２を設ける手段は通常の手法による。ここで、不純物拡散層１０１は後に説明するコンタクト１０３が基盤へ突き抜けるのを防止する事のみを目的として配置するので、Ｐ型、Ｎ型のどちらを採用しても良い。また、ゲート配線１０２についても２配線間にボイド１０５を設けるための外形があれば十分であるから、ポリシリコンゲート、メタルゲート等の材質は問わず、物理的にボイドを形成しうる幅と高さがあれば十分である。ゲート配線１０２はボイド１０５を形成するためだけに存在し、トランジスタを形成するものではないので、ゲート配線１０２はトランジスタが導通しない固定電位としておく。

次に、ゲート配線１０２の２配線間にボイド１０５を設ける。例として、ここではＢＰＳＧ膜を用いた場合を例に挙げる。また、ゲート配線１０２の間隔もボイドを形成するのに重要な要素であり、実験上は０．６〜０．９μｍの間でボイドが発生する。図２は図１における点線Ａの断面を表したものである。成膜条件として、ＢＰＳＧ膜厚は７００ｎｍ、リン濃度は５ｍｏｌ％、ボロン濃度は１０ｍｏｌ％とし、成膜後のリフロー条件は常圧、７００度のＨ２Ｏ雰囲気で６０分、窒素（Ｎ２）雰囲気で３５分とする。該条件下でボイド１０５を形成する。また、本条件は製品設計時におけるその他条件により左右されるものであるから、全製品において一様に適用出来るものではないが、一般的にはリフロー温度を下げる事で完全な埋め込みがなされずに、ボイドが発生する。また、ここでは代表としてＢＰＳＧ膜を利用した例を示したが、他の層間絶縁膜（例としてＮＳＧ膜等）を利用する事も可能である。ここで、埋め込み性に注目すると、一般的にＢＰＳＧ膜よりもＮＳＧ膜の方が悪い事から、ＮＳＧ膜の方がボイド発生の条件としては有利である。

次に、ゲート配線１０２の２配線間にボイド１０５及びボイド１０５の接点を引き出し線１０４に接続するコンタクト１０３を形成する。前記成膜条件下において、ボイド１０５はゲート配線１０２の２配線間中央に形成されるため、その接点を引き出すためのコンタクト１０３も図１に示す様に２配線間の中央に形成する。図１に示す２つのコンタクト１０３の埋め込み前において両コンタクト１０３の各々の空洞部は、ボイド１０５を介して繋がっており、ここへコンタクト埋め込み材料を充填する事によりコンタクトと同材質のボイドが形成される。埋め込みコンタクトの例としてはＷ（タングステン）によるプラグが良く知られており、適用可能である。

以上の手段により、図１に示すボイド１０５両端の２接点をを両引き出し線１０４により引き出す事が出来る。後は引き出し線１０４の２接点を所望の回路に組み込む事でスイッチ機能を有した電気溶断ヒューズとして利用する事が出来る。

ヒューズ回路の１例を図３に示す。図１及び図２により表されるボイドヒューズ１０６の引き出し線１０４の内、一方は接地線に、他方はトランジスタ１０７、１１１のドレイン及びフリップフロップ１０８に夫々接続される。ボイドヒューズ１０６は通常時に導通状態にあり、ＬＯＷレベルを出力、図３に示す回路の出力はフリップフロップ１０８を経由してＨＩＧＨレベルとなる。また、出力を反転してＬＯＷレベルとしたい場合には、トランジスタ１０７を導通するゲート電位を入力し、ボイドヒューズ１０６の両端に高電圧を引加、ボイドヒューズ１０６を切断する。これによってフリップフロップ１０８にＬＯＷレベルを供給する経路が無くなる。そして、回路使用時には、トランジスタ１１１を導通させる。上記動作の結果その出力を受けたフリップフロップ１０８がLOW レベルを出力し続ける。尚、出力はフリップフロップであるから、トランジスタ１０７を常時導通させておく必要はない。

他のヒューズ回路の一例を図４に示す。機能自体は図３に示すものと同様である。但し図３に示したヒューズ共通信号を入力するトランジスタ１１１とフリップフロップ１０８は、図４において抵抗１１０に代替される。図３でのトランジスタ１１１とフリップフロップ１０８の組は、ヒューズ回路の出力を一定とするために用いられるが、これを図４では抵抗１１０に置き換えて同じく出力を一定としている。

図５は、図１における不純物拡散層１０１を取り除いた図面である。図１における不純物拡散層１０１はボイド１０５を接続するためのコンタクト１０３がコンタクト形成時に図示しないコンタクト下地のフィールドをエッチングし、図示しないフィールド下の基盤とショートするのを防止するために設けている。従ってコンタクト１０３と基盤がショートする可能性が無ければ、不純物拡散層１０１は必要とされない。この場合には、図１における不純物拡散層の分離領域を設ける必要がないため、ボイド１０５を短く設計する事が出来る。ボイド１０５は、コンタクト１０３の形成時に、コンタクトの埋め込み材料が充填する事で形成されるものであるから、その埋め込みを確実に行う事を考えれば、ボイドは短い事が望ましい。当該構成によっても図１に示したボイドヒューズと同一の機能を実現する事が出来る。

図６は、１組の引き出し線１０４に対してボイド１０５が形成される経路を２箇所設けたパターンである。既述の様にボイドは図２の層間絶縁膜１０９が配線間を十分に埋め込む事が出来ずに形成される空孔であるからその配線間隔に大きく依存する。従って、より確実にボイド１０５を形成する事が出来る。

以上、本発明の実施例について説明したが、本発明は既述の実施例に限定されるものではなく、当業者であれば容易に思いつく変更、修正を含む事は勿論である。

本発明のボイドヒューズを表した第１のレイアウト図である。 本発明のボイドヒューズを表した断面図である。 本発明のボイドヒューズを利用した第１のヒューズ回路図である。 本発明のボイドヒューズを利用した第２のヒューズ回路図である。 本発明のボイドヒューズを表した第２のレイアウト図である。 本発明のボイドヒューズを表した第３のレイアウト図である。

符号の説明

１０１ 不純物拡散層
１０２ ゲート配線
１０３ コンタクト
１０４ 引き出し線
１０５ ボイド（ヒューズ）
１０６ ボイドヒューズ
１０７ ヒューズカット用トランジスタ（ＰＭＯＳ）
１０８ フリップフロップ
１０９ 層間絶縁膜
１１０ 抵抗
１１１ データ入力用トランジスタ（ＰＭＯＳ）

Claims (8)

1. デバイスの機能切り替えにヒューズ素子を用いた半導体記憶装置において、
   所定の間隔に配置した第１の２配線と、
   該第１の２配線を被覆し、且つ該第１の２配線間にボイドを生じる層間絶縁膜と、
   該ボイド内に導電性材料を設けた電気溶断ヒューズと、
   を有する半導体記憶装置。
2. 前記電気溶断ヒューズの両端に夫々配置したコンタクトと、
   該夫々のコンタクト上部に各々設けた配線と、
   を有する請求項１記載の半導体記憶装置。
3. 前記第１の２配線はゲート配線である事を特徴とする請求項１又は２記載の半導体記憶装置。
4. 前記層間絶縁膜はＢＰＳＧ膜である事を特徴とする請求項１乃至３記載の半導体記憶装置。
5. 前記層間絶縁膜はＮＳＧ膜である事を特徴とする請求項１乃至３記載の半導体記憶装置。
6. 前記電気溶断ヒューズの一端を接地電位に接続し、他端をトランジスタのドレインに接続し、該トランジスタのソースをヒューズ切断用電源に接続し、該トランジスタ導通時にヒューズを溶断する請求項１乃至３記載の半導体記憶装置。
7. デバイスの機能切り替えにヒューズ素子を用いた半導体記憶装置において、
   ２配線を所定の間隔で配置し、層間絶縁膜の堆積により前記２配線間にボイドを設け、前記ボイドに導電性材料を充填する事で、電気溶断ヒューズとする半導体記憶装置の製造方法。
8. 前記ボイドの両端にコンタクト孔を設け、コンタクト孔に導電性のコンタクト埋め込み部材を充填する事で、電気溶断ヒューズ及びコンタクト孔の埋め込みを同時に行う請求項５記載の半導体記憶装置の製造方法。

Images