JP2008263060A - ヒューズ素子構造および半導体装置 - Google Patents
ヒューズ素子構造および半導体装置 Download PDFInfo
- Publication number
- JP2008263060A JP2008263060A JP2007104688A JP2007104688A JP2008263060A JP 2008263060 A JP2008263060 A JP 2008263060A JP 2007104688 A JP2007104688 A JP 2007104688A JP 2007104688 A JP2007104688 A JP 2007104688A JP 2008263060 A JP2008263060 A JP 2008263060A
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- resistance
- fuse element
- lead
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 143
- 239000000758 substrate Substances 0.000 claims description 24
- 230000008859 change Effects 0.000 claims description 22
- 239000012782 phase change material Substances 0.000 claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 192
- 230000006870 function Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 150000004770 chalcogenides Chemical class 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】ヒューズ素子の配置に必要な平面積を減少させることができ、ヒューズ素子を高密度で配置することができるヒューズ素子構造および半導体装置を提供する。
【解決手段】第１方向に延在する第１抵抗値可変材料層１１と、第１抵抗値可変材料層と平面視で重なり合う第２抵抗値可変材料層２１と、第１抵抗値可変材料層１１と第２抵抗値可変材料層２１との間に配置された基準電源配線層３と、第１方向と交差する第２方向に延在する複数の第１引き出し配線１３と、複数の第１引き出し配線１３のそれぞれと第１抵抗値可変材料層１１とを各々接続する複数の第１ビア１２と、第２方向に延在する複数の第２引き出し配線２３と、複数の第２引き出し配線２３のそれぞれと第２抵抗値可変材料層２１とを各々接続する複数の第２ビア２２とを備えたヒューズ素子構造とする。
【選択図】図１
【解決手段】第１方向に延在する第１抵抗値可変材料層１１と、第１抵抗値可変材料層と平面視で重なり合う第２抵抗値可変材料層２１と、第１抵抗値可変材料層１１と第２抵抗値可変材料層２１との間に配置された基準電源配線層３と、第１方向と交差する第２方向に延在する複数の第１引き出し配線１３と、複数の第１引き出し配線１３のそれぞれと第１抵抗値可変材料層１１とを各々接続する複数の第１ビア１２と、第２方向に延在する複数の第２引き出し配線２３と、複数の第２引き出し配線２３のそれぞれと第２抵抗値可変材料層２１とを各々接続する複数の第２ビア２２とを備えたヒューズ素子構造とする。
【選択図】図１
Description
本発明は、ヒューズ素子構造およびヒューズ素子構造を備える半導体装置に関し、特に、外部からの電気信号入力によって導通状態が変更されるヒューズ素子を高密度で配置できる半導体装置に関する。
従来から、半導体製品においては、ヒューズ素子を利用して、製造工程の異常で発生した不良を救済したり、多種多様な製品群に対応するために、同一プロセスの回路結線情報を変更して配線層レイアウトの変更を行ったりしている。中でも、半導体チップをパッケージに組んでしまった段階で、外部から電気信号を入力し、半導体チップ内部の救済情報や回路結線情報を書き換えたいという要求は高かった。このような要求に対応する手段としては、従来から様々な方法が提案されている。
例えば、特許文献１には、絶縁膜を破壊して抵抗値を可変にしたアンチヒューズを有する半導体装置が記載されている。しかし、このようなアンチヒューズでは、いったん低抵抗状態（導通状態）にしてしまうと、もとの高抵抗状態に戻すことは不可能であった。
そこで、配線の接続状態を容易に変更でき、かつ、元の状態に復帰可能なヒューズとして、相変化膜を用いた半導体装置が提案されている（例えば、特許文献２参照）。特許文献２では、相変化材料からなる相変化膜を配線として用い、相変化膜の近傍にヒータを設け、ヒータを用いて、相変化膜を高抵抗のアモルファス状態から低抵抗の結晶状態に遷移させる、あるいは結晶状態からアモルファス状態に遷移させることにより、抵抗を変化させている。しかし、特許文献２に記載の方法では、ヒータを用いて、相変化膜の抵抗を変化させているため、一つ一つのヒューズ素子（単位素子）の大きさが非常に大きいという問題がある。
また、特許文献２には、ヒータをなくし、電極から相変化膜に通電して相変化膜を発熱させることによって、相変化膜の結晶状態を変化させる構成として、ヒューズの構造を簡略化することが記載されている。しかし、ヒータをなくしてヒューズの構造を簡略化した場合であっても、単位素子の大きさを十分に小さくすることはできず、さらに単位素子を小さくすることが要求されていた。
また、特許文献２には、ヒータをなくし、電極から相変化膜に通電して相変化膜を発熱させることによって、相変化膜の結晶状態を変化させる構成として、ヒューズの構造を簡略化することが記載されている。しかし、ヒータをなくしてヒューズの構造を簡略化した場合であっても、単位素子の大きさを十分に小さくすることはできず、さらに単位素子を小さくすることが要求されていた。
また、単位素子が大きいという問題を解決する技術として、上部電極と、相変化材料であるカルコゲナイド膜と、カルコゲナイド膜と共通プレート（下部電極プレート）とを接続する第２のプラグ（下部電極プラグ）とを有する相変化メモリ装置が提案されている（例えば、特許文献３参照）。特許文献３には、第２のプラグにおける電流供給時の発熱により、カルコゲナイド膜を低抵抗の結晶状態と高抵抗のアモルファス状態の間で遷移させてビット情報を書き換え可能な相変化メモリ素子が記載されている。特許文献３に記載の相変化メモリ素子では、相変化メモリ素子（単位素子）の平面積を、下部電極プラグの平面積とすることができ、小さい領域に非常に多くのビット情報を持たせることが可能である。
また、光照射、電圧印加あるいは加熱によって電気抵抗が変化する素子間結線材料として、Ｇｅ、Ｔｅ、Ｓｂ及びＩｎよりなる群から選択した元素のうち少なくとも２種以上の元素を含むものが提案されている（例えば、特許文献４参照）。
特開平０６−３１０６０４号公報
特開２００５−３１７７１３号公報
特開２００６−２２２２１５号公報
特開平０６−２３２２７１号公報
しかしながら、上述した特許文献３に記載の技術では、カルコゲナイド膜の抵抗値を変化させるために、カルコゲナイド膜とは別に、上部電極と下部電極プレートの少なくとも２層の配線層をカルコゲナイド膜の上下に配置する必要があり、これらの配線層を配置するための領域が必要であった。その結果、ヒューズ素子の配置に必要な平面積を小さくすることが困難であった。このため、上述した特許文献３に記載の技術を用いた場合であっても、より一層、ヒューズ素子の配置に必要な平面積を減少させ、ヒューズ素子をより一層高密度で配置することが要求されていた。
本発明はこのような事情に鑑みてなされたものであって、ヒューズ素子の配置に必要な平面積を減少させることができ、ヒューズ素子を高密度で配置することができるヒューズ素子構造を提供することを目的とする。
また、本発明は、ヒューズ素子を高密度で配置することができるヒューズ素子構造を備える半導体装置を提供することを目的とする。
また、本発明は、ヒューズ素子を高密度で配置することができるヒューズ素子構造を備える半導体装置を提供することを目的とする。
本発明者は、上記問題を解決するために鋭意検討し、本発明を完成した。即ち、本発明は以下に関する。
本発明のヒューズ素子構造は、第１方向に延在する第１抵抗値可変材料層と、少なくとも一部が前記第１抵抗値可変材料層と平面視で重なり合う第２抵抗値可変材料層と、前記第１抵抗値可変材料層と前記第２抵抗値可変材料層との間に挟まれて配置された基準電源配線層と、前記第１抵抗値可変材料層の前記基準電源配線層と反対側の面上に第１絶縁層を介して設けられ、前記第１方向と交差する第２方向に延在する複数の第１引き出し配線と、前記第１絶縁層を貫通して設けられ、前記複数の第１引き出し配線のそれぞれと前記第１抵抗値可変材料層との間に配置された複数の第１ビアと、前記第２抵抗値可変材料層の前記基準電源配線層と反対側の面上に第２絶縁層を介して設けられ、前記第２方向に延在する複数の第２引き出し配線と、前記第２絶縁層を貫通して設けられ、前記複数の第２引き出し配線のそれぞれと前記第２抵抗値可変材料層との間に配置された複数の第２ビアとを備えることを特徴とする。
本発明のヒューズ素子構造は、第１方向に延在する第１抵抗値可変材料層と、少なくとも一部が前記第１抵抗値可変材料層と平面視で重なり合う第２抵抗値可変材料層と、前記第１抵抗値可変材料層と前記第２抵抗値可変材料層との間に挟まれて配置された基準電源配線層と、前記第１抵抗値可変材料層の前記基準電源配線層と反対側の面上に第１絶縁層を介して設けられ、前記第１方向と交差する第２方向に延在する複数の第１引き出し配線と、前記第１絶縁層を貫通して設けられ、前記複数の第１引き出し配線のそれぞれと前記第１抵抗値可変材料層との間に配置された複数の第１ビアと、前記第２抵抗値可変材料層の前記基準電源配線層と反対側の面上に第２絶縁層を介して設けられ、前記第２方向に延在する複数の第２引き出し配線と、前記第２絶縁層を貫通して設けられ、前記複数の第２引き出し配線のそれぞれと前記第２抵抗値可変材料層との間に配置された複数の第２ビアとを備えることを特徴とする。
また、本発明のヒューズ素子構造においては、前記第１抵抗値可変材料層および前記第２抵抗値可変材料層が、相変化により抵抗値が変化する相変化材料からなるものとすることができる。
また、本発明のヒューズ素子構造においては、前記第１抵抗値可変材料層および前記第２抵抗値可変材料層が、ペロブスカイト型金属酸化物からなるものとすることができる。
また、本発明のヒューズ素子構造においては、前記第１抵抗値可変材料層および前記第２抵抗値可変材料層が、ペロブスカイト型金属酸化物からなるものとすることができる。
また、本発明のヒューズ素子構造においては、前記第１引き出し配線の前記第１ビアと接続された側の端部が、相反する方向に延在する他の第１引き出し配線の前記第１ビアと接続された側の端部と対向配置されており、前記第２引き出し配線の前記第２ビアと接続された側の端部が、相反する方向に延在する他の第２引き出し配線の前記第２ビアと接続された側の端部と対向配置されているものとすることができる。
また、本発明のヒューズ素子構造は、基準電源基板と、前記基準電源基板上に設けられ、第１方向に延在する抵抗値可変材料層と、前記抵抗値可変材料層上に絶縁層を介して設けられ、前記第１方向と交差する第２方向に延在する複数の引き出し配線と、前記絶縁層を貫通して設けられ、前記引き出し配線のそれぞれと前記抵抗値可変材料層との間に配置された複数のビアとを備えることを特徴とする。
また、本発明のヒューズ素子構造においては、前記抵抗値可変材料層が、相変化により抵抗値が変化する相変化材料なるものとすることができる。
また、本発明のヒューズ素子構造においては、前記抵抗値可変材料層が、ペロブスカイト型金属酸化物からなるものとすることができる。
また、本発明のヒューズ素子構造においては、前記抵抗値可変材料層が、ペロブスカイト型金属酸化物からなるものとすることができる。
また、本発明のヒューズ素子構造は、前記引き出し配線の前記ビアと接続された側の端部が、相反する方向に延在する他の引き出し配線の前記ビアと接続された側の端部と対向配置されているものとすることができる。
また、本発明の半導体装置は、上記のいずれかに記載のヒューズ素子構造を備えることを特徴とする。
また、本発明のヒューズ素子構造によれば、基準電源配線層が２つの機能を兼ねるので、ヒューズ素子の配置に必要な平面積を減少させることができ、ヒューズ素子を高密度で配置することができる。
また、本発明の半導体装置によれば、基準電源配線層が２つの機能を兼ねるヒューズ素子構造を備えるものとなるので、ヒューズ素子が高密度で配置された半導体装置となる。
また、本発明の半導体装置によれば、基準電源配線層が２つの機能を兼ねるヒューズ素子構造を備えるものとなるので、ヒューズ素子が高密度で配置された半導体装置となる。
「第１実施形態」
本発明の第１実施形態である半導体装置について、図１〜図３を用いて説明する。
図１は、本発明の半導体装置に備えられたヒューズ素子構造を説明するための図であって、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’線に沿う断面図である。図１において、符号３は基準電源配線層を示している。基準電源配線層３は、アルミニウムなどからなるものであり、第１抵抗値可変材料層１１と第２抵抗値可変材料層２１との間に挟まれて配置されている。また、基準電源配線層３は、第１抵抗値可変材料層１１および第２抵抗値可変材料層２１と面接触された共通の配線となっており、基準となる電源電圧が印加されている。また、図１（ａ）および図１（ｂ）に示すように、第１抵抗値可変材料層１１と第２抵抗値可変材料層２１とは、平面視で重なり合っており、第１抵抗値可変材料層１１および第２抵抗値可変材料層２１は、図１（ａ）に示す横方向に延在している。
本発明の第１実施形態である半導体装置について、図１〜図３を用いて説明する。
図１は、本発明の半導体装置に備えられたヒューズ素子構造を説明するための図であって、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’線に沿う断面図である。図１において、符号３は基準電源配線層を示している。基準電源配線層３は、アルミニウムなどからなるものであり、第１抵抗値可変材料層１１と第２抵抗値可変材料層２１との間に挟まれて配置されている。また、基準電源配線層３は、第１抵抗値可変材料層１１および第２抵抗値可変材料層２１と面接触された共通の配線となっており、基準となる電源電圧が印加されている。また、図１（ａ）および図１（ｂ）に示すように、第１抵抗値可変材料層１１と第２抵抗値可変材料層２１とは、平面視で重なり合っており、第１抵抗値可変材料層１１および第２抵抗値可変材料層２１は、図１（ａ）に示す横方向に延在している。
第１抵抗値可変材料層１１および第２抵抗値可変材料層２１は、相変化により抵抗値が変化する相変化材料によって形成されている。相変化材料としては、カルコゲナイドなどが挙げられ、カルコゲナイドとしては、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）のうちのいずれか２つ以上の元素を含むものなどが挙げられる。代表的なカルコゲナイドとしては、Ｇｅ２Ｓｂ２Ｔｅ５などが挙げられる。
図１（ｂ）に示すように、第１抵抗値可変材料層１１の基準電源配線層３と反対側の面上には、シリコン酸化膜などからなる第１絶縁層１６が形成されている。また、第１絶縁層１６上には、アルミニウムなどからなり、外部と導電接続された複数の第１引き出し配線１３が形成されている。第１引き出し配線１３は、図１（ａ）に示す縦方向に延在しており、図１（ａ）に示すように、複数の第１引き出し配線１３の第１抵抗値可変材料層１１と平面視で重なり合う部分が、第１抵抗値可変材料層１１の幅の中心線に対して対称に配置されている。また、第１引き出し配線１３の第１ビア１２と接続された側の端部１３ａが、相反する方向に延在する他の第１引き出し配線１３の第１ビア１２と接続された側の端部１３ａと対向配置されている。
図１（ｂ）に示すように、複数の第１引き出し配線１３のそれぞれと第１抵抗値可変材料層１１との間には、複数の第１ビア１２（導通部）が配置されており、複数の第１引き出し配線１３のそれぞれは、複数の第１ビア１２と個別に電気的に接続されている。第１ビア１２は、タングステンなどの導電材料からなり、図１（ｂ）に示すように、第１絶縁層１６を貫通して設けられている。
そして、図１に示すヒューズ素子構造においては、第１ビア１２は、第１抵抗値可変材料層１１と接触している部分を加熱して、第１抵抗値可変材料層１１の抵抗値を変化させるためのヒーターとして機能する。
そして、図１に示すヒューズ素子構造においては、第１ビア１２は、第１抵抗値可変材料層１１と接触している部分を加熱して、第１抵抗値可変材料層１１の抵抗値を変化させるためのヒーターとして機能する。
また、図１（ｂ）に示すように、第２抵抗値可変材料層２１の基準電源配線層３と反対側の面上（図１（ｂ）においては、第２抵抗値可変材料層２１の下側）には、シリコン酸化膜などからなる第２絶縁層２６を介して、アルミニウムなどからなり、外部と導電接続された複数の第２引き出し配線２３が形成されている。第２引き出し配線２３は、第１引き出し配線１３と同様に、図１（ａ）に示す縦方向に延在しており、図１（ａ）に示すように、複数の第２引き出し配線２３の第２抵抗値可変材料層２１と平面視で重なり合う部分が、第２抵抗値可変材料層２１の幅の中心線に対して対称に配置されている。また、第２引き出し配線２３の第２ビア２２と接続された側の端部２３ａが、相反する方向に延在する他の第２引き出し配線２３の第２ビア２２と接続された側の端部２３ａと対向配置されている。
また、図１（ｂ）に示すように、複数の第２引き出し配線２３のそれぞれと第２抵抗値可変材料層２１との間には、複数の第２ビア２２が配置されており、複数の第２引き出し配線２３のそれぞれは、複数の第２ビア２２と個別に電気的に接続されている。第２ビア２２は、タングステンなどの導電材料からなり、図１（ｂ）に示すように、第２絶縁層２６を貫通して設けられている。
また、図１に示すヒューズ素子構造においては、第２ビア２２は、第２抵抗値可変材料層２１と接触している部分を加熱して、第２抵抗値可変材料層２１の抵抗値を変化させるためのヒーターとして機能する。
また、図１に示すヒューズ素子構造においては、第２ビア２２は、第２抵抗値可変材料層２１と接触している部分を加熱して、第２抵抗値可変材料層２１の抵抗値を変化させるためのヒーターとして機能する。
また、図１において、符号１５は、ビア１４を介して基準電源配線層３と電気的に接続された電源配線であり、符号２５は、ビア２４を介して基準電源配線層３と電気的に接続された電源配線である。
図１に示すヒューズ素子構造においては、第１抵抗値可変材料層１１が複数の第１ビア１２と同数のヒューズ素子として機能し、第２抵抗値可変材料層２１が複数の第２ビア２２と同数のヒューズ素子として機能するようになっている。
次に、図１に示すヒューズ素子構造を製造する方法について、図２および図３を参照して説明する。図２および図３は、図１に示すヒューズ素子構造の製造方法を説明するための断面図である。なお、本実施形態のヒューズ素子構造の製造方法は、図１に示すヒューズ素子構造を備えた半導体装置の製造過程におけるＦＵＳＥ素子の形成工程である。
図１に示すヒューズ素子構造を製造するには、まず、通常の半導体装置を製造する際に形成されるＭＯＳ（metal oxide semiconductor）や、その他必要な配線層上にＣＶＤ法などによりシリコン酸化膜などからなる層間絶縁層を形成し、その上に、第２引き出し配線２３および電源配線２５となるアルミニウム膜を形成し、フォトリソグラフィ、及びドライエッチングにより必要な大きさにパターニングして第２引き出し配線２３および電源配線２５を形成する。
次いで、第２引き出し配線２３および電源配線２５の上に、ＣＶＤ法などによりシリコン酸化膜を成膜し、ＣＭＰ法により平坦化することにより、第２絶縁層２６を形成する（図２（ａ））。
図１に示すヒューズ素子構造を製造するには、まず、通常の半導体装置を製造する際に形成されるＭＯＳ（metal oxide semiconductor）や、その他必要な配線層上にＣＶＤ法などによりシリコン酸化膜などからなる層間絶縁層を形成し、その上に、第２引き出し配線２３および電源配線２５となるアルミニウム膜を形成し、フォトリソグラフィ、及びドライエッチングにより必要な大きさにパターニングして第２引き出し配線２３および電源配線２５を形成する。
次いで、第２引き出し配線２３および電源配線２５の上に、ＣＶＤ法などによりシリコン酸化膜を成膜し、ＣＭＰ法により平坦化することにより、第２絶縁層２６を形成する（図２（ａ））。
次に、第２絶縁層２６の第２引き出し配線２３および電源配線２５の上に、フォトリソグラフィ及びドライエッチングによりコンタクトホールを形成する。その後、ＣＶＤ法などによりコンタクトホール内にタングステンを埋め込み、ＣＭＰ法などにより第２絶縁層２６上のタングステンを除去することにより、第２ビア２２およびビア２４を形成する（図２（ｂ））。
続いて、第２絶縁層２６、第２ビア２２、ビア２４上に、相変化材料を成膜し、フォトリソグラフィ及びドライエッチングにより、必要な大きさにパターニングすることにより、全ての第２ビア２２と導電接続された第２抵抗値可変材料層２１を形成する（図２（ｃ））。
続いて、第２絶縁層２６、第２ビア２２、ビア２４上に、相変化材料を成膜し、フォトリソグラフィ及びドライエッチングにより、必要な大きさにパターニングすることにより、全ての第２ビア２２と導電接続された第２抵抗値可変材料層２１を形成する（図２（ｃ））。
次に、第２絶縁層２６、ビア２４、第２抵抗値可変材料層２１上に、アルミニウム膜を成膜し、フォトリソグラフィ及びドライエッチングにより必要な大きさにパターニングすることにより、ビア２４と導電接続された基準電源配線層３を形成する（図２（ｄ））。
続いて、第２絶縁層２６、基準電源配線層３上に、相変化材料を成膜し、フォトリソグラフィ及びドライエッチングにより、必要な大きさにパターニングすることにより、第２抵抗値可変材料層２１と平面視で重なり合う第１抵抗値可変材料層１１を形成する（図３（ａ））。
次に、第２絶縁層２６、第１抵抗値可変材料層１１上に、ＣＶＤ法などによりシリコン酸化膜を成膜し、ＣＭＰ法により平坦化することにより、第１絶縁層１６を形成する（図３（ｂ））。
次に、第２絶縁層２６、第１抵抗値可変材料層１１上に、ＣＶＤ法などによりシリコン酸化膜を成膜し、ＣＭＰ法により平坦化することにより、第１絶縁層１６を形成する（図３（ｂ））。
次に、第１絶縁層１６の第１引き出し配線１３および電源配線１５の形成されるべき領域上に、フォトリソグラフィ及びドライエッチングによりコンタクトホールを形成する。その後、ＣＶＤ法などによりコンタクトホール内にタングステンを埋め込み、ＣＭＰ法などにより第１絶縁層１６上のタングステンを除去することにより、第１抵抗値可変材料層１１に導電接続された第１ビア１２と、基準電源配線層３に導電接続されたビア１４とを形成する。
続いて、第１ビア１２、ビア１４、第１絶縁層１６上に、第１引き出し配線１３および電源配線１５となるアルミニウム膜を形成し、フォトリソグラフィ、及びドライエッチングにより必要な大きさにパターニングして第１引き出し配線１３および電源配線１５を形成することによって、図１に示すヒューズ素子構造が得られる。
続いて、第１ビア１２、ビア１４、第１絶縁層１６上に、第１引き出し配線１３および電源配線１５となるアルミニウム膜を形成し、フォトリソグラフィ、及びドライエッチングにより必要な大きさにパターニングして第１引き出し配線１３および電源配線１５を形成することによって、図１に示すヒューズ素子構造が得られる。
次に、図１に示すヒューズ素子構造の動作について説明する。
図１に示すヒューズ素子構造において、第１抵抗値可変材料層１１の抵抗値を変化させる際には、基準電源配線層３と第１引き出し配線１３との間で、第１ビア１２および第１抵抗値可変材料層１１を介して電流を流す。また、第２抵抗値可変材料層２１の抵抗値を変化させる際には、基準電源配線層３と第２引き出し配線２３との間で、第２ビア２２および第２抵抗値可変材料層２１を介して電流を流す。
図１に示すヒューズ素子構造において、第１抵抗値可変材料層１１の抵抗値を変化させる際には、基準電源配線層３と第１引き出し配線１３との間で、第１ビア１２および第１抵抗値可変材料層１１を介して電流を流す。また、第２抵抗値可変材料層２１の抵抗値を変化させる際には、基準電源配線層３と第２引き出し配線２３との間で、第２ビア２２および第２抵抗値可変材料層２１を介して電流を流す。
このとき、各第１引き出し配線１３（各第２引き出し配線２３）からの電流パルスの与え方の違いにより、ヒーターとして機能する各第１ビア１２（各第２ビア２２）の発熱量を調整して、第１抵抗値可変材料層１１（第２抵抗値可変材料層２１）の各第１ビア１２（各第２ビア２２）と接触している部分を所定の温度に加熱する。このように各第１ビア１２（各第２ビア２２）と接触している部分の第１抵抗値可変材料層１１（第２抵抗値可変材料層２１）の温度を個別に調整することにより、各第１ビア１２（各第２ビア２２）と接触している部分の第１抵抗値可変材料層１１（第２抵抗値可変材料層２１）の結晶状態を変化させて、各第１ビア１２（各第２ビア２２）と接触している部分の第１抵抗値可変材料層１１（第２抵抗値可変材料層２１）の抵抗値を変化させる。
例えば、第１引き出し配線１３（第２引き出し配線２３）から低めの電流値で長めにパルスを与えると、第１ビア１２（第２ビア２２）と接触している部分の第１抵抗値可変材料層１１（第２抵抗値可変材料層２１）を構成する相変化材料が結晶化して抵抗値が下がる。また、第１引き出し配線１３（第２引き出し配線２３）から高めの電流値で短いパルスを与えると、第１ビア１２（第２ビア２２）と接触している部分の第１抵抗値可変材料層１１（第２抵抗値可変材料層２１）を構成する相変化材料がアモルファス化して抵抗値が高くなる。
このように図１に示すヒューズ素子構造では、基準電源配線層３と各第１引き出し配線１３との間や基準電源配線層３と各第２引き出し配線２３との間の抵抗値を変化させることができるので、第１引き出し配線１３および／または第２引き出し配線２３を介して外部から電気信号を入力して、半導体装置内の救済情報や回路結線情報を書き換えることができる。
本実施形態の半導体装置は、第１抵抗値可変材料層１１と第２抵抗値可変材料層２１との間に挟まれて配置された基準電源配線層３を備えたヒューズ素子構造を備えているので、第１抵抗値可変材料層１１の抵抗値を変化させる際にも第２抵抗値可変材料層２１の抵抗値を変化させる際にも基準電源配線層３を用いることができ、基準電源配線層３が２つの機能を兼ねるものとなり、基準電源配線層３の上下面をヒューズ素子の構成要素として使用することができる。
例えば、基準電源配線層３を、第１抵抗値可変材料層１１のみの抵抗値を変化させるものとした場合、第２抵抗値可変材料層２１の抵抗値を変化させるために、基準電源配線層３の他に追加の配線層を設ける必要がある。この場合、追加の配線層を基準電源配線層３と平面視で重ならないように設けると、ヒューズ素子の配置密度が低下してしまう。
また、追加の配線層と基準電源配線層３とを平面視で重なるように設けた場合には、本ヒューズ素子を構成するのに、２倍の階層が必要となり、チップ内で他の回路配線領域を避けながらヒューズ素子を配置する際の自由度が低下してしまう。さらに、追加の配線層と電源とを接続するためにビアや配線層を用いた接続構造を設ける必要もあり、面積の増大につながり、やはりヒューズ素子の配置密度が低下してしまう。
また、追加の配線層と基準電源配線層３とを平面視で重なるように設けた場合には、本ヒューズ素子を構成するのに、２倍の階層が必要となり、チップ内で他の回路配線領域を避けながらヒューズ素子を配置する際の自由度が低下してしまう。さらに、追加の配線層と電源とを接続するためにビアや配線層を用いた接続構造を設ける必要もあり、面積の増大につながり、やはりヒューズ素子の配置密度が低下してしまう。
これに対し、本実施形態の半導体装置では、基準電源配線層３が２つの機能を兼ねるので、基準電源配線層３を第１抵抗値可変材料層１１のみの抵抗値を変化させるものとした場合のように、第２抵抗値可変材料層２１の抵抗値を変化させるために、基準電源配線層３の他に追加の配線層を設ける必要は無く、追加の配線層の設置を省略できる。また、追加の配線層と電源とを接続するためにビアや配線層を用いた接続構造を設ける必要もなく、容易に製造できる。
また、本実施形態の半導体装置では、追加の配線層と基準電源配線層３とを設けた場合と比較して、ヒューズ素子として機能する部分を形成する際に、追加の配線層と電源との接続部分や他の回路配線領域を避けるなどのヒューズ素子の配置上の制約が少ないものとなり、半導体装置上におけるヒューズ素子の配置可能な領域が広く、ヒューズ素子を高密度で配置することができるものとなる。
また、本実施形態の半導体装置では、追加の配線層と基準電源配線層３とを設けた場合と比較して、ヒューズ素子として機能する部分を形成する際に、追加の配線層と電源との接続部分や他の回路配線領域を避けるなどのヒューズ素子の配置上の制約が少ないものとなり、半導体装置上におけるヒューズ素子の配置可能な領域が広く、ヒューズ素子を高密度で配置することができるものとなる。
また、本実施形態の半導体装置によれば、第１抵抗値可変材料層１１が複数の第１ビア１２と同数のヒューズ素子として機能し、第２抵抗値可変材料層２１が複数の第２ビア２２と同数のヒューズ素子として機能するものとなる。したがって、基準電源配線層３の第１抵抗値可変材料層１１側と第２抵抗値可変材料層２１側のいずれか一方にのみヒューズ素子を配置した場合と比較して、ヒューズ素子の配置密度を同一面積で２倍に向上させることができる。
また、本実施形態の半導体装置においては、第１引き出し配線１３の端部１３ａが、第１抵抗値可変材料層１１と平面視で重なり合う位置で、相反する方向に延在する他の第１引き出し配線１３の端部１３ａと対向配置されており、第２引き出し配線２３の端部２３ａが、第２抵抗値可変材料層２１と平面視で重なり合う位置で、相反する方向に延在する他の第２引き出し配線２３の端部２３ａと対向配置されているので、より一層、ヒューズ素子の配置密度を高密度とすることができる。
なお、本実施形態は、上述した例に限定されるものではない。例えば、第１抵抗値可変材料層１１および第２抵抗値可変材料層２１を形成する材料は、電流印加による加熱の差によって抵抗値の可変する材料からなるものであればよく、相変化材料に限定されるものではない。例えば、第１抵抗値可変材料層１１および第２抵抗値可変材料層２１を形成する材料としては、電圧または電流が印加されることにより抵抗値が変動するものであって、外部からの電圧または電流の印加をやめた後も、その抵抗値が保たれる材料であるペロブスカイト型金属酸化物などを用いてもよい。
また、第１引き出し配線１３、第２引き出し配線２３、第１ビア１２、第２ビア２２、電源配線１５、２５、ビア１４、２４などに用いられる材料も上述した材料に限定されるものではなく、銅などの導電性を有する金属膜などを使用できる。また、本発明の半導体装置上に形成される回路の製造工程などにおいて、ヒューズ素子を構成する部分の形成後に高温の熱処理を必要とする場合には、第１引き出し配線１３、第２引き出し配線２３などの配線をタングステン等の高融点金属膜で形成することが好ましい。
「第２実施形態」
次に、本発明の第２実施形態である半導体装置について、図４を用いて説明する。
図４は、本発明の半導体装置に備えられたヒューズ素子構造の他の一例を説明するための図であって、図４（ａ）は平面図であり、図４（ｂ）は図４（ａ）のＢ−Ｂ’線に沿う断面図である。図４において、符号３ａはＳｉからなる基準電源基板を示し、符号３ｂは基準電源基板３ａ上のアクティブ領域を示している。基準電源基板３ａのアクティブ領域３ｂ上には、シリコン酸化膜などからなる第１層間絶縁膜４６ａを開口することにより形成された基板接続用ホール４６ｃが設けられている。基板接続用ホール４６ｃの底面および内面には、抵抗値可変材料層４１が配置されている。また、図４（ａ）および図４（ｂ）に示すように、抵抗値可変材料層４１は、図４（ａ）に示す横方向に延在している。
次に、本発明の第２実施形態である半導体装置について、図４を用いて説明する。
図４は、本発明の半導体装置に備えられたヒューズ素子構造の他の一例を説明するための図であって、図４（ａ）は平面図であり、図４（ｂ）は図４（ａ）のＢ−Ｂ’線に沿う断面図である。図４において、符号３ａはＳｉからなる基準電源基板を示し、符号３ｂは基準電源基板３ａ上のアクティブ領域を示している。基準電源基板３ａのアクティブ領域３ｂ上には、シリコン酸化膜などからなる第１層間絶縁膜４６ａを開口することにより形成された基板接続用ホール４６ｃが設けられている。基板接続用ホール４６ｃの底面および内面には、抵抗値可変材料層４１が配置されている。また、図４（ａ）および図４（ｂ）に示すように、抵抗値可変材料層４１は、図４（ａ）に示す横方向に延在している。
抵抗値可変材料層４１は、第１実施形態において説明した第１抵抗値可変材料層１１および第２抵抗値可変材料層２１と同様の材料によって形成されている。
図４（ｂ）に示すように、抵抗値可変材料層４１の基準電源基板３ａと反対側の面上には、シリコン酸化膜などからなる第２層間絶縁膜４６ｂが形成されている。また、第２層間絶縁膜４６ｂ上には、アルミニウムなどからなり、外部と導電接続された複数の引き出し配線４３が形成されている。引き出し配線４３は、図４（ａ）に示す縦方向に延在しており、図４（ａ）に示すように、複数の引き出し配線４３の抵抗値可変材料層４１と平面視で重なり合う部分が、抵抗値可変材料層４１の幅の中心線に対して対称に配置されている。また、引き出し配線４３のビア４２と接続された側の端部４３ａが、相反する方向に延在する他の引き出し配線４３のビア４２と接続された側の端部４３ａと対向配置されている。
図４（ｂ）に示すように、複数の引き出し配線４３のそれぞれと抵抗値可変材料層４１との間には、複数のビア４２が配置されており、複数の引き出し配線４３のそれぞれは、複数のビア４２と個別に電気的に接続されている。ビア４２は、タングステンなどの導電材料からなり、図４（ｂ）に示すように、第２層間絶縁膜４６ｂを貫通して設けられている。
そして、図４に示すヒューズ素子構造においては、ビア４２は、抵抗値可変材料層４１と接触している部分を加熱して、抵抗値可変材料層４１の抵抗値を変化させるためのヒーターとして機能する。
そして、図４に示すヒューズ素子構造においては、ビア４２は、抵抗値可変材料層４１と接触している部分を加熱して、抵抗値可変材料層４１の抵抗値を変化させるためのヒーターとして機能する。
また、図４に示すように、基準電源基板３ａには、電源配線４５およびビア４４を介して基準となる電源電圧が印加されている。
そして、図４に示すヒューズ素子構造においては、抵抗値可変材料層４１が複数のビア４２と同数のヒューズ素子として機能するようになっている。
そして、図４に示すヒューズ素子構造においては、抵抗値可変材料層４１が複数のビア４２と同数のヒューズ素子として機能するようになっている。
次に、図４に示すヒューズ素子構造を製造する方法について説明する。
図４に示すヒューズ素子構造を製造するには、まず、通常の半導体装置を製造する際と同様にＳｉ基板に素子分離構造を形成する際に、基準電源基板３ａの領域を用意し、アクティブ領域３ｂを形成する。その後、基準電源基板３ａ上に、ＣＶＤ法などによりシリコン酸化膜を成膜し、ＣＭＰ法により平坦化することにより、第１層間絶縁膜４６ａを形成する。
図４に示すヒューズ素子構造を製造するには、まず、通常の半導体装置を製造する際と同様にＳｉ基板に素子分離構造を形成する際に、基準電源基板３ａの領域を用意し、アクティブ領域３ｂを形成する。その後、基準電源基板３ａ上に、ＣＶＤ法などによりシリコン酸化膜を成膜し、ＣＭＰ法により平坦化することにより、第１層間絶縁膜４６ａを形成する。
次に、フォトリソグラフィ及びドライエッチングにより第１層間絶縁膜４６ａを開口し、アクティブ領域３ｂの一部を露出する基板接続用ホール４６ｃを形成する。
続いて、第１層間絶縁膜４６ａ上および基板接続用ホール４６ｃ上に、相変化材料を成膜し、フォトリソグラフィ及びドライエッチングにより、必要な大きさにパターニングすることにより、基準電源基板３と導電接続された抵抗値可変材料層４１を形成する。
その後、抵抗値可変材料層４１上および第１層間絶縁膜４６ａ上に、ＣＶＤ法などによりシリコン酸化膜を成膜し、ＣＭＰ法により平坦化することにより、第２層間絶縁膜４６ｂを形成する。
続いて、第１層間絶縁膜４６ａ上および基板接続用ホール４６ｃ上に、相変化材料を成膜し、フォトリソグラフィ及びドライエッチングにより、必要な大きさにパターニングすることにより、基準電源基板３と導電接続された抵抗値可変材料層４１を形成する。
その後、抵抗値可変材料層４１上および第１層間絶縁膜４６ａ上に、ＣＶＤ法などによりシリコン酸化膜を成膜し、ＣＭＰ法により平坦化することにより、第２層間絶縁膜４６ｂを形成する。
次に、第２層間絶縁膜４６ｂの抵抗値可変材料層４１上と、抵抗値可変材料層４１の形成されていないアクティブ領域３ｂ上に、フォトリソグラフィ及びドライエッチングによりコンタクトホールを形成する。その後、ＣＶＤ法などによりコンタクトホール内にタングステンを埋め込み、ＣＭＰ法などにより第２層間絶縁膜４６ｂ上のタングステンを除去することにより、ビア４２、４４を形成する。
続いて、第２層間絶縁膜４６ｂ、ビア４２、４４上に、アルミニウム膜を成膜し、フォトリソグラフィ及びドライエッチングにより必要な大きさにパターニングすることにより、ビア４２と導電接続された引き出し配線４３と、ビア４４と導電接続された電源配線４５を形成することによって、図４に示すヒューズ素子構造が得られる。
続いて、第２層間絶縁膜４６ｂ、ビア４２、４４上に、アルミニウム膜を成膜し、フォトリソグラフィ及びドライエッチングにより必要な大きさにパターニングすることにより、ビア４２と導電接続された引き出し配線４３と、ビア４４と導電接続された電源配線４５を形成することによって、図４に示すヒューズ素子構造が得られる。
次に、図４に示すヒューズ素子構造の動作について説明する。
図４に示すヒューズ素子構造において、抵抗値可変材料層４１の抵抗値を変化させる際には、基準電源基板３ａと引き出し配線４３との間で、ビア４２および抵抗値可変材料層４１を介して電流を流す。
このとき、各引き出し配線４３からの電流パルスの与え方の違いにより、ヒーターとして機能する各ビア４２の発熱量を調整して、抵抗値可変材料層４１の各ビア４２と接触している部分を所定の温度に加熱する。このように各ビア４２と接触している部分の抵抗値可変材料層４１の温度を個別に調整することにより、各ビア４２と接触している部分の抵抗値可変材料層４１の結晶状態を変化させて、各ビア４２と接触している部分の抵抗値可変材料層４１の抵抗値を変化させる。
図４に示すヒューズ素子構造において、抵抗値可変材料層４１の抵抗値を変化させる際には、基準電源基板３ａと引き出し配線４３との間で、ビア４２および抵抗値可変材料層４１を介して電流を流す。
このとき、各引き出し配線４３からの電流パルスの与え方の違いにより、ヒーターとして機能する各ビア４２の発熱量を調整して、抵抗値可変材料層４１の各ビア４２と接触している部分を所定の温度に加熱する。このように各ビア４２と接触している部分の抵抗値可変材料層４１の温度を個別に調整することにより、各ビア４２と接触している部分の抵抗値可変材料層４１の結晶状態を変化させて、各ビア４２と接触している部分の抵抗値可変材料層４１の抵抗値を変化させる。
このように図４に示すヒューズ素子構造では、基準電源基板３ａと各引き出し配線４３との間の抵抗値を変化させることができるので、引き出し配線４３を介して外部から電気信号を入力して、半導体装置内の救済情報や回路結線情報を書き換えることができる。
本実施形態の半導体装置は、基準電源基板３ａと、基準電源基板３ａ上に設けられた抵抗値可変材料層４１と、引き出し配線４３と、ビア４２とを備えたヒューズ素子構造を備え、基準電源基板３ａが基板としての機能と、抵抗値可変材料層４１の抵抗値を変化させるヒューズ素子の構成要素としての機能の２つの機能を兼ねるものとなるので、抵抗値可変材料層４１と基準電源基板３ａとの間に追加の配線層を設ける必要がなく、追加の配線層の設置を省略できる。また、追加の配線層と電源とを接続するためにビアや配線層を用いた接続構造を設ける必要もなく、容易に製造できる。
また、本実施形態の半導体装置では、追加の配線層を設けた場合と比較して、ヒューズ素子として機能する部分を形成する際に、追加の配線層と電源との接続部分や他の回路配線領域を避けるなどのヒューズ素子の配置上の制約が少ないものとなり、半導体装置上におけるヒューズ素子の配置可能な領域が広く、ヒューズ素子を高密度で配置することができるものとなる。
また、本実施形態の半導体装置では、追加の配線層を設けた場合と比較して、ヒューズ素子として機能する部分を形成する際に、追加の配線層と電源との接続部分や他の回路配線領域を避けるなどのヒューズ素子の配置上の制約が少ないものとなり、半導体装置上におけるヒューズ素子の配置可能な領域が広く、ヒューズ素子を高密度で配置することができるものとなる。
また、本実施形態の半導体装置においては、引き出し配線４３の端部４３ａが、抵抗値可変材料層４１と平面視で重なり合う位置で、相反する方向に延在する他の第１引き出し配線４３の端部４３ａと対向配置されているので、より一層、ヒューズ素子の配置密度を高密度とすることができる。
本発明の活用例として、救済回路やパッケージに組み立て後に回路情報の変更が必要となる全ての半導体製品が挙げられる。
３…基準電源配線層、３ａ…基準電源基板、３ｂ…アクティブ領域、１１…第１抵抗値可変材料層、１２…第１ビア、１３…第１引き出し配線、１４、２４…ビア、１５、２５…電源配線、１６…第１絶縁層、２１…第２抵抗値可変材料層、２２…第２ビア、２３…第２引き出し配線、２６…第２絶縁層、４１…抵抗値可変材料層、４２…ビア、４３…引き出し配線、４４…ビア、４５…電源配線、４６ａ…第１層間絶縁膜、４６ｂ…第２層間絶縁膜、４６ｃ…基板接続用ホール。
Claims (9)
- 第１方向に延在する第１抵抗値可変材料層と、
少なくとも一部が前記第１抵抗値可変材料層と平面視で重なり合う第２抵抗値可変材料層と、
前記第１抵抗値可変材料層と前記第２抵抗値可変材料層との間に挟まれて配置された基準電源配線層と、
前記第１抵抗値可変材料層の前記基準電源配線層と反対側の面上に第１絶縁層を介して設けられ、前記第１方向と交差する第２方向に延在する複数の第１引き出し配線と、
前記第１絶縁層を貫通して設けられ、前記複数の第１引き出し配線のそれぞれと前記第１抵抗値可変材料層との間に配置された複数の第１ビアと、
前記第２抵抗値可変材料層の前記基準電源配線層と反対側の面上に第２絶縁層を介して設けられ、前記第２方向に延在する複数の第２引き出し配線と、
前記第２絶縁層を貫通して設けられ、前記複数の第２引き出し配線のそれぞれと前記第２抵抗値可変材料層との間に配置された複数の第２ビアとを備えたヒューズ素子構造。 - 前記第１抵抗値可変材料層および前記第２抵抗値可変材料層が、相変化により抵抗値が変化する相変化材料からなることを特徴とする請求項１に記載のヒューズ素子構造。
- 前記第１抵抗値可変材料層および前記第２抵抗値可変材料層が、ペロブスカイト型金属酸化物からなることを特徴とする請求項１に記載のヒューズ素子構造。
- 前記第１引き出し配線の前記第１ビアと接続された側の端部が、相反する方向に延在する他の第１引き出し配線の前記第１ビアと接続された側の端部と対向配置されており、
前記第２引き出し配線の前記第２ビアと接続された側の端部が、相反する方向に延在する他の第２引き出し配線の前記第２ビアと接続された側の端部と対向配置されていることを特徴とする請求項１〜請求項３のいずれかに記載のヒューズ素子構造。 - 基準電源基板と、
前記基準電源基板上に設けられ、第１方向に延在する抵抗値可変材料層と、
前記抵抗値可変材料層上に絶縁層を介して設けられ、前記第１方向と交差する第２方向に延在する複数の引き出し配線と、
前記絶縁層を貫通して設けられ、前記引き出し配線のそれぞれと前記抵抗値可変材料層との間に配置された複数のビアとを備えたヒューズ素子構造。 - 前記抵抗値可変材料層が、相変化により抵抗値が変化する相変化材料からなることを特徴とする請求項５に記載のヒューズ素子構造。
- 前記抵抗値可変材料層が、ペロブスカイト型金属酸化物からなることを特徴とする請求項５に記載のヒューズ素子構造。
- 前記引き出し配線の前記ビアと接続された側の端部が、相反する方向に延在する他の引き出し配線の前記ビアと接続された側の端部と対向配置されていることを特徴とする請求項５〜請求項７のいずれかに記載のヒューズ素子構造。
- 請求項５〜請求項７のいずれかに記載のヒューズ素子構造を備えることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007104688A JP2008263060A (ja) | 2007-04-12 | 2007-04-12 | ヒューズ素子構造および半導体装置 |
| US12/081,012 US20080251886A1 (en) | 2007-04-12 | 2008-04-09 | Fuse structure, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007104688A JP2008263060A (ja) | 2007-04-12 | 2007-04-12 | ヒューズ素子構造および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008263060A true JP2008263060A (ja) | 2008-10-30 |
Family
ID=39852944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007104688A Abandoned JP2008263060A (ja) | 2007-04-12 | 2007-04-12 | ヒューズ素子構造および半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080251886A1 (ja) |
| JP (1) | JP2008263060A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8830722B2 (en) | 2011-08-25 | 2014-09-09 | Micron Technology, Inc. | Methods, apparatuses, and circuits for programming a memory device |
| US11011481B2 (en) | 2016-12-29 | 2021-05-18 | Intel Corporation | Configurable resistor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7606059B2 (en) * | 2003-03-18 | 2009-10-20 | Kabushiki Kaisha Toshiba | Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array |
| JP2007184419A (ja) * | 2006-01-06 | 2007-07-19 | Sharp Corp | 不揮発性メモリ装置 |
-
2007
- 2007-04-12 JP JP2007104688A patent/JP2008263060A/ja not_active Abandoned
-
2008
- 2008-04-09 US US12/081,012 patent/US20080251886A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20080251886A1 (en) | 2008-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100808997B1 (ko) | 퓨즈 소자 및 그 절단 방법 | |
| CN100505236C (zh) | 电可再编程熔丝器件、其制造方法及集成电路器件 | |
| CN100481435C (zh) | 可再编程熔丝结构及方法 | |
| JP3256603B2 (ja) | 半導体装置及びその製造方法 | |
| US7964862B2 (en) | Phase change memory devices and methods for manufacturing the same | |
| CN100568569C (zh) | 半导体结构及其制造方法 | |
| US9343404B2 (en) | Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse | |
| CN101034696B (zh) | 端部处于不同高度的电编程熔丝结构及其制造方法 | |
| KR20030027859A (ko) | 메모리 셀 및 메모리 셀 형성 방법 | |
| JP5430879B2 (ja) | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 | |
| US7919767B2 (en) | Semiconductor memory device and fabrication method thereof | |
| JP2010502012A (ja) | プログラマブルな抵抗メモリ装置、およびそれを用いた系、ならびにそれを形成する方法 | |
| JP2008263060A (ja) | ヒューズ素子構造および半導体装置 | |
| JP2008263061A (ja) | ヒューズ素子構造、半導体装置および半導体装置の製造方法 | |
| TWI622841B (zh) | 電晶體陣列選徑技術 | |
| US7569909B2 (en) | Phase change memory devices and methods for manufacturing the same | |
| KR100205340B1 (ko) | 안티퓨즈의 구조 및 제조 방법 | |
| JP2005317713A (ja) | 半導体装置及びその製造方法 | |
| KR100246191B1 (ko) | 반도체 장치의 다층의 안티퓨즈 제조방법 | |
| JP2011171391A (ja) | アンチヒューズ構造およびアンチヒューズ構造の製造方法 | |
| JP2006135035A (ja) | 半導体記憶装置及びその製造方法。 | |
| KR100668870B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| JP3625366B2 (ja) | 半導体装置の製造方法 | |
| JPH11150187A (ja) | 半導体集積回路装置 | |
| KR20100055824A (ko) | 안티 퓨즈를 구비하는 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100312 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20110311 |