JP2011171391A - アンチヒューズ構造およびアンチヒューズ構造の製造方法 - Google Patents
アンチヒューズ構造およびアンチヒューズ構造の製造方法 Download PDFInfo
- Publication number
- JP2011171391A JP2011171391A JP2010031754A JP2010031754A JP2011171391A JP 2011171391 A JP2011171391 A JP 2011171391A JP 2010031754 A JP2010031754 A JP 2010031754A JP 2010031754 A JP2010031754 A JP 2010031754A JP 2011171391 A JP2011171391 A JP 2011171391A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- antifuse
- film
- tungsten
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】低い印加電圧(3V以下)で導通状態を変更可能なアンチヒューズ素子(アンチヒューズ構造)を提供する。
【解決手段】本発明のアンチヒューズ構造100は、第一配線3と、前記第一配線3上に順次積層された、不純物を含有した第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8からなる第一のアンチヒューズ部20aと、前記第一のアンチヒューズ部20a上に接続された第二配線10と、を具備してなることを特徴とする。
【選択図】図6
【解決手段】本発明のアンチヒューズ構造100は、第一配線3と、前記第一配線3上に順次積層された、不純物を含有した第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8からなる第一のアンチヒューズ部20aと、前記第一のアンチヒューズ部20a上に接続された第二配線10と、を具備してなることを特徴とする。
【選択図】図6
Description
本発明は、アンチヒューズ構造およびアンチヒューズ構造の製造方法に関するものである。
半導体製品では一般に、製造工程での不具合に起因した動作不良の救済や、回路機能の切り替え等の目的で、製造の最終工程において回路結線情報を更新し、所望の回路動作を起こすことが行われている。
このような回路結線変更手段の一つとしては、あらかじめ半導体製品内にヒューズ(Fuse)を設けておくことが知られている。ヒューズに外部から特定の信号を入力することにより、その導通状態は変更され、所望の回路動作を起こすことができる。このような動作を起こすヒューズは、アンチヒューズ素子(または、電気ヒューズとも呼ばれる)として知られている。アンチヒューズ素子は初期状態で非導通状態となっており、外部からの信号入力に応答して、その導通状態を変更することができる(特許文献1)。
このような回路結線変更手段の一つとしては、あらかじめ半導体製品内にヒューズ(Fuse)を設けておくことが知られている。ヒューズに外部から特定の信号を入力することにより、その導通状態は変更され、所望の回路動作を起こすことができる。このような動作を起こすヒューズは、アンチヒューズ素子(または、電気ヒューズとも呼ばれる)として知られている。アンチヒューズ素子は初期状態で非導通状態となっており、外部からの信号入力に応答して、その導通状態を変更することができる(特許文献1)。
また、複数のアンチヒューズ素子を配列させることにより、1回だけ書き込み動作が可能な不揮発性メモリを構成することも可能である(特許文献2)。また、本発明に関連するものとして、不純物を含有した多結晶シリコンおよび窒化タングステン(WN)を含む電極構造が知られている(特許文献3)。また、配線と配線の間に、ゲルマニウムが含有されたアモルファスシリコン層を介挿してアンチヒューズ素子とし、記憶セルとして用いる方法も知られている(特許文献4)。
しかし従来のアンチヒューズ素子は、導通状態の変更には高電圧の印加が必要とされていた。たとえば特許文献1に開示されたアンチヒューズ素子は、電極間に挟んだ絶縁膜を破壊して導通状態とする型である。このような型のアンチヒューズ素子を導通状態にするためには、10V程度の電圧の印加が必要であるとされている。
また特許文献2は、ポリシリコンを用いたダイオードにプログラミング電圧を印加して、電気抵抗を変える型である。このような型のアンチヒューズ素子では、プログラミング電圧として8V程度の電圧の印加が必要とされている。また特許文献4に示すような、配線と配線の間にゲルマニウムを高濃度で含有させたアンチヒューズ素子では、5V以上の書込み電圧が必要とされている。
また特許文献2は、ポリシリコンを用いたダイオードにプログラミング電圧を印加して、電気抵抗を変える型である。このような型のアンチヒューズ素子では、プログラミング電圧として8V程度の電圧の印加が必要とされている。また特許文献4に示すような、配線と配線の間にゲルマニウムを高濃度で含有させたアンチヒューズ素子では、5V以上の書込み電圧が必要とされている。
近年の半導体素子は、低消費電力化の観点から電源電圧の低化が求められている。しかし上記のように、アンチヒューズ素子の導通状態の変更には高電圧の印加が必要とされている。この電圧は、アンチヒューズ素子を搭載した半導体素子の電源電圧よりも高くなることが一般的であるため、半導体素子の通常動作時に使用する電源回路をそのまま用いることができない。そのため、アンチヒューズ素子の導通状態の変更用に昇圧回路を別途設ける必要があり、半導体素子の高集積化の阻害要因となっていた。このため、できるだけ低い印加電圧で導通状態の変更が可能なアンチヒューズ素子が求められている。
本発明のアンチヒューズ構造は、第一配線と、前記第一配線上に順次積層された、不純物を含有した第一の多結晶シリコン膜、第一のタングステンシリサイド膜、第一の窒化タングステン膜からなる第一のアンチヒューズ部と、前記第一のアンチヒューズ部上に接続された第二配線と、を具備してなることを特徴とする。
本発明のアンチヒューズ素子(アンチヒューズ構造)によれば、従来よりも低い印加電圧(3V以下)で導通状態を変更することができる。そのため、高電圧を発生するための昇圧回路を別途設ける必要がなく、半導体素子の小型化を実現することができる。これにより、半導体素子の高集積化を実現することが可能となる。
まず、図1および図6を用いて、第一の実施形態の半導体装置の構成について詳細に説明する。なお、以下の説明において参照する図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
<アンチヒューズ構造100>
本発明の第一の実施形態であるアンチヒューズ構造100について説明する。図1は、第一の実施形態のアンチヒューズ構造100の概略構成を示す平面図である。また、図6に、図1のアンチヒューズ構造100をA−A’線に沿って垂直に切った断面図を示す。
本実施形態のアンチヒューズ構造100は半導体基板1と、第一配線3と、第一のアンチヒューズ部20aと、第二配線10と、コンタクトプラグ(第一のコンタクトプラグ12a、第二のコンタクトプラグ12b)と、引出し配線(第一の引出し配線13a、第二の引出し配線13b)と、から概略構成されている。
本発明の第一の実施形態であるアンチヒューズ構造100について説明する。図1は、第一の実施形態のアンチヒューズ構造100の概略構成を示す平面図である。また、図6に、図1のアンチヒューズ構造100をA−A’線に沿って垂直に切った断面図を示す。
本実施形態のアンチヒューズ構造100は半導体基板1と、第一配線3と、第一のアンチヒューズ部20aと、第二配線10と、コンタクトプラグ(第一のコンタクトプラグ12a、第二のコンタクトプラグ12b)と、引出し配線(第一の引出し配線13a、第二の引出し配線13b)と、から概略構成されている。
図1に本実施形態のアンチヒューズ構造100の平面図を示す。本実施形態のアンチヒューズ構造100は、第一配線3が第一の方向Xに向かって延在し、その上に第一のアンチヒューズ部20aが立設されている。また、第二配線10が、第一のアンチヒューズ部20aの上面に接続し、かつ、第二の方向Yに向かって延在するように形成されている。また、第一配線3、第二配線10の上面には第一のコンタクトプラグ12a、第二のコンタクトプラグ12bがそれぞれ立設されており、さらにその上面にはそれぞれ第一の引出し配線13a、第二の引出し配線13bが接続されている。以下、それぞれの構成について図1および図6を用いてその詳細を説明する。
<半導体基板1>
半導体基板1は例えばP型のシリコン等からなり、その表面は酸化シリコン(SiO2)からなる第一の層間絶縁膜2により覆われている。
半導体基板1は例えばP型のシリコン等からなり、その表面は酸化シリコン(SiO2)からなる第一の層間絶縁膜2により覆われている。
<第一配線3>
導電膜からなる第一配線3は第一の層間絶縁膜2上に形成され、第一の方向Xに延在する構成となっている。ここで、導電膜の材料は特に限定されず、タングステン(W)、チタン(Ti)、窒化チタン(TiN)、多結晶シリコン等を例示することができる。また、第一配線3は複数の材料からなる積層構造であってもかまわない。また、第一配線3はその側面と上面を酸化シリコン(SiO2)からなる第二の層間絶縁膜4により覆われている。また、第二の層間絶縁膜4には第一のコンタクトホール5が形成されており、第一配線3上面を露出させている。
導電膜からなる第一配線3は第一の層間絶縁膜2上に形成され、第一の方向Xに延在する構成となっている。ここで、導電膜の材料は特に限定されず、タングステン(W)、チタン(Ti)、窒化チタン(TiN)、多結晶シリコン等を例示することができる。また、第一配線3は複数の材料からなる積層構造であってもかまわない。また、第一配線3はその側面と上面を酸化シリコン(SiO2)からなる第二の層間絶縁膜4により覆われている。また、第二の層間絶縁膜4には第一のコンタクトホール5が形成されており、第一配線3上面を露出させている。
<第一のアンチヒューズ部20a>
第一のアンチヒューズ部20aは第一配線3上に立設し、かつ、第二の層間絶縁膜4を貫通する構成となっている。また、第一のアンチヒューズ部20aは半導体基板1側から順に第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8が積層した構成となっている。このうち、第一の窒化タングステン膜8は第二配線10に組込まれた構成となっている。また、第一のアンチヒューズ部20aはその下面で第一配線3と接続し、また、その上部は、第一の窒化タングステン膜8およびタングステン膜9からなる第二配線10と接続している。
第一のアンチヒューズ部20aは第一配線3上に立設し、かつ、第二の層間絶縁膜4を貫通する構成となっている。また、第一のアンチヒューズ部20aは半導体基板1側から順に第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8が積層した構成となっている。このうち、第一の窒化タングステン膜8は第二配線10に組込まれた構成となっている。また、第一のアンチヒューズ部20aはその下面で第一配線3と接続し、また、その上部は、第一の窒化タングステン膜8およびタングステン膜9からなる第二配線10と接続している。
(第一の多結晶シリコン膜6および第一のタングステンシリサイド膜7)
第一の多結晶シリコン膜6には不純物としてリン(P)が含有されており、第一のコンタクトホール5内を充填する構成となっている。また、第一の多結晶シリコン膜6の上面6aは第二の層間絶縁膜4上面(第一のコンタクトホール5の上端開口部5a)よりも3〜15nm程度低い位置に形成されている。
第一のタングステンシリサイド膜7は3〜15nmの膜厚で形成されている。第一のタングステンシリサイド膜7は第一の多結晶シリコン膜6上に積層されるとともに、第一のコンタクトホール5内を充填する構成となっている。また、第一のタングステンシリサイド膜7上面は第二の層間絶縁膜4上面と同じ高さに位置している。
第一の多結晶シリコン膜6には不純物としてリン(P)が含有されており、第一のコンタクトホール5内を充填する構成となっている。また、第一の多結晶シリコン膜6の上面6aは第二の層間絶縁膜4上面(第一のコンタクトホール5の上端開口部5a)よりも3〜15nm程度低い位置に形成されている。
第一のタングステンシリサイド膜7は3〜15nmの膜厚で形成されている。第一のタングステンシリサイド膜7は第一の多結晶シリコン膜6上に積層されるとともに、第一のコンタクトホール5内を充填する構成となっている。また、第一のタングステンシリサイド膜7上面は第二の層間絶縁膜4上面と同じ高さに位置している。
(第二配線10)
第二配線10は第二の層間絶縁膜4上に立設され、第二の方向Yに向かって延在するように形成されている。また、第二配線10は、半導体基板1側から順に膜厚5〜20nmの第一の窒化タングステン膜8、膜厚20〜100nmのタングステン膜9が積層した構成となっており、その下面において第一のタングステンシリサイド膜7上面と接続している。このように、第二配線10は第一のアンチヒューズ部20aのうち第一の窒化タングステン膜8が組込まれた構成となっている。また、第二配線10はその側面と上面が酸化シリコン(SiO2)からなる第三の層間絶縁膜11により覆われた構成となっている。
第二配線10は第二の層間絶縁膜4上に立設され、第二の方向Yに向かって延在するように形成されている。また、第二配線10は、半導体基板1側から順に膜厚5〜20nmの第一の窒化タングステン膜8、膜厚20〜100nmのタングステン膜9が積層した構成となっており、その下面において第一のタングステンシリサイド膜7上面と接続している。このように、第二配線10は第一のアンチヒューズ部20aのうち第一の窒化タングステン膜8が組込まれた構成となっている。また、第二配線10はその側面と上面が酸化シリコン(SiO2)からなる第三の層間絶縁膜11により覆われた構成となっている。
<コンタクトプラグ(第一のコンタクトプラグ12a、第二のコンタクトプラグ12b)>
第一のコンタクトプラグ12aおよび第二のコンタクトプラグ12bは、たとえばチタン、窒化チタン、タングステンの積層膜により構成されている。
また、第一のコンタクトプラグ12aは、第二の層間絶縁膜4および第三の層間絶縁膜11を貫通する構成となっており、その下面で第一配線3と接続し、その上面で後述する第一の引出し配線13aと接続している。
また、第二のコンタクトプラグ12bは、第三の層間絶縁膜11を貫通する構成となっており、その下面で第二配線10と接続し、その上面で後述する第一の引出し配線13aと接続する構成している。
第一のコンタクトプラグ12aおよび第二のコンタクトプラグ12bは、たとえばチタン、窒化チタン、タングステンの積層膜により構成されている。
また、第一のコンタクトプラグ12aは、第二の層間絶縁膜4および第三の層間絶縁膜11を貫通する構成となっており、その下面で第一配線3と接続し、その上面で後述する第一の引出し配線13aと接続している。
また、第二のコンタクトプラグ12bは、第三の層間絶縁膜11を貫通する構成となっており、その下面で第二配線10と接続し、その上面で後述する第一の引出し配線13aと接続する構成している。
<引出し配線(第一の引出し配線13a、第二の引出し配線13b)>
第一の引出し配線13aおよび第二の引出し配線13bはアルミニウム(Al)、銅(Cu)、タングステン(W)等から構成されている。また、第一の引出し配線13aおよび第二の引出し配線13bは第三の層間絶縁膜11上に形成され、それぞれ第一の方向X、第二の方向Yに向かって延在している。
第一の引出し配線13aおよび第二の引出し配線13bはアルミニウム(Al)、銅(Cu)、タングステン(W)等から構成されている。また、第一の引出し配線13aおよび第二の引出し配線13bは第三の層間絶縁膜11上に形成され、それぞれ第一の方向X、第二の方向Yに向かって延在している。
次いで、第一の実施形態であるアンチヒューズ構造100の製造方法について図1〜5を用いて説明する。図1〜5は、第一の実施形態であるアンチヒューズ構造100の製造方法の一例を示す工程図であり、図1のアンチヒューズ構造100をA−A’線に沿って垂直に切った断面図である。
なお、以下の説明において参照する図面は、本実施形態のアンチヒューズ構造100の製造方法を説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際のアンチヒューズ構造100の寸法関係とは異なっている。
なお、以下の説明において参照する図面は、本実施形態のアンチヒューズ構造100の製造方法を説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際のアンチヒューズ構造100の寸法関係とは異なっている。
本実施形態のアンチヒューズ構造100の製造方法は、第一配線3形成工程と、第二の層間絶縁膜4形成工程と、第一のアンチヒューズ部20a形成工程と、第二配線10形成工程と、コンタクトプラグ(第一のコンタクトプラグ12aおよび第二のコンタクトプラグ12b)形成工程と、引出し配線(第一の引出し配線13aおよび第二の引出し配線13b)形成工程と、から概略構成されている。以下、それぞれについて詳細を説明する。
(第一配線3形成工程)
まず、はじめに、図2に示すように、P型のシリコン等からなる半導体基板1上を覆うように、酸化シリコン(SiO2)からなる第一の層間絶縁膜2を形成する。
次いで第一の層間絶縁膜2上を覆うように、タングステン(W)、チタン(Ti)、窒化チタン(TiN)、多結晶シリコン等からなる導電膜を形成する。ここで、導電膜の材料は特に限定されず、複数の材料からなる積層構造であってもかまわない。その後、導電膜をパターニングすることにより、図1、図2に示すように第一の方向Xに延在する構成の第一配線3が形成される。
まず、はじめに、図2に示すように、P型のシリコン等からなる半導体基板1上を覆うように、酸化シリコン(SiO2)からなる第一の層間絶縁膜2を形成する。
次いで第一の層間絶縁膜2上を覆うように、タングステン(W)、チタン(Ti)、窒化チタン(TiN)、多結晶シリコン等からなる導電膜を形成する。ここで、導電膜の材料は特に限定されず、複数の材料からなる積層構造であってもかまわない。その後、導電膜をパターニングすることにより、図1、図2に示すように第一の方向Xに延在する構成の第一配線3が形成される。
(第二の層間絶縁膜4形成工程)
次いで、第一配線3および第一の層間絶縁膜2上を覆うように酸化シリコン(SiO2)からなる第二の層間絶縁膜4を形成する。次に、所定の位置に、第二の層間絶縁膜4を貫通し、第一配線3の表面を露出させる第一のコンタクトホール5を形成する。この第一のコンタクトホール5の形成位置に、後述する第一のアンチヒューズ部20aが形成される。
次いで、第一配線3および第一の層間絶縁膜2上を覆うように酸化シリコン(SiO2)からなる第二の層間絶縁膜4を形成する。次に、所定の位置に、第二の層間絶縁膜4を貫通し、第一配線3の表面を露出させる第一のコンタクトホール5を形成する。この第一のコンタクトホール5の形成位置に、後述する第一のアンチヒューズ部20aが形成される。
<第一のアンチヒューズ部20a形成工程>
(第一の多結晶シリコン膜6および第一のタングステンシリサイド膜7形成工程)
次いで図3に示すように、第一の多結晶シリコン膜6および第一のタングステンシリサイド膜7を形成する。まず、CVD法により、第二の層間絶縁膜4上面を覆うとともに第一のコンタクトホール5内を充填するように、不純物としてリン(P)を含有した第一の多結晶シリコン膜6を形成する。次いで、エッチバックを行い、第二の層間絶縁膜4上面の第一の多結晶シリコン膜6を除去する。このとき、第一のコンタクトホール5の上端開口部5aから若干下がった位置に第一の多結晶シリコン膜6の上面6aが来るようにしてエッチバックを停止する。このときの第一の多結晶シリコン膜6の上面6aの位置は、第二の層間絶縁膜4上面(上端開口部5a)よりも3〜15nm程度低い位置とする。
(第一の多結晶シリコン膜6および第一のタングステンシリサイド膜7形成工程)
次いで図3に示すように、第一の多結晶シリコン膜6および第一のタングステンシリサイド膜7を形成する。まず、CVD法により、第二の層間絶縁膜4上面を覆うとともに第一のコンタクトホール5内を充填するように、不純物としてリン(P)を含有した第一の多結晶シリコン膜6を形成する。次いで、エッチバックを行い、第二の層間絶縁膜4上面の第一の多結晶シリコン膜6を除去する。このとき、第一のコンタクトホール5の上端開口部5aから若干下がった位置に第一の多結晶シリコン膜6の上面6aが来るようにしてエッチバックを停止する。このときの第一の多結晶シリコン膜6の上面6aの位置は、第二の層間絶縁膜4上面(上端開口部5a)よりも3〜15nm程度低い位置とする。
次いで、CVD法により、第二の層間絶縁膜4および第一の多結晶シリコン膜6上面を覆うとともに第一のコンタクトホール5内を充填するように、第一のタングステンシリサイド膜7を形成する。次いで、CMP(Chemical Mechanical Polishing)を行い、第二の層間絶縁膜4上面の第一のタングステンシリサイド膜7を除去する。これにより、第一のタングステンシリサイド膜7は第一のコンタクトホール5の内部にのみ、3〜15nmの膜厚で残存する。CMPでの研磨に余裕をもたせるため、あらかじめ第一のコンタクトホール5内に設ける第一のタングステンシリサイド膜7を厚めに形成しておき、CMP後の最終的な残膜が3〜15nmとなるようにしてもよい。
第一のタングステンシリサイド膜7の膜厚が厚すぎると、導電状態(低抵抗状態)のアンチヒューズ構造の抵抗値が上昇する。また第一のタングステンシリサイド膜7の膜厚が薄すぎると、初期状態(高抵抗状態)で所定の抵抗値が得られない。このため第一のタングステンシリサイド膜7の最終的な膜厚は3〜15nmの範囲となるように設定することが好ましい。
第一のタングステンシリサイド膜7の膜厚が厚すぎると、導電状態(低抵抗状態)のアンチヒューズ構造の抵抗値が上昇する。また第一のタングステンシリサイド膜7の膜厚が薄すぎると、初期状態(高抵抗状態)で所定の抵抗値が得られない。このため第一のタングステンシリサイド膜7の最終的な膜厚は3〜15nmの範囲となるように設定することが好ましい。
なお、第一の多結晶シリコン膜6および第一のタングステンシリサイド膜7形成工程においては、第二の層間絶縁膜4を形成する前に、第一の多結晶シリコン膜6および第一のタングステンシリサイド膜7のパターニングを行っても良い。つまり、第一配線3形成工程後に、第一配線3および第一の層間絶縁膜2上を覆うように第一の多結晶シリコン膜6および第一のタングステンシリサイド膜7を積層する。その後、パターニングを行うことにより、第一配線3の上方に突出するピラー形状の第一の多結晶シリコン膜6および第一のタングステンシリサイド膜7を形成する。この状態を図4に示す。
図4の状態の後、第一の層間絶縁膜2、第一配線3、第一の多結晶シリコン膜6および第一のタングステンシリサイド膜7上を覆うように、酸化シリコン(SiO2)からなる第二の層間絶縁膜4を形成する。その後、CMPにより第一のタングステンシリサイド膜7の上面が露出するまで研磨を行う。これにより、図3に示す、第一の多結晶シリコン膜6および第一のタングステンシリサイド膜7が形成される。
(第二配線10形成工程)
次いで、図5に示すように第二配線10を形成する。まず、スパッタ法により、膜厚5〜20nmの第一の窒化タングステン膜8、膜厚20〜100nmのタングステン膜9を、第二の層間絶縁膜4上を覆うように順次積層する。この後、パターニングを行うことにより、第二の方向Yに向かって延在するとともに、第一のタングステンシリサイド膜7上面と接続する構成の第二配線10が形成される。これにより、第二配線10は第一のアンチヒューズ部20aのうち第一の窒化タングステン膜8が組込まれた構成となる。
次いで、図5に示すように第二配線10を形成する。まず、スパッタ法により、膜厚5〜20nmの第一の窒化タングステン膜8、膜厚20〜100nmのタングステン膜9を、第二の層間絶縁膜4上を覆うように順次積層する。この後、パターニングを行うことにより、第二の方向Yに向かって延在するとともに、第一のタングステンシリサイド膜7上面と接続する構成の第二配線10が形成される。これにより、第二配線10は第一のアンチヒューズ部20aのうち第一の窒化タングステン膜8が組込まれた構成となる。
(コンタクトプラグ(第一のコンタクトプラグ12aおよび第二のコンタクトプラグ12b)形成工程)
次いで、図1、図6に示すコンタクトプラグ(第一のコンタクトプラグ12aおよび第二のコンタクトプラグ12b)を形成する。まず、第二の層間絶縁膜4および第二配線10を覆うように、酸化シリコン(SiO2)からなる第三の層間絶縁膜11を形成する。
次いで、図1、図6に示すコンタクトプラグ(第一のコンタクトプラグ12aおよび第二のコンタクトプラグ12b)を形成する。まず、第二の層間絶縁膜4および第二配線10を覆うように、酸化シリコン(SiO2)からなる第三の層間絶縁膜11を形成する。
次いで、第二の層間絶縁膜4および第三の層間絶縁膜11を貫通し、第一配線3に接続する構成の第一のコンタクトプラグ12aを形成する。次いで、第三の層間絶縁膜11を貫通し、第二配線10に接続する構成の第二のコンタクトプラグ12bを形成する。このとき、第一のコンタクトプラグ12aと第二のコンタクトプラグ12bは同時に形成してもかまわない。また、第一のコンタクトプラグ12aおよび第二のコンタクトプラグ12bの材料としては、たとえばチタン、窒化チタン、タングステンの積層膜を用いることができる。以上により、第一配線3と接続する第一のコンタクトプラグ12aと、第二配線10と接続する第二のコンタクトプラグ12bが形成される。
(引出し配線(第一の引出し配線13aおよび第二の引出し配線13b)形成工程)
次いで、第一の引出し配線13aおよび第二の引出し配線13bを形成する。まず、第三の層間絶縁膜11上を覆うように、アルミニウム(Al)、銅(Cu)、タングステン(W)等からなる金属膜を形成する。この後、パターニングを行うことにより、第一の方向Xに向かって延在するとともに第一のコンタクトプラグ12aと接続する構成の第一の引出し配線13aと、第二の方向Yに向かって延在するとともに第二のコンタクトプラグ12bと接続する構成の第二の引出し配線13bが形成される。
以上により、本実施形態の第一のアンチヒューズ部20aを備えたアンチヒューズ構造100が完成する。
次いで、第一の引出し配線13aおよび第二の引出し配線13bを形成する。まず、第三の層間絶縁膜11上を覆うように、アルミニウム(Al)、銅(Cu)、タングステン(W)等からなる金属膜を形成する。この後、パターニングを行うことにより、第一の方向Xに向かって延在するとともに第一のコンタクトプラグ12aと接続する構成の第一の引出し配線13aと、第二の方向Yに向かって延在するとともに第二のコンタクトプラグ12bと接続する構成の第二の引出し配線13bが形成される。
以上により、本実施形態の第一のアンチヒューズ部20aを備えたアンチヒューズ構造100が完成する。
本実施形態のアンチヒューズ構造100によれば、従来よりも低い印加電圧(3V以下)で導通状態を変更することが可能となる。また、アンチヒューズ構造100への印加電圧がプログラム電圧未満の範囲では、電圧の印加による導電状態の変化は起こらない。また、プログラム電圧以上の電圧が印加されて一度でもプログラム状態となった後は、アンチヒューズ構造100の電気抵抗が低下し、電圧印加をやめた後にもこの特性を維持することができる。
このような電圧−電流特性の不可逆的な変化が起きる原理については、現在、鋭意研究中であるが、第一の多結晶シリコン膜6を、薄膜状の第一のタングステンシリサイド膜7を介して第一の窒化タングステン膜8と対向させた構造とすることにより、各膜間の界面状態が変化するためであると推測される。
以上により、アンチヒューズ構造100の導通状態の変更用回路を、半導体素子内の回路とは別に設ける必要がない。そのため、アンチヒューズ構造100の小型化を実現するとともに、アンチヒューズ構造100を搭載した半導体素子の高集積化が可能となる。
以上により、アンチヒューズ構造100の導通状態の変更用回路を、半導体素子内の回路とは別に設ける必要がない。そのため、アンチヒューズ構造100の小型化を実現するとともに、アンチヒューズ構造100を搭載した半導体素子の高集積化が可能となる。
次いで、本発明の第二の実施形態であるアンチヒューズ構造100について図9を用いて説明する。
本実施形態のアンチヒューズ構造100は半導体基板1と、第一配線3と、第一のアンチヒューズ部20aと、第二配線10と、コンタクトプラグ(第一のコンタクトプラグ12a、第二のコンタクトプラグ12b)と、引出し配線(第一の引出し配線13a、第二の引出し配線13b)と、から概略構成されている。以下、それぞれの構成について図9を用いてその詳細を説明する。
本実施形態のアンチヒューズ構造100は半導体基板1と、第一配線3と、第一のアンチヒューズ部20aと、第二配線10と、コンタクトプラグ(第一のコンタクトプラグ12a、第二のコンタクトプラグ12b)と、引出し配線(第一の引出し配線13a、第二の引出し配線13b)と、から概略構成されている。以下、それぞれの構成について図9を用いてその詳細を説明する。
なお、第二の実施形態のアンチヒューズ構造100は、第一の実施形態のアンチヒューズ構造100とは第一のアンチヒューズ部20aおよび第二配線10の構成が異なるだけであり、その他の構成については同一である。したがって第一の実施形態のアンチヒューズ構造100と同一の構成部分については、同じ符号を付すると共にその説明を省略する。
<第一のアンチヒューズ部20a>
第一のアンチヒューズ部20aは第一配線3上に立設し、かつ、第二の層間絶縁膜4を貫通する構成となっている。また、第一のアンチヒューズ部20aは半導体基板1側から順に第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8が積層した構成となっている。本実施形態においては、第一のアンチヒューズ部20aのうち、第一のタングステンシリサイド膜7および第一の窒化タングステン膜8は、第二配線10に組込まれた構成となっている。また、第一のアンチヒューズ部20aはその下面で第一配線3と接続し、その上部では、第一のタングステンシリサイド膜7と第一の窒化タングステン膜8およびタングステン膜9からなる第二配線10を構成している。
第一のアンチヒューズ部20aは第一配線3上に立設し、かつ、第二の層間絶縁膜4を貫通する構成となっている。また、第一のアンチヒューズ部20aは半導体基板1側から順に第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8が積層した構成となっている。本実施形態においては、第一のアンチヒューズ部20aのうち、第一のタングステンシリサイド膜7および第一の窒化タングステン膜8は、第二配線10に組込まれた構成となっている。また、第一のアンチヒューズ部20aはその下面で第一配線3と接続し、その上部では、第一のタングステンシリサイド膜7と第一の窒化タングステン膜8およびタングステン膜9からなる第二配線10を構成している。
(第一の多結晶シリコン膜6)
第一の多結晶シリコン膜6には不純物としてリン(P)が含有されており、第一のコンタクトホール5内を充填している。また、本実施形態の第一の多結晶シリコン膜6の上面6aは第二の層間絶縁膜4上面(第一のコンタクトホール5の上端開口部5a)と同じ高さで形成されている。
第一の多結晶シリコン膜6には不純物としてリン(P)が含有されており、第一のコンタクトホール5内を充填している。また、本実施形態の第一の多結晶シリコン膜6の上面6aは第二の層間絶縁膜4上面(第一のコンタクトホール5の上端開口部5a)と同じ高さで形成されている。
(第二配線10)
第二配線10は第二の層間絶縁膜4上に立設され、第二の方向Yに向かって延在するように形成されている。また、第二配線10は、半導体基板1側から順に膜厚3〜15nmの第一のタングステンシリサイド膜7、膜厚5〜20nmの第一の窒化タングステン膜8、膜厚20〜100nmのタングステン膜9が積層した構成となっており、その下面において第一の多結晶シリコン膜6上面と接続している。このように、本実施形態の第二配線10は、第一のアンチヒューズ部20aのうち第一のタングステンシリサイド膜7および第一の窒化タングステン膜8が組込まれた構成となっている。また、第二配線10はその側面と上面が第三の層間絶縁膜11により覆われた構成となっている。
第二配線10は第二の層間絶縁膜4上に立設され、第二の方向Yに向かって延在するように形成されている。また、第二配線10は、半導体基板1側から順に膜厚3〜15nmの第一のタングステンシリサイド膜7、膜厚5〜20nmの第一の窒化タングステン膜8、膜厚20〜100nmのタングステン膜9が積層した構成となっており、その下面において第一の多結晶シリコン膜6上面と接続している。このように、本実施形態の第二配線10は、第一のアンチヒューズ部20aのうち第一のタングステンシリサイド膜7および第一の窒化タングステン膜8が組込まれた構成となっている。また、第二配線10はその側面と上面が第三の層間絶縁膜11により覆われた構成となっている。
次いで、第二の実施形態であるアンチヒューズ構造100の製造方法について図7〜9を用いて説明する。図7〜9は、第二の実施形態のアンチヒューズ構造100の製造方法の一例を示す工程図である。
本実施形態のアンチヒューズ構造100の製造方法は、第一配線3形成工程と、第二の層間絶縁膜4形成工程と、第一のアンチヒューズ部20a形成工程と、第二配線10形成工程と、コンタクトプラグ(第一のコンタクトプラグ12aおよび第二のコンタクトプラグ12b)形成工程と、引出し配線(第一の引出し配線13aおよび第二の引出し配線13b)形成工程と、から概略構成されている。
本実施形態のアンチヒューズ構造100の製造方法は、第一配線3形成工程と、第二の層間絶縁膜4形成工程と、第一のアンチヒューズ部20a形成工程と、第二配線10形成工程と、コンタクトプラグ(第一のコンタクトプラグ12aおよび第二のコンタクトプラグ12b)形成工程と、引出し配線(第一の引出し配線13aおよび第二の引出し配線13b)形成工程と、から概略構成されている。
第二の実施形態のアンチヒューズ構造100の製造方法は、第一のアンチヒューズ部20a形成工程と第二配線10形成工程が異なるだけであり、その他の構成については第一の実施形態と同一である。したがって第一の実施形態のアンチヒューズ構造100の製造工程と同一の部分については同じ符号を付すると共にその説明を省略する。
<第一のアンチヒューズ部20a形成工程>
(第一の多結晶シリコン膜6形成工程)
まず、図7に示すように第一の多結晶シリコン膜6を形成する。次いで、第一の実施形態と同様に第一のコンタクトホール5の形成までを行う。次いで、CVD法により、第二の層間絶縁膜4上面を覆うとともに第一のコンタクトホール5内を充填するように、不純物としてリン(P)が含有された第一の多結晶シリコン膜6を形成する。次いで、CMPにより、第二の層間絶縁膜4の上面が露出するまで研磨を行う。これにより、第一の多結晶シリコン膜6の上面6aは第二の層間絶縁膜4上面(第一のコンタクトホール5の上端開口部5a)と同じ位置に形成される。
(第一の多結晶シリコン膜6形成工程)
まず、図7に示すように第一の多結晶シリコン膜6を形成する。次いで、第一の実施形態と同様に第一のコンタクトホール5の形成までを行う。次いで、CVD法により、第二の層間絶縁膜4上面を覆うとともに第一のコンタクトホール5内を充填するように、不純物としてリン(P)が含有された第一の多結晶シリコン膜6を形成する。次いで、CMPにより、第二の層間絶縁膜4の上面が露出するまで研磨を行う。これにより、第一の多結晶シリコン膜6の上面6aは第二の層間絶縁膜4上面(第一のコンタクトホール5の上端開口部5a)と同じ位置に形成される。
(第二配線10形成工程)
次いで、図8に示すように第二配線10を形成する。まず、第二の層間絶縁膜4上を覆うように、膜厚3〜15nmの第一のタングステンシリサイド膜7、膜厚5〜20nmの第一の窒化タングステン膜8、膜厚20〜100nmのタングステン膜9を順次積層する。このとき、これらの膜は同じ製造装置を用いて、スパッタ法により連続して成膜することが可能である。
この後、これらの膜のパターニングを行うことにより、第二の方向Yに向かって延在するとともに、第一の多結晶シリコン膜6上面と接続する構成の第二配線10が形成される。これにより、本実施形態の第二配線10は第一のアンチヒューズ部20aのうち第一のタングステンシリサイド膜7および第一の窒化タングステン膜8が組込まれた構成となる。
次いで、図8に示すように第二配線10を形成する。まず、第二の層間絶縁膜4上を覆うように、膜厚3〜15nmの第一のタングステンシリサイド膜7、膜厚5〜20nmの第一の窒化タングステン膜8、膜厚20〜100nmのタングステン膜9を順次積層する。このとき、これらの膜は同じ製造装置を用いて、スパッタ法により連続して成膜することが可能である。
この後、これらの膜のパターニングを行うことにより、第二の方向Yに向かって延在するとともに、第一の多結晶シリコン膜6上面と接続する構成の第二配線10が形成される。これにより、本実施形態の第二配線10は第一のアンチヒューズ部20aのうち第一のタングステンシリサイド膜7および第一の窒化タングステン膜8が組込まれた構成となる。
この後、図9に示すように、第三の層間絶縁膜11を形成する。次いで、第二の層間絶縁膜4および第三の層間絶縁膜11を貫通し、第一配線3に接続する構成の第一のコンタクトプラグ12aと、第三の層間絶縁膜11を貫通して、第二配線10に接続する構成の図示しない第二のコンタクトプラグ12bを形成する。
次いで、第一の方向Xに向かって延在するとともに第一のコンタクトプラグ12aと接続する構成の第一の引出し配線13aと、第二の方向Yに向かって延在するとともに第二のコンタクトプラグ12bと接続する構成の図示しない第二の引出し配線13bを形成する。以上により、本実施形態の第一のアンチヒューズ部20aを備えたアンチヒューズ構造100が完成する。
次いで、第一の方向Xに向かって延在するとともに第一のコンタクトプラグ12aと接続する構成の第一の引出し配線13aと、第二の方向Yに向かって延在するとともに第二のコンタクトプラグ12bと接続する構成の図示しない第二の引出し配線13bを形成する。以上により、本実施形態の第一のアンチヒューズ部20aを備えたアンチヒューズ構造100が完成する。
本実施形態のアンチヒューズ構造100の製造方法においては、隣接する第一のアンチヒューズ部20a同士が影響しない範囲で、第一のアンチヒューズ部20aの一部(第一のタングステンシリサイド膜7および第一の窒化タングステン膜8)を第二配線10として組み込むことが可能となる。本実施形態においては、第二配線10をこのような構成とすることにより、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8、タングステン膜9を、同じ製造装置で連続して形成することができる。そのため、第一の実施形態と比較して、製造工程数を削減することが可能となる。
すなわち、第一の実施形態よりも少ない工程で、第一の実施形態のアンチヒューズ構造100と同じ効果を得ることができる。
すなわち、第一の実施形態よりも少ない工程で、第一の実施形態のアンチヒューズ構造100と同じ効果を得ることができる。
次いで、第三の実施形態のアンチヒューズ構造100について図10を用いて説明する。図10は、本実施形態のアンチヒューズ構造100を図1のA−A’線に沿って垂直に切った断面図である。本実施形態のアンチヒューズ構造100は、半導体基板1と、第一配線3と、第一のアンチヒューズ部20aと、第二配線10と、第二のアンチヒューズ部20bと、第三配線24と、コンタクトプラグ(第一のコンタクトプラグ12a、第二のコンタクトプラグ12b)と、引出し配線(第一の引出し配線13a、第二の引出し配線13b)と、から概略構成されている。以下、それぞれの構成について図10を用いてその詳細を説明するが、第一の実施形態のアンチヒューズ構造100と同一の構成部分については同じ符号を付すると共にその説明を省略する。
<第一配線3>
導電膜からなる第一配線3は第一の層間絶縁膜2上に形成され、第二の方向Yに延在する構成となっている。また、第一配線3はその側面と上面を第二の層間絶縁膜4により覆われている。また第二の層間絶縁膜4の所定の位置には、第二の層間絶縁膜4を貫通する構成の第一のコンタクトホール5が形成されており、第一配線3上面をそれぞれ露出させている。
導電膜からなる第一配線3は第一の層間絶縁膜2上に形成され、第二の方向Yに延在する構成となっている。また、第一配線3はその側面と上面を第二の層間絶縁膜4により覆われている。また第二の層間絶縁膜4の所定の位置には、第二の層間絶縁膜4を貫通する構成の第一のコンタクトホール5が形成されており、第一配線3上面をそれぞれ露出させている。
<第一のアンチヒューズ部20a>
複数の第一のアンチヒューズ部20aはそれぞれ第一配線3上に立設し、かつ、第二の層間絶縁膜4を貫通する構成となっている。また、第一のアンチヒューズ部20aは半導体基板1側から順に第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8が積層した構成となっており、その上面で第二配線10と接続している。以下、それぞれの構成についてその詳細を説明する。
複数の第一のアンチヒューズ部20aはそれぞれ第一配線3上に立設し、かつ、第二の層間絶縁膜4を貫通する構成となっている。また、第一のアンチヒューズ部20aは半導体基板1側から順に第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8が積層した構成となっており、その上面で第二配線10と接続している。以下、それぞれの構成についてその詳細を説明する。
(第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8)
第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8は半導体基板1側からこの順で積層されるとともに、コンタクトホール5内を充填する構成となっている。また、第一の多結晶シリコン膜6には不純物としてリン(P)が含有されており、第一のタングステンシリサイド膜7は膜厚3〜15nm、第一の窒化タングステン膜8は膜厚5〜20nmで形成されている。また、第一の窒化タングステン膜8上面は第二の層間絶縁膜4上面と同じ高さで形成されている。
第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8は半導体基板1側からこの順で積層されるとともに、コンタクトホール5内を充填する構成となっている。また、第一の多結晶シリコン膜6には不純物としてリン(P)が含有されており、第一のタングステンシリサイド膜7は膜厚3〜15nm、第一の窒化タングステン膜8は膜厚5〜20nmで形成されている。また、第一の窒化タングステン膜8上面は第二の層間絶縁膜4上面と同じ高さで形成されている。
(第二配線10)
第二配線10(タングステン膜9)は第二の層間絶縁膜4上に立設され、第一の方向Xに向かって延在するように形成されている。また、第二配線10は、膜厚20〜100nmのタングステン膜からなり、その下面において第一の窒化タングステン膜8上面と接続している。また、第二配線10はその側面と上面が第三の層間絶縁膜11により覆われた構成となっている。
また、第三の層間絶縁膜11の第一のアンチヒューズ部20aに対応する位置には、第三の層間絶縁膜11を貫通する構成の第二のコンタクトホール15が形成されており、第二配線10上面をそれぞれ露出させている。
第二配線10(タングステン膜9)は第二の層間絶縁膜4上に立設され、第一の方向Xに向かって延在するように形成されている。また、第二配線10は、膜厚20〜100nmのタングステン膜からなり、その下面において第一の窒化タングステン膜8上面と接続している。また、第二配線10はその側面と上面が第三の層間絶縁膜11により覆われた構成となっている。
また、第三の層間絶縁膜11の第一のアンチヒューズ部20aに対応する位置には、第三の層間絶縁膜11を貫通する構成の第二のコンタクトホール15が形成されており、第二配線10上面をそれぞれ露出させている。
<第二のアンチヒューズ部20b>
複数の第二のアンチヒューズ部20bはそれぞれ第二配線10上に立設し、かつ、第三の層間絶縁膜11を貫通する構成となっている。また、第二のアンチヒューズ部20bは半導体基板1側から順に第二の窒化タングステン膜21、第二のタングステンシリサイド膜22、第二の多結晶シリコン膜23が積層した構成となっており、その上面で第三配線24と接続している。以下、それぞれの構成についてその詳細を説明する。
複数の第二のアンチヒューズ部20bはそれぞれ第二配線10上に立設し、かつ、第三の層間絶縁膜11を貫通する構成となっている。また、第二のアンチヒューズ部20bは半導体基板1側から順に第二の窒化タングステン膜21、第二のタングステンシリサイド膜22、第二の多結晶シリコン膜23が積層した構成となっており、その上面で第三配線24と接続している。以下、それぞれの構成についてその詳細を説明する。
(第二の窒化タングステン膜21、第二のタングステンシリサイド膜22、第二の多結晶シリコン膜23)
第二の窒化タングステン膜21、第二のタングステンシリサイド膜22、第二の多結晶シリコン膜23は半導体基板1側からこの順で積層されるとともに、第二のコンタクトホール15内を充填する構成となっている。また、第二の窒化タングステン膜21は膜厚5〜20nm、第二のタングステンシリサイド膜22は膜厚3〜15nmで形成されており、また、第二の多結晶シリコン膜23には不純物としてリン(P)が含有されている。また、第二の多結晶シリコン膜23上面は第三の層間絶縁膜11上面と同じ高さで形成されている。
第二の窒化タングステン膜21、第二のタングステンシリサイド膜22、第二の多結晶シリコン膜23は半導体基板1側からこの順で積層されるとともに、第二のコンタクトホール15内を充填する構成となっている。また、第二の窒化タングステン膜21は膜厚5〜20nm、第二のタングステンシリサイド膜22は膜厚3〜15nmで形成されており、また、第二の多結晶シリコン膜23には不純物としてリン(P)が含有されている。また、第二の多結晶シリコン膜23上面は第三の層間絶縁膜11上面と同じ高さで形成されている。
なお、第二のアンチヒューズ部20bは、半導体基板1側から第二の窒化タングステン膜21、第二のタングステンシリサイド膜22、第二の多結晶シリコン膜23の順に積層した構成に限られず、その逆に、半導体基板1側から第二の多結晶シリコン膜23、第二のタングステンシリサイド膜22、第二の窒化タングステン膜21の順に積層されたものであってもかまわない。
<第三配線24>
タングステン膜からなる第三配線24は第三の層間絶縁膜11上に形成され、第二の方向Yに延在する構成となっている。また、第三配線24はその下面において第二のアンチヒューズ部20b上面と接続している。
タングステン膜からなる第三配線24は第三の層間絶縁膜11上に形成され、第二の方向Yに延在する構成となっている。また、第三配線24はその下面において第二のアンチヒューズ部20b上面と接続している。
このように、本実施形態のアンチヒューズ構造100は、第二配線10の上下にそれぞれ第一のアンチヒューズ部20a、第二のアンチヒューズ部20bが配置されている。この構成により、第二配線10は、第一のアンチヒューズ部20aおよび第二のアンチヒューズ部20bの共通の配線として機能する。
次いで、第三の実施形態であるアンチヒューズ構造100の製造方法について図10を用いて説明する。
本実施形態のアンチヒューズ構造100の製造方法は、第一配線3形成工程と、第二の層間絶縁膜4形成工程と、第一のアンチヒューズ部20a形成工程と、第二配線10形成工程と、第二のアンチヒューズ部20b形成工程と、コンタクトプラグ(第一のコンタクトプラグ12aおよび第二のコンタクトプラグ12b)形成工程と、引出し配線(第一の引出し配線13aおよび第二の引出し配線13b)形成工程と、から概略構成されている。以下、それぞれの構成について図10を用いてその詳細を説明するが、第一の実施形態と同一の工程については同じ符号を付すると共にその説明を省略する。
本実施形態のアンチヒューズ構造100の製造方法は、第一配線3形成工程と、第二の層間絶縁膜4形成工程と、第一のアンチヒューズ部20a形成工程と、第二配線10形成工程と、第二のアンチヒューズ部20b形成工程と、コンタクトプラグ(第一のコンタクトプラグ12aおよび第二のコンタクトプラグ12b)形成工程と、引出し配線(第一の引出し配線13aおよび第二の引出し配線13b)形成工程と、から概略構成されている。以下、それぞれの構成について図10を用いてその詳細を説明するが、第一の実施形態と同一の工程については同じ符号を付すると共にその説明を省略する。
(第一配線3形成工程)
まず、第一の実施形態と同様に第一の層間絶縁膜2の形成までを行う。次いで第一の層間絶縁膜2上を覆うように導電膜を形成する。その後、パターニングを行うことにより、第二の方向Yに延在する第一配線3が形成される。
まず、第一の実施形態と同様に第一の層間絶縁膜2の形成までを行う。次いで第一の層間絶縁膜2上を覆うように導電膜を形成する。その後、パターニングを行うことにより、第二の方向Yに延在する第一配線3が形成される。
(第二の層間絶縁膜4形成工程)
次いで、第一配線3および第一の層間絶縁膜2上を覆うように第二の層間絶縁膜4を形成する。次に、所定の位置に、第二の層間絶縁膜4を貫通し、第一配線3の表面をそれぞれ露出させる構成の第一のコンタクトホール5を形成する。
次いで、第一配線3および第一の層間絶縁膜2上を覆うように第二の層間絶縁膜4を形成する。次に、所定の位置に、第二の層間絶縁膜4を貫通し、第一配線3の表面をそれぞれ露出させる構成の第一のコンタクトホール5を形成する。
<第一のアンチヒューズ部20a形成工程>
(第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8形成工程)
まず、第一のコンタクトホール5内を充填するように、不純物としてリン(P)が含有された第一の多結晶シリコン膜6、3〜15nmの膜厚の第一のタングステンシリサイド膜7、5〜20nmの膜厚の第一の窒化タングステン膜8をこの順で積層する。この後、CMPにより、第二の層間絶縁膜4上の第一の窒化タングステン膜8を研磨し、第二の層間絶縁膜4表面を露出させる。
(第一の多結晶シリコン膜6、第一のタングステンシリサイド膜7、第一の窒化タングステン膜8形成工程)
まず、第一のコンタクトホール5内を充填するように、不純物としてリン(P)が含有された第一の多結晶シリコン膜6、3〜15nmの膜厚の第一のタングステンシリサイド膜7、5〜20nmの膜厚の第一の窒化タングステン膜8をこの順で積層する。この後、CMPにより、第二の層間絶縁膜4上の第一の窒化タングステン膜8を研磨し、第二の層間絶縁膜4表面を露出させる。
(第二配線10形成工程)
次いで第二配線10(タングステン膜9)を形成する。
まず、第二の層間絶縁膜4上を覆うように、膜厚20〜100nmのタングステン膜9を形成する。この後、パターニングを行うことにより、第一の方向Xに向かって延在するとともに、第一のアンチヒューズ部20a上面(第一の窒化タングステン膜8上面)と接続する構成の第二配線10が形成される。
次いで第二配線10(タングステン膜9)を形成する。
まず、第二の層間絶縁膜4上を覆うように、膜厚20〜100nmのタングステン膜9を形成する。この後、パターニングを行うことにより、第一の方向Xに向かって延在するとともに、第一のアンチヒューズ部20a上面(第一の窒化タングステン膜8上面)と接続する構成の第二配線10が形成される。
<第二のアンチヒューズ部20b形成工程>
次いで第二のアンチヒューズ部20bを形成する。まず、第二配線10および第二の層間絶縁膜4上を覆うように、第三の層間絶縁膜11を形成する。次いで、第一のアンチヒューズ部20aに対応する位置に、第三の層間絶縁膜11を貫通するとともに第二配線10を露出する構成の第二のコンタクトホール15を形成する。
次いで第二のアンチヒューズ部20bを形成する。まず、第二配線10および第二の層間絶縁膜4上を覆うように、第三の層間絶縁膜11を形成する。次いで、第一のアンチヒューズ部20aに対応する位置に、第三の層間絶縁膜11を貫通するとともに第二配線10を露出する構成の第二のコンタクトホール15を形成する。
次いで、第二のコンタクトホール15内を充填するように、第二の窒化タングステン膜21、第二のタングステンシリサイド膜22、不純物としてリン(P)が含有された第二の多結晶シリコン膜23をこの順で積層する。このとき、第二の窒化タングステン膜21は5〜20nm、第二のタングステンシリサイド膜22は3〜15nmの膜厚とすることが好ましい。この後、CMPにより、第三の層間絶縁膜11上の第二の多結晶シリコン膜23を研磨し、第三の層間絶縁膜11表面を露出させる。
なお、ここでは第二のアンチヒューズ部20bを、第一のアンチヒューズ部20aとは逆に、第二の窒化タングステン膜21と第二のタングステンシリサイド膜22と第二の多結晶シリコン膜23とを、半導体基板1側からこの順で積層するとしたが、各膜の積層順はこれに限られず、第一のアンチヒューズ部20aと同じ順で積層してもかまわない。つまり、第二の多結晶シリコン膜23は、第二のタングステンシリサイド膜22を介して第二の窒化タングステン膜21と対向させた構造すればよい。
(第三配線24形成工程)
次いで、第三配線24を形成する。
まず、第三の層間絶縁膜11上を覆うように、膜厚20〜100nmのタングステン膜を形成する。その後、パターニングを行うことにより、第二の方向Yに延在するとともに、第二のアンチヒューズ部20b上面と接続する構成の第三配線24が形成される。
次いで、第三配線24を形成する。
まず、第三の層間絶縁膜11上を覆うように、膜厚20〜100nmのタングステン膜を形成する。その後、パターニングを行うことにより、第二の方向Yに延在するとともに、第二のアンチヒューズ部20b上面と接続する構成の第三配線24が形成される。
(コンタクトプラグ形成工程、引出し配線形成工程)
この後、第一配線3に接続する構成の図示しない第一のコンタクトプラグ12aと、第二配線10に接続する構成の図示しない第二のコンタクトプラグ12bを形成する。
次いで、第一配線3、第二配線10、第三配線24とそれぞれ接続するように図示しない引出し配線を形成する。以上により、本実施形態のアンチヒューズ部(第一のアンチヒューズ部20a、第二のアンチヒューズ部20b)を備えたアンチヒューズ構造100が完成する。
この後、第一配線3に接続する構成の図示しない第一のコンタクトプラグ12aと、第二配線10に接続する構成の図示しない第二のコンタクトプラグ12bを形成する。
次いで、第一配線3、第二配線10、第三配線24とそれぞれ接続するように図示しない引出し配線を形成する。以上により、本実施形態のアンチヒューズ部(第一のアンチヒューズ部20a、第二のアンチヒューズ部20b)を備えたアンチヒューズ構造100が完成する。
なお、本発明のアンチヒューズ部(第一のアンチヒューズ部20a、第二のアンチヒューズ部20b)を三次元的に複数配列して不揮発性メモリセルを形成する際には、各アンチヒューズ部と接続するようにPN接合ダイオードを配置すればよい。これによりクロスポイント型のメモリセルアレイが構成され、一回だけ書き込み(プログラム)可能な不揮発性メモリセルが形成される。
本実施形態のアンチヒューズ構造100は、第二配線10の上下に第一のアンチヒューズ部20aと第二のアンチヒューズ部20bをそれぞれ配置することができる。これにより、第二配線10を第一のアンチヒューズ部20aと第二のアンチヒューズ部20bそれぞれに共通の配線として機能させることができる。これにより、アンチヒューズ部(第一のアンチヒューズ部20a、第二のアンチヒューズ部20b)を三次元的に複数配列した構成の不揮発性メモリセルを形成することが可能となる。
また、従来よりも低い印加電圧(3V以下)で導通状態の変更が可能なアンチヒューズ部20を形成することができるため、アンチヒューズ部20の導通状態の変更用回路をアンチヒューズ構造100内に別途設ける必要がない。そのため、アンチヒューズ構造100の小型化を実現するとともに、アンチヒューズ構造100を搭載した半導体素子の高集積化が可能となる。
また、従来よりも低い印加電圧(3V以下)で導通状態の変更が可能なアンチヒューズ部20を形成することができるため、アンチヒューズ部20の導通状態の変更用回路をアンチヒューズ構造100内に別途設ける必要がない。そのため、アンチヒューズ構造100の小型化を実現するとともに、アンチヒューズ構造100を搭載した半導体素子の高集積化が可能となる。
以下、本発明を実施例に基づいて具体的に説明する。ただし、本発明はこれらの実施例
にのみ限定されるものではない。
(実施例)
図11を用いて、本発明のアンチヒューズ構造100の第一のアンチヒューズ部20aの動作について説明する。なお、ここでは第一の実施形態のアンチヒューズ構造100を用いた。ここで、グラフaは、第一のアンチヒューズ部20aのプログラム前(初期状態)の電圧−電流特性であり、第一のアンチヒューズ部20aに流れる電流をモニターした結果である。ここでは、第一配線3を固定の接地電位(GND電位)とし、第二配線10に印加する電圧を可変とした。また、第一配線3および第二配線10への電圧の印加は、それぞれ第一の引出し配線13a、第二の引出し配線13bを介して所定の電圧を入力することにより行った。
にのみ限定されるものではない。
(実施例)
図11を用いて、本発明のアンチヒューズ構造100の第一のアンチヒューズ部20aの動作について説明する。なお、ここでは第一の実施形態のアンチヒューズ構造100を用いた。ここで、グラフaは、第一のアンチヒューズ部20aのプログラム前(初期状態)の電圧−電流特性であり、第一のアンチヒューズ部20aに流れる電流をモニターした結果である。ここでは、第一配線3を固定の接地電位(GND電位)とし、第二配線10に印加する電圧を可変とした。また、第一配線3および第二配線10への電圧の印加は、それぞれ第一の引出し配線13a、第二の引出し配線13bを介して所定の電圧を入力することにより行った。
このとき、印加電圧がプログラム電圧Vp未満の範囲では、電圧の印加による導電状態の変化は起こらなかった。また、電圧の印加と停止を繰り返したところ、グラフaに示される電圧−電流特性が維持された。
また、このとき、第一のアンチヒューズ部20aの導電状態を判定するための電圧として、プログラム電圧Vpよりも小さい値の判定電圧Vjを設定した。ここでは判定電圧Vj=1.5Vと設定した。このとき、判定電圧Vjを第一のアンチヒューズ部20aに印加したところ、電流は0.1mA未満であった。
また、このとき、第一のアンチヒューズ部20aの導電状態を判定するための電圧として、プログラム電圧Vpよりも小さい値の判定電圧Vjを設定した。ここでは判定電圧Vj=1.5Vと設定した。このとき、判定電圧Vjを第一のアンチヒューズ部20aに印加したところ、電流は0.1mA未満であった。
次いで、第一のアンチヒューズ部20aに印加する電圧を徐々に上げたところ、印加電圧がプログラム電圧Vpに達したところ急激に電流が流れ、導電状態が変更された(プログラム状態となった)。このときのプログラム電圧Vpは2.8Vであった。また、プログラム状態となった後は、電圧の印加と停止を繰り返したところ、グラフbに示される電圧−電流特性が維持された。
また、判定電圧Vjをプログラム後の状態の第一のアンチヒューズ部20aに印加したところ、電流は0.1mA以上であった。このように、第一のアンチヒューズ部20aの導電状態を判定するためには、第一配線3を固定の接地電位とした状態で、第二配線10に判定電圧Vjを印加すればよい。判定電圧Vjを印加する際に流れる電流値の大小を公知の検出手段(検出回路)によって判定することにより、第一のアンチヒューズ部20aがプログラム前の状態(高抵抗状態)であるか、プログラム後の状態(低抵抗状態)であるかを判定することができるためである。
このように、第一のアンチヒューズ部20aをプログラム状態にするためには、第一配線3を固定の接地電位とした状態で第二配線10にプログラム電圧Vp以上の電圧を印加すればよい。本実施例の第一のアンチヒューズ部20aは、3V未満の印加電圧でプログラム状態とすることができた。この結果、第一のアンチヒューズ部20aの導電状態は変更されて低抵抗状態は維持された。また、プログラム状態となった後は第一のアンチヒューズ部20aの電気抵抗は低下し、電圧印加をやめた後にもこの特性が維持された。
以上説明したように、本実施例のアンチヒューズ構造100によれば、従来よりも低い印加電圧(3V以下)で第一のアンチヒューズ部20aの導通状態を変更することができた。そのため、第一のアンチヒューズ部20aの導通状態の変更のために高電圧の昇圧回路を別途設ける必要がなく、アンチヒューズ構造100を搭載した半導体素子の小型化と高集積化を可能とすることができる。
1…半導体基板、3…第一配線、6…第一の多結晶シリコン膜、7…第一のタングステンシリサイド膜、8…第一の窒化タングステン膜、9…タングステン膜、10…第二配線、12a…第一のコンタクトプラグ、12b…第二のコンタクトプラグ、13a…第一の引出し配線、13b…第二の引出し配線、20a…第一のアンチヒューズ部、20b…第二のアンチヒューズ部、21…第二の窒化タングステン膜、22…第二のタングステンシリサイド膜、23…第二の多結晶シリコン膜、24…第三配線24、100…アンチヒューズ構造
Claims (12)
- 第一配線と、
前記第一配線上に順次積層された、不純物を含有した第一の多結晶シリコン膜、第一のタングステンシリサイド膜、第一の窒化タングステン膜からなる第一のアンチヒューズ部と、
前記第一のアンチヒューズ部上に接続された第二配線と、を具備してなることを特徴とするアンチヒューズ構造。 - 前記第一のタングステンシリサイド膜が、3〜15nmの膜厚で形成されていることを特徴とする請求項1に記載のアンチヒューズ構造。
- 前記第一の多結晶シリコンに、不純物としてリンが含有されていることを特徴とする請求項1または請求項2に記載のアンチヒューズ構造。
- 前記第一の窒化タングステン膜が前記第二配線の下層部に、前記第二配線と一体になるように形成されていることを特徴とする請求項1乃至3のいずれか一項に記載のアンチヒューズ構造。
- 前記第一の多結晶シリコン膜および前記第一のタングステンシリサイド膜が前記第二配線の下層部に、前記第二配線と一体になるように形成されていることを特徴とする請求項
1乃至3のいずれか一項に記載のアンチヒューズ構造。 - 前記第二配線上に順次積層された、不純物を含有した第二の多結晶シリコン膜、第二のタングステンシリサイド膜、第二の窒化タングステン膜からなる第二のアンチヒューズ部と、
前記第二のアンチヒューズ部上に接続された第三配線と、を具備してなることを
特徴とする請求項1乃至5のいずれか一項に記載のアンチヒューズ構造。 - 半導体基板上に層間絶縁膜を介して第一配線を形成する工程と、
前記第一配線上に、不純物を含有した第一の多結晶シリコン膜、第一のタングステンシリサイド膜、第一の窒化タングステン膜からなる第一のアンチヒューズ部を形成する工程と、
前記第一のアンチヒューズ部上に第二配線を形成する工程と、を具備してなることを特徴とするアンチヒューズ構造の製造方法。 - 前記第一のタングステンシリサイド膜を、3〜15nmの膜厚で形成することを特徴とする請求項7に記載のアンチヒューズ構造の製造方法。
- 前記第一の多結晶シリコンに、不純物としてリンを含有させることを特徴とする請求項7または請求項8に記載のアンチヒューズ構造の製造方法。
- 前記第一の窒化タングステンシリサイド膜と前記第二配線が一体となるように、同時にパターニングすることを特徴とする請求項7乃至9のいずれか一項に記載のアンチヒューズ構造の製造方法。
- 前記第一の多結晶シリコン膜と前記第一の窒化タングステンシリサイド膜と前記第二配線が一体となるように、同時にパターニングすることを特徴とする請求項7乃至9のいずれか一項に記載のアンチヒューズ構造の製造方法。
- 前記第二配線上に、不純物を含有した第二の多結晶シリコン膜、第二のタングステンシリサイド膜、第二の窒化タングステン膜からなる第二のアンチヒューズ部を順次形成する工程と、
前記第二のアンチヒューズ部上に第三配線を形成することを特徴とする請求項7乃至11のいずれか一項に記載のアンチヒューズ構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010031754A JP2011171391A (ja) | 2010-02-16 | 2010-02-16 | アンチヒューズ構造およびアンチヒューズ構造の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010031754A JP2011171391A (ja) | 2010-02-16 | 2010-02-16 | アンチヒューズ構造およびアンチヒューズ構造の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011171391A true JP2011171391A (ja) | 2011-09-01 |
Family
ID=44685221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010031754A Pending JP2011171391A (ja) | 2010-02-16 | 2010-02-16 | アンチヒューズ構造およびアンチヒューズ構造の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011171391A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014203813A1 (ja) * | 2013-06-19 | 2014-12-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
EP3945570A1 (en) * | 2020-07-31 | 2022-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fuse cell structure |
-
2010
- 2010-02-16 JP JP2010031754A patent/JP2011171391A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014203813A1 (ja) * | 2013-06-19 | 2014-12-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
EP3945570A1 (en) * | 2020-07-31 | 2022-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fuse cell structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI489592B (zh) | 積體電路3d記憶體陣列及製造方法 | |
JP5395213B2 (ja) | 側壁構造化スイッチャブル抵抗器セル | |
JP5329987B2 (ja) | 半導体記憶装置及びその製造方法 | |
US8570786B2 (en) | Memory device and fabricating method thereof | |
TWI530953B (zh) | 三維記憶體及解碼技術 | |
US9679903B2 (en) | Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse | |
JP2008277543A (ja) | 不揮発性半導体記憶装置 | |
US20130094273A1 (en) | 3d memory and decoding technologies | |
KR20200078746A (ko) | 융합 메모리 소자 및 그 제조 방법 | |
JP2011527114A (ja) | 三角形二次元相補的柱パターニング | |
US9087986B2 (en) | Semiconductor memory device having dummy conductive patterns on interconnection and fabrication method thereof | |
TW201803101A (zh) | 半導體記憶裝置 | |
US9035275B2 (en) | Three dimensional memory array adjacent to trench sidewalls | |
US9379163B1 (en) | Variable resistance memory device | |
KR20120135858A (ko) | 비휘발성 메모리 셀 및 이를 포함하는 비휘발성 메모리 장치 | |
JP2011171391A (ja) | アンチヒューズ構造およびアンチヒューズ構造の製造方法 | |
US20120223299A1 (en) | Metal/oxide one time progammable memory | |
JP2014082279A (ja) | 不揮発性記憶装置及びその製造方法 | |
CN103871464B (zh) | 可程序编辑电阻元件记忆体、操作方法及电子系统 | |
TWI497786B (zh) | 具有可編程金屬化單元之記憶裝置與積體電路及其操作方法與製造方法 | |
TWI497490B (zh) | 使用釕/矽二極體之交叉點記憶體 | |
US20160268343A1 (en) | Variable resistance memory device and manufacturing method thereof | |
CN108878644A (zh) | 一种nor型阻变存储器及制备方法 | |
US10319786B2 (en) | Memory device | |
JP2008263061A (ja) | ヒューズ素子構造、半導体装置および半導体装置の製造方法 |