JP3625366B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3625366B2
JP3625366B2 JP35801897A JP35801897A JP3625366B2 JP 3625366 B2 JP3625366 B2 JP 3625366B2 JP 35801897 A JP35801897 A JP 35801897A JP 35801897 A JP35801897 A JP 35801897A JP 3625366 B2 JP3625366 B2 JP 3625366B2
Authority
JP
Japan
Prior art keywords
wiring
insulating film
film
connection hole
filling member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35801897A
Other languages
English (en)
Other versions
JPH11186384A (ja
Inventor
直文 中村
範昭 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP35801897A priority Critical patent/JP3625366B2/ja
Publication of JPH11186384A publication Critical patent/JPH11186384A/ja
Application granted granted Critical
Publication of JP3625366B2 publication Critical patent/JP3625366B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、冗長性を組み込んだ配線群を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、コンピュ−タ−や通信機器の重要部分には、多数のトランジスタや抵抗等を電気回路を達成するようにむすびつけ、1チップ上に集積化して形成した大規模集積回路(LSI)が多用されている。このため、機器全体の性能は、LSI単体の性能と大きく結び付いている。
【0003】
LSI単体の性能向上は、集積度を高めること、つまり素子の微細化により実現できる。したがって、微細加工技術は重要な重要となる。一方、このような微細加工技術と同時に、微細加工にて得られたチップやデバイスなどに欠陥部分があっても使用できるように、例えば本来必要な配線の他に予備の配線(冗長配線)を形成するというリダンタンシ(冗長)技術も、半導体装置の発展・進歩には重要である。
【0004】
図8に、この種の冗長性を組み込んだ配線群の平面図および断面図を示す。
図中、91は第1の層間絶縁膜を示しており、この第1の層間絶縁膜91上には複数の配線92が形成されている。本来必要な配線および冗長配線は同じ構造であり、区別はない。なお、図には簡単なために3本の配線92しか示していないが、実際には多数の配線が形成されている。
【0005】
これらの配線92上には第2の層間絶縁膜93が形成されている。この第2の層間絶縁膜93には溝(窓)94が形成されている。この溝94は配線92には達してなく、配線92上には第2の層間絶縁膜93が薄く残っている。
【0006】
ここで、必要な配線が2本である場合には、余分な配線92を1本断線させる必要がある。この断線させる配線はそれに接続する素子や回路などが不良である場合もあるし、正常である場合もある。
【0007】
配線92の断線は、図9(a)に示すように、レーザービーム95を溝94を介して配線92に照射することにより行なう。このように配線93上に第2の層間絶縁膜93が存在する状態で、レーザ95の照射を行なうことにより、図9(b)に示すように、配線92の材料(配線材料)96の飛散を抑制できる。これにより、配線間の距離を大きくしてなくても、配線材料96がその隣の配線92にまで飛散することによるショートなどの問題を防止きる。
【0008】
しかしながら、配線材料96の飛散量はゼロではないので、その飛散量を考慮した分(マージン)だけ配線間の距離は長くなり、高集積化が妨げられるという問題があった。
【0009】
【発明が解決しようとする課題】
上述の如く、本来必要な配線の他に予備の配線を形成し、必要な数だけの配線を利用し、残りの不要な配線をレーザ照射により断線させる場合に、配線上に層間絶縁膜を薄く形成しておくことにより、配線材料の飛散によるショートなどの問題を防止していた。しかしながら、配線材料の飛散量はゼロではないので、その飛散量を考慮した分だけ配線間の距離は長くなり、高集積化が妨げられるという問題があった。
【0010】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、高集積化の妨げにならない冗長性を組み込んだ配線群を有する半導体装置の製造方法を提供することにある。
【0014】
【課題を解決するための手段】
[構成]
本発明に係る半導体装置の製造方法(請求項)は、金属を主成分とする複数の配線からなる冗長性を有する配線群を形成する工程と、この配線群を覆うように絶縁膜を形成する工程と、前記絶縁膜をエッチングし、該絶縁膜に前記配線に達する接続孔を形成する工程であって、該接続孔を前記配線毎にそれぞれ形成する工程と、前記接続孔内を前記配線よりも融点の高い充填部材により充填する工程とを有し、前記充填部材の底部は前記配線に電気的に接続され、前記充填部材の上部は電気的に絶縁され、かつ、前記複数の配線のうちの不要な配線上の充填部材にレーザービームを照射し、前記不要な配線を前記充填部材を飛散させることなく実質的に断線させることを特徴とする
【0015】
本発明に係る半導体装置の製造方法(請求項2)は、金属を主成分とする複数の第1の配線からなる冗長性を有する配線群を形成する工程と、この配線群を覆うように第1の絶縁膜を形成する工程と、前記第1の絶縁膜をエッチングし、該第1の絶縁膜に前記第1の配線に達する第1の接続孔を形成する工程であって、該第1の接続孔を前記第1の配線毎にそれぞれ形成する工程と、前記第1の接続孔内を前記第1の配線よりも融点の高い第1の充填部材により充填する工程と、前記第1の充填部材および前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜をエッチングし、該第2の絶縁膜に前記第1の充填部材に達する第2の接続孔を形成する工程であって、該第2の接続孔を前記第1の充填部材毎にそれぞれ形成する工程と、前記第2の接続孔内を前記第1の配線よりも融点の高い第2の充填部材により充填する工程とを有し、前記第1の充填部材の底部は前記第1の配線と電気的に接続され、前記第2の充填部材の底部は前記前記第1の充填部材と電気的に接続され、前記第2の充填部材の上部は電気的に絶縁され、かつ、前記複数の第1の配線のうちの不要な第1の配線上の第2の充填部材にレーザービームを照射し、前記不要な第1の配線を前記第1および第2の充填部材を飛散させることなく実質的に断線させることを特徴とする。
【0016】
このような製造方法は、例えば前記第2の接続孔の形成時に第3の接続孔を前記第1の絶縁膜を形成し、この第3の接続孔内を第3の充填部材により充填し、この第3の充填部材を介して前記第1の配線と接続する第2の配線を形成した後に、前記第2の絶縁膜を形成する場合に有効である(請求項)。
【0021】
また、不要な配線または不要な第1の配線の断線は、必ずしも完全である必要ない。その理由は、断線が不完全でも配線に流れる電流が十分に小さくなれば、完全に断線した場合と実質的に同様な効果が得られるからである。具体的には、配線抵抗が10倍上、好ましくは100倍以上なる程度の断線で良い。
【0022】
[作用]
本発明では、不要な配線を断線させるために、断線するべき配線上の充填部材にエネルギービームを照射し、充填部材を加熱し、充填部材を昇温させる。
【0023】
このように充填部材が昇温すると、その下の不要な配線は加熱され、昇温し、膨脹する。その結果、不要な配線にストレスマイグレーションが生じ、不要な配線は溶融することなく断線することになる。
【0024】
このように不要な配線は溶融しないので、その配線材料が飛散することがなくなり、仮に溶融が生じても、不要な配線は充填部材でキャップされているので、配線材料の飛散は防止できる。
【0025】
また、充填部材は配線よりも融点が高いので、充填部材の飛散を招かずに、不要な配線のみをストレスマイグレーションにより断線させることができるエネルギーを有するエネルギービームを容易に選択することができる。
【0026】
このように本発明によれば、充填部材を介してそれよりも低融点の不要な配線を加熱し、その不要な配線をストレスマイグレーションにより断線させることにより、配線材料の飛散を防止できる。
【0027】
したがって、配線間の距離を配線材料の飛散量の分だけ長くするということが不要になり、高集積化の妨げない冗長性を組み込んだ配線群を有する半導体装置を実現できるようになる。
【0028】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態(以下、実施形態という)を説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る冗長性を組み込んだ配線群の平面図および断面図である。同図(a)は平面図、同図(b)はそのA−A´断面図を示している。
【0029】
図中、1は層間絶縁膜を示しており、この第1の層間絶縁膜1上には、Ti膜2、TiN膜3、Al・Cu合金膜(配線本体)4、TiN膜5からなる配線6が形成されている。
【0030】
ここで、配線6は図示しない素子や回路などに接続している。また、図には簡単なために3本の配線からなる配線群を示しているが、実際にはもっと多数の配線により配線群は構成されている。
【0031】
本来必要な配線および冗長配線は同じ構造であり、両者に区別はない。ここでは、本来必要な配線は2本、冗長配線は1本とする。同様に、本来必要な素子および冗長素子や、本来必要な回路および冗長回路なども同じ構造であり、両者に区別はない。また、第1の層間絶縁膜1下には、例えば上述したような素子や回路などが実際には存在するがここでは省略してある。
【0032】
これらの配線6上には第2の層間絶縁膜7が形成され、この第2の層間絶縁膜7にはAl・Cu合金膜4に達する接続孔(窓)8が形成されている。この接続孔8は各配線毎に形成され、その内部はAl・Cu合金膜4よりも融点が高いWプラグ9で埋め込まれている。
【0033】
ここでは、必要な配線数は2本であるので、配線6を1本断線させる必要がある。この断線させる配線6はそれに接続する素子や回路などが不良である場合もあるし、正常である場合もある。不良である場合とは、例えば素子や回路などの出力が常にハイレベルである場合である。
【0034】
配線6を断線させるには、図2(a)に示すように、断線させるべき配線6上のWプラグ9にレーザービーム10を照射し、Wプラグ9を加熱し、Wプラグ9を昇温させる。
【0035】
このようにWプラグ9が昇温すると、その下のAl・Cu合金膜4は加熱され、昇温し、膨脹する。その結果、図2(b)に示すように、Al・Cu合金膜4にストレスマイグレーションが生じ、Al・Cu合金膜4は溶融することなく断線することになる。
【0036】
このようにAl・Cu合金膜4は溶融しないので、Al・Cu合金膜4の配線材料が飛散することはなく、仮にAl・Cu合金膜4が溶融しても、Al・Cu合金膜4はWプラグ9でキャップされているので、Al・Cu合金膜4の配線材料の飛散は防止できる。
【0037】
また、Wプラグ9はAl・Cu合金膜4よりも融点が高いので、Wプラグ9の飛散を招かずに、Al・Cu合金膜4のみをストレスマイグレーションにより断線させることができるエネルギー(波長)を有するレーザービーム10を容易に選択することができる。
【0038】
以上述べたように本実施形態によれば、Wプラグ9を介してそれよりも低融点のAl・Cu合金膜4を加熱し、Al・Cu合金膜4をストレスマイグレーションにより断線させることにより、Al・Cu合金膜4の配線材料の飛散を防止できる。
【0039】
したがって、配線間の距離を配線材料の飛散量の分だけ長くする必要がなくなるので、高集積化の妨げない冗長性を組み込んだ配線群を有する半導体装置を実現できるようになる。
【0040】
なお、Ti膜2、TiN膜3,5は断線されていないが、Al・Cu合金膜4が断線されれば、配線6の抵抗は100倍以上になり、配線に流れる電流は十分に小さくなり、配線6の全体を断線させた場合と実質的に同じ効果が得られる。下記表に、TiN/AlCu/TiN/Ti積層膜のAlCu膜、TiN膜、Ti膜の膜厚を変えた場合の配線6の抵抗の増加量(倍)を示す。
【0041】
【表1】
Figure 0003625366
【0042】
また、本実施形態では、Wプラグ9が残るようにしているが、レーザービーム10の照射の際に、Al・Cu合金膜4の体積膨脹をより大きくなるようにして、接続孔8からWプラグ9が抜けるようにしても良い。
【0043】
次に本実施形態の配線群の形成方法について説明する。図3はその工程断面図である。この工程断面図は、図1のA−A´断面図におけるものである。
まず、図3(a)に示すように、第1の層間絶縁膜1上に、配線としての厚さ20nmのTi膜2、厚さ70nmのTiN膜3、厚さ400nmのAl・Cu合金膜4および厚さ30nmのTiN膜5を順次形成する。成膜方法としては、例えばスパッタ法を用いる。
【0044】
次に図3(b)に示すように、Ti膜2、TiN膜3、Al・Cu合金膜4およびTiN膜5の積層膜をフォトリソグラフィとRIE等のエッチングを用いて加工し、上記積層膜からなる配線6を形成する。
【0045】
次に同図(b)に示すように、配線6を覆うように全面に第2の層間絶縁膜7をプラズマCVD法にて形成する。ここでは、第2の層間絶縁膜7として、Si、O(またはSi、O、F)からなる絶縁膜と、Si,Nからなる絶縁膜との積層膜を用いる。
【0046】
次に図3(c)に示すように、第2の層間絶縁膜7およびTiN膜5をフォトリソグラフィおよびRIE等のエッチングを用いて加工し、Al・Cu合金膜4に達する接続孔(窓)8を形成する。
【0047】
次に図3(d)に示すように、接続孔8内をWプラグ9により埋め込む。
なお、図にはWプラグ9を選択的に形成した様子が示されているが、W膜をコンフォーマルに形成した後、余剰なW膜をCMPまたはエッチバック等により除去しても良い。
【0048】
さらに、図3(d)の工程の後、接続孔8外のWプラグ9を除去しても良い。この後、実際のプロセスでは、不要な配線6を断線させた後、残りの配線6とパッドを接続するボンディング工程に進むことになる。
(第2の実施形態)
図4は、本発明の第2の実施形態に係る冗長性を組み込んだ配線群の平面図および断面図である。同図(a)は平面図、同図(b)はそのA−A´断面図を示している。
【0049】
図中、21は第1の層間絶縁膜を示しており、この第1の層間絶縁膜21上には、Ti膜22、TiN膜23、Al・Cu合金膜(配線本体)24、TiN膜25からなる下層配線26が形成されている。
【0050】
ここで、下層配線26は図示しない素子や回路などに接続している。また、図には簡単なために3本の多層配線からなる配線群を示しているが、実際にはもっと多数の多層配線により配線群は構成されている。
【0051】
また、本来必要な下層配線および冗長下層配線は同じ構造であり、両者に区別はない。ここでは、本来必要な下層配線は2本、冗長下層配線は1本とする。同様に、本来必要な素子および冗長素子や、本来必要な回路および冗長回路なども同じ構造であり、両者に区別はない。また、第1の層間絶縁膜21下には、例えば上述したような素子や回路などが実際には存在するがここでは省略してある。
【0052】
これらの配線26上には第2の層間絶縁膜27が形成され、この第2の層間絶縁膜27にはAl・Cu合金膜24に達する第1の接続孔28、第2の接続孔29(請求項6の第3の接続孔に相当)が形成されている。接続孔28,29は各配線毎に形成され、その内部はAl・Cu合金膜24よりも融点が高いWプラグ30で埋め込まれている。
【0053】
下層配線26は、接続孔28内のWプラグ30(請求項6の第3の充填部材に相当)を介して、Ti膜31、TiN膜32、Al・Cu合金膜(配線本体)33、TiN膜34からなる上層配線35に接続している。
【0054】
第2の層間絶縁膜27上には第3の層間絶縁膜36が形成され、この第3の層間絶縁膜35には接続孔29内のWプラグ30(請求項6の第1のプラグに相当)に達する第3の接続孔37(請求項6の第2の接続孔に相当)が形成されている。この第3の接続孔37内はWプラグ38(請求項6の第2の充填部材に相当)で埋め込まれている。
【0055】
ここで、必要な下層配線数は2本であるので、下層配線26を1本断線させる不要がある。この断線させる配線26は、第1の実施形態の場合と同様に、それに接続する素子や回路などが不良である場合もあるし、正常である場合もある。
【0056】
下層配線26を断線させるには、図5(a)に示すように、断線させるべき下層配線26上のWプラグ38にレーザービーム39を照射し、Wプラグ30,38を加熱し、Wプラグ30,38を昇温させる。
【0057】
このようにWプラグ30,38が昇温すると、その下のAl・Cu合金膜24は加熱され、昇温し、膨脹する。その結果、図5(b)に示すように、Al・Cu合金膜24にストレスマイグレーションが生じ、Al・Cu合金膜24は溶融することなく断線することになる。
【0058】
このようにAl・Cu合金膜24は溶融しないので、Al・Cu合金膜24の配線材料が飛散することはなく、仮にAl・Cu合金膜24が溶融しても、Al・Cu合金膜24はWプラグ30,38でキャップされているので、Al・Cu合金膜24の配線材料の飛散は防止できる。
【0059】
また、Wプラグ30,38はAl・Cu合金膜24よりも融点が高いので、Wプラグ30,38の飛散を招かずに、Al・Cu合金膜24のみをストレスマイグレーションにより分断させることができるエネルギー(波長)を有するレーザービーム39を容易に選択することができる。
【0060】
以上述べたように本実施形態によれば、Wプラグ30,38を介してそれよりも低融点のAl・Cu合金膜24を加熱し、Al・Cu合金膜24をストレスマイグレーションにより断線させることにより、Al・Cu合金膜24の配線材料の飛散を防止できる。
【0061】
したがって、下層配線間の距離を配線材料の飛散量の分だけ長くする必要がなくなるので、高集積化の妨げない冗長性を組み込んだ配線群を有する半導体装置を実現できるようになる。
【0062】
なお、Ti膜22、TiN膜23,25は断線されているが、これらの膜22,23,25は必ずしも断線される必要はない。すなわち、Al・Cu合金膜24が断線されれば、下層配線26の抵抗は100倍以上になり、下層配線26に流れる電流は十分に小さくなり、下層配線26の全体を断線させた場合と実質的に同じ効果が得られる。
【0063】
また、本実施形態では、Wプラグ30,38が残るようにしているが、レーザービーム39の照射の際に、Al・Cu合金膜24の体積膨脹をより大きくなるようにして、接続孔29,37からWプラグ30,38が抜けるようにしても良い。
【0064】
次に本実施形態の配線群の形成方法について説明する。図6、図7はその工程断面図である。この工程断面図は、図4のA−A´断面図におけるものである。
まず、図6(a)に示すように、第1の層間絶縁膜21上に、下層配線としての厚さ20nmのTi膜22、厚さ70nmのTiN膜23、厚さ400nmのAl・Cu合金膜24および厚さ30nmのTiN膜25を順次形成する。成膜方法としては、例えばスパッタ法を用いる。
【0065】
次に図6(b)に示すように、Ti膜22、TiN膜23、Al・Cu合金膜24およびTiN膜25の積層膜をフォトリソグラフィとRIE等のエッチングを用いて加工し、上記積層膜からなる下層配線26を形成する。
【0066】
次に同図(b)に示すように、下層配線26を覆うように全面に第2の層間絶縁膜27をプラズマCVD法にて形成する。第2の層間絶縁膜27としては、Si、O(またはSi、O、F)からなる絶縁膜を用いる。
【0067】
次に図6(c)に示すように、第2の層間絶縁膜27およびTiN膜25をフォトリソグラフィおよびRIE等のエッチングを用いて加工し、Al・Cu合金膜24に達する第1、第2の接続孔28,29を形成する。
【0068】
次に図6(d)に示すように、第1、第2の接続孔28,29内をそれぞれWプラグ30により埋め込んだ後、図7(e)に示すように、第1、第2の接続孔28,29外のWプラグ30を例えばCMPにより除去し、表面を平坦化する。
【0069】
なお、図c6(d)にはWプラグ30を選択的に形成した様子が示されているが、W膜をコンフォーマルに形成した後、第1、第2の接続孔28,29外のW膜をCMPまたはエッチバック等の平坦化技術により除去することにより、表面を平坦化しても良い。
【0070】
次に図7(f)に示すように、第2の接続孔29と重ならないように、第1の接続孔28内のWプラグ30を介して下層配線26と接続する、Ti膜31、TiN膜32、Al・Cu合金膜33、TiN膜34からなる上層配線35を形成する。上層配線36の形成方法は下層配線25のそれと同様である。
【0071】
次に同図(f)に示すように、第3の層間絶縁膜36をプラズマCVD法にて形成する。ここでは、第3の層間絶縁膜36として、Si、O(またはSi、O、F)からなる絶縁膜を用いる。
【0072】
次に図7(g)に示すように、接続孔29内のWプラグ30上の第3の層間絶縁膜36をフォトリソグラフィとRIEを用いて選択的に除去し、第2の接続孔29内のWプラグ30に達する第3の接続孔37を第3の層間絶縁膜36に形成する。
【0073】
次に同図(g)に示すように、第3の接続孔37内をWプラグ38により埋め込む。このようにして第2の層間絶縁膜27および層間絶縁膜36に形成された第2の接続孔29と第3の接続孔37からなるアスペクト比の高い接続孔内がWプラグ30,38により埋め込まれた構造が完成する。
【0074】
なお、図7(g)にはWプラグ38を選択的に形成した様子が示されているが、W膜をコンフォーマルに形成した後、余剰なW膜をCMPまたはエッチバック等により除去しても良い。
【0075】
また、Wプラグ38の代わりに、他の導電性のプラグを形成しても良い。さらに、図7(g)の工程の後、接続孔34外のWプラグ38を除去しても良い。この後、実際のプロセスでは、不要な下層配線26を断線させた後、残りの上層配線35とパッドを接続するボンディング工程に進むことになる。
【0076】
以上述べたように、本実施形態の形成方法によれば、第2の層間絶縁膜27および第3の層間絶縁膜33の形成後にそれぞれ接続孔の形成およびWプラグによる接続孔の埋込みを行なうことにより、アスペクトの高い接続孔内をWプラグにより容易に埋め込むことができるようになる。
【0077】
なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、エネルギービームとしてレーザービームを使用したが、イオンビームを使用することも可能である。
【0078】
配線材料はAl・Cu合金に限定されるものではなく、例えばAl、Cu、ZnおよびSnの少なくとも1つを主成分とする材料も使用できる。また、プラグ材料もWに限定されるものではなく、例えばMoやTiなどの高融点金属も使用できる。
【0079】
また、上記実施形態では特に配線の種類については言及しなかったが、上記配線は例えばDRAM、EEPROMなどの半導体記憶装置のビット線である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【0080】
【発明の効果】
以上詳述したように本発明によれば、充填部材を介してそれよりも低融点の配線を加熱し、この配線をストレスマイグレーションにより断線させることにより、配線材料の飛散を防止でき、これにより配線間の距離を配線材料の飛散量の分だけ長くすることが不要になるので、高集積化の妨げない冗長性を組み込んだ配線群を有する半導体装置を実現できるようになる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る冗長性を組み込んだ配線群の平面図および断面図
【図2】不要な配線の切断方法を説明するための図
【図3】図1の配線群の形成方法を示す工程断面図
【図4】本発明の第2の実施形態に係る冗長性を組み込んだ配線群の平面図および断面図
【図5】不要な下層配線の切断方法を説明するための図
【図6】図4の配線群の前半の形成方法を示す工程断面図
【図7】図4の配線群の後半の形成方法を示す工程断面図
【図8】従来の冗長性を組み込んだ配線群の平面図および断面図
【図9】従来の不要な配線の切断方法を説明するための図
【符号の説明】
1…層間絶縁膜
2…Ti膜
3…TiN膜
4…Al・Cu合金膜
5…TiN膜
6…配線
7…層間絶縁膜
8…接続孔
9…Wプラグ(充填部材)
10…レーザービーム
21…層間絶縁膜
22…Ti膜
23…TiN膜
24…Al・Cu合金膜
25…TiN膜
26…下層配線(第1の配線)
27…層間絶縁膜(第1の絶縁膜)
28…第1の接続孔(第1の接続孔)
29…第2の接続孔(第3の接続孔)
30…Wプラグ(第1,第3の充填部材)
31…Ti膜
32…TiN膜
33…Al・Cu合金膜
34…TiN膜
35…上層配線(第2の配線)
36…層間絶縁膜(第2の絶縁膜)
37…第3の接続孔(第2の接続孔)
38…Wプラグ(第2の充填部材)
39…レーザービーム

Claims (3)

  1. 金属を主成分とする複数の配線からなる冗長性を有する配線群を形成する工程と、
    この配線群を覆うように絶縁膜を形成する工程と、
    前記絶縁膜をエッチングし、該絶縁膜に前記配線に達する接続孔を形成する工程であって、該接続孔を前記配線毎にそれぞれ形成する工程と、
    前記接続孔内を前記配線よりも融点の高い充填部材により充填する工程と
    を有し、
    前記充填部材の底部は前記配線に電気的に接続され、前記充填部材の上部は電気的に絶縁され、かつ、前記複数の配線のうちの不要な配線上の充填部材にレーザービームを照射し、前記不要な配線を前記充填部材を飛散させることなく実質的に断線させることを特徴とする半導体装置の製造方法。
  2. 金属を主成分とする複数の第1の配線からなる冗長性を有する配線群を形成する工程と、
    この配線群を覆うように第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜をエッチングし、該第1の絶縁膜に前記第1の配線に達する第1の接続孔を形成する工程であって、該第1の接続孔を前記第1の配線毎にそれぞれ形成する工程と、
    前記第1の接続孔内を前記第1の配線よりも融点の高い第1の充填部材により充填する工程と、
    前記第1の充填部材および前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、
    前記第2の絶縁膜をエッチングし、該第2の絶縁膜に前記第1の充填部材に達する第2の接続孔を形成する工程であって、該第2の接続孔を前記第1の充填部材毎にそれぞれ形成する工程と、
    前記第2の接続孔内を前記第1の配線よりも融点の高い第2の充填部材により充填する工程と
    を有し、
    前記第1の充填部材の底部は前記第1の配線と電気的に接続され、前記第2の充填部材の底部は前記前記第1の充填部材と電気的に接続され、前記第2の充填部材の上部は電気的に絶縁され、かつ、前記複数の第1の配線のうちの不要な第1の配線上の第2の充填部材にレーザービームを照射し、前記不要な第1の配線を前記第1および第2の充填部材を飛散させることなく実質的に断線させることを特徴とする半導体装置の製造方法。
  3. 前記第1の接続孔の形成時に第3の接続孔を前記第1の絶縁膜に形成し、この第3の接続孔内を第3の充填部材により充填し、この第3の充填部材を介して前記第1の配線と接続する第2の配線を形成した後に、前記第2の絶縁膜を形成することを特徴とする請求項2に記載の半導体装置の製造方法。
JP35801897A 1997-12-25 1997-12-25 半導体装置の製造方法 Expired - Fee Related JP3625366B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35801897A JP3625366B2 (ja) 1997-12-25 1997-12-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35801897A JP3625366B2 (ja) 1997-12-25 1997-12-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11186384A JPH11186384A (ja) 1999-07-09
JP3625366B2 true JP3625366B2 (ja) 2005-03-02

Family

ID=18457128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35801897A Expired - Fee Related JP3625366B2 (ja) 1997-12-25 1997-12-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3625366B2 (ja)

Also Published As

Publication number Publication date
JPH11186384A (ja) 1999-07-09

Similar Documents

Publication Publication Date Title
US6124194A (en) Method of fabrication of anti-fuse integrated with dual damascene process
US5693556A (en) Method of making an antifuse metal post structure
JP3466929B2 (ja) 半導体装置
JP3977578B2 (ja) 半導体装置および製造方法
US20060017153A1 (en) Interconnections of semiconductor device and method of forming the same
KR100476938B1 (ko) 듀얼 다마신 공정의 퓨즈 형성방법
JPH1154627A (ja) 半導体素子のヒューズ形成方法及びそのヒューズを有する半導体装置
US5573971A (en) Planar antifuse and method of fabrication
JP2002043432A (ja) 半導体装置およびその製造方法
KR100420379B1 (ko) 반도체 장치와 그 제조 방법
JP3485110B2 (ja) 半導体装置
US6828653B1 (en) Method of forming metal fuses in CMOS processes with copper interconnect
JP4083441B2 (ja) ヒューズを備えた半導体装置及びヒューズ切断方法
JP3239843B2 (ja) 半導体装置の製造方法
JP3551944B2 (ja) 半導体装置
JP3625366B2 (ja) 半導体装置の製造方法
JPH0945782A (ja) 冗長手段を有する半導体装置及びその製造方法
KR100558493B1 (ko) 반도체 기억소자의 배선 형성방법
JP3463961B2 (ja) 半導体装置
JPH04355951A (ja) 半導体装置及びその製造方法
JP2004253555A (ja) 半導体装置及びその製造方法
KR101062820B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
JP2007214284A (ja) 半導体装置
JP2003037164A (ja) 半導体装置
JPH0955476A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040415

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees