JPH1154627A - 半導体素子のヒューズ形成方法及びそのヒューズを有する半導体装置 - Google Patents
半導体素子のヒューズ形成方法及びそのヒューズを有する半導体装置Info
- Publication number
- JPH1154627A JPH1154627A JP9355950A JP35595097A JPH1154627A JP H1154627 A JPH1154627 A JP H1154627A JP 9355950 A JP9355950 A JP 9355950A JP 35595097 A JP35595097 A JP 35595097A JP H1154627 A JPH1154627 A JP H1154627A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- insulating film
- fuse
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 title claims abstract 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 148
- 239000002184 metal Substances 0.000 claims abstract description 148
- 239000010410 layer Substances 0.000 claims abstract description 40
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 230000002950 deficient Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 6
- 238000001465 metallisation Methods 0.000 abstract 3
- 238000002161 passivation Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 従来技術と比較して追加される工程なしに、
かつ単純な工程によって容易に、損傷のない優れた導電
特性を有する半導体素子のヒューズ金属パターンを形成
し得る形成方法および半導体装置を提供すること。 【解決手段】 層間絶縁膜３４にコンタクトホール３７
を形成する際に、同時に層間絶縁膜３４の表面に溝３５
を形成し、前記コンタクトホール３７にコンタクト金属
層３８を埋め込む際に同時に同一金属で前記溝３５にヒ
ューズ金属パターン３６を埋め込み形成する。
かつ単純な工程によって容易に、損傷のない優れた導電
特性を有する半導体素子のヒューズ金属パターンを形成
し得る形成方法および半導体装置を提供すること。 【解決手段】 層間絶縁膜３４にコンタクトホール３７
を形成する際に、同時に層間絶縁膜３４の表面に溝３５
を形成し、前記コンタクトホール３７にコンタクト金属
層３８を埋め込む際に同時に同一金属で前記溝３５にヒ
ューズ金属パターン３６を埋め込み形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子のヒュ
ーズ、詳しくはＳＲＡＭセルの不良ビットの修理に用い
られるヒューズの形成方法及びそのヒューズを有する半
導体装置に関する。
ーズ、詳しくはＳＲＡＭセルの不良ビットの修理に用い
られるヒューズの形成方法及びそのヒューズを有する半
導体装置に関する。
【０００２】
【従来の技術】ＳＲＡＭセルの一部のビットに不良が発
生した場合、余分のセルを不良ビットに代える修理工程
を施す。具体的には、前記余分のセルを正規のセルのア
ドレスラインに接続するヒューズ金属パターンを予め多
層金属配線工程で形成し、修理工程では、不良の発生し
た正規のセルのアドレスラインに余分のセルを接続する
ヒューズ金属パターンだけを残し、残りのヒューズ金属
パターンは除去する。このようにして不良セルの修理を
行って、セルが誤動作することを防止してチップ全体を
生かす。
生した場合、余分のセルを不良ビットに代える修理工程
を施す。具体的には、前記余分のセルを正規のセルのア
ドレスラインに接続するヒューズ金属パターンを予め多
層金属配線工程で形成し、修理工程では、不良の発生し
た正規のセルのアドレスラインに余分のセルを接続する
ヒューズ金属パターンだけを残し、残りのヒューズ金属
パターンは除去する。このようにして不良セルの修理を
行って、セルが誤動作することを防止してチップ全体を
生かす。
【０００３】図４（ａ），（ｂ）は、前記ヒューズ金属
パターンを有する従来の半導体装置を示す平面図および
ｂ−ｂ線断面図である。この半導体装置は、図示しない
半導体基板上の絶縁膜１１上に下部金属配線１２が形成
される。さらに、その下部金属配線１２を覆って絶縁膜
１１上の全面に層間絶縁膜１３が形成され、この層間絶
縁膜１３上に上部金属配線１４が形成される。この上部
金属配線１４は次のようにして製造される。
パターンを有する従来の半導体装置を示す平面図および
ｂ−ｂ線断面図である。この半導体装置は、図示しない
半導体基板上の絶縁膜１１上に下部金属配線１２が形成
される。さらに、その下部金属配線１２を覆って絶縁膜
１１上の全面に層間絶縁膜１３が形成され、この層間絶
縁膜１３上に上部金属配線１４が形成される。この上部
金属配線１４は次のようにして製造される。
【０００４】まず、層間絶縁膜１３上の全面に障壁金属
層１５を形成し、その上に上部金属配線用金属層を形成
する。その後、上部金属配線用金属層をパターニングし
て上部金属配線１４を形成し、続いて、障壁金属層１５
も上部金属配線１４と同一パターンにパターニングす
る。しかし、このとき、障壁金属層１５の一部において
は、一対の上部金属配線１４を接続するようにパターニ
ングし、ヒューズ金属パターン１６を形成する。しかる
後、上部金属配線１４を覆って層間絶縁膜１３上の全面
にはパッシベーション膜１７が形成されるが、このパッ
シベーション膜１７には、ヒューズ金属パターン１６を
レーザ加工で切断（除去）できるように、ヒューズ金属
パターン１６上の一部において開口部１８が形成され
る。
層１５を形成し、その上に上部金属配線用金属層を形成
する。その後、上部金属配線用金属層をパターニングし
て上部金属配線１４を形成し、続いて、障壁金属層１５
も上部金属配線１４と同一パターンにパターニングす
る。しかし、このとき、障壁金属層１５の一部において
は、一対の上部金属配線１４を接続するようにパターニ
ングし、ヒューズ金属パターン１６を形成する。しかる
後、上部金属配線１４を覆って層間絶縁膜１３上の全面
にはパッシベーション膜１７が形成されるが、このパッ
シベーション膜１７には、ヒューズ金属パターン１６を
レーザ加工で切断（除去）できるように、ヒューズ金属
パターン１６上の一部において開口部１８が形成され
る。
【０００５】なお、一部の上部金属配線１４において
は、層間絶縁膜１３に形成されたコンタクトホール内に
埋め込まれたコンタクト金属層１９を介して下部金属配
線１２と接続される。この下部金属配線１２の下層部に
も障壁金属層２０が設けられている。
は、層間絶縁膜１３に形成されたコンタクトホール内に
埋め込まれたコンタクト金属層１９を介して下部金属配
線１２と接続される。この下部金属配線１２の下層部に
も障壁金属層２０が設けられている。
【０００６】
【発明が解決しようとする課題】しかるに、上記のよう
に障壁金属層１５の一部でヒューズ金属パターン１６を
形成する方法では、上部金属配線１４形成用のパターニ
ング（食刻）を過度に行うと、ヒューズ金属パターン１
６が損傷を受ける恐れがあり、食刻工程自体も制御が難
しいという問題点があった。
に障壁金属層１５の一部でヒューズ金属パターン１６を
形成する方法では、上部金属配線１４形成用のパターニ
ング（食刻）を過度に行うと、ヒューズ金属パターン１
６が損傷を受ける恐れがあり、食刻工程自体も制御が難
しいという問題点があった。
【０００７】本発明は上記の点に鑑みなされたもので、
その目的は、損傷を防止して優れた導電特性を有するヒ
ューズ金属パターンを形成し得る半導体素子のヒューズ
形成方法及びそのヒューズを有する半導体装置を提供す
ることにある。
その目的は、損傷を防止して優れた導電特性を有するヒ
ューズ金属パターンを形成し得る半導体素子のヒューズ
形成方法及びそのヒューズを有する半導体装置を提供す
ることにある。
【０００８】
【課題を解決するための手段】上記課題を解決し上記目
的を達成するために本発明では、半導体基板上の絶縁膜
の表面所定の領域に溝を形成し、この溝に金属を埋め込
んでヒューズ金属パターンを形成する。
的を達成するために本発明では、半導体基板上の絶縁膜
の表面所定の領域に溝を形成し、この溝に金属を埋め込
んでヒューズ金属パターンを形成する。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。図１（ａ），（ｂ）は本発
明の実施の形態の半導体装置を示す平面図およびｂ−ｂ
線断面図である。この図において、３１は図示しない半
導体基板上に形成された絶縁膜であり、この絶縁膜３１
上に障壁金属層３２を挟んで下部金属配線３３が形成さ
れる。この下部金属配線３３を覆って絶縁膜３１上の全
面には層間絶縁膜３４が形成され、この層間絶縁膜３４
の表面所定の領域には、該領域に形成された溝３５内に
埋め込んでヒューズ金属パターン３６が形成される。ま
た、前記下部金属配線３３上において層間絶縁膜３４に
は、前記溝３５と同時にコンタクトホール３７が形成さ
れており、このコンタクトホール３７には、下部金属配
線３３と後述する上部金属配線とを接続するためのコン
タクト金属層３８が埋め込まれる。このコンタクト金属
層３８とヒューズ金属パターン３６は同一金属で形成さ
れる。層間絶縁膜３４上には、前記コンタクト金属層３
８の上端または前記ヒューズ金属パターン３６の両端に
接続して上部金属配線３９が形成される。このとき、上
部金属配線３９と層間絶縁膜３４間には、障壁金属層４
０が介在される。そして、上部金属配線３９を覆って層
間絶縁膜３４上の全面にはパッシベーション膜４１が形
成されており、このパッシベーション膜４１の一部に
は、ヒューズ金属パターン３６をレーザ加工で切断（除
去）できるように開口部４２が形成される。
を参照して詳細に説明する。図１（ａ），（ｂ）は本発
明の実施の形態の半導体装置を示す平面図およびｂ−ｂ
線断面図である。この図において、３１は図示しない半
導体基板上に形成された絶縁膜であり、この絶縁膜３１
上に障壁金属層３２を挟んで下部金属配線３３が形成さ
れる。この下部金属配線３３を覆って絶縁膜３１上の全
面には層間絶縁膜３４が形成され、この層間絶縁膜３４
の表面所定の領域には、該領域に形成された溝３５内に
埋め込んでヒューズ金属パターン３６が形成される。ま
た、前記下部金属配線３３上において層間絶縁膜３４に
は、前記溝３５と同時にコンタクトホール３７が形成さ
れており、このコンタクトホール３７には、下部金属配
線３３と後述する上部金属配線とを接続するためのコン
タクト金属層３８が埋め込まれる。このコンタクト金属
層３８とヒューズ金属パターン３６は同一金属で形成さ
れる。層間絶縁膜３４上には、前記コンタクト金属層３
８の上端または前記ヒューズ金属パターン３６の両端に
接続して上部金属配線３９が形成される。このとき、上
部金属配線３９と層間絶縁膜３４間には、障壁金属層４
０が介在される。そして、上部金属配線３９を覆って層
間絶縁膜３４上の全面にはパッシベーション膜４１が形
成されており、このパッシベーション膜４１の一部に
は、ヒューズ金属パターン３６をレーザ加工で切断（除
去）できるように開口部４２が形成される。
【００１０】このような半導体装置は、図２および図３
（本発明の形成方法の実施の形態）に示すように製造さ
れる。まず、図示しない半導体基板上の絶縁膜３１上の
全面に障壁金属層と下部金属配線用金属層を順次形成し
た後、これらを所定パターンにパターニングすることに
より、図２（ａ）に示すように、絶縁膜３１上に下部金
属配線３３とその下の障壁金属層３２を形成する。ここ
で、下部金属配線３３は、多層配線構造の半導体素子に
おいて上部金属配線の直前に形成される配線層である。
次に、下部金属配線３３を覆って絶縁膜３１上の全面に
層間絶縁膜３４を形成し、さらにこの層間絶縁膜３４を
ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐ
ｏｌｉｓｈｉｎｇ）又はエッチバックにより平坦化させ
る。次いで、コンタクトホールを形成する第１領域およ
びヒューズ金属パターンを形成する第２領域において、
層間絶縁膜３４の表面に写真食刻工程により図２（ａ）
に示すように第１の溝４３および第２の溝３５を形成す
る。このとき、溝４３，３５の深さは、形成するヒュー
ズ金属パターンの厚さからして、例えば５００〜２００
０Å程度が好ましい。
（本発明の形成方法の実施の形態）に示すように製造さ
れる。まず、図示しない半導体基板上の絶縁膜３１上の
全面に障壁金属層と下部金属配線用金属層を順次形成し
た後、これらを所定パターンにパターニングすることに
より、図２（ａ）に示すように、絶縁膜３１上に下部金
属配線３３とその下の障壁金属層３２を形成する。ここ
で、下部金属配線３３は、多層配線構造の半導体素子に
おいて上部金属配線の直前に形成される配線層である。
次に、下部金属配線３３を覆って絶縁膜３１上の全面に
層間絶縁膜３４を形成し、さらにこの層間絶縁膜３４を
ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐ
ｏｌｉｓｈｉｎｇ）又はエッチバックにより平坦化させ
る。次いで、コンタクトホールを形成する第１領域およ
びヒューズ金属パターンを形成する第２領域において、
層間絶縁膜３４の表面に写真食刻工程により図２（ａ）
に示すように第１の溝４３および第２の溝３５を形成す
る。このとき、溝４３，３５の深さは、形成するヒュー
ズ金属パターンの厚さからして、例えば５００〜２００
０Å程度が好ましい。
【００１１】次いで、ヒューズ金属パターンを形成する
第２領域に形成された第２の溝３５の部分を図２（ｂ）
に示すように写真工程によりフォトレジスト４４で覆っ
た後、第１の溝４３を形成した第１領域の層間絶縁膜３
４を食刻工程により２次食刻することにより、第１の溝
４３を下部金属配線３３まで到達させ、コンタクトホー
ル３７を形成する。
第２領域に形成された第２の溝３５の部分を図２（ｂ）
に示すように写真工程によりフォトレジスト４４で覆っ
た後、第１の溝４３を形成した第１領域の層間絶縁膜３
４を食刻工程により２次食刻することにより、第１の溝
４３を下部金属配線３３まで到達させ、コンタクトホー
ル３７を形成する。
【００１２】次いで、フォトレジスト４４を除去した
後、例えばタングステンのようなコンタクト金属層形成
のための金属を層間絶縁膜３４の全面に蒸着し、これを
ＣＭＰ、エッチバック、またはリフローなどの平坦化工
程で層間絶縁膜３４の表面で平坦化させることにより、
図３（ａ）に示すように、コンタクトホール３７内にコ
ンタクト金属層３８、および第２の溝３５内にヒューズ
金属パターン３６をそれぞれ埋め込み形成する。
後、例えばタングステンのようなコンタクト金属層形成
のための金属を層間絶縁膜３４の全面に蒸着し、これを
ＣＭＰ、エッチバック、またはリフローなどの平坦化工
程で層間絶縁膜３４の表面で平坦化させることにより、
図３（ａ）に示すように、コンタクトホール３７内にコ
ンタクト金属層３８、および第２の溝３５内にヒューズ
金属パターン３６をそれぞれ埋め込み形成する。
【００１３】次いで、層間絶縁膜３４上に障壁金属層と
上部金属配線用金属層を順次形成し、これらを順次所定
パターンにパターニングすることにより、図３（ｂ）に
示すように、層間絶縁膜３４上に、最終金属配線として
の上部金属配線３９とその下の障壁金属層４０を形成す
る。このとき、上部金属配線３９は、コンタクト金属層
３８を介して下部金属配線３３に接続されるように、ま
た、ヒューズ金属パターン３６の両端に接続されるよう
に形成される。
上部金属配線用金属層を順次形成し、これらを順次所定
パターンにパターニングすることにより、図３（ｂ）に
示すように、層間絶縁膜３４上に、最終金属配線として
の上部金属配線３９とその下の障壁金属層４０を形成す
る。このとき、上部金属配線３９は、コンタクト金属層
３８を介して下部金属配線３３に接続されるように、ま
た、ヒューズ金属パターン３６の両端に接続されるよう
に形成される。
【００１４】その後は、図１に示すように、上部金属配
線３９を覆って層間絶縁膜３４上の全面にパッシベーシ
ョン膜４１を形成し、パッシベーション膜４１の一部に
ヒューズ金属パターン切断用の開口部４２を形成する。
線３９を覆って層間絶縁膜３４上の全面にパッシベーシ
ョン膜４１を形成し、パッシベーション膜４１の一部に
ヒューズ金属パターン切断用の開口部４２を形成する。
【００１５】このような製造方法および図１の装置によ
れば、次のような利点がある。 （１）コンタクトホール形成工程およびコンタクト金属
層形成工程を利用して、従来技術と比べて工程の追加な
しに（フォトレジスト４４の形成工程は、従来も同等工
程がヒューズ金属パターンのパターニング時に設けられ
る）、ヒューズ金属パターン３６を上部金属配線３９の
形成以前に層間絶縁膜３４に埋め込み形成することがで
きる。 （２）ヒューズ金属パターン３６の埋め込みも、金属の
蒸着と平坦化工程という単純な工程により容易に行え
る。 （３）上部金属配線３９形成のパターニングにおいて過
度の食刻があっても、障壁金属層によってヒューズ金属
パターン３６が保護されるので、ヒューズ金属パターン
３６の損傷を防止することができる。したがって、ヒュ
ーズ金属パターン３６に良好な導電特性を得ることがで
き、食刻の制御も容易となる。 （４）導電性が一般の障壁金属よりも優れたタングステ
ンのようなコンタクト金属でヒューズ金属パターン３６
を形成できるから、優れた導電性を確保し得る。
れば、次のような利点がある。 （１）コンタクトホール形成工程およびコンタクト金属
層形成工程を利用して、従来技術と比べて工程の追加な
しに（フォトレジスト４４の形成工程は、従来も同等工
程がヒューズ金属パターンのパターニング時に設けられ
る）、ヒューズ金属パターン３６を上部金属配線３９の
形成以前に層間絶縁膜３４に埋め込み形成することがで
きる。 （２）ヒューズ金属パターン３６の埋め込みも、金属の
蒸着と平坦化工程という単純な工程により容易に行え
る。 （３）上部金属配線３９形成のパターニングにおいて過
度の食刻があっても、障壁金属層によってヒューズ金属
パターン３６が保護されるので、ヒューズ金属パターン
３６の損傷を防止することができる。したがって、ヒュ
ーズ金属パターン３６に良好な導電特性を得ることがで
き、食刻の制御も容易となる。 （４）導電性が一般の障壁金属よりも優れたタングステ
ンのようなコンタクト金属でヒューズ金属パターン３６
を形成できるから、優れた導電性を確保し得る。
【００１６】なお、本発明は、上述の実施の形態に限定
されず、本発明の技術思想を外れない範囲内で種々の置
換、変形および変更が可能であることは本発明の属する
技術分野で通常の知識を有する者においては明白であ
る。
されず、本発明の技術思想を外れない範囲内で種々の置
換、変形および変更が可能であることは本発明の属する
技術分野で通常の知識を有する者においては明白であ
る。
【００１７】
【発明の効果】以上詳細に説明したように本発明によれ
ば、従来技術と比べて追加される工程なしに、しかも単
純な工程によって容易に、損傷のない優れた導電特性を
有する半導体素子のヒューズ金属パターンを形成し得
る。
ば、従来技術と比べて追加される工程なしに、しかも単
純な工程によって容易に、損傷のない優れた導電特性を
有する半導体素子のヒューズ金属パターンを形成し得
る。
【図１】本発明の半導体装置の実施の形態を示す平面図
および断面図。
および断面図。
【図２】本発明の形成方法の実施の形態を示す断面図。
【図３】本発明の形成方法の実施の形態を示し、図２に
続く工程を説明するための断面図。
続く工程を説明するための断面図。
【図４】従来の半導体装置を示す平面図および断面図。
３１ 絶縁膜 ３３ 下部金属配線 ３４ 層間絶縁膜 ３５ 溝（第２の溝） ３６ ヒューズ金属パターン ３７ コンタクトホール ３８ コンタクト金属層 ３９ 上部金属配線 ４３ 第１の溝
Claims (15)
- 【請求項１】半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜の表面所定の領域に溝を形成する工程と、 前記溝に金属を埋め込んでヒューズ金属パターンを形成
する工程とを具備することを特徴とする半導体素子のヒ
ューズ形成方法。 - 【請求項２】前記ヒューズ金属パターンは、タングステ
ンで形成されることを特徴とする請求項１記載の半導体
素子のヒューズ形成方法。 - 【請求項３】前記溝の深さは、５００〜２０００Åであ
ることを特徴とする請求項１記載の半導体素子のヒュー
ズ形成方法。 - 【請求項４】半導体基板上の絶縁膜上に下部金属配線を
形成する工程と、 前記下部金属配線を覆って前記絶縁膜上の全面に層間絶
縁膜を形成する工程と、 前記層間絶縁膜表面の第１領域と第２領域に溝を形成す
る工程と、 前記層間絶縁膜の第１領域のみを食刻して、該第１領域
の溝を前記下部金属配線に到達するコンタクトホールと
する工程と、 前記層間絶縁膜の第２領域の溝と第１領域のコンタクト
ホールに金属を埋め込んでヒューズ金属パターン及びコ
ンタクト金属層をそれぞれ形成する工程とを具備するこ
とを特徴とする半導体素子のヒューズ形成方法。 - 【請求項５】前記層間絶縁膜の第１領域は、半導体素子
の多層配線構造において異なる層の金属配線を接続する
ためのコンタクトが形成される領域であることを特徴と
する請求項４記載の半導体素子のヒューズ形成方法。 - 【請求項６】前記層間絶縁膜の第２領域は、半導体メモ
リ素子の不良セルの発生時にこれを修理するためヒュー
ズ金属パターンが形成される領域であることを特徴とす
る請求項４記載の半導体素子のヒューズ形成方法。 - 【請求項７】前記層間絶縁膜の表面第１領域と第２領域
に形成される溝の深さは５００〜２０００Åであること
を特徴とする請求項４記載の半導体素子のヒューズ形成
方法。 - 【請求項８】前記下部金属配線は、多層配線構造の半導
体素子において最終金属配線の直前に形成される配線層
であることを特徴とする請求項４記載の半導体素子のヒ
ューズ形成方法。 - 【請求項９】前記ヒューズ金属パターンとコンタクト金
属層は、前記溝とコンタクトホールを有する層間絶縁膜
の全面に金属を蒸着した後、これを層間絶縁膜の表面で
平坦化して形成されることを特徴とする請求項４記載の
半導体素子のヒューズ形成方法。 - 【請求項１０】前記金属はタングステンであることを特
徴とする請求項９記載の半導体素子のヒューズ形成方
法。 - 【請求項１１】前記ヒューズ金属パターンとコンタクト
金属層の形成時の平坦化は、ＣＭＰ、エッチバックまた
はリフロー工程により行われることを特徴とする請求項
９記載の半導体素子のヒューズ形成方法。 - 【請求項１２】前記ヒューズ金属パターンとコンタクト
金属層を形成する工程の以後に、 ヒューズ金属パターンとコンタクト金属層上を含む前記
層間絶縁膜上の全面に障壁金属層と上部金属配線用金属
層を順次形成し、これらを所定のパターンにパターニン
グして、前記コンタクト金属層を通じて前記下部金属配
線と接続される上部金属配線を形成する工程を有するこ
とを特徴とする請求項４記載の半導体素子のヒューズ形
成方法。 - 【請求項１３】前記上部金属配線は、多層配線構造を有
する半導体素子の最終金属配線であることを特徴とする
請求項１２記載の半導体素子のヒューズ形成方法。 - 【請求項１４】半導体基板上の絶縁膜上に形成された下
部金属配線と、 前記下部金属配線を覆って前記絶縁膜上の全面に形成さ
れた層間絶縁膜と、 前記層間絶縁膜上に形成された上部金属配線と、 前記下部金属配線と前記上部金属配線とを接続するため
に前記層間絶縁膜に形成されたコンタクトホール内に埋
め込まれたコンタクト金属層と、 前記層間絶縁膜の表面に所定の深さで形成された溝内
に、前記コンタクト金属層と同様な金属で埋め込み形成
されたヒューズ金属パターンとを具備することを特徴と
するヒューズを有する半導体装置。 - 【請求項１５】前記溝は、前記コンタクトホール形成時
に同時に形成されることを特徴とする請求項１４記載の
ヒューズを有する半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997P-35235 | 1997-07-26 | ||
| KR1019970035235A KR100241061B1 (ko) | 1997-07-26 | 1997-07-26 | 반도체장치의퓨즈제조방법및퓨즈를가진반도체장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154627A true JPH1154627A (ja) | 1999-02-26 |
Family
ID=19515758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9355950A Pending JPH1154627A (ja) | 1997-07-26 | 1997-12-25 | 半導体素子のヒューズ形成方法及びそのヒューズを有する半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6074940A (ja) |
| JP (1) | JPH1154627A (ja) |
| KR (1) | KR100241061B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1045441A2 (en) * | 1999-04-14 | 2000-10-18 | International Business Machines Corporation | Slotted contacts for minimizing the voltage required to electrically blow fuses |
| US6784516B1 (en) * | 2000-10-06 | 2004-08-31 | International Business Machines Corporation | Insulative cap for laser fusing |
| EP1168432A3 (en) * | 2000-06-01 | 2004-11-24 | Texas Instruments Incorporated | Method of integrating a thin film resistor in a multi-level metal tungsten-plug interconnect |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100285757B1 (ko) * | 1998-09-21 | 2001-04-02 | 윤종용 | 반도체장치및그제조방법 |
| US6562674B1 (en) * | 1999-07-06 | 2003-05-13 | Matsushita Electronics Corporation | Semiconductor integrated circuit device and method of producing the same |
| KR100340906B1 (ko) | 1999-08-23 | 2002-06-20 | 박종섭 | 반도체 장치의 퓨즈 구조 |
| KR100688475B1 (ko) * | 2000-03-07 | 2007-03-08 | 삼성전자주식회사 | 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법 |
| JP2002043432A (ja) * | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6559042B2 (en) * | 2001-06-28 | 2003-05-06 | International Business Machines Corporation | Process for forming fusible links |
| US6664141B1 (en) * | 2001-08-10 | 2003-12-16 | Lsi Logic Corporation | Method of forming metal fuses in CMOS processes with copper interconnect |
| KR100877537B1 (ko) * | 2001-12-29 | 2009-01-07 | 엘지디스플레이 주식회사 | 액정패널의 불량화소 리페어 방법 |
| CN100388436C (zh) * | 2002-05-15 | 2008-05-14 | 台湾积体电路制造股份有限公司 | 半导体组件之金属熔丝结构及其制造方法 |
| KR100921829B1 (ko) * | 2002-12-30 | 2009-10-16 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
| JP4795631B2 (ja) * | 2003-08-07 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7064409B2 (en) * | 2003-11-04 | 2006-06-20 | International Business Machines Corporation | Structure and programming of laser fuse |
| US20050127475A1 (en) * | 2003-12-03 | 2005-06-16 | International Business Machines Corporation | Apparatus and method for electronic fuse with improved esd tolerance |
| US7291525B1 (en) * | 2004-08-05 | 2007-11-06 | National Semiconductor Corporation | System and method for manufacturing thin film resistors using a trench and chemical mechanical polishing |
| JP4405488B2 (ja) * | 2006-08-30 | 2010-01-27 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| US7910408B2 (en) * | 2006-10-26 | 2011-03-22 | International Business Machines Corporation | Damage propagation barrier and method of forming |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5447880A (en) * | 1992-12-22 | 1995-09-05 | At&T Global Information Solutions Company | Method for forming an amorphous silicon programmable element |
| US5316978A (en) * | 1993-03-25 | 1994-05-31 | Northern Telecom Limited | Forming resistors for intergrated circuits |
| US5472901A (en) * | 1994-12-02 | 1995-12-05 | Lsi Logic Corporation | Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps |
| US5641701A (en) * | 1995-03-30 | 1997-06-24 | Texas Instruments Incorporated | Method for fabricating a semiconductor device with laser programable fuses |
| US5618750A (en) * | 1995-04-13 | 1997-04-08 | Texas Instruments Incorporated | Method of making fuse with non-corrosive termination of corrosive fuse material |
| JPH08321549A (ja) * | 1995-05-24 | 1996-12-03 | Matsushita Electron Corp | 半導体装置 |
| US5807786A (en) * | 1997-07-30 | 1998-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a barrier layer to protect programmable antifuse structure from damage during fabrication sequence |
-
1997
- 1997-07-26 KR KR1019970035235A patent/KR100241061B1/ko not_active IP Right Cessation
- 1997-12-25 JP JP9355950A patent/JPH1154627A/ja active Pending
-
1998
- 1998-07-24 US US09/122,501 patent/US6074940A/en not_active Expired - Lifetime
-
2000
- 2000-04-28 US US09/560,359 patent/US6285540B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1045441A2 (en) * | 1999-04-14 | 2000-10-18 | International Business Machines Corporation | Slotted contacts for minimizing the voltage required to electrically blow fuses |
| EP1045441A3 (en) * | 1999-04-14 | 2005-09-21 | International Business Machines Corporation | Slotted contacts for minimizing the voltage required to electrically blow fuses |
| EP1168432A3 (en) * | 2000-06-01 | 2004-11-24 | Texas Instruments Incorporated | Method of integrating a thin film resistor in a multi-level metal tungsten-plug interconnect |
| US6784516B1 (en) * | 2000-10-06 | 2004-08-31 | International Business Machines Corporation | Insulative cap for laser fusing |
Also Published As
| Publication number | Publication date |
|---|---|
| US6074940A (en) | 2000-06-13 |
| KR100241061B1 (ko) | 2000-02-01 |
| US6285540B1 (en) | 2001-09-04 |
| KR19990011974A (ko) | 1999-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1154627A (ja) | 半導体素子のヒューズ形成方法及びそのヒューズを有する半導体装置 | |
| US6175145B1 (en) | Method of making a fuse in a semiconductor device and a semiconductor device having a fuse | |
| JPH10223762A (ja) | 半導体装置及びその製造方法 | |
| US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
| KR100335488B1 (ko) | 자기 정렬 콘택을 가지는 반도체 소자 및 그 제조방법 | |
| JP3080073B2 (ja) | 半導体装置の製造方法 | |
| KR100680935B1 (ko) | 반도체 패드영역 및 퓨즈영역 형성방법 | |
| KR100528070B1 (ko) | 콘택 플러그 및 스텍 비아 제조 방법 | |
| KR100226727B1 (ko) | 배선 형성 방법 | |
| KR100453957B1 (ko) | 듀얼 다마신을 이용한 전원 배선 제조 방법 | |
| KR100406731B1 (ko) | 반도체 소자의 층간막 평탄화 구조의 형성 방법 | |
| KR100226258B1 (ko) | 다층 금속 배선 형성 방법 | |
| KR100214851B1 (ko) | 반도체 디바이스의 금속 배선 형성 방법 | |
| KR100422912B1 (ko) | 반도체 소자의 접촉부 및 그 형성 방법 | |
| KR100399913B1 (ko) | 반도체 소자의 금속 퓨즈 형성 방법 | |
| KR100564803B1 (ko) | 비아 플러그 형성 방법 | |
| KR100579858B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100363844B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100265972B1 (ko) | 반도체장치의다층배선형성방법 | |
| KR100452315B1 (ko) | 반도체 소자 제조방법 | |
| KR100459062B1 (ko) | 반도체 제조 공정에서의 콘택트 홀 형성 방법 | |
| KR100505567B1 (ko) | 반도체장치의리던던시셀과그제조방법 | |
| KR20030094453A (ko) | 듀얼 다마신 공정을 이용한 반도체소자 제조방법 | |
| KR19990008879A (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR20030002752A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061017 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061113 |