CN101728359A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101728359A
CN101728359A CN 200910179792 CN200910179792A CN101728359A CN 101728359 A CN101728359 A CN 101728359A CN 200910179792 CN200910179792 CN 200910179792 CN 200910179792 A CN200910179792 A CN 200910179792A CN 101728359 A CN101728359 A CN 101728359A
Authority
CN
China
Prior art keywords
wiring
fuse
semiconductor device
lead
electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910179792
Other languages
English (en)
Other versions
CN101728359B (zh
Inventor
津田浩嗣
窪田吉孝
高冈洋道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101728359A publication Critical patent/CN101728359A/zh
Application granted granted Critical
Publication of CN101728359B publication Critical patent/CN101728359B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体器件。半导体器件包括电熔丝和用于将电压施加给电熔丝的第二大面积布线。电熔丝包括熔丝单元，该熔丝单元包括上层熔丝布线、下层熔丝布线、以及连接上层熔丝布线和下层熔丝布线的导通孔，上层引出布线连接上层熔丝布线和第一大面积布线并且具有弯曲图案，并且下层引出布线连接下层熔丝布线和第二大面积布线并且具有弯曲图案。

Description

半导体器件
此申请是以日本专利公开No.2008-269004为基础，其内容在这里通过引用并入。
技术领域
本发明涉及包括电熔丝的半导体器件。
背景技术
近年来，已经提出被称为“裂纹帮助型工艺”的切断电熔丝的新方法。在此方法中，当电熔丝被切断时，将到电熔丝的结构和到电熔丝的电压施加控制为强制地使得电熔丝的导电材料在电熔丝的一部分处流出并且流入存在于导电材料的附近中的绝缘膜。通过这样做，流出和供应的材料之间的平衡被破坏，并且在另外的地区中形成大的切断部分。这样，能够显著地减少切断的电熔丝的重新连接的可能性，并且能够保持所想要的切断状态。(例如，请参见日本特开专利公开NO.2007-73624、2007-305693以及2007-305939)。
日本特开专利公开NO.2007-73624公布其中熔丝被折回的结构。通过此结构，在熔丝被折回的部分处的熔丝材料易于变热以促进切断同时允许在其它部分处切断熔丝，从而良好地保持切断的熔丝的切断状态。
日本特开专利公开NO.2007-305693和2007-305939公布包括下层布线、上层布线以及连接这些层布线的导通孔的电熔丝。通过此构造，例如当向外喷射从组成电熔丝的上层布线形成的导电体时，导通孔的导电体随着导电体的移动而移动从而在导通孔中形成切断部分。这样，通过在导通孔中形成切断部分，能够防止电熔丝在电熔丝的切断之后被重新连接。
另外，日本特开专利公开NO.H-6-140510、2007-5424、2005-39220以及2005-197416也公布其中熔丝被折回的结构。具体地，日本特开专利公开NO.H-6-140510、2007-5424以及2005-39220公布其中组成熔丝的材料被熔融并且通过电流流过熔丝切断该材料的传统的电熔丝。通过此构造，通过折回熔丝的切断部分，电流被集中在熔断体(fuse link)的弯曲部分，这导致有助于熔融熔丝材料。日本特开专利公开NO.2005-197416公布其中通过激光切断熔丝的结构。利用此构造，通过折回熔丝的切断部分，能够改进即使激光光束偏离的情况下的切断的建立。
发明内容
然而，本发明人已经发现，即使当使用裂纹帮助型工艺切断具有如在日本特开专利公开NO.2007-305693和2007-305939中公布的构造的电熔丝时存在以下问题。使用裂纹帮助型工艺切断电熔丝要求比使用传统的熔融方法切断材料更高的施加电压。因此，裂纹帮助型工艺要求进行高施加电压的设置。然而，由于从工艺变化导致的晶体管的电流偏离等等中的变化可以导致施加电压发生变化。本发明人已经认识到具有如日本特开专利公开NO.2007-305693和2007-305939中公布的构造的电熔丝具有下述问题，即容许范围在下限侧较窄，在所述容许范围中特别当施加电压被改变为减小时不发生切断缺陷。
根据通过本发明的研究，相信当施加电压被改变为减小时发生的切断缺陷是由于当被用于将电压施加给电熔丝的诸如公共布线、焊盘布线等等的大面积布线当电熔丝被切断时用作散热器(heat sink)时在电熔丝中产生的热辐射导致的。
在一个实施例中，提供了一种半导体器件，其包括：
基板；
电熔丝，该电熔丝被形成在基板的上方；
第一大面积布线，该第一大面积布线被形成在基板的上方的至少第一层中用于将电压施加给电熔丝；
第二大面积布线，该第二大面积布线被形成在基板的上方的不同于第一层的至少第二层中用于将电压施加给电熔丝，
其中电熔丝包括：
熔丝单元，该熔丝单元包括被形成在第一层中的第一熔丝布线、形成在第二层中的第二熔丝布线、以及连接第一熔丝布线和第二熔丝布线的导通孔，并且其中当切断熔丝时形成组成电熔丝和切断部分的导电材料的流出部分；
第一引出布线，该第一引出布线被形成在第一层中，连接第一熔丝布线和第一大面积布线，并且具有弯曲图案；以及
第二引出布线，该第二引出布线被形成在第二层中，连接第二熔丝布线和第二大面积布线，并且具有弯曲图案。
通过上述构造，能够延伸电流从诸如公共布线或者焊盘布线的用于将电压施加给电熔丝的大面积布线流到电熔丝的熔丝单元的所通过的路径(在下文中被简单地称为“电流路径”)。因此，能够防止在熔丝单元中产生的热通过可以用作散热器的大面积布线辐射。这允许在下限的容许范围中的延伸从而即使当由于偏差导致施加电压被改变为减少时也不能出现切断缺陷。
另外，通过使用具有弯曲图案的引出布线连接大面积布线和熔断体，能够延伸大面积布线和熔断体的电流路径而在可以用作散热器的大面积布线和熔断体之间的距离基本上没有任何变化。这允许施加电压变化的下限的容许范围的延伸而没有增加面积。
另外，作为本发明的方面，本发明的器件和方法的表达的变化和上述元件的任何组合也是有效的。
根据本发明，能够加宽施加电压变化的容许范围而没有增加面积。
附图说明
结合附图，根据某些优选实施例的以下描述，本发明的以上和其它方面、优点和特征将更加明显，其中：
图1是示出根据本发明的实施例的包括电熔丝的半导体器件的示例结构的示意性平面图；
图2A和图2B是示出根据本发明的实施例的包括电熔丝的半导体器件的示例结构的示意性平面图；
图3A和图3B是沿着图1的线A-A’截取的半导体器件的横截面图；
图4是示出根据本发明的实施例的当通过将电压施加给半导体器件切断电熔丝时初始切断缺陷和施加电压之间的关系的视图；
图5是示出对于根据本发明的实施例和比较示例的各个半导体器件的输入功率(施加电压)和缺陷率之间的关系的视图；
图6是用于解释图1中所示的半导体器件200的尺寸的示意性平面图；
图7是示出根据本发明的实施例的包括电熔丝的半导体器件的另一个示例结构的示意性平面图；
图8A和图8B是示出根据本发明的实施例的包括电熔丝的半导体器件的另一个示例结构的示意性平面图；
图9是示出根据本发明的实施例的包括电熔丝的半导体器件的又一个示例结构的示意性平面图；
图10A和图10B是示出根据本发明的实施例的包括电熔丝的半导体器件的又一个示例结构的示意性平面图；
图11是示出根据比较示例的包括电熔丝的半导体器件的结构的示意性平面图；以及
图12是示出根据比较示例的包括电熔丝的半导体器件的又一个结构的示意性平面图。
具体实施方式
现在在此将参考示例性实施例来描述本发明。本领域的技术人员将会理解能够使用本发明的教导完成许多替代实施例并且本发明不限于为解释性目的而示出的实施例。
在下文中，将会参考附图描述本发明的示例性实施例。在附图中，通过相同的附图标记来表示相同的元件并且将不会重复其解释。
图1、图2A以及图2B是示出根据本发明的实施例的半导体器件的示例结构的平面图，并且图3A和图3B是沿着图1的线A-A’截取的半导体器件的横截面图。
半导体器件200包括诸如半导体基板，例如，硅基板的基板(未示出)；在其上形成的电熔丝100；以及用于将电压施加给电熔丝100的第一和第二大面积布线116和126。
第一层大面积布线116被形成在基板上的至少第一层中。第二大面积布线126被形成在基板上的不同于第一层的至少第二层中。在本实施例中，第一层被形成在第二层的上方。图2A示出在上层中形成的布线的构造，并且图2B示出在下层中形成的布线的构造。第一和第二大面积布线116和126可以是公共布线、焊盘布线等等。
电熔丝100包括熔丝单元102，该熔丝单元102由在第一层中形成的上层熔丝布线112(第一熔丝布线)、在第二层中形成的下层熔丝布线122(第二熔丝布线)、以及连接上层熔丝布线112和下层熔丝布线122的导通孔(via)130组成。当电熔丝100被切断时，在其中形成熔丝单元102，其具有当形成电熔丝100的导电材料流出时产生的流出部分和切断部分。在本实施例中，当形成电熔丝100的导电材料流出上层熔丝布线112时形成流出部分。在本实施例中，另外，在导通孔130处形成切断部分以使电熔丝100被切断。
电熔丝100进一步包括上层引出布线114(第一引出布线)，其被形成在第一层中并且连接上层熔丝布线112和第一大面积布线116，并且具有弯曲图案；和下层引出布线124(第二引出布线)，其被形成在第二层中并且连接下层熔丝布线122和第二大面积布线126，并且具有弯曲图案。
如图3中所示，在本实施例中，半导体器件200具有下述结构，其中在基板(未示出)上按顺序堆叠层间绝缘膜202、蚀刻阻止膜204、层间绝缘膜206以及层间绝缘膜210。图3A示出电熔丝100被切断之前的状态并且图3B示出电熔丝100被切断之后的状态。这些图没有必要示出所有的层，而是在上述层之间还可以形成适当的保护膜或者不同的蚀刻阻止膜。另外，其中形成导通孔130的层和其中形成上层熔丝布线112的层可以被形成为不同的层间绝缘膜。例如，可以通过诸如SiOC等等的低电介质膜形成层间绝缘膜。
下层熔丝布线122被形成在层间绝缘膜202中。导通孔130被形成在蚀刻阻止膜204和层间绝缘膜206中。上层熔丝布线112被形成在层间绝缘膜206中。可以使用双镶嵌工艺或者单镶嵌工艺形成导通孔130和上层熔丝布线112。
可以从铜基金属膜形成上层熔丝布线112、上层引出布线114、第一大面积布线116、下层熔丝布线122、下层引出布线124、第二大面积布线126以及导通孔130。尽管在这里没有示出，阻挡金属膜可以被形成在形成上层熔丝布线112、上层引出布线114、第一大面积布线116、下层熔丝布线122、下层引出布线124、第二大面积布线126以及导通孔130的各个铜基金属膜的侧面和底部上。阻挡金属膜可以包含具有高熔点的金属。阻挡金属膜可以是由例如，Ta、TaN、Ti、TiN、W、WN等等制成。
即，在电熔丝100被切断之前的状态下，阻挡金属膜被形成在下层熔丝布线122和导通孔130之间从而它与形成下层熔丝布线122和导通孔130的铜基金属膜相接触。
接下来，将会描述本实施例中的用于切断电熔丝100的过程。
首先，通过在第一大面积布线116和第二大面积布线126之间施加预定的电压来将适当的功率施加给电熔丝100。例如，尽管没有特别地限于将高电压(Vdd)施加给第二大面积布线126并且接地第一大面积布线116，但是适当的功率被施加给电熔丝100。
通过这样做，形成电熔丝100的导电材料发热并且膨胀。这时，具有进一步远离其中任何一个可以用作散热器的第一大面积布线116或者第二大面积布线126的电流路径的部分易于处于较高的温度中。因此，在具有进一步远离第一大面积布线116或者第二大面积布线126的电流路径的熔丝单元102的附近中的绝缘膜中可能出现裂纹，从而使得导电材料流出。
在本实施例中，上层熔丝布线112可以被形成为当在平面视图中看时长于下层熔丝布线122。即，熔丝单元102可以被构造为好像熔丝单元102的整个长度的中心存在于上层熔丝布线112中。通过这样做，具有最高温度的部分可以被形成在上层熔丝布线112中。另外，上层熔丝布线112可以被形成为具有比下层熔丝布线122大的体积。例如，上层熔丝布线112可以被形成为在垂直于其中电流流过电熔丝100的方向的方向上具有比下层熔丝布线122大的宽度(在下文中被简单地称为“布线宽度”)。例如，假定下层熔丝布线122的布线宽度大约是90nm，那么上层熔丝布线112的布线宽度可以被设置为大约140nm。通过这样做，能够控制的是，裂纹出现在上层熔丝布线112的附近从而导电材料流出并且在上层熔丝布线112中的导通孔130的附近形成变为最高温度的部分。
然而，上述构造只是作为示例，但是可以采用任何其它的构造，只要能够使上层熔丝布线112更热，并因此上层熔丝布线112比下层熔丝布线122更容易地膨胀。结果，当电熔丝100被切断，能够将裂纹选择性地控制为容易出现在上层熔丝布线112的附近。
如图3B中所示，根据导电材料的膨胀，裂纹出现在上层熔丝布线112的附近的层间绝缘膜206中，并因此，形成上层熔丝布线112的导电材料流入层间绝缘膜206中。因此，流出部分170形成在上层熔丝布线112中。另外，由于导电材料快速地移向流出部分170，所以在导电材料的移动太快而不能跟随上面的移动的位置处导电材料被切断。由于导通孔130在基板的平面方向上的面积显著地小于上层熔丝布线112和下层熔丝布线122，因此导通孔130处的导电材料被切断，从而形成切断部分172。
在本实施例中，当在平面图中看时，除了被连接至的导通孔130的区域之外，上层熔丝布线112和下层熔丝布线122可以以不重叠的方式形成。通过这样做，能够避免当形成流出部分170时经由流出部分170连接上层熔丝布线112和下层熔丝布线122。另外，为了确保与导通孔130相的连接，上层熔丝布线112和下层熔丝布线122被形成为当在平面图中看时比导通孔130的直径宽并且以的盲的形式从导通孔130延伸。在这里，“被连接至导通孔130的区域”意味着包括此区域。
在本实施例中，另外，由于阻挡金属膜被形成在导通孔130和下层熔丝布线122之间，所以阻挡金属膜易于从下层熔丝布线122剥离，并且切断部分172易于被形成在阻挡金属膜和上层熔丝布线112之间。另外，在切断状态下，随着形成导通孔130的导电材料与阻挡金属膜一起移动，切断部分172被形成在阻挡金属膜和下层熔丝布线122之间。因此，即使在诸如退火工艺的后续工艺中，能够防止通过阻挡金属或者铜基金属膜形成的导电材料再次移动并且被重新连接至下层熔丝布线122。这允许改进半导体器件200的耐热性。
通过利用上述机制的裂纹帮助型工艺切断电熔丝100，确保切断部分172被形成在不同于流出部分170的区域中。这能够防止电熔丝100的重新连接。
在使用裂纹帮助型工艺切断的电熔丝100中，通过电流生成的焦耳热主导了切断。因此，为了防止要被切断的部分之外的部分中的不想要的布线断开，要求下述构造，即，即使当大的电流流过时该构造不允许第一和第二大面积布线116和126产生热。例如，在本实施例中，可以从诸如宽布线、网格型大面积布线等等形成第一和第二大面积布线116和126。另外，第一和第二大面积布线116和126可以被形成在多层的上方。在本实施例中，第一和第二大面积布线116和126中的每一个可以是通过以网格的形式安排具有例如250nm至400nm的布线宽度的布线形成的大面积布线。
然而，此种低电阻布线可以用作辐射切断电熔丝100所需要的热的散热器。因此，本实施例可以采用使得从第一或者第二大面积布线116和126到是切断部分的导通孔130的电流路径被延长的布置图案。这允许有效地使用当电流流过电熔丝100时生成的焦耳热，从而降低输入功率变化的下限。
返回到图1、图2A以及图2B，可以将第一和第二大面积布线116和126中的每一个构造为在第一方向(这些图中的垂直方向)中具有较长的轴。例如，可以将第一和第二大面积布线116和126中的每一个构造为在第一方向(这些图中的垂直方向)中延伸了1000nm或者更多的长度。在本实施例中，第一和第二大面积布线116和126中的每一个可以具有矩形。即，第一和第二大面积布线116和126中的每一个被提供为在第一方向上延伸。在本实施例中，第一和第二大面积布线116和126中的每一个被提供为当在平面视图中看时彼此相对并且相互隔开。当在平面视图中看时电熔丝100被提供在第一和第二大面积布线116和126之间。
当在平面视图中看时，上层熔丝112、导通孔130以及下层熔丝122在第一方向上延伸并且被形成在同一直线上。上层引出布线114从第一大面积布线116在与第一方向垂直的第二方向(这些图中的水平方向)中延伸，以直角弯曲，然后在第一方向上延伸并且连接至上层熔丝布线112。类似地，下层引出布线124从第二大面积布线126在第二方向上延伸，以直角弯曲，然后在第一方向上延伸并且连接至下层熔丝布线122。此种构造能够抑制面积的增加并且延长熔丝单元102或者第一和第二大面积布线116或者126的电流路径。
在本实施例中，可以将上层引出布线114形成为具有比熔丝单元102的上层熔丝布线112大的布线宽度。下层引出布线124可以被形成为具有比熔丝单元102的下层熔丝布线122大的布线宽度。
在本实施例中，不同于日本特开专利公开NO.2007-73624、Hei-6-140510、2007-5424、2005-39220以及2005-197416中公布的技术，电熔丝的切断部分被设计为处于导通孔130中。与传统的构造不同，本实施例提供了具有弯曲图案的上层引出布线114和下层引出布线124，以便于延长第一和第二大面积布线116和126与熔丝单元102的电流路径，而没有促进布线的变热。因此，上和下层引出布线114和124可以被形成为具有下述布线宽度，使得当电流流流过以切断电熔丝100时，在上和下层引出布线114和124中没有切断布线并且弯曲图案中的布线没有过度变热。
另一方面，如果上和下层引出布线114和124的布线宽度变得太大，那么当电流流过以切断电熔丝100时上和下层引出布线114和124可以用作散热器，这可以导致切断效率的劣化。因此，上和下层引出布线114和124可以被形成为具有足够地窄的布线宽度从而当电流流过以切断电熔丝100时，上和下层引出布线114或者124没有用作散热器而影响熔丝单元102。
例如，上层引出布线114的布线宽度可以被设置为等于或者大于150nm并且等于或者小于400nm。例如，下层引出布线124的布线宽度可以被设置为等于或者大于150nm并且等于或者小于400nm。上和下层引出布线114和124的布线宽度可以被设置为相等或者相互不同。例如，上层引出布线114可以具有比下层引出布线124大的布线宽度。
接下来，将会描述根据本实施例的半导体器件200的效果。
图4是示出根据本实施例的当通过将电压施加给半导体器件200切断电熔丝100时的初始切断缺陷和施加电压之间的关系的视图。为了进行比较，该图还示出当通过将电压施加给图11中所示的半导体50切断电熔丝8时的初始切断缺陷和施加电压之间的关系。
如图11中所示，电熔丝8包括上层引出布线14、上层熔丝布线13、导通孔30、下层熔丝布线22以及下层引出布线24。半导体器件50中第一和第二大面积布线116和126之间的距离被设置为等于根据本实施例的半导体器件200中的第一和第二大面积布线116和126之间的距离。另一方面，在半导体器件50中，由上层熔丝布线12、导通孔30以及下层熔丝布线22组成的熔丝单元在不同于第一和第二大面积布线116和126的延伸方向的方向上延伸。另外，半导体器件50的上和下层引出布线14和24被构造为不具有弯曲图案。因此，图11中所示的半导体器件50的上和下层引出布线14和24被形成为短于根据本实施例的半导体器件200的上和下层引出布线114和124。
返回到图4，如图中所示，“a”和“b”分别示出从图1的半导体器件200和图11的半导体器件50获得的结果。能够从示出的结果看出，半导体器件200在3V的施加电压的情况下几乎没有表现出初始切断缺陷，而半导体器件50在相同的施加电压的情况下表现出大约20％的初始切断缺陷。半导体器件200在大约2.5V的施加电压的情况下表现出大约20％的初始切断缺陷，这意味着与半导体器件50相比较施加电压变化的下限的容许范围能够被加宽了0.5V。
图5是示出对于图1的半导体器件200和图11的半导体器件50中的每一个的输入功率(施加电压)和缺陷率之间的关系的视图。如图5中所示，“a”和“b”分别示出从半导体器件200和半导体器件50获得结果。能够从图5中看出，与半导体器件50相比较，半导体器件200能够具有更宽的施加电压变化的下限的容许范围。
另一方面，当使用裂纹帮助型工艺切断电熔丝时，例如，如果输入过度功率，则导通孔130旁边的绝缘膜消失，并因此，即使当导通孔中出现切断部分时，在由于导电材料的到绝缘膜由于后续组装工艺的热滞后或者时间变化导致消失的部分的移动使得电熔丝中的电阻减少的地方会出现缺陷。因此，为了确定电熔丝的特性，还要求考虑施加电压变化的上限的容许范围。图5还示出当输入功率增加时的缺陷率的结果。如所示，在输入功率的上限侧中，半导体器件50具有比半导体器件200稍微宽的容许范围，但是其间的差不大。
在如半导体器件200和半导体器件50中，通过上层布线、导通孔、下层布线形成的电熔丝中，施加电压变化的上限的容许范围取决于熔丝单元的局部布局(上层布线-导通孔-下层布线)。因此，如果熔丝单元具有相同的布局，则不管熔丝单元周围的结构如何，在施加电压变化的上限的容许范围中几乎不存在变化。因此，通过此理由相信，在其间的输入功率的上限的容许范围方面，在半导体器件200和半导体器件50中几乎不存在任何差别。
如上所述，与半导体器件50相比较，通过延长半导体器件200的熔丝单元102与第一和第二大面积布线116和126的电流路径，在其中不发生切断缺陷的输入功率方面，半导体器件200能够具有更宽的容许范围(切断窗口)。这允许为从工艺变化中导致的诸如晶体管的电流偏差等等的变化提供系统鲁棒性。
另外，利用根据本实施例的半导体器件200，能够加宽施加电压变化的容许范围而没有增加面积。本发明人已经发现，用作散热器的第一和第二大面积布线116和126影响电熔丝100的切断效率的量取决于熔丝单元102与第一和第二大面积布线116和126的电流路径，而不是熔丝单元102与第一或者第二大面积布线116或者126的距离。
例如，是形成布线的铜基金属膜的主要成分的铜的热导率是3.9×10-4(W/μm·K)。另一方面，是典型的绝缘膜材料的SiO2的热导率是1.5×10-6(W/μm·K)。形成低电介质膜的材料的热导率甚至小于SiO2的热导率。因此，即使距离可以用作散热器的第一或者第二大面积布线116或者126的距离稍微小，如果其间存在绝缘膜那么通过散热器的热辐射的影响是不显著的。同时，通过布线辐射生成的大多数焦耳热。因此，在本实施例中，从第一或者第二大面积布线116或者126到熔丝单元102的电流路径被构造为不是当在平面视图中看时为直线。具体地，在本实施例中，第一和第二大面积布线116和126以及熔丝单元102被连接至具有弯曲图案的上和下层引出布线114和124。这允许延伸第一和第二大面积布线116和126与熔丝单元102的电流路径而不改变大面积布线和熔丝单元的距离并且没有增加面积。因此，能够有效地减少热辐射，这可以导致更宽的施加电压变化的下限的容许范围。
图6是解释图1中所示的半导体器件200的尺寸的平面图。
在该图中，假定当在平面视图中看时，第一和第二大面积布线116和126之间的距离是L，从下层引出布线124和第二大面积布线126之间的接触部分到弯曲部分的长度是A，并且从上层引出布线114和第一大面积布线116之间的接触部分到弯曲部分的长度是C。在这样的情况下，建立L＝A+C的关系。因此，假定包括上层熔丝布线112和下层熔丝布线122的上层引出布线114的弯曲部分到下层引出布线124的弯曲部分的直线部分的长度是B并且熔丝单元的长度是D。
在这里，由于要求取决于为了切断电熔丝100而使用的晶体管、读取电路等等的尺寸进行设置所以长度B必须大到一定程度。在本实施例中，例如，当L/B的值被设置为等于或者大于0.5并且等于或者小于2时，面积节省的效果增加。另外，熔丝单元102的长度D被设置为满足电熔丝100的电气特性。在本实施例中，例如，当整个长度(A+B+C)除以熔丝单元102的长度D的(A+B+C)/D的值被设计为等于或者大于3并且等于或者小于6时，面积节省的效果增加。这允许施加电压变化的容许范围的延伸而没有增加面积。
在图11中所示的示例中，第一和第二大面积布线16和26之间的距离是与图6中所示的本实施例中的电熔丝100中相同的L。在本实施例中，能够延伸从第一和第二大面积布线116和126到熔丝单元102的电流路径而没有增加面积。
(其它的实施例)
图7、图8A以及图8B是示出在电熔丝100的熔丝单元102的附近形成的防护部分150的构造。
在图7中所示的示例中，防护部分150被形成为当在平面视图中看时的直线形式。防护部分150可以被提供在电熔丝100的熔丝单元102的两侧。防护部分150可以包括被形成在与下层熔丝布线122同一层中的防护下层布线(未示出)、形成在与导通孔130同一层中的防护下层导通孔153、形成在与上层熔丝布线112同一层中的防护上层布线152、形成在防护上层布线152的上层中的防护上层导通孔(未示出)、以及形成在防护上层导通孔的上层中的上板。上板可以被构造为覆盖两个防护部分150之间的整个区域。跨过其中形成上层熔丝布线112、导通孔130、以及下层熔丝布线122的层连续地形成堆叠的防护部分150的防护上层布线152、防护下层导通孔153以及防护下层布线。另外，当在平面视图中看时防护部分150的堆叠的防护上层布线152、防护下层导通孔153以及防护下层布线形成为相同的形状。在这里，防护部分150可以处于其中没有被电气地连接至其它的元件的浮置状态中。
通过上述构造，当流出部分170被形成在上层熔丝布线112中时，防止形成上层熔丝布线112的导电材料即使当导电材料喷出时四处分散。另外，在本实施例中，防护部分150可以被构造为当在平面视图中看时在与第一和第二大面积布线116和126相同的方向上延伸。即，基本上平行于第一和第二大面积布线116和126提供防护部分150。这能够即使在导电材料流出之后防止导电材料流接触第一和与第二大面积布线116和126，这可以导致由于导电材料流的漂移导致的泄露产生的可能性的锐减。另外，在本实施例中，由于防护部分150处于浮置状态中，因此即使上层熔丝布线112接触防护部分150，也对确定电熔丝100的切断状态没有影响，并且没有改变电熔丝100的电阻。
在图8A和图8B中所示的示例中，当在平面视图中看时，在熔丝单元102的两侧形成的两个防护部分150在形成上层熔丝布线112的部分中不具有直线形状而是具有弯曲形状，从而这些防护部分被安排为比其它的区域更加靠近于电熔丝100。
在本示例中，防护部分150可以包括在与下层熔丝布线122同一层中形成的防护下层布线(未示出)、在与导通孔130同一层中形成的防护下层导通孔153、形成在与上层熔丝布线112同一层中的防护上层布线152、形成在防护上层布线152的上层中的防护上层导通孔(未示出)、以及形成在防护上层导通孔的上层中的上板(未示出)。跨过其中形成上层熔丝布线112、导通孔130、以及下层熔丝布线122的层连续地形成防护部分150的堆叠的防护上层布线152、防护下层导通孔153以及防护下层布线。另外，当在平面视图中看时，防护部分150的堆叠的防护上层布线152、防护下层导通孔153以及防护下层布线被形成为相同的形状。在这里，防护部分150可以是处于其中没有被电气地连接至其它的元件的浮置状态中。
另外，还在本示例中，由于防护部分150是处于浮置状态中，因此即使上层熔丝布线112接触防护部分150，对确定电熔丝100的切断状态也没有影响，并且没有改变电熔丝100的电阻。另一方面，当上和下层熔丝布线112和122中每一个接触防护部分150时，在切断电熔丝100之后，由于通过防护部分150电气地连接上和下层熔丝布线112和122，所以存在错误判断电熔丝100的切断状态的可能性。
在本示例中，在其上形成上层熔丝布线112的层中防护上层布线152和上层熔丝布线112之间的距离比在其上形成下层熔丝布线122的层中防护下层布线和下层熔丝布线122之间的距离窄。在此构造的情况下，通过在上层熔丝布线112的附近安排防护上层布线152并且加宽下层熔丝布线122和防护下层布线之间的距离，即使形成下层熔丝布线122的导电材料流出，导电材料也没有接触防护下层布线。通过插入其间的防护部分150能够防止上和下层熔丝布线112和122之间的短路。
图9、图10A和图10B示出其它的示例。
尽管图1的示例示出下述构造，其中第一和第二大面积布线116和126被提供为当在平面视图中看时彼此相对并且相互隔开，但是第一和第二大面积布线116和126可以被构造为当在平面视图中看时被堆叠或者重叠。在这里，当在平面视图中看时，第一引出布线114和第二引出布线124分别与第一大面积布线116和第二大面积布线126在不同位置连接。而且在此构造中，通过采用与本实施例中的电熔丝100的布局相同的构造能够加宽施加电压变化的容许范围而没有增加面积。
另外，在本实施例中，如上所述，要求上和下层引出布线114和124被构造为当电流流过以切断电熔丝100时弯曲图案没有过度变热。因此，优选的是，上和下层引出布线114和124被构造为不具有通过弯曲一次并且再次弯曲为折回导致的平行的延伸区域。
图12是示出其中由于被折回导致上层引出布线14具有平行的延伸区域的半导体器件50的示例的视图。与图11中所示的那些相同，电熔丝8包括上层引出布线14、上层熔丝布线12、导通孔30、下层熔丝布线22以及下层引出布线24。由于被折回使得上层引出布线14具有平行的延伸区域。通过此构造，上层引出布线14易于在折回部分和平行延伸部分中变热。因此，在上层引出布线14的部分中，而不是在导通孔30的部分中存在电熔丝8的切断的很高的可能性。如果在上层引出布线14中切断电熔丝8，那么不能实现下述优点，即在导通孔中切断电熔丝8时很难出现重新连接。另外，如果在平行延伸部分在上层引出布线14中形成流出部分70，那么这增加泄漏路径(短路)的出现从而不管存在切断而形成重新连接的风险。根据上面的描述，在本实施例中，优选的是，上和下层引出布线114和124不具有由于折回导致的平行延伸区域。
虽然已经参考附图描述本发明的示例性实施例，但是公布的实施例仅为示例性的并且可以采用其它不同的构造。
虽然在上述实施例中已经示出第一层处于第二层的上面并且流出部分170形成在上层上的上层熔丝布线112中，但是可以构造为第二层处于第一层的上面并且流出部分170被形成在下层中的下层熔丝布线122中。
显然的是，本发明不限于上述实施例，并且可以在不脱离本发明的范围和精神的情况下进行修改和变化。

Claims (14)

1.一种半导体器件，包括：
基板；
电熔丝，所述电熔丝被形成在所述基板的上方；
第一大面积布线，所述第一大面积布线形成在所述基板上方的至少第一层中，用于将电压施加给电熔丝；
第二大面积布线，所述第二大面积布线形成在所述基板上方的不同于所述第一层的至少第二层中，用于将电压施加给所述电熔丝，
其中所述电熔丝包括：
熔丝单元，所述熔丝单元包括形成在所述第一层中的第一熔丝布线、形成在所述第二层中的第二熔丝布线、以及连接所述第一熔丝布线和所述第二熔丝布线的导通孔，并且其中当切断所述熔丝时形成构成所述电熔丝的导电材料的流出部分和切断部分；
第一引出布线，所述第一引出布线形成在所述第一层中，连接所述第一熔丝布线和所述第一大面积布线，并且具有弯曲图案；以及
第二引出布线，所述第二引出布线形成在所述第二层中，连接所述第二熔丝布线和所述第二大面积布线，并且具有弯曲图案。
2.根据权利要求1所述的半导体器件，其中，在所述熔丝单元中，通过从所述第一熔丝布线中流出构成所述电熔丝的所述导电材料形成所述流出部分。
3.根据权利要求1所述的半导体器件，其中，在所述熔丝单元中，在所述导通孔处形成所述切断部分。
4.根据权利要求2所述的半导体器件，其中，在所述熔丝单元中，在所述导通孔处形成所述切断部分。
5.根据权利要求1所述的半导体器件，其中所述第一引出布线被形成为具有比所述第一熔丝布线大的布线宽度，并且
其中所述第二引出布线被形成为具有比所述第二熔丝布线大的布线宽度。
6.根据权利要求1所述的半导体器件，其中所述第一大面积布线和所述第二大面积布线被分别提供为在第一方向上延伸，并且
其中所述第一熔丝布线、所述导通孔以及所述第二熔丝布线被形成为当在平面视图中看时在所述第一方向上在同一直线上延伸。
7.根据权利要求6所述的半导体器件，其中所述第一引出布线从所述第一大面积布线在垂直于所述第一方向的第二方向上延伸、以直角弯曲、并且然后在所述第一方向上延伸以被连接至所述第一熔丝布线，并且
其中所述第二引出布线从所述第二大面积布线在所述第二方向上延伸、以直角弯曲、并且然后在所述第一方向上延伸以被连接至所述第二熔丝布线。
8.根据权利要求6所述的半导体器件，其中所述第一大面积布线和所述第二大面积布线被提供为当在平面视图中看时彼此相对并且相互隔开，并且
其中当在平面视图中看时，所述第一熔丝布线、所述导通孔以及所述第二熔丝布线被提供在所述第一大面积布线和所述第二大面积布线之间。
9.根据权利要求7所述的半导体器件，其中所述第一大面积布线和所述第二大面积布线被提供为当在平面视图中看时彼此相对并且相互隔开，并且
其中当在平面视图中看时，所述第一熔丝布线、所述导通孔以及所述第二熔丝布线被提供在所述第一大面积布线和所述第二大面积布线之间。
10.根据权利要求6所述的半导体器件，其中所述第一大面积布线和所述第二大面积布线被提供为当在平面视图中看时被堆叠，并且
其中当在平面视图中看时，所述第一引出布线和所述第二引出布线在不同位置处分别与所述第一大面积布线和所述第二大面积布线相连接。
11.根据权利要求7所述的半导体器件，其中所述第一大面积布线和所述第二大面积布线被提供为当在平面视图中看时被堆叠，并且
其中当在平面视图中看时，所述第一引出布线和所述第二引出布线在不同位置处分别与所述第一大面积布线和所述第二大面积布线相连接。
12.根据权利要求1所述的半导体器件，其中所述第一熔丝布线被形成为具有比所述第二熔丝布线大的体积。
13.根据权利要求1所述的半导体器件，其中所述第一层被提供在所述第二层的上方，通过含铜金属膜和覆盖含铜金属膜的侧面和底部的阻挡金属膜形成所述第一熔丝布线、所述第二熔丝布线以及所述导通孔中的每一个，并且所述阻挡金属膜被提供在所述第二熔丝布线和所述导通孔之间以在切断之前保持与形成所述第二熔丝布线和所述导通孔的含铜金属膜相接触。
14.根据权利要求1所述的半导体器件，其中当在平面视图中看时，除了被连接至所述导通孔的区域之外，所述第一熔丝布线和所述第二熔丝布线以不重叠的方式形成。
CN 200910179792 2008-10-17 2009-10-19 半导体器件 Expired - Fee Related CN101728359B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-269004 2008-10-17
JP2008269004A JP5405796B2 (ja) 2008-10-17 2008-10-17 半導体装置

Publications (2)

Publication Number Publication Date
CN101728359A true CN101728359A (zh) 2010-06-09
CN101728359B CN101728359B (zh) 2012-01-11

Family

ID=42107983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910179792 Expired - Fee Related CN101728359B (zh) 2008-10-17 2009-10-19 半导体器件

Country Status (3)

Country Link
US (2) US8080861B2 (zh)
JP (1) JP5405796B2 (zh)
CN (1) CN101728359B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956612A (zh) * 2011-08-26 2013-03-06 联华电子股份有限公司 电熔丝结构
CN104347588A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 电熔丝结构
CN102956612B (zh) * 2011-08-26 2016-12-14 联华电子股份有限公司 电熔丝结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043841B1 (ko) * 2008-10-14 2011-06-22 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈
JP6805633B2 (ja) * 2016-08-24 2020-12-23 富士通株式会社 電子デバイスおよびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5685846A (en) * 1979-12-14 1981-07-13 Fujitsu Ltd Semiconductor integrated circuit device
EP0563852A1 (en) 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zag fuse for reduced blow-current applications
US5608257A (en) * 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device
JP2005039220A (ja) * 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
JP2005197416A (ja) 2004-01-06 2005-07-21 Seiko Instruments Inc 半導体装置およびトリミング装置
JP4699102B2 (ja) 2005-06-22 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
US7579673B2 (en) * 2005-08-24 2009-08-25 Nec Electronics Corporation Semiconductor device having electrical fuse
JP4741907B2 (ja) * 2005-09-05 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4880950B2 (ja) 2005-09-05 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
US7701035B2 (en) 2005-11-30 2010-04-20 International Business Machines Corporation Laser fuse structures for high power applications
JP4861051B2 (ja) * 2006-05-09 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4908055B2 (ja) * 2006-05-15 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4861060B2 (ja) 2006-06-01 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4903015B2 (ja) * 2006-06-06 2012-03-21 ルネサスエレクトロニクス株式会社 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法
JP4871031B2 (ja) * 2006-06-06 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置およびヒューズの判定方法
US8749020B2 (en) 2007-03-09 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal e-fuse structure design

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956612A (zh) * 2011-08-26 2013-03-06 联华电子股份有限公司 电熔丝结构
CN102956612B (zh) * 2011-08-26 2016-12-14 联华电子股份有限公司 电熔丝结构
CN104347588A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 电熔丝结构
CN104347588B (zh) * 2013-07-24 2017-09-26 中芯国际集成电路制造(上海)有限公司 电熔丝结构

Also Published As

Publication number Publication date
US20100096723A1 (en) 2010-04-22
US8080861B2 (en) 2011-12-20
US20110272778A1 (en) 2011-11-10
JP5405796B2 (ja) 2014-02-05
CN101728359B (zh) 2012-01-11
JP2010098185A (ja) 2010-04-30
US9111934B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
US7795699B2 (en) Semiconductor device
US8421186B2 (en) Electrically programmable metal fuse
US8952487B2 (en) Electronic circuit arrangement
CN100517714C (zh) 半导体器件及其制作方法
CN101562172B (zh) 半导体装置
JP2005057186A (ja) 半導体装置
US7489230B2 (en) Semiconductor device and method of manufacturing the same
JP5536824B2 (ja) 半導体装置およびその製造方法
US20150004781A1 (en) Forming beol line fuse structure
JP2007324400A (ja) 半導体装置および電気ヒューズの切断方法
CN100514626C (zh) 用于确定熔丝状态的半导体装置和方法
KR20090112390A (ko) 전기적 퓨즈 소자
CN101728359B (zh) 半导体器件
JP2009141266A (ja) 半導体装置
KR20140117907A (ko) 이퓨즈 소자 및 이의 제조방법
CN101651127B (zh) 半导体器件
CN1768423B (zh) 半导体装置
US20190051573A1 (en) Semiconductor device
JP2010135435A (ja) 半導体装置
TW202331979A (zh) 半導體裝置
US20170372861A1 (en) Fuse Element Assemblies
JP2010161122A (ja) 半導体装置
JP2012043905A (ja) 半導体装置
JP2011023391A (ja) 電子部品装置および変化部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120111

Termination date: 20131019