CN100514626C - 用于确定熔丝状态的半导体装置和方法 - Google Patents

用于确定熔丝状态的半导体装置和方法 Download PDF

Info

Publication number
CN100514626C
CN100514626C CN200710106568.1A CN200710106568A CN100514626C CN 100514626 C CN100514626 C CN 100514626C CN 200710106568 A CN200710106568 A CN 200710106568A CN 100514626 C CN100514626 C CN 100514626C
Authority
CN
China
Prior art keywords
fuse
conductive region
contact target
target conductive
under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710106568.1A
Other languages
English (en)
Other versions
CN101086983A (zh
Inventor
冈田纪雄
上田岳洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101086983A publication Critical patent/CN101086983A/zh
Application granted granted Critical
Publication of CN100514626C publication Critical patent/CN100514626C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

一种半导体装置,包括:半导体衬底;熔丝,其包括导电材料并且形成在半导体衬底上;接触目标导体区域,其被放置在半导体衬底上的熔丝周围,这样形成该接触目标导体区域,以便当执行切断该熔丝的处理时,通过构成该熔丝的导电材料使其与该熔丝电接触;以及确定单元,其检测该熔丝是否电断开,以及检测该接触目标导体区域与该熔丝是否电连接,并且当检测到所述熔丝电断开时或检测到所述接触目标导体区域与所述熔丝之间的电连接时,确定该熔丝处于切断状态。

Description

用于确定熔丝状态的半导体装置和方法
本申请基于日本专利申请No.2006-157604,其内容通过引用在此被并入本文。
技术领域
本发明涉及一种用于确定熔丝状态的半导体装置及方法,并且更具体地,涉及一种包含熔丝的半导体装置以及用于确定熔丝状态的方法。
背景技术
在已知的现有技术中,熔丝被安装在半导体装置上,用于通过切断该熔丝来调整该半导体装置中使用的阻值,或者分离出有缺陷的元件并接着用正常的元件进行替换。切断熔丝的典型方式包括通过以激光束照射部分熔丝来切断熔丝以及通过施加电流来切断熔丝。
日本未审专利公开2005-57186描述了一种电熔丝,其中利用如下现象来切断该电熔丝,即,构成该电熔丝的材料通过电迁移而迁移。这里,由于其中要被切断的电熔丝部分是由板包围的结构,因此当电流流经该熔丝时在要被切断部分中产生的热量就会被收集或积累。这样,就会加速该切断。
日本未审专利公开2004-342729,日本未审专利公开2000-31283,日本未审专利公开2001-210093,日本未审专利公开2004-265523,以及日本未审专利公开2004-103610都描述了一种用于确定这种熔丝的切断状态的方法。
日本未审专利公开2004-342729描述了一种确定电路,其用于根据基准阻抗与熔断之后熔丝的阻抗之间的差值来确定熔丝的熔断状态。
日本未审专利公开2000-31283描述了一种电路,其具有输出反相器,用于监视熔丝的状态,以及转换晶体管,该晶体管初始地熔化切断该熔丝并且当初始熔断该熔丝之后识别出细丝的再生长时自动地再次熔化该熔丝。
日本未审专利公开2001-210093描述了一种输出修复信号的修复信号生成电路,该修复信号用于准确地检测该熔丝是否被切断,使得能够保证对具有故障部分的电路进行修理。
日本未审专利公开2004-265523描述了一种半导体装置,它的结构使其同正常模式相比,能够通过切换模式信号增加闩锁电路中驱动电路的性能。
日本未审专利公开2004-103610描述了一种用于进行调整的微调图形(trimming pattern)(电熔丝),用于选择该用于调整的电路是否连接,其中该用于调整的电路事先已经被在半导体集成电路上制备。图10为显示日本未审专利公开2004-103610中描述的微调图形的示意图。该微调图形包括两个焊盘11和12,其上加上了电压,精细互连10,用于连接该两个焊盘11和12,以及两个连接13和14,它们分别位于该精细互连10的两侧,不与该精细互连10接触,并且与用于调整的电路以及该半导体集成电路相连。通过该微调图形,当在焊盘11和12之间加上电压时,电流流经该精细互连10,使得该精细互连10熔化,以与该连接13和14相连。通过该操作,与该连接13和14相连的调整电路被接通,并且进行这样的微调。在这种情况下,通过使得该精细互连10被切断,以使与该焊盘11和12相连的调整电路被关掉,而不进行该微调。所描述的是,与熔断该精细互连10相比,更容易使得该熔化的金属与附近的连接13和14相连。这样,所描述的是,可以在很短的时间内更容易地进行微调。
但是,在日本未审专利公开2005-57186,2004-342729,2000-31283,2001-210093,以及2004-265523中描述的现有技术中存有问题,即在熔丝没有被充分切断或者构成该熔丝的材料的迁移以导致该熔丝一旦被切断之后就重新连接的情况下,无法准确地确定要被切断的熔丝的切断状态。另外,随着半导体的小型化,互连之间的距离也变得更小。因此,互连之间的短路问题已经变得非常明显。
并且,在日本未审专利公开2004-103610也存在问题,即在熔化的金属没有与该连接13和14相接触或者构成该熔丝的材料迁移而导致一旦进行接触之后再次被切断的情况下无法正确地确定熔丝的切断状态。另外,在日本未审专利公开2004-103610描述的结构中,需要增加一个结构,用于在焊盘11和12,以及两个连接13和14之间施加电压。这样,就会出现另一个问题,即面积增加。
发明内容
根据本发明,提供了一种半导体装置,包括:
半导体衬底;
熔丝,由导电材料构成并且形成在半导体衬底上;
接触目标导体区域,其被放置在半导体衬底上的熔丝周围,并这样形成该接触目标导体区域,以便当执行切断该熔丝的处理时,通过构成该熔丝的导电材料使该接触目标导体区域与该熔丝电接触;以及
确定单元,其检测该熔丝是否电断开,以及该接触目标导体区域与该熔丝是否电连接,并且当检测到该熔丝电断开时或检测到该接触目标导体区域与该熔丝之间的电连接时,确定该熔丝处于切断状态。
本发明提供了一种用于确定半导体装置中的熔丝状态的方法,其中该半导体装置包括熔丝,其中该熔丝包括导电材料并形成在半导体衬底上;以及接触目标导体区域,其被放置在半导体衬底上的熔丝周围,这样形成该接触目标导体区域,以便当执行切断该熔丝的处理时,通过构成该熔丝的导电材料使该接触目标导体区域与该熔丝电连接,该用于确定熔丝状态的方法包括:
检测该熔丝是否电断开,
检测该接触目标导体区域与该熔丝是否电连接;以及
当检测到所述熔丝电断开时或检测到该接触目标导体区域与该熔丝之间的电连接时,确定该熔丝处于切断状态。
在该结构中,能够改进确定该熔丝的切断状态的准确性。另外,当执行切断熔丝的处理时,在该结构中,该接触目标导体区域与该熔丝电连接。当检测该接触目标导体区域是否与熔丝电连接时,需要将接触目标导体区域或熔丝之一接地。在本发明的结构中,使用互连将该熔丝接地,其中该互连用于使得现有熔丝接地,并且因此,可以检测该接触目标导体区域是否与熔丝电连接。因此,不需要额外地提供用于接地的特定互连,并且能够增加确定熔丝状态的准确性,同时防止具有非常简化结构的该装置的面积的增加。
本发明的半导体装置可以具有一种结构,其中在该熔丝中,在一端侧与连接部分之间形成切断部分,该连接部分在切断状态下与接触目标导体区域相连。
本发明的半导体装置可以具有一种结构,其中该熔丝包括由导电材料构成的流出部分,其从熔丝流出,以与该接触目标导体区域相连以及在切断状态下在流出部分与第一检测单元之间形成切断部分。
本发明发现了一种用于切断熔丝的新技术。这里,该熔丝可以是用电流切断的电熔丝。通过给电熔丝提供某一结构以及通过根据施加电压的方法进行控制,当电熔丝被切断时,构成该电熔丝并作为该电熔丝一部分的导体被迫流向外部,并且这样,就会丧失该材料的迁移与供应之间的平衡,从而在其他部分中形成较大的切断部分。
可以有选择地设置该熔丝与接触目标导体区域之间的连接部分以及切断熔丝的切断部分。结果,如上所述,就能够提供一种结构,其中在一端侧与连接部分之间的部分中切断熔丝,并且该连接部分在切断状态下与接触目标导体区域相连。另外,该方法允许以改进的条件切断状态中电熔丝的断开继续保持。
这里,“外部”就是指在被切断之前的状态下形成该熔丝的区域的外部。例如,在该熔丝由互连构成的情况下,它可以表示用于互连的沟槽的外部。因此,构成该熔丝的导电材料沿着流出部分的方向被吸出,并且在不同于该流出部分的部分中切断该熔丝。
根据本发明,能够提高确定熔丝状态的准确性。
附图说明
本发明的上述和其他目标,优点和特征将会通过下面参照附图对某些优选实施例的说明而变得更加清晰,其中:
图1示出了根据本发明实施例的半导体装置的结构;
图2示出了图1的半导体装置中切断检测电路和接触检测电路的结构的具体例子;
图3示出了根据本发明实施例的熔丝被切断的状态;
图4A和4B示出了根据本发明实施例的具体结构的顶视图;
图5A和5B为沿着图4A和4B中的线A-A’的剖面图;
图6示意性地示出了根据本发明实施例的半导体装置的结构;
图7A和7B示出了熔丝和接触目标导体的特定结构;
图8A和8B示出了熔丝和接触目标导体的特定结构;
图9示意性地示出了根据本发明实施例的另一个半导体装置的结构;以及
图10示出了根据现有技术的修正图形的平面图。
具体实施方式
现在将参照说明性实施例来描述本发明。本领域内的技术人员可以认识到的是,通过使用本发明的教导可以实现许多变化实施例,并且本发明并不仅限于用于说明目的的实施例。
第一实施例
图1示意性地示出了根据本发明实施例的半导体装置的结构。
半导体装置100包括半导体衬底(未示出),熔丝102,其中包括导电材料并且形成在该半导体衬底上,以及接触目标导体区域108,其被放置在半导体衬底上的熔丝102周围,形成该接触目标导体区域,以便当执行切断该熔丝102时,通过构成该熔丝102的导电材料使该接触目标导体区域与该熔丝102电连接。
该半导体装置100还包括确定单元115,其检测该熔丝102是否电断开,以及另外,检测该接触目标导体区域108与该熔丝102是否电连接,并且这样,当检测到该熔丝102电断开时,或检测到该接触目标导体区域108与该熔丝102之间的电连接时,确定该熔丝102处于切断状态。
根据本实施例,该确定单元115包括切断检测电路110(第一检测单元),接触检测电路112(第二检测单元),以及NOR电路114(输出单元)。该切断检测电路110与熔丝102的一端相连,并检测该熔丝102是否电断开。该接触检测电路112与接触目标导体区域108相连,并检测该接触目标导体区域108与该熔丝102是否电连接。来自切断检测电路110的输出以及来自接触检测电路112的输出被输入给NOR电路114,该NOR电路114在如下情况下输出表示该熔丝102处于切断状态的信号,该情况为,切断检测电路110检测到该熔丝102电断开时,或者该接触检测电路112检测到该接触目标导体区域108与该熔丝102之间的电连接时。第一终端116与熔丝102的另一端相连。该接触目标导体区域108被放置在该熔丝102附近并与接触检测电路112相连。该NOR电路114的输出与第二终端118相连。
在该熔丝的另一端(第一终端116)接地的情况下,该切断检测电路110将预定电位提供给熔丝102的一端,并检测在一端的电位为高或低。这样,该切断检测电路110在该电位高于参考电位的情况下检测到该熔丝102电断开,以及在该电位低于参考电位的情况下检测到该熔丝102没有电断开。该切断检测电路110可以在例如检测到地电位的情况下确定该电位为低,以及在检测到与提供给该熔丝102一端的电位大致相同的电位的情况下确定该电位为高。
该接触检测电路112在熔丝102接地的情况下将预定电位提供给接触目标导体区域108,并检测该接触目标导体区域108的电位为高或者低。这样,该接触检测电路112在该电位高于参考电位的情况下检测到该接触目标导体区域108和熔丝102没有电连接,并且在该电位低于参考电位的情况下检测到该接触目标导体区域108和熔丝102电连接。该接触检测电路112可以在检测到接地电位的情况下确定该电位为低,并且在检测到与提供给该接触目标导体区域108的电位大致相同的电位的情况下确定该电位为高。
图2示出了图1的半导体装置100中切断检测电路110和接触检测电路112的具体例子的结构。
该切断检测电路110包括第一开关130,第一反相器132,第二反相器134以及第三反相器136。该第一反相器132与第二反相器134相连成环形,其中来自一个反相器的输出被分别输入给另一个,并且起到存储器电路的作用。该熔丝102和第一开关130与第一反相器132的输入相连。该第一开关130接通和断开电源线Vcc与第一反相器132之间的连接。该第一反相器132的输出被输入给第三反相器。该第三反相器136的输出被输入给NOR电路114。
该接触检测电路112包括第二开关140,第四反相器142以及第五反相器144。该第四反相器142与第五反相器144相连成环形,其中一个反相器的输出被分别输入给另一个,并且起到存储器电路的作用。该接触目标导体区域108以及第二开关140与第四反相器142的输入相连。该第二开关140接通和断开电源线Vcc与第四反相器142之间的连接。第四反相器142的输出被输入给NOR电路114。该接触检测电路112可以具有与用于确定抗熔丝是否电连接类似的结构。
图3示出了处于切断状态的本实施例的熔丝102。当根据本实施例的熔丝102处于切断状态时,在具有接触目标导体区域108的接触部分(连接区域)150与切断检测电路110之间形成切断部分152(切断区域)。
在该结构中,在第一终端116接地以及预定电位(Vcc)被提供给接触目标导体区域108的情况下,该接触目标导体区域108的电位根据该接触目标导体区域108是否与熔丝102电连接而发生变化。因此,可以通过该接触检测电路112来检测该接触目标导体区域108与熔丝102之间的电连接状态。在这种情况下,当接触目标导体区域108通过接触部分150与熔丝102电连接时,该接触目标导体区域108的电位变为GND。同时,当接触目标导体区域108不与熔丝102电连接时,该接触目标导体区域108的电位变为Vcc。
接下来,具体描述具有上述结构的半导体装置100中用于确定该熔丝102是否处于切断状态的处理过程。首先,描述该切断检测电路110的检测过程。
该第一开关130接通,使得该第一反相器132与电源线Vcc相连。结果,预定电位(Vcc)被提供给该熔丝102的一端。另外,该第一终端116接地(GND)。接着,经过预定时间后,断开该第一开关130。
在上述状态中该熔丝102没有电断开的情况下,电流流经该熔丝102,因此,该熔丝102一端的电位变为GND(低电位)。因此,进入第一反相器132的输入变为GND(低电位),并且进入第三反相器136的输入变为Vcc。这时,GND被从第三反相器136输入至NOR电路114中。同时,在熔丝102电连接的情况下,没有电流流经该熔丝102,且因此,在熔丝102一端的电位保持在Vcc(高电位)。因此,进入第一反相器132的输入变为Vcc(高电位),并且进入第三反相器136的输入变为GND。这时,Vcc被从第三反相器136输入至NOR电路114中。
接下来,描述该接触检测电路112的检测过程。
该第二开关140被接通,使得该第四反相器142与电源线Vcc相连。结果,预定电位(Vcc)被提供给接触目标导体区域108。另外,该第一终端接地(GND)。接着,经过预定时间后,断开该第二开关140。
在该接触目标导体区域108与熔丝102电连接的情况下,也就是说,在上述状态中进行电断开熔丝102的过程的情况下,该接触目标导体区域108通过接触部分150与熔丝102电连接,并且因此,该接触目标导体区域108的电位变为GND(低电位)。因此,进入该第四反相器142的输入变为GND(低电位),并且Vcc被从第四反相器142输入进NOR电路114中。同时,在接触目标导体区域108没有电连接的情况下,也就是说,在没有进行电断开熔丝102的处理的情况下,该接触目标导体区域108的电位变为Vcc(高电位)。因此,进入该第四反相器142的输入变为Vcc(高电位),并且GND被从第四反相器142输入进NOR电路114中。
根据本实施例,切断检测电路110和接触检测电路112可以同时进行检测。也就是说,可以同时接通该第一开关130和第二开关140,以便于进行上述检测。
只有当来自切断检测电路110的输入以及来自接触检测电路112的输入都为GND时,该NOR电路114才输出Vcc,否则输出GND。根据本实施例,该确定单元115可以在来自NOR电路114的输出为GND的情况下确定该熔丝102处于切断状态,并且在来自NOR电路114的输出为Vcc的情况下确定该熔丝102没有电断开并且没有处于切断状态。
如上所述,在根据本实施例的半导体装置100中,能够改进确定该熔丝102的切断状态的准确性。即使包括该熔丝102(其中在该熔丝102上执行切断过程)的半导体装置100被长时间使用并且熔丝102的两端都短路,也可以在,例如,检测到熔丝102与接触目标导体区域108之间的连接时,确定该熔丝102处于切断状态。反之,即使包括该熔丝102(其中在该熔丝102上执行切断过程)的半导体装置100被使用了很长时间并且熔丝102与接触目标导体区域108之间的连接被打开时,也可以在检测到熔丝102断开时,确定该熔丝102处于切断状态。
接下来,描述根据本实施例的熔丝102的具体结构以及将其切断的过程。根据本实施例,该熔丝102可以为电熔丝,其中电流流经该电熔丝时,该电熔丝就能够被切断。本发明者发现一种技术,用于通过为电熔丝提供某一结构以及通过根据一方法的控制来切断电熔丝,其中该方法中按照如下方式将电压施加于电熔丝:即,构成电熔丝的材料被迫流向电熔丝的外部,并且这样,当电熔丝被切断时就会在材料的迁移和供给之间失去平衡,从而在其他部分中形成更大的切断部分。也就是说,额外的电源被加在要在其上执行切断处理的电熔丝上,这样,电流流经该电熔丝,因此该导电材料受热并膨胀。当该导电材料膨胀时,包围该导电材料的涂覆膜中就会出现裂缝。并且,该导电材料的膨胀使得该导电材料被迫穿过包围该导电材料的涂覆膜中的裂缝流向外部。结果,导电材料的迁移和供给之间的平衡就会丧失,并且在除了已经流出导电材料的区域以外的另一个部分生成更大的切断部分。下面,根据该技术的电熔丝切断被称为“裂缝辅助型切断”。
该裂缝辅助型切断能够很容易地切断该电熔丝,并且能够保持很好的切断状态。另外,能够对该电熔丝的结构进行修改,使得能够有选择地形成该导电材料流出以及导电材料被切断的部分。根据本实施例,使用裂缝辅助型切断来执行切断该熔丝102的过程。
图4A和4B从上方显示了根据本实施例的熔丝102的结构。在该熔丝102的结构中,当执行切断过程时,有选择地形成接触部分150和切断部分152。图4A示出了切断之前的状态,图4B示出了切断之后的状态。
半导体装置100具有半导体衬底(未示出)以及该半导体衬底上形成的熔丝102。该熔丝102由第一互连103c和第二互连103e以及通路103d构成,该第一互连103c和第二互连103e们形成在不同的层中,且通路103d与该第一互连103c和第二互连103e相连。这里,第一互连103c形成在上层,并且第二互连103e形成在下层。第二互连103e的一端与第二焊盘部分106相连,另一端与通路103d相连。第一互连103c的一端与通路103d相连,另一端与第一焊盘部分104相连。该第一焊盘部分104与第一终端116相连。该第二焊盘部分106与切断检测电路110相连。
该第一互连103c具有折叠的互连结构103b。该折叠的互连结构103b具有第一直线部分,其与第一焊盘部分104相连,第二直线部分,其与第一直线部分大致平行放置,第三直线部分,其与第二直线部分大致平行放置,第四直线部分,其与第三直线部分大致平行放置,第一连接部分,其与第一直线部分以及第二直线部分相连,第二连接部分,其与第二直线部分以及第三直线部分相连,第二连接部分,其与第三直线部分以及第四直线部分相连,以及第四连接部分,其与第四直线部分以及通路103d相连。
另外,根据本实施例,在该半导体装置100的结构中,熔丝102的顶面、底面、以及各侧面都覆盖有覆盖构件404。该覆盖构件404由通路402、电极400、以及板(未示出)构成。该电极400可以被配置作为焊盘电极,该焊盘电极与熔丝102的第一互连103c形成在相同的层中。该通路402形成在电极400的上层和下层中,并将在更上层和更下层中形成的板与电极400彼此相连。该通路402可以被配置为裂缝通路,在该结构中,通路402和电极400能够以壁的形式(in wallform)覆盖在该熔丝102周围。结果,当电流在第一焊盘部分104以及第二焊盘部分106之间流动时,熔丝102中产生的热量被覆盖构件404反射,以致于在该覆盖构件404的内部被收集。这样,就很容易在该熔丝102中形成接触部分150以及切断部分152。另外,该覆盖构件404还起到防止扩散结构的作用,用于当熔丝102被切断时,防止构成该熔丝102的材料扩散或分散至周围。因此,可以防止构成该熔丝102的材料的分散碎片到达其他元件。
根据本实施例,该接触目标导体区域108可以由覆盖构件404构成。该覆盖构件404被放置的位置使得在该熔丝102处于切断之前的状态时,该覆盖构件404与该熔丝102电断开。另外,该覆盖构件404被放置在第一互连103c的折叠的互连结构103b的附近,以致于当在熔丝102上执行切断过程时,通过接触部分150与熔丝102的第一互连103c接触。同时,形成该覆盖构件404,从而即使在熔丝102上执行切断过程时,也不与第二互连103e接触。并且,该覆盖构件404与接触检测电路112相连。
在日本未审专利公开2005-57186等中也披露了该覆盖构件404的结构。根据本实施例,通常使用的覆盖构件可以被用作接触目标导体区域108,并且这样,能够改进确定熔丝102状态的准确性,同时防止该装置面积的增加。
当电流在具有上述结构的熔丝102中的第一焊盘部分104以及第二焊盘部分106之间流动时,构成该熔丝102的材料被加热。这时,在互连被折叠的部分中的导电材料很容易被加热。因此,在折叠的互连结构103b的部分中该导电材料很容易热膨胀,并且很容易出现裂缝。构成该熔丝102的材料流出该折叠的互连结构103b,从而形成接触部分150。也就是说,根据本实施例,折叠的互连结构103b的部分是希望的材料流出区域150a,其中要形成接触部分150。
当材料从所希望的材料流出区域150a流出以及形成了接触部分150时,材料的供应会跟不上通路103d中的流动。这样,通路103d倾向于很容易地被切断。因此,该部分通路103d就变成了其中要形成切断部分152的要被切断的所希望区域。在根据本实施例的熔丝102中,可以选择形成了接触部分150和切断部分152的部分。
图5A和5B为沿着图4A和4B的线A-A’的截面图,其示出了该熔丝的例子。图5A示出了切断之前的状态,且图5B示出了切断之后的状态。这里,虽然示出的例中第二互连103e为低层互连并且第一互连103c为高层互连,但是也可以相反。
如图5A所示,该半导体装置100包括半导体衬底(未示出),以及第一蚀刻停止膜302,第一中间层绝缘膜304,第一保护膜306,第二蚀刻停止膜308,第二中间层绝缘膜310,第三蚀刻停止膜312,第三中间层绝缘膜314,第二保护膜316,以及第四蚀刻停止膜318,它们都按照该顺序形成在半导体衬底上。
熔丝102的通路103d在切断之前的状态中与第二互连103e以及第一互连103c电连接。该第二互连103e形成在第一蚀刻停止膜302,第一中间层绝缘膜304,以及第一保护膜306中。通路103d形成在第二蚀刻停止膜308,第二中间层绝缘膜310,以及第三蚀刻停止膜312中。第一互连103c形成在第三蚀刻停止膜312,第三中间层绝缘膜314,以及第二保护膜316中。
该第二互连103e,通路103d,以及第一互连103c可以由含铜金属膜构成,其中该含铜金属膜含有铜为主要成份。该含铜金属膜可以包括银。并且,该含铜金属膜可以包括从铝,金,铂,铬,钼,钨,镁,铍,锌,钯,镉,汞,硅,锆,钛以及锡中选择的一种或多种附加元素。可以根据例如电镀法来形成该含铜金属膜。另外,例如可以在含铜金属膜的表面上形成硅化物薄膜。
此外,在第一互连103c,通路103d,以及第二互连103e的侧面和底面上形成阻挡金属膜320,以便于覆盖它们并与之接触。该阻挡金属膜320可以包含含有高熔点的金属的组合物。该阻挡金属膜320可以由例如钽,氮化钽,钛,氮化钛,钨,氮化钨等构成。
也就是说,在第二互连103e与通路103d中间设置有阻挡金属膜320,以在切断之前的状态中与它们接触。另外,也在通路103d与第一互连103c之间设置阻挡金属膜320,以与它们接触。
该第一中间层绝缘膜304以及第三中间层绝缘膜314可以由低介电常数膜例如碳氧化硅SiOC构成。除了SiOC以外,聚氢硅氧烷(polyhydrogen siloxane),例如HSQ(氢倍半硅氧烷,hydrogensilsesquioxane),MSQ(甲基倍半硅氧烷,methyl silsesquioxane),或者MHSQ(甲基氢化倍半硅氧烷,methylated hydrogen silsesquioxane),芳香族有机材料例如多芳基醚(PAE),联乙烯硅氧烷双苯并环丁烯(divinyl siloxane-bis-benzocyclobutene,BCS)或Silk(注册商标),SOG,FOX(易流动氧化物),Cytop以及BCB(苯并环丁烯,benzocyclobutene)都可以被用作低介电常数薄膜。另外,它们的多孔膜也可以用作低介电常数薄膜。该第一中间层绝缘膜304以及第三中间层绝缘膜314可以由相同材料或不同材料制成。
该第二中间层绝缘膜310可以由与上述第一中间层绝缘膜304以及第三中间层绝缘膜314相同的材料制成。这里,优选的是,在与第一中间层绝缘膜304以及第三中间层绝缘膜314之间的关系方面,第二中间层绝缘膜310由比第一中间层绝缘膜304以及第三中间层绝缘膜314更硬的材料制成。该第二中间层绝缘膜310可以由,例如,具有比第一中间层绝缘膜304以及第三中间层绝缘膜314更高的杨氏(Young’s)系数的材料构成。这种结构可以很容易地在互连部分中形成接触部分150,以及在通路103d中形成切断部分152。
其中形成有通路103d的该第二中间层绝缘膜310可以由,例如碳氧化硅(黑金刚石Black Diamond)构成。其中形成有第一互连103c的该第三中间层绝缘膜314可以由碳氧化硅(极光Aurora)构成。这里,黑金刚石Black Diamond以及极光Aurora均为碳氧化硅的多孔渗水薄膜。极光Aurora具有比相对更低的介电常数,更低的薄膜密度,并且是比黑金刚石Black Diamond更具柔性的薄膜。
这里,本发明并不仅限于该结构。该第二中间层绝缘膜310可以由与第一中间层绝缘膜304或第三中间层绝缘膜314相同的材料构成。在这种情况下,当施加电流并且很大程度地膨胀时,该第一互连103c发出热量,同时该通路103d具有很小的传导容量,并且由于该热传导引起的膨胀率很小。因此,可以有选择地在通路103d中形成切断部分152。
该第二蚀刻停止膜308和第四蚀刻停止膜318在形成通孔以及互连沟槽时起到蚀刻停止膜的作用,并且具有防止构成该第二互连103e和第一互连103c的铜扩散的功能。该第二蚀刻停止膜308和第四蚀刻停止膜318可以由比第一中间层绝缘膜304或第三中间层绝缘膜314更硬的材料构成。该第二蚀刻停止膜308和第四蚀刻停止膜318可以由比第一中间层绝缘膜304以及第三中间层绝缘膜314具有更高杨氏(Young’s)系数的材料构成。该第二蚀刻停止膜308和第四蚀刻停止膜318可以由例如氮碳化硅,氮化硅,碳化硅,氟氧化硅或氮氧化硅构成。
该第一保护膜306和第二保护膜316具有当根据CMP分别对该第二互连103e和第一互连103c进行抛光时保护该第一中间层绝缘膜304或第三中间层绝缘膜314的功能。该第一保护膜306和第二保护膜316可以由,例如二氧化硅膜构成。
该第一蚀刻停止膜302和第三蚀刻停止膜312可以由与第二蚀刻停止膜308和第四蚀刻停止膜318相同的材料构成。另外,虽然未示出,但该第一蚀刻停止膜302和第三蚀刻停止膜312可以为第一绝缘膜和第二绝缘膜的多层膜,其中该第一绝缘膜由与第二蚀刻停止膜308和第四蚀刻停止膜318相同的材料构成,该第二绝缘膜形成在第一绝缘膜的顶部并由与第一保护膜306和第二保护膜316相同的材料构成。
这里,可以根据与现有多层互连结构相同的过程来形成具有上述结构的第二互连103e,通路103d,以及第一互连103c。结果,不需要增加任何特别的处理就能够形成熔丝102。
如上所述,在该结构中,第一互连103c的周围由覆盖膜,例如阻挡金属膜320以及第四蚀刻保护膜318进行覆盖,并且进一步,以第三中间层绝缘膜314(其是比覆盖膜更有柔性的材料)进行覆盖。
当通过将预定电压应用于第一焊盘部分104与第二焊盘部分106之间来将过度电压应用于具有该结构的熔丝102时,构成该第一互连103c的材料朝着第三中间层绝缘膜314(其是一种柔韧性膜)的方向延伸。随着该材料的延伸,在阻挡金属膜320等中就会出现裂缝,并且构成该第一互连103c的材料会经过该裂缝流出,并流入第三中间层绝缘膜314。也就是说,构成该第一互连103c的材料会流到该互连沟槽的外面。在第一互连103c的折叠的互连结构103b中会出现这种流出。结果,如图4B所示,形成接触部分150。这时,该接触部分150与覆盖构件404相连。这样,该覆盖构件404(接触目标导体区域108)以及第一终端116电连接。
此外,构成该熔丝102的材料突然朝着接触部分150的方向移动,因此,该材料流就会在其无法跟上该移动的部分被切断。根据本实施例,该材料流被切断并且在部分通路103d形成切断部分152。这种机制的结果就是,可以在远离切断部分152的位置上形成接触部分150。
另外,根据本实施例,在通路103d与第二互连103e之间设置阻挡金属膜320,且因此,该阻挡金属膜320被很容易地从第二互连103e剥落。这样,就很容易在该阻挡金属膜320与第二互连103e之间形成切断部分152。
此外,构成该通路103d的材料与阻挡金属膜320一起移动,因此切断之后,就会在阻挡金属膜320与第二互连103e之间形成切断部分152。因此,即使在后来的过程中进行了热处理等,该阻挡金属膜320也能够防止构成该含铜金属膜的导电材料再次移动以及与重新连接该第二互连103e。结果,就可以提高该半导体装置100的耐热性。这是因为在该接触部分150与切断部分152之间两次形成阻挡金属膜320,因此,能够防止该导电材料由于热处理引起移动。
这里,虽然上面示出了单层的大马士革(金属镶嵌,damascene)结构作为互连结构,但是也可以提供双大马士革结构。
在根据本实施例的半导体装置100中,如上所述,可以增加确定熔丝102是否处于切断状态的准确性。另外,本实施例提供了一种结构,其中通过将熔丝102的一端接地来检测该接触目标导体区域108与熔丝102之间的电连接。因此,在确定熔丝102与接触目标导体区域108之间是否电连接时,可以使用该互连,用于切断该熔丝102以及确定该熔丝102的两端是否电断开,这样,就不需要形成为了接地的新互连。因此,通过简单的结构就能提高确定熔丝102状态的准确性,同时防止该装置面积增加。此外,由于该覆盖构件404被用作接触目标导体区域108,因此不需要进一步形成接触目标导体区域108。这样,就能够提高确定熔丝102状态的准确性而不会增加该装置面积。
第二实施例
图6示出了根据本实施例的半导体装置100的结构。
根据本实施例,确定熔丝102的切断状态的处理过程不同于如第一实施例中所示的处理过程。
除了参照图2第一实施例中所述的结构以外,该半导体装置100进一步包括晶体管154,其源极或漏极之一连接在熔丝102与切断检测电路110之间。这里,该晶体管154的没有连接在熔丝102与切断检测电路110之间的源极或漏极接地。虽然没有特别描述,但是包括在现有熔丝结构中并且用于切断熔丝102的晶体管就可以用作晶体管154。另外,除了参照图2第一实施例中所述的结构以外,该切断检测电路110还包括第三开关131,用于接通或断开该熔丝102与第一反相器132之间的连接。
下面将具体描述用于确定具有上述结构的半导体装置100的熔丝102是否处于切断状态的处理过程。根据本实施例,由切断检测电路110进行的检测的时间不同于由接触检测电路112进行的检测。
首先,说明由该切断检测电路110执行的检测过程。
第一开关130被接通,以连接该第一反相器132和电源线Vcc,并且同时,第三开关131被接通,以连接该第一反相器132和熔丝102。这时,第二开关140和晶体管154保持断开。结果,在熔丝102的一端提供了预定电位(Vcc)。另外,第一终端116接地(GND)。之后,在经过了预定的时间后,第一开关被断开。
通过该结构,确定熔丝102的电连接状态显示了与第一实施例类似的结果。也就是说,在熔丝102没有电断开的情况下,GND被从第三反相器136输入到NOR电路114中。同时,在熔丝102电连接的情况下,Vcc被从第三反相器136输入到NOR电路114中。
接着,说明由接触检测电路112执行的检测过程。
第一开关130和第三开关131被断开。这时,切断检测电路110中的第一反相器132和第二反相器134起到存储器电路的作用,并且因此,能够保存上面的检测结果。在这种状态下,该第二开关140被接通,以连接该第四反相器142和电源线Vcc。这样,预定电位(Vcc)被提供给接触目标导体区域108。另外,第一终端116接地(GND),同时,晶体管154被接通。结果,该熔丝102的一端以及另一端都接地。之后,经过预定的时间,第二开关140被断开。在执行切断熔丝102的过程使得该熔丝102与接触目标导体区域108电连接的情况下,由于该熔丝102的一端以及另一端都接地,因此该接触目标导体区域108的电位可以被设置为GND,而与熔丝102的接触部分与切断部分之间的位置关系无关。
在上述状态下检测接触目标导体区域108与熔丝102之间的电连接状态能够显示出与第一实施例类似的结果。也就是说,在接触目标导体区域108与熔丝102电连接的情况下,Vcc被从第四反相器142输入给NOR电路114。同时,在接触目标导体区域108没有与熔丝102电连接的情况下,GND被从第四反相器142输入给NOR电路114。
根据本实施例,只有当来自切断检测电路110的输入以及来自接触检测电路112的输入都为GND时,该NOR电路114输出Vcc,否则输出GND,如第一实施例所述。该确定单元115在来自NOR电路114的输出为GND的情况下确定该熔丝102处于切断状态,并且在来自NOR电路114的输出为Vcc的情况下确定该熔丝102没有处于切断状态。
虽然在本实施例中,该熔丝102可以具有与第一实施例中相同的结构,但该熔丝102的结构没有特别限制。下面描述该熔丝102的结构例子。
图7A和7B示出了熔丝102,其中该熔丝102为电熔丝。图7A为顶视图,图7B为沿着图7A中线B-B’的截面图。
该熔丝102可以由互连构成。第一焊盘部分104和第二焊盘部分106分别形成在该熔丝102的一端和另一端。这里,虽然示出的熔丝形状为在一个方向上延伸,但是该熔丝102的形状可以变化。
接触目标导体区域108可以由覆盖构件形成,其用于当熔丝102被切断时防止构成该熔丝102的材料扩散,这与参照图4的第一实施例中所述的覆盖构件404一样。
另外,如图8A和8B所示,在该熔丝102中,可以具有通过照射激光来将其熔断的结构。图8A为顶视图,且图8B为沿着图8A中线C-C’的截面图。
在根据本实施例的半导体装置100中可以获得与第一实施例中所述相同的效果。根据本实施例,用于切断该熔丝102的晶体管也可以用作晶体管154,并且通过简单的结构就能够提高确定熔丝102状态的准确性,同时防止该装置的面积增加。
如上所述,虽然参照附图描述了根据本发明的实施例,但是这些都是对本发明进行解释说明的,并且除了上述内容以外,还可以采用结构上的变化。
根据第一实施例,描述了一个例子,该例中熔丝102由第一互连103c,通路103d,以及第二互连103e构成,其中在该通路103d中形成了切断部分152。但是,可以提供其它例子。例如,该熔丝102可以是窄互连与由宽互连形成的折叠互连结构103的组合。在这种情况下,该切断部分可以形成在窄互连中。
这里,在上述实施例的结构中,覆盖构件404用作接触目标导体区域108,并且因此,在图1以及其他图中所示的结构中,该接触目标导体区域108包围整个熔丝102。但是,该接触目标导体区域108不是必须具有该包围整个熔丝102的结构,只要该接触目标导体区域被排列为使其在执行切断熔丝102的过程时与熔丝102接触,任何结构都可以。图9示意性地示出了这样的例子。另外,该接触目标导体区域108可以被设置为与该覆盖构件404相分离。
很清楚的是,本发明并不限于上述实施例,并且可以在不脱离本发明的范围和精神的情况下进行修改和改变。

Claims (12)

1.一种半导体装置,包括:
半导体衬底;
熔丝,该熔丝包括导电材料并且形成在所述半导体衬底上;
接触目标导体区域,该接触目标导体区域被放置在所述半导体衬底上的所述熔丝周围,且这样形成该接触目标导体区域:以便当执行切断该熔丝的处理时,通过构成该熔丝的导电材料与该熔丝电接触;以及
确定单元,该确定单元检测所述熔丝是否电断开,以及所述接触目标导体区域与所述熔丝是否电连接,并且当检测到所述熔丝电断开时或检测到所述接触目标导体区域与所述熔丝之间的电连接时,确定所述熔丝处于切断状态。
2.如权利要求1所述的半导体装置,其中
所述确定单元包括:第一检测单元,该第一检测单元与所述熔丝的一端相连并检测该熔丝是否电断开;第二检测单元,该第二检测单元与所述接触目标导体区域相连并用于检测所述接触目标导体区域与所述熔丝是否电连接;以及输出单元,来自所述第一检测单元的输出以及来自所述第二检测单元的输出被输入到所述输出单元中,且该输出单元输出信号,该信号表示在所述第一检测单元检测到所述熔丝的电断开的情况下或者在所述第二检测单元检测到所述接触目标导体区域与所述熔丝之间的电连接的情况下,所述熔丝处于切断状态。
3.如权利要求2所述的半导体装置,其中
所述第二检测单元在所述熔丝接地的状态下将预定的第一电位提供给所述接触目标导体区域,以检测所述接触目标导体区域的电位,在所述接触目标导体区域的所述电位为所述预定的第一电位的情况下,检测到所述接触目标导体区域与所述熔丝没有电连接,以及在所述接触目标导体区域的所述电位为接地电位的情况下,检测到所述接触目标导体区域与所述熔丝电连接。
4.如权利要求2所述的半导体装置,其中
所述第一检测单元在所述熔丝的另一端接地的状态下将预定的第二电位提供给所述熔丝的所述一端,以检测在所述一端的电位,在所述一端的所述电位为所述预定的第二电位的情况下检测到所述熔丝被电断开,以及在所述一端的所述电位为接地电位的情况下检测到所述熔丝没有电断开。
5.如权利要求2所述的半导体装置,其中
在所述熔丝中,在所述一端侧与连接部分之间形成切断部分,该连接部分在切断状态下与所述接触目标导体区域相连。
6.如权利要求2所述的半导体装置,其中
所述熔丝包括由所述导电材料构成的流出部分,其中该导电材料从所述熔丝中流出,以与所述接触目标导体区域相连,并在切断状态下在所述流出部分与所述第一检测单元之间形成切断部分。
7.如权利要求1所述的半导体装置,其中
所述接触目标导体区域由覆盖构件构成,其中该覆盖构件从上面、下面以及各侧面覆盖所述熔丝,以在所述熔丝被切断时防止构成该熔丝的导电材料扩散到周围中去。
8.一种用于确定半导体装置中的熔丝状态的方法,其中该半导体装置包括:熔丝,该熔丝包括导电材料并形成在半导体衬底上;以及接触目标导体区域,其被放置在所述半导体衬底上的所述熔丝周围,如此形成该接触目标导体区域,以便当执行切断所述熔丝的处理时,通过构成所述熔丝的导电材料与所述熔丝电接触,该用于确定所述熔丝状态的方法包括:
检测所述熔丝是否电断开,
检测所述接触目标导体区域与所述熔丝是否电连接;以及
当检测到所述熔丝电断开时或检测到所述接触目标导体区域与所述熔丝之间的电连接时,确定所述熔丝处于切断状态。
9.如权利要求8所述的用于确定熔丝状态的方法,其中
在所述检测接触目标导体区域与所述熔丝是否电连接时,将预定电位提供给所述接触目标导体区域,并在所述熔丝接地的状态下,检测该接触目标导体区域的电位,在该接触目标导体区域的所述电位为接地电位的情况下,检测到所述接触目标导体区域与所述熔丝之间的电连接,以及在该接触目标导体区域的所述电位为所述预定电位的情况下,检测到所述接触目标导体区域与所述熔丝之间的电断开。
10.如权利要求8所述的用于确定熔丝状态的方法,其中
在所述检测熔丝是否电断开时,将预定电位提供给所述熔丝的一端,以及在所述熔丝的另一端接地的状态下,检测所述熔丝的所述一端上的电位,在所述熔丝的所述一端上的所述电位为所述预定电位的情况下,检测到所述熔丝的电断开,以及在所述熔丝的所述一端上的所述电位为接地电位的情况下,检测到所述熔丝的电连接。
11.如权利要求8所述的用于确定熔丝状态的方法,其中
所述检测熔丝是否电断开以及所述检测接触目标导体区域与所述熔丝是否电连接的步骤是同时进行的,
在所述检测熔丝是否电断开时,将预定电位提供给所述熔丝的一端,以及在所述熔丝的所述另一端接地的情况下,检测所述熔丝的所述一端上的电位,在所述熔丝的所述一端上的所述电位为所述预定电位的情况下,检测到所述熔丝的电断开,以及在所述熔丝的所述一端上的所述电位为接地电位的情况下,检测到所述熔丝的电连接,以及
在检测所述接触目标导体区域与所述熔丝是否电连接的步骤中,将预定电位提供给所述接触目标导体区域,以及检测该接触目标导体区域的电位,在该接触目标导体区域的所述电位为接地电位的情况下,检测到所述接触目标导体区域与所述熔丝之间的电连接,以及在该接触目标导体区域的所述电位为所述预定电位的情况下,检测到所述接触目标导体区域与所述熔丝之间的电断开,其中所述熔丝被形成为以使得在执行切断熔丝的处理时使所述熔丝与该熔丝的另一端上的所述接触目标导体区域电连接。
12.如权利要求8所述的用于确定熔丝状态的方法,其中
顺序执行所述检测所述熔丝是否电断开以及检测所述接触目标导体区域与所述熔丝是否电连接的步骤,
在所述检测熔丝是否电断开时,将预定电位提供给所述熔丝的一端,以及在所述熔丝的另一端接地的状态下,检测所述熔丝的所述一端上的电位,在所述熔丝的所述一端上的所述电位为所述预定电位的情况下,检测到所述熔丝的电断开,以及在所述熔丝的所述一端上的所述电位为接地电位的情况下,检测到所述熔丝的电连接,以及
在检测所述接触目标导体区域与所述熔丝是否电连接时,在所述熔丝的所述一端和所述另一端都接地的状态下,将预定电位提供给所述接触目标导体区域,以及检测该接触目标导体区域的电位,在该接触目标导体区域的所述电位为接地电位的情况下,检测到所述接触目标导体区域与所述熔丝之间的电连接,以及在该接触目标导体区域的所述电位为所述预定电位的情况下,检测到所述接触目标导体区域与所述熔丝之间的电断开。
CN200710106568.1A 2006-06-06 2007-06-06 用于确定熔丝状态的半导体装置和方法 Expired - Fee Related CN100514626C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006157604 2006-06-06
JP2006157604A JP4871031B2 (ja) 2006-06-06 2006-06-06 半導体装置およびヒューズの判定方法

Publications (2)

Publication Number Publication Date
CN101086983A CN101086983A (zh) 2007-12-12
CN100514626C true CN100514626C (zh) 2009-07-15

Family

ID=38789142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710106568.1A Expired - Fee Related CN100514626C (zh) 2006-06-06 2007-06-06 用于确定熔丝状态的半导体装置和方法

Country Status (3)

Country Link
US (1) US7679871B2 (zh)
JP (1) JP4871031B2 (zh)
CN (1) CN100514626C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5405796B2 (ja) * 2008-10-17 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
US8633707B2 (en) * 2011-03-29 2014-01-21 International Business Machines Corporation Stacked via structure for metal fuse applications
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
CN103367326B (zh) * 2012-04-09 2016-01-20 中国科学院微电子研究所 芯片上测试开关矩阵
US10598703B2 (en) * 2015-07-20 2020-03-24 Eaton Intelligent Power Limited Electric fuse current sensing systems and monitoring methods
US10677822B2 (en) 2016-09-27 2020-06-09 Analog Devices Global Unlimited Company Electrical overstress detection device
US11112436B2 (en) 2018-03-26 2021-09-07 Analog Devices International Unlimited Company Spark gap structures for detection and protection against electrical overstress events
US11289298B2 (en) 2018-05-31 2022-03-29 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse
US11143718B2 (en) 2018-05-31 2021-10-12 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse
CN115996572B (zh) * 2023-03-24 2023-07-25 长鑫存储技术有限公司 半导体器件和半导体存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10123202A (ja) * 1996-10-21 1998-05-15 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US6268760B1 (en) 1998-04-30 2001-07-31 Texas Instruments Incorporated Hysteretic fuse control circuit with serial interface fusing
JP2000133717A (ja) * 1998-10-26 2000-05-12 Mitsubishi Electric Corp 半導体装置
JP2001210093A (ja) 2000-01-25 2001-08-03 Mitsubishi Electric Corp リペア信号発生回路
JP4343507B2 (ja) 2002-09-04 2009-10-14 Okiセミコンダクタ株式会社 トリミングパターン
JP2004265523A (ja) 2003-03-03 2004-09-24 Renesas Technology Corp 半導体装置
JP4360485B2 (ja) 2003-05-14 2009-11-11 Okiセミコンダクタ株式会社 フューズ検出回路
JP4795631B2 (ja) 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US6903437B1 (en) * 2004-01-07 2005-06-07 Micron Technology, Inc. Semiconductor devices, capacitor antifuses, dynamic random access memories, and cell plate bias connection methods

Also Published As

Publication number Publication date
JP2007329197A (ja) 2007-12-20
US7679871B2 (en) 2010-03-16
JP4871031B2 (ja) 2012-02-08
CN101086983A (zh) 2007-12-12
US20070278617A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
CN100514626C (zh) 用于确定熔丝状态的半导体装置和方法
CN100472774C (zh) 切断电熔丝的半导体器件和方法
CN101071802B (zh) 用于切断电熔丝的半导体装置以及方法
JP5248170B2 (ja) 半導体装置
CN101562172B (zh) 半导体装置
CN100561730C (zh) 用于切断电熔丝的半导体设备和方法
KR20100054108A (ko) 집적 회로 장치의 퓨즈 구조
US20110278695A1 (en) Semiconductor device
US9000559B2 (en) Semiconductor device, method of cutting electrical fuse, and method of determining electrical fuse state
CN101651127B (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20190606

CF01 Termination of patent right due to non-payment of annual fee