CN101071802B - 用于切断电熔丝的半导体装置以及方法 - Google Patents

用于切断电熔丝的半导体装置以及方法 Download PDF

Info

Publication number
CN101071802B
CN101071802B CN2007101011906A CN200710101190A CN101071802B CN 101071802 B CN101071802 B CN 101071802B CN 2007101011906 A CN2007101011906 A CN 2007101011906A CN 200710101190 A CN200710101190 A CN 200710101190A CN 101071802 B CN101071802 B CN 101071802B
Authority
CN
China
Prior art keywords
interconnection
electric fuse
insulating barrier
electric
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101011906A
Other languages
English (en)
Other versions
CN101071802A (zh
Inventor
上田岳洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101071802A publication Critical patent/CN101071802A/zh
Application granted granted Critical
Publication of CN101071802B publication Critical patent/CN101071802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49107—Fuse making

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置，包括在半导体衬底上形成并由导电体构成的电熔丝。在切断该电熔丝之前的情况下，该电熔丝包括上层互连，与该上层互连耦合的通路，以及与该通路耦合的下层互连，它们分别形成在不同的层中，以及其中在切断该电熔丝之后的情况下，该电熔丝包括由从该第二互连向外流动的导电体形成的流出区域，以及在第一互连与通路之间或在通路中形成的空隙区域。

Description

用于切断电熔丝的半导体装置以及方法
本申请基于日本专利申请No.2006-130702，其内容通过引入在此被并入本文。
技术领域
本发明涉及一种用于切断电熔丝的半导体装置以及方法，并且特别地涉及一种包括电熔丝的半导体装置以及用于切断该电熔丝的方法。
背景技术
传统技术中公知的是，在半导体装置中安装有电熔丝，并且断开电熔丝，从而对该半导体装置中采用的电阻值进行适当地调整，或者分离损坏的元件并用正常的元件替换。
典型的切断电熔丝的方式包括通过用激光束来照射该电熔丝的一部分从而切断电熔丝，以及通过施加电流来切断电熔丝。
美国专利No.4064493，日本特开专利公开No.2005-39220以及日本特开专利公开No.2005-57186披露了一种电熔丝，其中可以利用如下现象来断开该电熔丝：利用电迁移来对构成电熔丝的材料进行迁移。
日本特开专利公开No.2005-39220披露了一种电熔丝，其中该电熔丝可以被更小的电流断开。在日本特开专利公开No.2005-39220中，构成电熔丝的导电体被形成为具有如下几何形状：该导体被往回折叠多次。图9为一个平面图，其中示出了该日本特开专利公开No.2005-39220中披露的电熔丝。在这种情况下，电熔丝1100包括两个往回的折叠。
该电熔丝1100包括电流流入端1101和电流流出端1102，并且在该两端之间进一步包括第一向前路径直线1103，返回路径直线1104以及第二向前路径直线1113。该电熔丝1100进一步包括第一垂直联接部分1106，其在第一向前路径直线1103与返回路径直线1104之间提供联接，以及第二垂直联接部分1107，其在第二向前路径直线1113与返回路径直线1104之间提供联接。当在具有上述结构的电熔丝1100中，预定的电流从电流流入端1101被提供至电流流出端1102时，在该电熔丝1100外部的阴影部分1108中产生的热量就与在该电熔丝1100内部的阴影部分1109中产生的热量相叠加，从而加速了被夹在各阴影部分1109中间的返回路径直线1104的断开。这就使得很容易切断该电熔丝1100。
并且，日本特开专利公开No.2005-57186已经披露了一种结构，其中当给电熔丝施加电流时，通过使得用板密封电熔丝要被切断的部分，从而使得在电熔丝要被切断的部分中产生的热量在该电熔丝要被切断的部分附近被收集或积累。
日本特开专利公开No.2004-186590披露了一种半导体装置，其配置有在该半导体衬底中或之上以此顺序形成的导电层以及绝缘层，并且还配置有连接孔，其延伸穿过该绝缘层并到达导电层的上表面。该半导体装置包括互连层，该互连层包括在该绝缘层上形成的平面部分以及在该连接孔的侧面和底面上形成的与该平面部分集成在一块的弯曲部分，该弯曲部分界定了一个中空部分，该中空部分的几何形状为朝着它的上侧呈锥形。在这种情况下，在连接孔中形成的互连层的几何形状是弯曲的，并且在连接孔较低部分的厚度减小。这种互连层结构就是电熔丝元件结构，并且随着厚度的降低，它的电阻率增加，使得用于切断较低互连层与重叠互连层之间的电耦合的最小电流值能够被减小。已经描述了这种结构，该结构同时寻求提供适当的电熔丝元件结构(其中该结构能够以较小的电流密度使其断开)以及适当的多层互连结构。
本发明人已经认识到如下内容。在日本特开专利公开No.2004-186590中描述的技术中，在切断电熔丝元件之前在连接孔中形成中空部分。因此，为了形成该中空部分，需要额外的操作。进一步，需要在避免填满该中空部分的工艺条件下在该中空部分上形成绝缘膜，这导致限制了该绝缘膜的形成方法。进一步，这种电熔丝元件结构也会导致一个问题，即无法在制造该结构的同时形成双大马士革多层互连结构，其涉及同时形成通路和互连。
进一步，也可以认为如美国专利No.4064493，日本特开专利公开No.2005-39220以及日本特开专利公开No.2005-57186中所述，当通过利用如下现象，即利用电迁移来迁移构成电熔丝的材料从而断开电熔丝时，在切断该电熔丝之后，在该半导体装置上实施的热处理有可能导致再次利用电迁移来迁移该材料，从而在断点处将该电熔丝重新连接起来。如果产生了这种不希望的重新连接，即使要被切断的电熔丝被一次切断，也无法得到适当的关于该电熔丝切割状态的检测结果。
虽然可以认为出现上述重新连接的可能性不是很大，以及由此在普通操作中采用该半导体装置也不会出现问题，但是，当要求该半导体装置的可靠性很高时或者在极端条件下采用该半导体装置时，需要加强保持电熔丝切断状态的特性。
本发明人已经发现了一种新颖的技术，用于通过利用电流来切断电熔丝，而这与常规切断电熔丝的方法不同。
发明内容
因此，根据本发明，提供了一种半导体装置，包括：半导体衬底，以及在该半导体衬底上形成并由导电体构成的电熔丝，其中在切断该电熔丝之前的情况下，该电熔丝包括：第一互连、与该第一互连耦合的通路、以及与该通路耦合的第二互连，它们分别形成在不同的层中；并且其中在切断该电熔丝之后的情况下，该电熔丝包括：由从第二互连向外流动的导电体形成的流出区域、以及在该第一互连与通路之间或通路中形成的空隙区域。
本发明者已经发现了一种新颖的用于切断电熔丝的技术，其中适当地控制电熔丝的结构或者将电压施加到电熔丝的方式，使得构成电熔丝的一部分导电体被迫朝着电熔丝的外部流动，这就导致在导电材料的迁移与供给之间丧失平衡，从而当电熔丝被切断或断开时在其他部分中形成更大的切断部分。这就允许在切断或断开该切断后的电熔丝时保持改进后的条件。
本发明的电熔丝包括与常规电熔丝不同的特征，即在切断了电熔丝之后的情况下形成“流出区域”。这里，术语“外部(outside)”可以被解释为在切断该电熔丝之前的情况下形成该第二互连的区域的外部，并且可以被解释为例如，形成第二互连的互连沟槽的外部。这种结构允许形成更大的空隙区域，作为切断部分。进一步，由于在距离流出区域位置的不同位置上提供了空隙区域，因此能够进一步显著地降低被切断的电熔丝重新连接的概率。
进一步，根据本发明的半导体装置，在切断该电熔丝之前的情况下，该电熔丝包括：第一互连、与上面提到的第一互连耦合的通路、以及与上面提到的通路耦合的第二互连，它们分别形成在不同的层中。过多的电能被施加到具有这种结构的电熔丝，使得在沿着该半导体衬底表面的方向上具有更大面积的互连部分中能够形成流出区域，并且能够在沿着该半导体衬底表面的方向上具有更小面积的通路部分中提供空隙区域。更具体地，通过用互连和通路的连接结构来构成电熔丝，就能够很容易地形成流出区域以及空隙区域。进一步，这就允许在切断或断开已经被切断的电熔丝中保持该改进后的情形。
根据本发明，提供了一种用于切断电熔丝的方法，该电熔丝包括：第一互连、与该第一互连耦合的通路、以及与该通路耦合的第二互连，它们都形成在半导体衬底上，并且由导电体构成以及分别形成在不同的层中，该方法包括：在第一互连和第二互连之间施加预定的电压，以将电流施加到该电熔丝，使得该导电体从第二互连朝向外部流动，以在通路与第一互连之间或者通路中形成空隙区域。
根据用于切断本发明电熔丝的方法，在切断该电熔丝之后的条件下，由于构成该电熔丝的导电体从第二互连向外部流动，因此能够形成更大的空隙作为切断部分。进一步，由于在距离流出区域位置的不同位置上提供了空隙区域，因此能够进一步显著地降低被切断的电熔丝重新连接的概率。这就允许在切断或断开已经被切断的电熔丝中保持该改进后的条件。
根据本发明，提供了一种制造半导体装置的方法，包括：选择要被切断的电熔丝，以及通过上述用于切断电熔丝的方法来切断该被选中的电熔丝。
根据本发明，能够在切断已经切断的电熔丝中保持改进后的情形。
附图说明
本发明的上述和其他目标，优点和进一步的说明将会通过下面参照附图的说明而对于本领域内的技术人员来说变得更加清晰，其中：
图1A-1C示出了在本发明的实施例中电熔丝断开的条件；
图2示出了包括该电熔丝的电路结构；
图3示出了被接通的晶体管以及被施加到该电熔丝第一端的电压的时序图；
图4示出了包括多个电熔丝的半导体装置的另一个典型电路结构的电路示意图；
图5A和5B示出了本实施例中电熔丝的结构的示意性平面图；
图6A和6B分别示出了图5A和5B中沿着线A-A’的截面的一个例子；
图7A和7B分别示出了图5A和5B中沿着线A-A’的截面的另一个例子；
图8示出了通过实际地形成电熔丝并接着通过断裂辅助型工艺将形成的电熔丝切断而形成的截面图，其中该电熔丝具有与图6A中所示类似的单大马士革结构的互连结构；以及
图9示出了常规电熔丝的平面图。
具体实施方式
现在将参照说明性实施例来描述本发明。本领域内的技术人员可以认识到的是，通过使用本发明的教导可以实现许多变化实施例，并且本发明并不仅限于用于说明目的的各实施例。
在本发明的实施例中，电熔丝可以由由如下部件形成：包括互连的多层结构、通路以及互连构成。该互连和通路可以被配置为形成在各自的绝缘膜中。进一步，构成该互连和通路的导电体可以由含铜金属膜构成，其中该膜包含铜作为主要成分。此外，互连以及通路的侧面和底面可以被配置为分别覆盖有阻挡金属膜。另外，该互连的顶面可以被配置为具有在其上形成的阻挡绝缘膜。
在本实施例中，在下面的过程中切断(或者断开)具有该结构的电熔丝。
(1)过度的能量被施加到电熔丝，以从例如上互连中注入过量的电子，从而加热各互连和通路。
(2)构成该互连以及通路的加热后的导电体膨胀，从而在外围绝缘膜和阻挡金属膜中产生裂缝。这时，在该半导体衬底的表面方向上具有较大面积的互连(换句话说，具有较大体积的互连)的外围产生了这些裂缝。
(3)该导电体流入该绝缘膜以及阻挡金属膜中的裂缝，以降低构成电熔丝的导电体的密度。
(4)相应地，半导体衬底的表面方向上具有较小面积的通路部分(换句话说，具有较小体积的通路部分)中的一部分导电体朝着导电体流出的方向逼近(draw up)。这就提供了在通路部分上生成切断部分，从而切断该电熔丝。
这里，通过上面提到的技术来切断电熔丝的方法被称作“裂缝辅助型”工艺。首先，将描述通过裂缝辅助型工艺来切断电熔丝的操作。
图1A-1C示出了在通过裂缝辅助型工艺断开电熔丝的情况下的条件。
电熔丝200包括导电体206以及第一端202和第二端204的组合，其中该第一端202和第二端204分别位于电熔丝的一端和另一端。该导电体206构成了互连和通路。在这种情况下，为了简化说明的目的，用直线来显示该元件。该电熔丝200为电熔丝(E熔丝)，其中通过在第一端202和第二端204之间施加电流来切断该导电体206。可以在半导体衬底(未示出)上形成该电熔丝200。这里，在切断该电熔丝200的过程中，第一端202被设置为较高电压(例如，Vcc)，并且第二端204被设置为较低电压(例如，接地)。这就允许施加从第一端202流向第二端204方向的电流。因此，电子沿着从第二端204向第一端202的方向迁移。当在第一端202和第二端204之间施加其电流值大于预定值的电流时，就会形成流出区域212，其中该流出区域212由向其外部流动的导电体206形成。另外，由于该流出区域212的形成，导电体206迅速地朝着流出区域212的方向迁移，从而形成切断部分214。
当在导电体206中生成切断部分214时，电流穿过导体206的路径被终止，从而逐步地冷却了该导电体206。这时，如图1A中所示，当例如形成的流出区域212比切断部分214更接近于第二端204时，由于冷却而产生的张应力(张力)在流出区域212与切断部分214之间从切断部分214朝着流出区域212的方向施加，使得该导电体206朝着流出区域212迁移。除此之外，在切断部分214与第一端202之间，受到电子迁移的影响，当电流加在第一端202和第二端204之间时，该导电体206朝着第一端202的方向迁移。这就允许该导电体206在切断部分214的两侧朝着相反的方向迁移，从而形成足够大的切断部分214。
另外，如图1B中所示，当例如形成的流出区域212比切断部分214更接近于第一端202时，由于冷却而产生的张应力在切断部分214与流出区域212之间从切断部分214朝着流出区域212的方向施加，使得该导电体206朝着流出区域212迁移。这时，在切断部分214与第二端204之间，当电流在第一端202和第二端204之间流动时，受到电子迁移的影响，该导电体206朝着切断部分214的方向迁移。但是，朝着切断部分214的方向迁移的导电体206部分的量远远小于朝着流出区域212迁移的导电体206部分的量。另外，在本实施例中，大量的导电体206在切断电熔丝200时流入到该流出区域212中，从而提供了增加了尺寸的切断部分214。这就允许保持足够大的切断部分214。
除此之外，如图1C中所示，当例如在切断部分214与第一端202之间以及在切断部分214与第二端204之间的两个位置中形成流出区域212时，由于冷却而产生的张应力朝着两个流出区域212的方向施加，使得该导电体206朝着两个单独的流出区域212迁移。这就允许该导电体206在切断部分214的两侧朝着相反的方向迁移，从而形成足够大的切断部分214。
接下来描述用于将电压施加到电熔丝200的方法。如上所述，在本实施例中，过多的能量被施加到电熔丝200，以在导电体206上形成流出区域212并生成切断部分214。在本实施例中，大约例如2至5伏特的电压被加在第一端202和第二端204上。这就允许在电熔丝200中形成流出区域212以及切断部分214。
图2示出了包括电熔丝200的电路结构的电路示意图。该电熔丝200的第一端与电源线222耦合，并且第二端204与晶体管220的源极及漏极之一耦合。该晶体管220的源极及漏极中的另一个接地。除此之外，虽然这里没有示出，但是在半导体衬底上形成了多个电熔丝200，并且多个电熔丝200与电源线222耦合。因此，该电源线222处于配置有加到它之上的浮置电容224的状态。现在对在如此配置的电路中切断电熔丝200的过程进行描述。
在本实施例中，电源线222被接通并且晶体管220被接通，使得电源电压Vcc被施加到第一端202并且第二端204接地，从而允许电流在导电体206中流动。结果，在导电体206中产生了切断部分。同时，当电压被施加到电熔丝200时，可以首先接通电源线222，并接着接通晶体管220。
图3示出了被接通的晶体管以及被加在该电熔丝第一端与第二端之间的电压的时序图。在该图中，较低的实线表示晶体管220的ON/OFF的状态，较高的实线表示被施加到电熔丝200的第一端202的电位的状态。用虚线表示接通晶体管220的时序。当在接通电源线222之后接通晶体管220时，在接通晶体管220时临时地瞬时产生压降，并且接着，该电位立即恢复至Vcc。因此，在晶体管220被接通的时间点上，电压Vcc被加在电熔丝200的两端，从而导致过多的能量被加在该电熔丝200上。这就允许通过向其外部流动该导电体206来形成流出区域212，从而形成较大的切断部分214。
图4示出了包括多个电熔丝200的半导体装置100的另一个典型电路结构的电路示意图。同时，该第一端202可以与电路耦合，其中该电路具有能够积累大量电荷的电容，并且与由于切断该电熔丝200而引起的电荷的减少相比，该电荷量足够大。该电源线222通过外部端300与外部电源302耦合。进一步，该电源线222与具有足够大电容的电路相耦合，该电路例如是外部电容304，静电放电(ESD)保护电路206等。该外部电容304可以被配置为在芯片外提供，例如探针板等。该电源线222可以被配置为同时与外部电容304以及ESD保护电路306耦合，或者可以被配置为与这些电路之一耦合。
这里，例如，浮置电容224的电容被表示为C0，并且与电源线222相耦合的外部电容304以及ESD保护电路306之一的电容被表示为C1。假设从外部电源302提供的电压被表示为Vcc，则在电熔丝200被切断之前半导体装置100中积累的电荷量Q可以被表示为：
Q＝(C0+C1)×Vcc
假设当切断电熔丝200时流动的电流被表示为Icut，并且切断该电熔丝200所需的时间被表示为Tcut，则由于切断该电熔丝200而导致的电荷的减少可以被表示为：
ΔQ＝Icut×Tcut
在本实施例中，可以通过选择C0和C1来满足：
ΔQ/Q＜0.01(公式1)
这能够防止电压下降，否则如图3所示，在导通该晶体管220时就会瞬时且临时地产生该压降。除了上面内容以外，当大量的电熔丝200与电源线222耦合并且仅仅通过浮置电容224的电容C0满足上述公式1时，作为选择，也可以采用外部电容304和ESD保护电路306不与电源线222耦合的结构。进一步，当仅仅通过电容C0以及外部电容304和ESD保护电路306之一来满足公式1时，作为选择，也可以采用该外部电容304和ESD保护电路306之一与电源线222相连的结构。
通过提出具有上述结构的半导体装置100，以及通过在参照图3描述的过程中施加电压，可以通过过多的电能来切断该导电体206。这就允许通过向其外部流动该导电体206来形成流出区域212，从而形成较大的切断部分214。
接下来，将描述本实施例中电熔丝200的具体结构。在本实施例中，通过利用多层互连结构来构成电熔丝200。
图5A和5B示出了本实施例中电熔丝200的结构。
这里，第一端202以及下层互连122(第一互连)形成在下层中。第二端204以及上层互连134(第二互连)形成在上层中。该下层互连122与上层互连134通过通路128电耦合在一块，该通路128形成在该上层与下层之间的层中。
图5A示出了切断电熔丝之前的状态图。在本实施例中，为了具有不同的体积的目的，该下层互连122和上层互连134可以是不对称的。例如，该下层互连122和上层互连134可以被形成为在沿着半导体衬底的表面方向上的二维排列中具有不同的面积。通过具有这种结构，当电流在第一端202与第二端204之间流动时，具有较大体积的一个互连就会比另一个互连更显著地膨胀，从而可选择地在该具有较大体积的互连中形成流出区域。
该第一端202和第二端204可以比下层互连122和上层互连134更宽。例如，该下层互连122和上层互连134的宽度可以被选择为0.1μm，并且第一端202和第二端204的宽度可以被选择为0.3μm。但是，由于较宽的线宽将导致更容易释放热量的能力，当在用于形成流出区域的互连附近配置了具有较宽的线宽的第一端202和第二端204时，就会担心很难形成该流出区域，以及很难切断该电熔丝200。因此，当形成的第一端202和第二端204从而具有比下层互连122以及上层互连134更宽的宽度时，可以在远离该流出区域以及切断部分一定距离的位置上配置该第一端202和第二端204。进一步，作为选择，该第一端202和第二端204可以被形成为具有与下层互连122以及上层互连134相同的线宽。
在图5A和5B所示的典型实现中，与下层互连122相比，形成的上层互连134沿着半导体衬底表面的方向在二维排列中具有更大的面积。这里，假设下层互连122的膜厚度实质上与上层互连134的相同。通过具有该结构，上层互连134的体积变得大于下层互连122的体积。在该结构中，第一端202和第二端204之间施加的过多电能导致了电流流经该电熔丝200的通路，使得构成该下层互连122，通路128以及上层互连134的导电体被加热膨胀。这里，在具有较大体积的上层互连134中产生了施加在其外围的加热后的导电体的最大力。
如图5B所示，这就允许该导电体很容易地在上层互连134向着它的外部流动，从而形成在上层互连134上形成了流出区域142。进一步，当在上层互连134形成流出区域142时，该导电体就会朝着流出区域142的方向迁移，构成该通路128的导电体的部分朝着流出区域142逼近。结果，在通路128中形成了空隙区域。
图6A和6B分别示出了图5A和5B中出现的沿着线A-A’的截面图的例子。图6A示出了切断该电熔丝200之前该半导体装置100的结构的截面图，以及图6B示出了切断该电熔丝200之后该半导体装置100的结构的截面图。在这种情况下，示出了单大马士革结构的结构。
如图6A所示，该半导体装置100包括半导体衬底(未示出)，以及在该半导体衬底上按照如下顺序形成的如下膜：第一蚀刻停止膜102；第一层间绝缘膜104；第一保护膜106；第二蚀刻停止膜108；第二层间绝缘膜110；第三蚀刻停止膜112；第三层间绝缘膜114；第二保护膜116；以及第四蚀刻停止膜118。
在切断该电熔丝之前的情况下，该电熔丝200包括下层互连122，与该下层互连122电耦合的通路128，以及与该通路128电耦合的上层互连134。这里，在第一蚀刻停止膜102，第一层间绝缘膜104，以及第一保护膜106中形成下层互连122。进一步，在第二蚀刻停止膜108，第二层间绝缘膜110，以及第三蚀刻停止膜112中形成通路128。进一步，在第三蚀刻停止膜112、第三层间绝缘膜114，以及第二保护膜116中形成上层互连134。
该下层互连122，通路128以及上层互连134由与图1A至1C的导电体206相对应的导电体构成。该导电体可以由含铜金属膜构成，其中该膜包含铜作为主要成分。该含铜金属膜可以额外地包括银。进一步，该含铜金属膜可以具有如下成分，其额外地包含从如下组中选择的一个或多个不同的元素，而该组由铝(Al)，金(Au)，铂(Pt)，铬(Cr)，钼(Mo)，钨(W)，镁(Mg)，铍(Be)，锌(Zn)，钯(Pd)，镉(Cd)，汞(Hg)，硅(Si)，锆(Zr)，钛(Ti)以及锡(Sn)。例如，可以通过电镀过程来形成该含铜金属膜。进一步，该含铜金属膜的表面可以被配置为例如具有在其上形成的硅化物膜。
进一步，该下层互连122，通路128以及上层互连134的侧面和底面分别被配置有第一阻挡金属膜120，第二阻挡金属膜126，以及第三阻挡金属132，以便于接触和覆盖这些互连和通路。该阻挡金属膜可以被配置为包括难熔金属。该第一阻挡金属膜120，第二阻挡金属膜126，以及第三阻挡金属132可以由例如钽(Ta)，氮化钽(TaN)，Ti，氮化钛(TiN)，W，氮化钨(WN)等构成。
更具体地，在切断该电熔丝200之前的状态下，在下层互连122与通路128之间配置有该第二阻挡金属膜126，以便于与其接触。进一步，在该通路128与上层互连134之间配置有第三阻挡金属膜132，以便于与其接触。
该第一层间绝缘膜104以及第三层间绝缘膜114可以由低介电常数膜例如硅碳氧化物(SiOC)等构成。典型的低介电常数膜除了包括SiOC以外，还包括聚氢硅氧烷例如氢化矽倍半氧化物(hydrogensilsesquioxane，HSQ)，甲基倍半硅氧烷(methyl silsesquioxane，MSQ)，甲基化氢倍半硅氧烷(methylated hydrogen silsesquioxane，MHSQ)等，含有有机材料的芳香族化合物例如多芳基乙醚(PAE)，二乙烯硅氧烷双苯并环丁烯(benzocyclobutene，BCB)，SiLKTR(可以由日本东京东芝化学有限公司大批供应)等，氧化硅玻璃(SOG)，可流动氧化物(FOX)，CYTOPTR(可以由日本东京朝日玻璃有限公司大批供应)，或者苯并环丁烯(benzocyclobutene，BCB)。作为选择，上述材料的多孔膜也可以被用于低介电常数膜。该第一层间绝缘膜104以及第三层间绝缘膜114可以由相同的材料构成，或者也可以由不同的材料构成。
另外，该第二层间绝缘膜110可以由与上述关于第一层间绝缘膜104以及第三层间绝缘膜114类似的材料构成。但是，与该第一层间绝缘膜104以及第三层间绝缘膜114相比，该第二层间绝缘膜110可以优选地由比第一层间绝缘膜104以及第三层间绝缘膜114更硬的材料构成。例如，该第二层间绝缘膜110可以由比第一层间绝缘膜104以及第三层间绝缘膜114更高杨氏模量(Young’s modulus)的材料构成。这种结构允许很容易地在互连部分形成流出区域142。
除了上述以外，该第二层间绝缘膜110的结构并不仅限于这种结构，并且也可以由类似于第一层间绝缘膜104以及第三层间绝缘膜114的材料构成。由于在这种情况下，与互连相比该通路128在沿着半导体衬底表面的方向上具有非常小的面积，因此可以有选择地在互连部分上形成流出区域142。
该第二蚀刻停止膜108以及第四蚀刻停止膜118用作在形成通路孔以及互连沟槽中利用的蚀刻停止膜，并且还用作防止构成下层互连122以及上层互连134的铜的扩散。另外，这些还用作覆盖膜，用于本实施例中的电熔丝200。该第二蚀刻停止膜108以及第四蚀刻停止膜118可以由比第一层间绝缘膜104以及第三层间绝缘膜114更硬的材料构成。该第二蚀刻停止膜108以及第四蚀刻停止膜118可以由比第一层间绝缘膜104以及第三层间绝缘膜114杨氏模量更高的材料构成。该第二蚀刻停止膜108以及第四蚀刻停止膜118可以由例如碳氮化硅(SiCN)，氮化硅(SiN)，碳化硅(SiC)，氟氧化硅(SiOF)或者氧氮化硅(SiON)构成。
当通过化学机械抛光(CMP)工艺对下层互连122以及上层互连134进行抛光时，该第一保护膜106和第二保护膜116分别用于保护该第一层间绝缘膜104和第三层间绝缘膜114。该第一保护膜106和第二保护膜116可以由例如二氧化硅(SiO2)膜构成。
该第一蚀刻停止膜102和第三蚀刻停止膜112可以由与第二蚀刻停止膜108以及第四蚀刻停止膜118类似的材料构成。另外，虽然这里没有示出，但每个第一蚀刻停止膜102和第三蚀刻停止膜112也都可以由包括第一绝缘膜和第二绝缘膜的多层膜构成，其中该第一绝缘膜由与第二蚀刻停止膜108以及第四蚀刻停止膜118类似的材料构成，并且该第二绝缘膜由与第一保护膜106和第二保护膜116类似的材料构成。
除了上述以外，可以通过与用于形成普通多层互连结构相类似的工艺操作来形成具有上述结构的下层互连122，通路128，以及上层互连134。这就允许形成电熔丝200，而不需要增加特殊操作。
如上所述，例如，可以配置为该上层互连134的外围被涂敷层例如第三阻挡金属膜132和第四蚀刻停止膜118所覆盖，并且进一步在它的外围中形成由比该涂敷层更软的材料构成的第三层间绝缘膜114。另外，在沿着半导体衬底表面的方向上形成比通路128以及下层互连122面积更大的上层互连134。
接下来，将描述用于切断具有该结构的电熔丝200的过程。当预定电压被加在第一端202以及第二端204两端，以将过多的能量施加到电熔丝200时，构成该电熔丝200的上层互连134的导电体膨胀，使得它朝着由软膜构成的第三层间绝缘膜114的方向伸展。由于该导电体的膨胀，在该第三阻挡金属膜132等中产生裂缝，使得构成该上层互连134的导电体从该裂缝流入第三层间绝缘膜114。更具体地，构成该上层互连134的导电体流出该互连沟槽。这就实现了形成流出区域142，如图6B所示。
进一步，由于该导电体迅速地朝着流出区域142迁移，因此在导电体的迁移无法跟上其他部分的点上该导电体被切断。在本实施例中，该导电体在通路128的位置上被切断，从而形成空隙区域140。根据这种机制，在远离流出区域142某一距离的位置上形成更大的空隙区域140。
另外，由于本实施例在通路128与下层互连122中间配置了第二阻挡金属膜126，因此很容易从该下层互连122剥离该第二阻挡金属膜126，使得在第二阻挡金属膜126与下层互连122之间很容易地形成空隙区域140。
进一步，在切断该电熔丝之后的情况下，构成该通路128的导电体与第二阻挡金属膜126一块迁移，从而在第二阻挡金属膜126与下层互连122之间形成了空隙区域140。因此，即使在该工艺之后实施热处理，该第二阻挡金属膜126的存在也能够防止由于由含铜金属膜构成的导电体的重新迁移而与下层互连122重新连接在一块。这就允许提供改进后的该半导体装置100的热阻。因为提供了第二阻挡金属膜126和第三阻挡金属膜132，从而在流出区域142与空隙区域140之间形成双层结构，因此能够进一步防止该导电体的迁移。
当要通过利用导电体通过电迁移而发生迁移的现象来切断具有本实施例中描述的结构的电熔丝200时，该阻挡金属膜降低了电子迁移，并且这样就很难以提高的效率来切断该电熔丝。但是，通过对用于切断具有这种结构的电熔丝200的裂缝辅助型工艺进行选择，在切断该电熔丝200期间该导电体处于非常高的温度，并且难熔金属的阻挡金属膜也会迁移，由此允许改进后的切断该电熔丝200，并且能够避免后续操作中的迁移，从而有效地防止再连接。
由于通过如本实施例中上述机制的裂缝辅助型工艺来实现该电熔丝200的切断，因此，需要在不同于该流出区142的区域中形成空隙区域140。这就允许了防止电熔丝200的再连接。
虽然上述实施例说明了典型实现方式，其中在第三阻挡金属膜132等中产生裂缝，但是当该上层互连134由于被加热而膨胀时，可以从上层互连134或第二保护膜116中剥离该第四蚀刻停止膜118，从而在这些膜之间产生间隙。在这种情况下，构成上层互连134的导电体流入该间隙，以形成流出区域142。即使在这种情况下，该导电体朝着流出区域142的方向发生迁移，使得在通路128的部分中形成切断部分214。
图7A和7B分别示出了图5A和5B中沿着线A-A’的截面图的另一个例子。图7A示出了切断该电熔丝200之前该半导体装置100的结构的截面图，以及图7B示出了切断该电熔丝200之后该半导体装置100的结构的截面图。在这种情况下，就具有双大马士革结构的互连结构而言，该结构不同于如图6A和5B中所示的实现方式。
在这种情况下，通路151与上层互连152整体地形成，构成了双大马士革互连154。在切断之前，该电熔丝200由双大马士革互连154(通路151以及上层互连152)以及下层互连122构成，其中该双大马士革互连154与下层互连122电耦合。在第二蚀刻停止膜108，第二层间绝缘膜110，以及第三蚀刻停止膜112中形成通路151。另外，在第三蚀刻停止膜112，第三层间绝缘膜114以及第二保护膜116中形成上层互连152。
该通路151与上层互连152可以由与通路128以及上层互连134类似的材料构成。另外，该双大马士革互连154被配置为其侧面和底面覆盖有第五阻挡金属膜150。该第五阻挡金属膜150也可以由与第二阻挡金属膜126、第三阻挡金属膜132等相类似的材料构成。在切断该电熔丝200之前的情况下，在通路151以及下层互连122中间提供第五阻挡金属膜150，以便于与其接触。
当过多的电能被加在具有上述结构的电熔丝200上时，构成该上层互连152的导电体膨胀，使得它朝着由软膜构成的第三层间绝缘膜114的方向伸展。由于该导电体的膨胀，在该第五阻挡金属膜150等中产生裂缝，使得构成该上层互连152的导电体从其流入第三层间绝缘膜114。这就实现了形成流出区域142，如图7B所示。
进一步，由于该导电体迅速地朝着流出区域142迁移，因此该导电体在导电体的迁移无法跟上其他部分的点上被切断。在本实施例中，该导电体在通路151的位置上被切断，从而形成空隙区域140。另外，由于本实施例在通路151与下层互连122中间配置了第五阻挡金属膜150，因此很容易从该下层互连122剥离该第五阻挡金属膜150，使得在第五阻挡金属膜150与下层互连122之间很容易地形成空隙区域140。
进一步，在切断该电熔丝之后的情况下，构成通路151的导电体与第五阻挡金属膜150一块迁移，从而在第五阻挡金属膜150与下层互连122中间形成空隙区域140。因此，即使在该工艺之后实施了热处理，该第五阻挡金属膜150的存在也能够防止与下层互连122的重新连接，否则将由含铜金属膜构成的导电体的再迁移将会导致该再连接。这就允许提供半导体装置100改进后的热阻。
(例子)
图8是截面图，其示出了通过实际地形成电熔丝200并接着通过断裂辅助型工艺将所形成的电熔丝切断，其中该电熔丝200具有与图6A中所示相类似的单大马士革结构的互连结构。这里，其中形成有通路128的层间绝缘膜由SiOC(Black Diamond，可以从美国CA，SantaClara的Applied Materials公司商业获得)构成。除此以外，其中形成有上层互连134的层间绝缘膜由SiOC(Aurora，可以由荷兰的ASMInternational N.V.商业获得)构成。该Black Diamond以及Aurora都是SiOC的多孔膜，并且与Black Diamond相比，该Aurora具有更低的特定介电常数，更低的膜密度，并由更软的膜构成。
如图中所示，在电熔丝200中，在上层互连134处形成流出区域142，并且在通路128与下层互连122中间形成空隙区域140。具有形成在其中的流出区域142以及空隙区域140的电熔丝200被加热至300摄氏度，并在该温度下保持大约5分钟，并且接着再实施一次估算，而结果是不存在再连接。
由于该电熔丝200由根据半导体装置100的多层互连结构构成，其中该半导体装置100包括如上所述的本实施例中的电熔丝200，这些就能够按照分层方向进行排列，从而实现了用于形成电熔丝的减小的面积。
另外，由于该通路被切断，因此能够降低使得该导电体再连接的概率。
进一步，如果在一个表面中形成电熔丝200，则担心有可能形成跨越这些导电体桥接的流出区域142，否则其会被电切断。当导致了这种现象时，例如，该切断后的电熔丝应该与流出区域142耦合，从而导致降低后的切断量(yield)(切断之后的减小的电阻)，或者切断后电阻的增加变化(随时间而变化)。由于在本实施例的不同层中形成了作为切断部分的空隙区域140以及流出区域142，因此也可以防止这种生成桥的问题。
可以理解的是，本发明能够在各种其他组合、修改以及环境中使用，并且作为对根据本发明实施例的可选实施例时，在根据本发明的方法和装置等之间的表达的任何其他相互交换都可以是有效的。
另外，如上所述，虽然已经描述了在部分上层互连134或者部分上层互连152处形成流出区域142的典型实施方式，但是作为选择，也可以在下层互连122的部分处形成该流出区域142。例如，通过形成下层互连122，以使得在半导体衬底表面方向上区域的面积宽于上层互连134的面积，这能够在下层互连122的一部分中形成流出区域142。在这种情况下，该上层互连134对应于第一互连，以及下层互连122对应于第二互连。特别地，在如图6A和6B所示的单大马士革结构中，在通路128与上层互连134或下层互连122之一之间提供阻挡金属膜。因此，即使在上层互连134以及下层互连122中任何一个处形成流出区域142，也可以有效地防止再连接。
很清楚的是，本发明并不限于上述实施例，并且可以在不脱离本发明的保护范围和精神的情况下进行修改和改变。

Claims (15)

1.一种半导体装置，包括：
半导体衬底；以及
在所述半导体衬底上形成并由导电体构成的电熔丝，
其中在切断所述电熔丝之前的情况下，所述电熔丝包括：第一互连、与所述第一互连耦合的通路、以及与所述通路耦合的第二互连，它们分别形成在不同的层中，以及
其中在切断所述电熔丝之后的情况下，所述电熔丝包括：流出区域，该流出区域由从所述第二互连向外流动的所述导电体所形成，以及包括在所述第一互连与所述通路之间或在所述通路中形成的空隙区域。
2.根据权利要求1的半导体装置，其中所述导电体由含铜金属膜构成，其中所述含铜金属膜含有铜作为主要成分。
3.根据权利要求2的半导体装置，
其中在切断所述电熔丝之前的所述情况下，所述电熔丝进一步包括在所述第一互连和所述通路之间配置的第一阻挡金属膜，使得所述第一阻挡金属膜被配置为与所述第一互连以及所述通路接触，以及
其中在切断所述电熔丝之后的所述情况下，在所述第一阻挡金属膜与所述第一互连之间形成了所述空隙区域。
4.根据权利要求2的半导体装置，
其中在切断所述电熔丝之前的所述情况下，所述电熔丝进一步包括位于所述第二互连的侧面上的第二阻挡金属膜，使得所述第二阻挡金属膜被配置为与所述第二互连接触，以及
其中在切断所述电熔丝之后的所述情况下，在所述第二阻挡金属膜中产生了裂缝，并且由从所述裂缝流出的所述导电体形成了所述流出区域。
5.根据权利要求3的半导体装置，
其中在切断所述电熔丝之前的所述情况下，所述电熔丝进一步包括位于所述第二互连侧面上的第二阻挡金属膜，使得所述第二阻挡金属膜被配置为与所述第二互连接触，
其中在切断所述电熔丝之后的所述情况下，在所述第二阻挡金属膜中产生了裂缝，并且由从所述裂缝流出的所述导电体形成了所述流出区域。
6.根据权利要求1的半导体装置，其中形成所述第二互连，从而在沿着所述半导体衬底表面的方向上具有比所述第一互连更大的面积。
7.根据权利要求1的半导体装置，进一步包括在所述半导体衬底上的所述电熔丝外围形成的绝缘层，
其中在所述绝缘层中形成的互连沟槽中形成所述第二互连，以及
其中由在所述互连沟槽外部流动的所述导电体形成所述流出区域。
8.根据权利要求1的半导体装置，进一步包括在所述半导体衬底上的所述电熔丝外围形成的绝缘层，
其中所述绝缘层包括在所述通路外围形成的第一绝缘层、以及在所述第二互连的外围形成的第二绝缘层，所述第二绝缘层具有比所述第一绝缘层更低的杨氏模量。
9.根据权利要求1的半导体装置，进一步包括在所述半导体衬底上的所述电熔丝外围形成的绝缘层，
其中所述绝缘层包括在所述通路外围形成的第一绝缘层，以及在所述第二互连的外围形成的第二绝缘层，所述第二绝缘层具有比所述第一绝缘层更低的膜密度。
10.根据权利要求1的半导体装置，进一步包括在所述半导体衬底上的所述电熔丝外围形成的绝缘层，
其中所述绝缘层包括在所述通路外围形成的第一绝缘层，以及在所述第二互连的外围形成的第二绝缘层，所述第二绝缘层具有比所述第一绝缘层更低的介电常数。
11.根据权利要求8的半导体装置，其中在所述第二绝缘层中形成的互连沟槽中形成所述第二互连，以及其中由在所述互连沟槽外流动的所述导电体形成所述流出区域。
12.根据权利要求9的半导体装置，其中在所述第二绝缘层中形成的互连沟槽中形成所述第二互连，以及其中由在所述互连沟槽外流动的所述导电体形成所述流出区域。
13.根据权利要求10的半导体装置，其中在所述第二绝缘层中形成的互连沟槽中形成所述第二互连，以及其中由在所述互连沟槽外流动的所述导电体形成所述流出区域。
14.一种用于切断电熔丝的方法，所述电熔丝包括：第一互连、与所述第一互连耦合的通路、以及与所述通路耦合的第二互连，它们都形成在半导体衬底上、由导电体构成并且分别形成在不同的层中，包括：
在所述第一互连和所述第二互连之间施加预定的电压，以使得电流在所述电熔丝中流动，使得所述导电体从所述第二互连向外部流动，从而在所述通路与所述第一互连之间或者在所述通路中形成空隙区域。
15.根据权利要求14的用于切断电熔丝的方法，其中在所述将预定电压加在所述第一互连与所述第二互连之间时，所述导电体从所述第二互连向外部流动，以使得所述导电体朝着从所述通路到所述第二互连的方向迁移，以形成所述空隙区域。
CN2007101011906A 2006-05-09 2007-05-09 用于切断电熔丝的半导体装置以及方法 Active CN101071802B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006130702 2006-05-09
JP2006-130702 2006-05-09
JP2006130702A JP4861051B2 (ja) 2006-05-09 2006-05-09 半導体装置および電気ヒューズの切断方法

Publications (2)

Publication Number Publication Date
CN101071802A CN101071802A (zh) 2007-11-14
CN101071802B true CN101071802B (zh) 2010-06-23

Family

ID=38684341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101011906A Active CN101071802B (zh) 2006-05-09 2007-05-09 用于切断电熔丝的半导体装置以及方法

Country Status (3)

Country Link
US (3) US7635907B2 (zh)
JP (1) JP4861051B2 (zh)
CN (1) CN101071802B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141266A (ja) * 2007-12-10 2009-06-25 Nec Electronics Corp 半導体装置
JP4646993B2 (ja) * 2008-02-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
JP5307437B2 (ja) * 2008-04-14 2013-10-02 ルネサスエレクトロニクス株式会社 半導体装置
US7737528B2 (en) * 2008-06-03 2010-06-15 International Business Machines Corporation Structure and method of forming electrically blown metal fuses for integrated circuits
JP2010016062A (ja) 2008-07-01 2010-01-21 Toshiba Corp 半導体装置
JP5331408B2 (ja) * 2008-08-11 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
JP5638188B2 (ja) 2008-10-17 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置
JP5405796B2 (ja) * 2008-10-17 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
US20100117190A1 (en) * 2008-11-13 2010-05-13 Harry Chuang Fuse structure for intergrated circuit devices
JP5518322B2 (ja) * 2008-12-02 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置
JP5436867B2 (ja) * 2009-01-09 2014-03-05 ルネサスエレクトロニクス株式会社 フューズ素子の製造方法
JP2010192647A (ja) 2009-02-18 2010-09-02 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
KR101095770B1 (ko) * 2009-03-09 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
WO2010134922A1 (en) * 2009-05-22 2010-11-25 International Business Machines Corporation Structure and method of forming electrically blown metal fuses for integrated circuits
US7956671B2 (en) * 2009-07-01 2011-06-07 International Business Machines Corporation Circuit structure and method for programming and re-programming a low power, multiple states, electronic fuse (e-fuse)
KR101110793B1 (ko) * 2009-07-01 2012-03-13 주식회사 하이닉스반도체 반도체 장치
JP5435713B2 (ja) * 2009-07-23 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、製造プログラム、及び半導体装置
WO2011052176A1 (ja) * 2009-10-29 2011-05-05 パナソニック株式会社 半導体装置
KR101624910B1 (ko) * 2009-12-04 2016-05-30 삼성전자주식회사 퓨즈 구조물 및 그 형성 방법
KR101153803B1 (ko) 2010-05-31 2012-07-03 에스케이하이닉스 주식회사 반도체 장치의 퓨즈 회로
US8633707B2 (en) * 2011-03-29 2014-01-21 International Business Machines Corporation Stacked via structure for metal fuse applications
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
US8922328B2 (en) * 2011-08-16 2014-12-30 United Microelectronics Corp. Electrical fuse structure
US9685404B2 (en) 2012-01-11 2017-06-20 International Business Machines Corporation Back-end electrically programmable fuse
CN103633066B (zh) * 2012-08-20 2016-12-07 北大方正集团有限公司 一种双层熔丝及其制造方法
KR101976039B1 (ko) * 2012-12-04 2019-08-28 삼성전자 주식회사 반도체 장치
US9093452B2 (en) 2013-03-08 2015-07-28 International Business Machines Corporation Electronic fuse with resistive heater
JP2014225622A (ja) 2013-05-17 2014-12-04 富士電機株式会社 ポリシリコンヒューズおよびその製造方法とポリシリコンヒューズを有する半導体装置
JP7266467B2 (ja) * 2019-06-14 2023-04-28 ローム株式会社 ヒューズ素子、半導体装置、およびヒューズ素子の製造方法
US11705725B2 (en) * 2019-11-01 2023-07-18 Richwave Technology Corp. Integrated circuit with electrostatic discharge protection

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064493A (en) 1976-06-03 1977-12-20 Motorola, Inc. P-ROM Cell having a low current fusible programming link
US6242789B1 (en) * 1999-02-23 2001-06-05 Infineon Technologies North America Corp. Vertical fuse and method of fabrication
JP4343507B2 (ja) * 2002-09-04 2009-10-14 Ｏｋｉセミコンダクタ株式会社 トリミングパターン
JP2004186590A (ja) 2002-12-05 2004-07-02 Yamaha Corp 半導体装置及びその製造方法
JP2005039220A (ja) 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
JP4623987B2 (ja) 2003-06-27 2011-02-02 京セラ株式会社 コンデンサ及びその実装構造
JP4795631B2 (ja) * 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US20050127475A1 (en) * 2003-12-03 2005-06-16 International Business Machines Corporation Apparatus and method for electronic fuse with improved esd tolerance
JP3881660B2 (ja) * 2004-02-12 2007-02-14 株式会社東芝 半導体装置及びその製造方法
US20050285222A1 (en) * 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
US20060258121A1 (en) * 2005-05-10 2006-11-16 Bing-Chang Wu Method of blowing the fuse structure
JP4959267B2 (ja) * 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法

Also Published As

Publication number Publication date
JP2007305693A (ja) 2007-11-22
CN101071802A (zh) 2007-11-14
US20070262414A1 (en) 2007-11-15
US8236622B2 (en) 2012-08-07
US20100037454A1 (en) 2010-02-18
US7635907B2 (en) 2009-12-22
US20120267755A1 (en) 2012-10-25
JP4861051B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
CN101071802B (zh) 用于切断电熔丝的半导体装置以及方法
CN100472774C (zh) 切断电熔丝的半导体器件和方法
US7679871B2 (en) Semiconductor device and method for determining fuse state
US8228158B2 (en) Semiconductor device
US7619264B2 (en) Semiconductor device
CN100561730C (zh) 用于切断电熔丝的半导体设备和方法
US7489230B2 (en) Semiconductor device and method of manufacturing the same
US8643139B2 (en) Semiconductor device
US9000559B2 (en) Semiconductor device, method of cutting electrical fuse, and method of determining electrical fuse state

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation