CN103633066B - 一种双层熔丝及其制造方法 - Google Patents
一种双层熔丝及其制造方法 Download PDFInfo
- Publication number
- CN103633066B CN103633066B CN201210297342.5A CN201210297342A CN103633066B CN 103633066 B CN103633066 B CN 103633066B CN 201210297342 A CN201210297342 A CN 201210297342A CN 103633066 B CN103633066 B CN 103633066B
- Authority
- CN
- China
- Prior art keywords
- block
- fuse
- sealing coat
- metal layer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Fuses (AREA)
Abstract
本发明公开了一种双层熔丝制造方法,所述方法包括:在半导体衬底上形成第一绝缘层,包括有与第一区域及与所述第一区域不重叠的第二区域;在所述第一区域上形成第一导电金属层;形成第一区块,第二区块及第三区块,其中,所述第二区块形成于所述第一导电金属层上表面,所述第一区块及所述第三区块所覆盖的区域,一部分属于所述第一区域,另一部分属于所述第二区域,所述第一区块和所述第二区块间为第一熔丝窗口,所述第二区块和所述第三区块之间为第二熔丝窗口,所述第二区块上包括第二导电金属层;在所述第一熔丝窗口中形成第一隔离层,在所述第二熔丝窗口中形成第二隔离层。
Description
技术领域
本发明涉及电子元器件制造技术领域,具体涉及一种双层熔丝及其制造方法。
背景技术
在现有技术中,熔丝,通常是能在大电流通过时被熔断的金属熔线,熔丝一旦被熔断,就不能被恢复。熔丝用在电路中,主要作用有:通过在有超过规定范围的电流通过时,熔断自身,断开电流,来保护电路不受到损坏;还可以用来修调电路中的电阻及电容,以及还可以用来精确修调电路中的电压/电流基准源的精度。
由于熔丝的主要作用是通过在有超过规定范围的电流流过时,熔断自身,断开电流,来保护电路不受到损坏,所以,熔丝的熔断效果就非常重要,如果熔丝在达到熔断条件时不能真正熔断,就不能对电路起到好的保护作用,进而不能保证电路的可靠性。
为了使熔丝的效果达到上述描述,现有技术中出现了双层熔丝,该双层熔丝的制造方法如图1所示,具体包括:
步骤101:在半导体衬底上形成第一绝缘层;
步骤102:在第一绝缘层上形成尺寸小于第一绝缘层的第一导电金属层;
步骤103:形成第二绝缘层,第二绝缘层第一区块及第三区块均一部分在第一绝缘层上,另一部分在第一导电金属层上,第二绝缘层第二区块在第一导电金属层上;
步骤104:在第二绝缘层第二区块上形成熔丝;
步骤105:在第二绝缘层第一区块和第二绝缘层第三区块上形成钝化层,进而获得双层熔丝。
经过步骤101~105形成现有技术的双层熔丝,如图2所示。
但本申请发明人在实现本申请实施例中发明技术方案的过程中,发现上述技术至少存在如下技术问题:
通过现有技术制造的双层熔丝,由于熔丝窗口没有填充绝缘材料,所以,存在第二导电金属层的两侧有第一导电金属层露出的技术问题;
由于存在第二导电金属层的两侧有第一导电金属层露出的技术问题,所以,在熔丝熔断的过程中,可能会出现熔丝两端熔融流淌到第一导电金属层表面的情况,这样,就会通过第一导电金属层形成一个通路,使双层熔丝短路,出现电流无法断开的技术问题;
由于会存在电流无法断开的技术问题,所以,现有技术中的双层熔丝的功能就会存在失效的可能,即通过现有技术制造出来的双层熔丝的良品率就低。
发明内容
本申请实施例通过提供一种双层熔丝及其制造方法,用以解决存在第二导电金属层的两侧有第一导电金属层露出的技术问题。
本申请实施例一方面提供了一种双层熔丝的制造方法,所述方法包括:在半导体衬底上形成第一绝缘层,包括有与第一区域及与所述第一区域不重叠的第二区域;在所述第一区域上形成第一导电金属层;形成第一区块,第二区块及第三区块,其中,所述第二区块形成于所述第一导电金属层上表面,所述第一区块及所述第三区块所覆盖的区域,一部分属于所述第一区域,另一部分属于所述第二区域,所述第一区块和所述第二区块间为第一熔丝窗口,所述第二区块和所述第三区块之间为第二熔丝窗口,所述第二区块上包括第二导电金属层;在所述第一熔丝窗口中形成第一隔离层,在所述第二熔丝窗口中形成第二隔离层。
优选地,所述在所述第一熔丝窗口中形成第一隔离层,在所述第二熔丝窗口中形成第二隔离层,具体包括:在所述第一熔丝窗口中填充第一隔离材料,在所述第二熔丝窗口中填充第二隔离材料,所述第一隔离材料与所述第二隔离材料为相同或不相同的隔离材料;通过回刻,使所述第一熔丝窗口中形成第一隔离层;以及使所述第二熔丝窗口中形成第二隔离层;通过所述第一隔离层和所述第二隔离层,能覆盖所述第一导电金属层。
优选地,所述形成第一区块,第二区块及第三区块,具体为:形成相互平行的第一区块,第二区块及第三区块。
优选地,所述第一隔离层和所述第二隔离层为热稳定绝缘材料。
另一方面,本申请实施例还提供了一种双层熔丝,包括:半导体衬底;第一绝缘层,包括有第一区域,及与所述第一区域不重叠的第二区域;第一导电金属层,形成于所述第一区域上;第一区块,第二区块及第三区块,其中,所述第二区块形成于所述第一导电金属层上表面,所述第一区块及所述第三区块所覆盖的区域,一部分属于所述第一区域,另一部分属于所述第二区域,所述第一区块和所述第二区块间为第一熔丝窗口,所述第二区块和所述第三区块之间为第二熔丝窗口;第二导电金属层,形成于所述第二区块上;第一隔离层,形成在所述第一熔丝窗口中;第二隔离层,形成在所述第二熔丝窗口中。
优选地,钝化层,所述钝化层包括第一钝化层及第二钝化层,所述第一钝化层位于所述第一区块上,所述第二钝化层位于所述第二区块上。
优选地,所述第一区块,第二区块及第三区块具体为相互平行设置的三个区块。
优选地,所述第一隔离层和所述第二隔离层为热稳定绝缘材料。
优选地,所述第一隔离层对应的第一隔离材料与所述第二隔离层对应的第二隔离材料为相同或不相同的隔离材料,所述填充第一隔离材料和所述填充第二隔离材料为同时进行或分开进行。
本申请实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
1、由于采用了在熔丝窗口涂布隔离材料,并回刻所述隔离材料形成隔离层的技术手段,所以,有效解决了现有技术中的第二导电金属层的两侧有第一导电金属层露出的技术问题,实现了覆盖第二导电金属层的两侧露出的第一导电金属层的技术效果。
2、由于采用了在熔丝窗口涂布隔离材料,并回刻所述隔离材料形成隔离层的技术手段,所以有效解决了在熔丝熔断的过程中,熔丝两端熔融流淌到第一导电金属层,电流通过第一导电金属层形成一个通路,使双层熔丝短路,电流无法断开的技术问题,实现了熔丝熔断过程中,电流真正断开的技术效果。
3、由于能够解决电流无法断开的技术问题,所以具有降低双层熔丝的失效率的技术效果,进而通过本申请实施例方法制造的双层熔丝的良品率也就提高了。
附图说明
图1为现有技术的双层熔丝制造流程图;
图2为现有技术的双层熔丝的剖面图;
图3为本申请实施例中双层熔丝制造方法的流程图;
图4为本申请实施例中双层熔丝制造方法中步骤S304的细化流程图;
图5本申请实施例的双层熔丝剖面图。
具体实施方式
本发明实施例中提供一种双层熔丝的制造方法,解决了现有技术中双层熔丝第二导电金属层的两侧有第一导电金属层露出的技术问题。实现了覆盖第二导电金属层的两侧露出的第一导电金属层的技术效果,进而实现了熔丝熔断过程中,电流不会通过第一导电金属层形成通路,从而电流断开的技术效果
本申请实施例中的技术方案为解决上述串扰的问题,总体思路如下:
在半导体衬底上形成第一绝缘层,包括有与第一区域及与所述第一区域不重叠的第二区域;
在所述第一区域上形成第一导电金属层;形成第一区块,第二区块及第三区块,其中,所述第二区块形成于所述第一导电金属层上表面,所述第一区块及所述第三区块所覆盖的区域,一部分属于所述第一区域,另一部分属于所述第二区域,所述第一区块和所述第二区块间为第一熔丝窗口,所述第二区块和所述第三区块之间为第二熔丝窗口,所述第二区块上包括第二导电金属层;
在所述第一熔丝窗口中形成第一隔离层,在所述第二熔丝窗口中形成第二隔离层。
由于采用了在熔丝窗口涂布隔离材料,并回刻所述隔离材料形成隔离层的技术手段,所以,有效解决了现有技术中的第二导电金属层的两侧有第一导电金属层露出的技术问题,实现了覆盖第二导电金属层的两侧露出的第一导电金属层的技术效果。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
实施例一
实施例优选了一种双层熔丝的制造方法,申请实施例中双层熔丝制造方法的流程图如图3所示,为了清楚详细的说明本实施例的制作方法,以下将针对每一步骤的实现过程进行详细的说明。
该方法包括:
步骤301:在半导体衬底上形成第一绝缘层。在申请实施例中,第一绝缘层包括有第一区域及与所述第一区域不重叠的第二区域。
在本申请实施例中,步骤301中的半导体衬底可以为硅,锗等半导体,在半导体上叠放的第一绝缘层尺寸与半导体衬底适配,该第一绝缘层可以为氧化硅等,在实际应用中,本申请所属技术领域的普通技术人员可以自行选择,本申请不做限制。
在步骤301之后,本申请实施例中的方法进入步骤302,即:在所述第一区域上形成第一导电金属层。
具体来讲,为:在第一绝缘层上的第一区域上叠放尺寸小于第一绝缘层的第一导电金属层,而在第一绝缘层上未被第一导电金属层覆盖的区域就为第二区域,在实际应用中,第一导电金属层可以为铝,铜等电阻率低的导电金属,在此,本申请就不一一举例了。
在步骤302之后,本申请实施例中的方法进入步骤303,即:形成第一区块,第二区块及第三区块。
其中,所述第二区块形成于所述第一导电金属层上表面,所述第一区块及所述第三区块所覆盖的区域,一部分属于所述第一区域,另一部分属于所述第二区域,所述第一区块和所述第二区块间为第一熔丝窗口,所述第二区块和所述第三区块之间为第二熔丝窗口,所述第二区块上包括第二导电金属层。
在具体实现过程中,本申请实施例方法中的步骤302形成的所述第一区块、所述第二区块和所述第三区块均包括第二绝缘层,所述第一区块和所述第三区块还包括钝化层。在第二绝缘层第二区块上叠放所述第二导电金属层即熔丝。所叠放的的熔丝覆盖第二绝缘层第二区块,并延伸至完成303步骤后形成的结构外,且延伸部分的尺寸比覆盖第二绝缘层第二区块的大。在实际应用中,第二导电金属层可以铝,锑锡合金,铜材料等材料导电金属,本领域技术人员可以根据需要选择,在此,本申请就不一一举例了。
在步骤303之后,本申请实施例中的方法进入步骤304,即:在所述第一熔丝窗口中形成第一隔离层,在所述第二熔丝窗口中形成第二隔离层。
在具体实现过程中,本申请实施例方法中的步骤304具体流程图如图4所示,具体包括:
步骤3041,在所述第一熔丝窗口中填充第一隔离材料,在所述第二熔丝窗口中填充第二隔离材料,所述第一隔离材料与所述第二隔离材料为相同或不相同的隔离材料,所述填充第一隔离材料和所述填充第二隔离材料为同时进行或分开进行。
其中,第一隔离材料和第二隔离材料具体可以为热稳定绝缘材料。其中,第一隔离材料具体可以为旋涂玻璃,也可以为二氧化硅,第二隔离材料具体可以为:旋涂玻璃,也可以为二氧化硅。其中,第一隔离材料和第二隔离材料可以相同,如:都可以为旋涂玻璃;也可以不相同,如:第一隔离材料为旋涂玻璃,第二隔离材料为二氧化硅。涂布第一隔离材料和第二隔离材料时可以采用一次工艺同时涂布第一熔丝窗口和第二熔丝窗口,也可以采用分次分工艺涂布第一熔丝窗口和第二熔丝窗口,具体进行时采用旋涂工艺将流动式的隔离材料涂布熔丝窗口500~4000埃,涂布过程中保证熔丝窗口的蒸汽环境,以确保旋涂过程中旋涂材料的流动性。旋涂条件可根据实际情况调整,以达到很好的均匀性,避免旋涂隔离材料本身发生裂痕,涂布结束后使旋涂隔离材料固化,固化方法为本领域普通技术人员所熟知的,在此不再赘述,
当然,本申请所属技术领域的普通技术人员,还可以根据实际需要,采用其它旋涂材料作为第一隔离材料或第二隔离材料,在此,本申请就不一一举例了。
在执行步骤3041之后,就进入步骤3042,即:通过回刻,使所述第一熔丝窗口中形成第一隔离层;以及使所述第二熔丝窗口中形成第二隔离层,通过所述第一隔离层和所述第二隔离层,能覆盖所述第一导电金属层。
在具体实现步骤3042的过程中,回刻的详细实现过程如下:采用干法回刻蚀固化的多余隔离材料,以包括焊点窗口全部隔离材料,熔丝窗口部分隔离材料,回刻厚度不作严格限定,以熔丝表面的全部隔离材料全部刻蚀,同时第一导电金属层被旋涂玻璃覆盖即可。
在执行步骤3042之后,就形成了第一隔离层和第二隔离层,通过第一隔离层和第二隔离层,达到能覆盖第一导电金属层的技术效果。
经过以上步骤301~步骤304就制造完成如图5所示的双层熔丝,且图5为一优选方案的双层熔丝,本领域技术人员可以对本申请所选的材料和结构做属于本发明权利要求及其等同技术的范围之内的变形形成双层熔丝,能达到与本发明同样的技术效果。
上述本申请实施例中的技术方案,至少具有如下的技术效果或优点:
1、由于采用了在熔丝窗口涂布隔离材料,并回刻所述隔离材料形成隔离层的技术手段,所以,有效解决了现有技术中的第二导电金属层的两侧有第一导电金属层露出的技术问题,实现了覆盖第二导电金属层的两侧露出的第一导电金属层的技术效果。
2、由于采用了在熔丝窗口涂布隔离材料,并回刻所述隔离材料形成隔离层的技术手段,所以有效解决了在熔丝熔断的过程中,熔丝两端熔融流淌到第一导电金属层,电流通过第一导电金属层形成一个通路,使双层熔丝短路,电流无法断开的技术问题,实现了熔丝熔断过程中,电流真正断开的技术效果。
3、由于能够解决电流无法断开的技术问题,所以具有降低双层熔丝的失效率的技术效果,进而通过本申请实施例方法制造的双层熔丝的良品率也就提高了。
实施例二
本发明实施例还提供了一种双层熔丝,如图5所示,包括:
半导体衬底。
第一绝缘层,形成于半导体衬底上,包括有第一区域,及与所述第一区域不重叠的第二区域。其中第一绝缘层与所述半导体尺寸适配,以叠放方式形成。
第一导电金属层,形成于所述第一区域上。其中第一导电金属层以叠放方式覆盖全部第一区域。
第一区块,第二区块及第三区块,其中,所述第二区块形成于所述第一导电金属层上表面,所述第一区块及所述第三区块所覆盖的区域,一部分属于所述第一区域,另一部分属于所述第二区域,所述第一区块和所述第二区块间为第一熔丝窗口,所述第二区块和所述第三区块之间为第二熔丝窗口。其中,第一区块,第二区块及第三区块以叠放形式形成。所形成的熔丝窗口为第一区块和第二区块,第二区块和第三区块围成的封闭区域。
第二导电金属层,形成于所述第二区块上。其中所述第二导电金属层两端延伸出第二绝缘层,两端用于与电路连接。
第一隔离层,形成在所述第一熔丝窗口中;第二隔离层,形成在所述第二熔丝窗口中。其中第一个隔离层和第二隔离层。
进一步,第一区块和第二区块具体包括第二绝缘层第一区块和第二绝缘层第三区块及叠放在第二绝缘层第一区块和第二绝缘层第三区块的钝化层。第二区块具体包括第二绝缘层第二区块及叠放在第二绝缘层第二区块上的第二导电金属层。
进一步,第一隔离层和第二隔离层为热稳定绝缘材料。
进一步,第一隔离层对应的第一隔离材料与第二隔离层对应的第二隔离材料为相同或不相同的隔离材料。
本实施例中的双层熔丝可通过前述实施例一中的制作方法来制作,而且在详细阐述前述实施例中的制作方法时,已对熔丝结构和材料做了详细清楚的描述,所以本领域技术人员可以清楚的了解本实施例中的熔丝的结构,前述各种变化都适用于本实施例中的双层熔丝。为了说明书的简洁,在此不再赘述。
通过本实施例提供的一种双层熔丝,至少具有如下技术效果或优势:
1、由于采用了在熔丝窗口涂布隔离材料,并回刻所述隔离材料形成隔离层的技术手段,所以,有效解决了现有技术中的第二导电金属层的两侧有第一导电金属层露出的技术问题,实现了覆盖第二导电金属层的两侧露出的第一导电金属层的技术效果。
2、由于采用了在熔丝窗口涂布隔离材料,并回刻所述隔离材料形成隔离层的技术手段,所以有效解决了在熔丝熔断的过程中,熔丝两端熔融流淌到第一导电金属层,电流通过第一导电金属层形成一个通路,使双层熔丝短路,电流无法断开的技术问题,实现了熔丝熔断过程中,电流真正断开的技术效果。
3、由于能够解决电流无法断开的技术问题,所以具有降低双层熔丝的失效率的技术效果,进而通过本申请实施例方法制造的双层熔丝的良品率也就提高了。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种双层熔丝制造方法,其特征在于,包括:
在半导体衬底上形成第一绝缘层,包括有与第一区域及与所述第一区域不重叠的第二区域;
在所述第一区域上形成第一导电金属层;
形成第一区块,第二区块及第三区块,其中,所述第二区块形成于所述第一导电金属层上表面,所述第一区块及所述第三区块所覆盖的区域,一部分属于所述第一区域,另一部分属于所述第二区域,所述第一区块和所述第二区块间为第一熔丝窗口,所述第二区块和所述第三区块之间为第二熔丝窗口,所述第二区块上包括第二导电金属层;
在所述第一熔丝窗口中形成第一隔离层,在所述第二熔丝窗口中形成第二隔离层;
其中,所述第一隔离层与所述第二隔离层覆盖第二金属层两侧露出的第一导电金属层。
2.如权利要求1所述的方法,其特征在于,所述在所述第一熔丝窗口中形成第一隔离层,在所述第二熔丝窗口中形成第二隔离层,具体包括:
在所述第一熔丝窗口中填充第一隔离材料,在所述第二熔丝窗口中填充第二隔离材料,所述第一隔离材料与所述第二隔离材料为相同或不相同的隔离材料,所述填充第一隔离材料和所述填充第二隔离材料为同时进行或分开进行;
通过回刻,使所述第一熔丝窗口中形成第一隔离层;以及使所述第二熔丝窗口中形成第二隔离层,通过所述第一隔离层和所述第二隔离层,能覆盖所述第一导电金属层。
3.如权利要求2所述方法,其特征在于,所述形成第一区块,第二区块及第三区块,具体为:
形成相互平行的第一区块,第二区块及第三区块。
4.如权利要求1,2或3中任一权项所述的方法,其特征在于,所述第一隔离层和所述第二隔离层为热稳定绝缘材料。
5.一种双层熔丝,其特征在于,包括:
半导体衬底;
第一绝缘层,形成于半导体衬底上,包括有第一区域,及与所述第一区域不重叠的第二区域;
第一导电金属层,形成于所述第一区域上;
第一区块,第二区块及第三区块,其中,所述第二区块形成于所述第一导电金属层上表面,所述第一区块及所述第三区块所覆盖的区域,一部分属于所述第一区域,另一部分属于所述第二区域,所述第一区块和所述第二区块间为第一熔丝窗口,所述第二区块和所述第三区块之间为第二熔丝窗口;
第二导电金属层,形成于所述第二区块中;
第一隔离层,形成在所述第一熔丝窗口中;第二隔离层,形成在所述第二熔丝窗口中;
其中,所述第一隔离层与所述第二隔离层覆盖第二金属层两侧露出的第一导电金属层。
6.如权利要求5所述的熔丝,其特征在于,所述第一区块和所述第三区块具体包括第二绝缘层第一区块和第二绝缘层第三区块及叠放在所述第二绝缘层第一区块和所述第二绝缘层第三区块的钝化层,第二区块具体包括第二绝缘层第二区块及叠放在所述第二绝缘层第二区块上的所述第二导电金属层。
7.如权利要求5所述的熔丝,其特征在于,所述第一区块,第二区块及第三区块具体为相互平行设置的三个区块。
8.如权利要求5,6,或7中任一权项所述的熔丝,其特征在于,所述第一隔离层和所述第二隔离层为热稳定绝缘材料。
9.如权利要求8所述的熔丝,其特征在于,所述第一隔离层对应的第一隔离材料与所述第二隔离层对应的第二隔离材料为相同或不相同的隔离材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210297342.5A CN103633066B (zh) | 2012-08-20 | 2012-08-20 | 一种双层熔丝及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210297342.5A CN103633066B (zh) | 2012-08-20 | 2012-08-20 | 一种双层熔丝及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103633066A CN103633066A (zh) | 2014-03-12 |
CN103633066B true CN103633066B (zh) | 2016-12-07 |
Family
ID=50213928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210297342.5A Active CN103633066B (zh) | 2012-08-20 | 2012-08-20 | 一种双层熔丝及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103633066B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4064493A (en) * | 1976-06-03 | 1977-12-20 | Motorola, Inc. | P-ROM Cell having a low current fusible programming link |
JP2005039220A (ja) * | 2003-06-26 | 2005-02-10 | Nec Electronics Corp | 半導体装置 |
JP2005057186A (ja) * | 2003-08-07 | 2005-03-03 | Nec Electronics Corp | 半導体装置 |
CN101071802A (zh) * | 2006-05-09 | 2007-11-14 | 恩益禧电子股份有限公司 | 用于切断电熔丝的半导体装置以及方法 |
-
2012
- 2012-08-20 CN CN201210297342.5A patent/CN103633066B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4064493A (en) * | 1976-06-03 | 1977-12-20 | Motorola, Inc. | P-ROM Cell having a low current fusible programming link |
JP2005039220A (ja) * | 2003-06-26 | 2005-02-10 | Nec Electronics Corp | 半導体装置 |
JP2005057186A (ja) * | 2003-08-07 | 2005-03-03 | Nec Electronics Corp | 半導体装置 |
CN101071802A (zh) * | 2006-05-09 | 2007-11-14 | 恩益禧电子股份有限公司 | 用于切断电熔丝的半导体装置以及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103633066A (zh) | 2014-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103377955B (zh) | 叠层封装件结构及其形成方法 | |
JP4973761B2 (ja) | 半導体装置 | |
CN103972159B (zh) | 三维封装结构及其形成方法 | |
US10290893B2 (en) | Method for assembling and encapsulating lithium microbatteries and microbatteries produced thereby | |
CN104465576B (zh) | 半导体元件及其制造方法 | |
CN100463172C (zh) | 半导体器件和半导体晶片及其制造方法 | |
US10147691B2 (en) | Semiconductor structure and manufacturing method thereof | |
JP2006279045A (ja) | Pptc層間に能動素子を備える表面実装多層電気回路保護デバイス | |
CN104425438B (zh) | 集成电路及其制造方法 | |
US20170236765A1 (en) | Chip part and method for manufacturing a chip part | |
CN101339919B (zh) | 半导体器件及其制造方法 | |
CN102543766A (zh) | 一种柱状凸点封装工艺 | |
CN105655304A (zh) | 电子封装件及其制法 | |
CN103928408B (zh) | 功率半导体模块和用于制造功率半导体模块的方法 | |
US8643139B2 (en) | Semiconductor device | |
CN103633066B (zh) | 一种双层熔丝及其制造方法 | |
JP5103493B2 (ja) | 半導体装置およびその製造方法 | |
CN103633038A (zh) | 封装结构及其形成方法 | |
CN105722307A (zh) | 静电放电保护器件及其制造方法 | |
US11430719B2 (en) | Spot-solderable leads for semiconductor device packages | |
US20190259874A1 (en) | Wafer based beol process for chip embedding | |
JP2010244773A (ja) | 電流保護の素子構造、および、その製造方法 | |
CN103208456B (zh) | 半导体结构的形成方法 | |
CN204144247U (zh) | 三维封装结构 | |
JP6311115B2 (ja) | 回路保護素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |