CN103208456B - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法，包括：半导体衬底表面具有第一介质层，第一介质层表面具有焊盘第一金属和熔丝层，第一介质层、焊盘第一金属和熔丝层表面具有第二介质层；在第二介质层表面形成焊盘第二金属；在焊盘第二金属表面形成保护层；在第二介质层和保护层表面形成第三介质层；刻蚀形成第一开口和第二开口，第一开口贯穿第三介质层，并暴露出保护层表面，第二开口贯穿第三介质层和第二介质层，并暴露出熔丝层表面，刻蚀第三介质层的速率较刻蚀保护层的速率高，刻蚀第二介质层的速率较刻蚀保护层的速率高；去除第一开口底部的保护层，并暴露出焊盘第二金属表面。半导体结构的形成工艺简单，所形成的半导体结构的形貌良好，性能稳定。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体工艺的微小化以及复杂度的提高，半导体器件也变得更容易受各种缺陷或杂质所影响，而单一金属连线、二极管或晶体管等的失效往往即构成整个芯片的缺陷。因此为了解决这个问题，现有技术便会在集成电路中形成一些可熔断的连接线（fusiblelinks），也就是熔丝（fuse），以确保集成电路的可利用性。

现有技术中，熔丝用于连接集成电路中的冗余电路，当检测发现电路具有缺陷时，这些可熔断的连接线可用于修复或取代有缺陷的电路；此外，熔丝还能够提供程序化的功能，即先将电路、器件阵列以及程序化电路在芯片上加工好，再由外部进行数据输入，通过程序化电路熔断熔丝以完成电路的设计；例如，在可编程只读存储器（Programmable ReadOnly Memory,PROM）中，通过熔断熔丝产生断路，即为状态“1”，而未断开的熔丝保持连接状态，即为状态“0”。

常见的熔丝结构包括阴极和阳极、以及位于所述阴极和阳极之间的熔断区；当需要所述熔丝结构断路时，通过在所述阴极和阳极施加高压脉冲使所述熔丝结构内产生高热，从而将熔断区熔断；由于在熔断所述熔丝结构时，会在所述熔丝结构内产生高热，容易使所述熔丝结构膨胀，因此，现有技术会在所述熔丝结构表面形成与外部相通的开口，所述开口能够在所述熔丝结构受热膨胀时提供冗余空间，保证在熔断所述熔丝结构时不会使集成电路的其他部分发生变形。

然而，为了在熔丝结构表面形成与外部相通的开口，需要增加额外的光刻以及刻蚀工艺，从而使工业制程复杂，增加的生产成本。

更多熔丝结构形成方法的相关资料请参考公开号为CN102569184的中国专利文件。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，使半导体结构的形成工艺简化，而且使所形成的半导体结构的形貌良好，性能稳定。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底表面具有第一介质层，所述第一介质层具有第一区域和第二区域，所述第一区域的第一介质层表面具有焊盘第一金属，所述第二区域的第一介质层表面具有熔丝层，所述第一介质层、焊盘第一金属和熔丝层表面具有第二介质层，所述焊盘第一金属表面具有贯穿所述第二介质层的第一导电插塞；

在所述第二介质层和第一导电插塞表面形成焊盘第二金属，所述焊盘第一金属的位置与焊盘第二金属对应；

在焊盘第二金属表面形成保护层；

在所述第二介质层和保护层表面形成第三介质层；

采用刻蚀工艺形成第一开口和第二开口，所述第一开口贯穿第三介质层，并暴露出保护层表面，所述第二开口贯穿第三介质层和第二介质层，并暴露出熔丝层表面，刻蚀第三介质层的速率较刻蚀保护层的速率高，刻蚀第二介质层的速率较刻蚀保护层的速率高；

去除第一开口底部的保护层，并暴露出焊盘第二金属表面。

可选的，所述第一开口和第二开口的形成方法为：在所述第三介质层表面形成掩膜层，所述掩膜层暴露出部分与焊盘第二金属和熔丝层的位置对应的第三介质层表面；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第三介质层和第二介质层，直至暴露出保护层和熔丝层表面，形成第一开口和第二开口；去除第一开口底部的保护层并暴露出焊盘第二金属表面。

可选的，所述掩膜层的材料为光刻胶。

可选的，所述各向异性的干法刻蚀工艺刻蚀第三介质层或第二介质层的速率、与刻蚀保护层的速率的比例为5:1～6:1。

可选的，所述去除第一开口底部的保护层的工艺为湿法刻蚀工艺。

可选的，所述焊盘第二金属和保护层的形成方法为：在所述第二介质层表面沉积焊盘第二金属薄膜；在所述焊盘第二金属薄膜表面沉积保护薄膜；采用各向异性的干法刻蚀工艺去除部分所述保护薄膜和焊盘第二金属薄膜直至暴露出第二介质层表面为止，形成焊盘第二金属和保护层。

可选的，所述第一介质层、第二介质层的材料为氧化硅，所述第三介质层包括氧化硅层、以及位于氧化硅层表面的氮化硅层，所述保护层的材料为氮化硅，所述保护层的厚度为500埃～10000埃。

可选的，所述焊盘第一金属、焊盘第二金属和导电插塞的材料为铜、钨和铝中的一种或多种组合。

可选的，所述熔丝层的材料为多晶硅或金属，所述熔丝层包括：位于两端的阴极和阳极、以及位于所述阴极和阳极之间的熔断区，所述阴极和阳极的宽度大于所述熔断区的宽度。

可选的，还包括：在所述熔丝层阴极和阳极的表面形成第二导电插塞。

可选的，所述第一介质层内还包括：形成于半导体衬底表面的半导体器件以及电连接所述半导体器件的导电结构，所述半导体器件与导电结构与所述焊盘第一金属电连接。

与现有技术相比，本发明的技术方案具有以下优点：

焊盘第一金属和熔丝层表面具有第二介质层，焊盘第二金属形成于所述第二介质层表面，且所述第二金属表面具有保护层，再于所述保护层和第二介质层表面形成第三介质层。采用刻蚀工艺同时形成第一开口和第二开口，所述第二开口需暴露出熔丝层表面，而所述第一开口需暴露出焊盘第二金属表面，所述第二开口的深度大于第一开口的深度；当所述刻蚀工艺使第一开口底部已暴露出保护层表面时，第二开口还未能暴露出熔丝层表面，因此需要继续加深第二开口的深度；由于所述刻蚀工艺刻蚀第三介质层的速率较刻蚀保护层的速率高，且刻蚀第二介质层的速率较刻蚀保护层的速率高，因此所述保护层能够在继续加深第二开口深度时，保护所述焊盘第二金属层表面免受损伤，从而使所形成的半导体结构性能稳定、质量良好。此外，所述第一开口和第二开口能够同时刻蚀形成，从而简化工艺，节省成本。

进一步的，所述第一开口和第二开口的形成方法为：在所述第三介质层表面形成掩膜层，所述掩膜层定义了需要形成的第一开口和第二开口的位置；以所述掩膜层为掩膜，刻蚀第三介质层和第二介质层，以形成第一开口和第二开口。形成所述第一开口和第二开口时，仅需形成一次掩膜层；而且，所述掩膜层为光刻胶材料，即所述掩膜层仅需通过一次光刻工艺形成，能够简化工艺步骤、降低工艺成本。

附图说明

图1和图2是位于接合焊盘结构顶部表面的开口、以及位于熔丝结构表面的开口形成过程的剖面结构示意图；

图3至图8是本发明的实施例所述的半导体结构的形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，在熔丝结构表面形成与外部相通的开口会增加额外的光刻以及刻蚀工艺，使工业制程复杂，生产成本增加。

经过本发明的发明人研究发现，在现有的集成电路中，接合焊盘（Bond Pad）结构也是构成集成电路不可缺少的组件之一，而所述接合焊盘结构的顶部表面具有开口，用于后续接合（Bond）形成于其他半导体衬底的集成电路，实现不同的集成电路能够重叠设置且相互电连接。因此，能够同时形成结合焊盘结构顶部表面的开口、以及熔丝结构表面的开口，以简化工艺步骤并降低成本。具体请参考图1和图2，图1和图2是同时形成位于接合焊盘结构顶部表面的开口、以及位于熔丝结构表面的开口的过程的剖面结构示意图。

请参考图1，提供位于半导体衬底100表面的介质层101，所述介质层101内具有接合焊盘结构102和熔丝结构103，所述接合焊盘结构102包括：焊盘第一金属110、位于所述焊盘第一金属110表面的导电插塞111、以及位于所述导电插塞111表面的焊盘第二金属112，所述熔丝结构103顶部表面低于所述焊盘第二金属112的顶部表面，所述介质层101表面高于焊盘第二金属112表面。其中，所述焊盘第二金属112后续用于与其他集成电路接合，因此所述熔丝结构103的表面需要低于所述焊盘第二金属112表面，以保证所述熔丝结构103与后续接合的其他集成电路电隔离。

请参考图2，刻蚀部分介质层101，直至暴露出焊盘第二金属层112表面和熔丝结构103表面，形成暴露出焊盘第二金属112表面的第一开口105、以及暴露出熔丝结构103表面的第二开口106。

然而，由于熔丝结构103表面低于所述焊盘第二金属层112表面，致使所需形成的第二开口106的深度远大于第一开口105的深度，当采用刻蚀工艺暴露出焊盘第二金属112时，所述第二开口106还未能暴露出熔丝结构103表面，因此需要继续进行刻蚀工艺，直至暴露出熔丝结构103表面为止。但是，在暴露出焊盘第二金属112之后，继续进行的刻蚀工艺会使所述焊盘第二金属112的表面会受到损伤；并且，所述受到损伤的焊盘第二金属112表面会收集用于刻蚀工艺的等离子，当后续在所述焊盘第二金属112表面连接其他半导体器件时，所述焊盘第二金属112表面的等离子会污染所连接的半导体器件，使所连接的半导体器件受到损伤。因此，上述方法虽然能够简化工艺，但会降低所形成的半导体结构的稳定性。

经过本发明的发明人进一步研究，在接合焊盘结构中的焊盘第二金属表面形成保护层；当后续采用刻蚀工艺同时形成暴露出焊盘第二金属的开口、以及暴露出熔丝结构的开口时，所述刻蚀所述保护层的速率低于刻蚀介质层的速率，所述保护层能够保护所述焊盘第二金属表面不受损伤。因此，焊盘第二金属表面的开口和熔丝结构表面的开口能够同时形成，从而在简化工艺；而且，暴露出的焊盘第二金属表面光滑，保证了所形成的半导体结构的形貌良好、性能稳定。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

图3至图8是本发明的实施例所述的半导体结构的形成过程的剖面结构示意图。

请参考图3，提供半导体衬底200，所述半导体衬底200表面具有第一介质层201，所述第一介质层201具有第一区域（未示出）和第二区域（未示出），所述第一区域的第一介质层201表面具有焊盘第一金属202，所述第二区域的第一介质层201表面具有熔丝层203，所述第一介质层201、焊盘第一金属202和熔丝层203表面具有第二介质层204，所述焊盘第一金属202表面具有贯穿所述第二介质层204的第一导电插塞205。

所述半导体衬底200用于为工艺提供工作平台；所述半导体衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底（例如氮化镓或砷化镓等）。

在所述半导体衬底200表面形成构成集成电路的半导体器件（未示出）、以及电互连所述半导体器件的导电结构（未示出），所述半导体器件包括CMOS器件、存储器件、电容器或电阻器等，所述半导体器件和导电结构由所述第一介质层201覆盖；所述第一介质层201的材料为氧化硅或氮化硅，用于电隔离所形成的半导体体器件和导电结构，所述第一介质层201形成工艺为化学气相沉积工艺或物理气相沉积工艺；所述半导体器件和导电结构根据具体的技术需求设计，在此不作赘述；此外，为了在所述半导体衬底200表面形成完整的集成电路，还需要形成接合焊盘和熔丝层，所述熔丝层用于修复或取代有缺陷的电路、或进行电路的编程，所述接合焊盘用于使重叠设置的不同集成电路之间能够电连接。

本实施例中，所述熔丝层203形成于第一介质层201表面，其材料为金属，形成工艺为沉积工艺、以及沉积工艺之后的刻蚀工艺；在另一实施例中，所述熔丝层203还能够形成于第一介质层201内；所述熔丝层203包括：位于两端的阴极（未示出）和阳极（未示出）、以及位于所述阴极和阳极之间的熔断区（未示出），且所述阴极和阳极的宽度大于所述熔断区的宽度；当需要所述熔丝层203熔断时，在所述阴极和阳极之间施加高压脉冲，使所述熔丝层203产生高热，从而将熔断区熔断。

在其他实施例中，所述熔丝层的材料为多晶硅，所述多晶硅材料内还能够掺杂离子，以改变所述多晶硅的电阻，以满足不同的技术需求；所述熔丝层形成于第一介质层表面或第一介质层内；当所述多晶硅材料的熔丝层形成于第一介质层内时，能够在形成位于第一介质层内的半导体器件的同时形成。

由于所述熔丝层203在熔断使会产生高热，因此容易使所述熔丝层203膨胀，为了避免所述熔丝层203的热膨胀影响周围的其他电路结构，后续工艺需要在所述的熔丝层203表面形成与外部联通的开口，为所述熔丝层203的热膨胀预留空间。

所述焊盘第一金属202和第一导电插塞205的材料为铜、钨或铝；所述焊盘第一金属202的形成工艺为沉积工艺、以及沉积工艺之后的刻蚀工艺；所述第一导电插塞205的形成工艺为：在所述第一介质层201和焊盘第一金属202表面沉积第二介质层204之后，刻蚀部分第二介质层204直至暴露出焊盘第一金属202为止，形成若干沟槽；在所述沟槽内沉积满金属，并采用抛光工艺去除高于第二介质层204表面的金属，形成第一导电插塞205；此外，当所述导电插塞的材料为铜时，在所述沟槽内填充金属的工艺还能够是铜电镀工艺。此外，由于熔丝层203的阴极和阳极表面需要形成第二导电插塞，用于对阴极和阳极之间施加高压脉冲，因此所述焊盘第一金属202表面的第一导电插塞205、与所述阴极和阳极表面的第二导电插塞同时形成，以简化工艺。

所述焊盘第一金属202、第一导电插塞205与后续形成的焊盘第二金属构成接合焊盘；所述接合焊盘用于实现多层重叠设置的集成电路之间的电互联，以提高所形成的芯片中的电路密度，减小芯片的尺寸；所述接合焊盘由若干层导电焊盘、以及位于各层导电焊盘之间的导电插塞构成，以满足不同的集成电路的多层布线需求；而形成于接合焊盘顶部的焊盘后续与其他集成电路的接合焊盘进行接合，从而形成重叠设置的集成电路，因此，形成于顶部的接合焊盘需要暴露出部分表面以进行后续的接合工艺；为了使相互接合的集成电路之间避免发生短路，因此形成于半导体衬底200表面的半导体器件和导电结构的表面需要低于接合焊盘顶部的焊盘，以保证不同的集成电路之间能够通过介质材料充分电隔离。

本实施例中，所述焊盘第一金属202用于与形成于第一介质层201内的半导体器件或导电结构电连接，而后续形成于焊盘第一金属202上方的焊盘第二金属用于与需要重叠设置的其他集成电路接合；而且，所述熔丝层203与所述焊盘第一金属202形成于同一层，后续形成的第二介质层和第三介质层能够充分使熔丝层203与需要接合的其他集成电路电隔离；在其他实施例中，所述熔丝层203还能够低于或高于所述焊盘第一金属202表面，且低于后续形成的焊盘第二金属，所述熔丝层203的具体位置能够根据集成电路的具体设计需求而定，在此不应过于限定。

请参考图4，在所述第二介质层204和第一导电插塞205表面形成焊盘第二金属薄膜206；在所述焊盘第二金属薄膜206表面形成保护薄膜207。

所述焊盘第二金属薄膜206的材料为铜、钨或铝，形成工艺为沉积工艺，当所述焊盘第二金属薄膜206的材料为铜时，所述焊盘第二金属薄膜206的形成工艺还能够是铜电镀工艺；所述焊盘第二金属薄膜206后续用于形成位于接合焊盘顶部的焊盘第二金属，由于所述焊盘第二金属用于与其他集成电路电连接，因此，后续工艺需要在所述焊盘第二金属的表面形成开口，以暴露出能够进行接合工艺的表面；而所述熔丝层203的表面也需要形成与外部连通的开口，为热膨胀预留空间，因此后续工艺能够同时形成所述熔丝层203表面的开口、以及位于顶部焊盘表面的开口，以此简化工艺，节省成本。

所述熔丝层203低于焊盘第二金属薄膜206，使后续形成的焊盘第二金属的表面高于所述熔丝层203，从而保证所述熔丝层203能够充分与其他需要接合的集成电路电隔离；然而，所述熔丝层203低于后续形成的焊盘第二金属，使形成于熔丝层203表面的开口深度大于形成于焊盘第二金属表面的开口深度，当同时刻蚀形成熔丝层203和焊盘第二金属表面的开口时，会首先暴露出焊盘第二金属表面，继续进行刻蚀工艺以暴露出熔丝层203时，则容易造成对焊盘第二金属表面的损伤，从而造成所形成的半导体结构的形貌不良，性能不稳定。

因此，本实施例中，在所述焊盘第二金属薄膜206表面形成保护薄膜207所述保护薄膜207的厚度为500埃～10000埃，所述保护薄膜207在后续工艺中形成覆盖焊盘第二金属表面的保护层；能够在后续的刻蚀工艺中，调节刻蚀保护层的速率小于刻蚀第二介质层或第三介质层的速率，使保护层能够在同时形成熔丝层203表面的开口、以及焊盘第二金属表面的开口时，保护所述焊盘第二金属表面不受损伤，从而保证了所形成的半导体结构性能稳定。

本实施例中，所述保护薄膜207的形成工艺为沉积工艺，较佳的是化学气相沉积工艺；由于第二介质层和后续形成的第三介质层的材料为氧化硅，所述保护薄膜207的材料为氮化硅；后续能够通过调节刻蚀工艺，使刻蚀氧化硅相对于刻蚀氮化硅具有较大的刻蚀选择比，保护层能够有效地用于保护焊盘第二金属表面。

在其他实施例中，构成所述保护薄膜207材料的化合物元素、与构成所述第二介质层（或后续形成的第三介质层）材料的化合物元素相同，而构成所述保护薄膜207材料的化合物、与构成第二介质层（或后续形成的第三介质层）的化合物组分不同；后续也能够通过调节刻蚀工艺，使刻蚀保护层相对于刻蚀第二介质层（或后续形成的第三介质层）具有较大的刻蚀选择比。

请参考图5，去除部分所述保护薄膜207（如图5所示）和焊盘第二金属206（如图5所示），直至暴露出第二介质层204表面为止，形成焊盘第二金属206a和保护层207a，所述焊盘第二金属206a与焊盘第一金属202的位置对应。

所述去除部分保护薄膜207和焊盘第二金属薄膜206的工艺为：在所述保护薄膜207表面旋涂光刻胶层，并对所述光刻胶层进行曝光图形化，以暴露出需要形成焊盘第二金属206a的对应位置；以所述光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述保护薄膜207和焊盘第二金属薄膜206，直至暴露出第二介质层204。

所述保护层207a用于在后续工艺中，同时在焊盘第二金属206a表面和熔丝层203表面形成开口时，保护所述焊盘第二金属206a表面不受损伤；由于熔丝层203的表面低于焊盘第二金属206a的表面，当后续采用刻蚀工艺同时在焊盘第二金属206a和熔丝层203表面形成开口时，所述刻蚀工艺会首先暴露出焊盘第二金属206a表面的保护层207a；当所述刻蚀工艺继续进行，以暴露出熔丝层203时，所述保护层207a能够在所述继续刻蚀的过程中保护所述焊盘第二金属206a的表面，使所述焊盘第二金属206a的表面形貌良好，使所形成的半导体结构的性能稳定。

请参考图6，在所述第二介质层204和保护层207a表面形成第三介质层208；在所述第三介质层208表面形成掩膜层209，所述掩膜层209暴露出部分与焊盘第二金属206a和熔丝层203的位置对应的第三介质层208表面。

所述第三介质层208包括氧化硅层、以及位于所述氧化硅层表面的氮化硅层；所述第三介质层208的形成工艺为沉积工艺，较佳的是化学气相沉积工艺；所述第三介质层208用于作为钝化层，保护形成于半导体衬底200表面的半导体器件和导电结构免受污染或水汽侵蚀，并使所述半导体器件和导电结构与后续重叠设置的其他集成电路电隔离；由于所述焊盘第二金属206a需要暴露出部分表面，以进行后续的接合工艺，因此需要在所述第三介质层208内形成开口以暴露出部分焊盘第二金属208a。

所述掩膜层209的材料为光刻胶，所述掩膜层209的形成工艺为旋涂工艺，并在所述旋涂工艺之后进行曝光工艺，使所述掩膜层209图形化；所述掩膜层209用于定义位于焊盘第二金属206a和熔丝层203表面的开口的对应位置，因此后续工艺能够同时在焊盘第二金属206a和熔丝层203表面形成开口，从而能够简化工艺步骤，节省成本。

请参考图7，以所述掩膜层209为掩膜，刻蚀所述第三介质层208直至暴露出保护层207a为止，形成第一开口210和第二开口211，所述第一开口210与焊盘第二金属206a的位置对应，所述第二开口211与熔丝层203的位置对应，刻蚀第三介质层208的速率较刻蚀保护层207a的速率高。

所述刻蚀工艺为各向异性的干法刻蚀工艺，由于所述第三介质层208中具有氧化硅层，所述第二介质层204的材料为氧化硅，而所述保护层207a的材料为氮化硅，因此，所述保护层207a相对于第三介质层208和第二介质层204均具有刻蚀选择比；而且，通过控制所述各向异性的干法刻蚀工艺的参数能够具体调节所述保护层207a相对于第三介质层208和第二介质层204的刻蚀选择比，以满足具体的工艺需求；较佳的，所述刻蚀选择比为5:1～6:1。

请参考图8，在暴露出保护层207a之后，以所述保护层207a（如图7所示）和掩膜层209（如图7所示）为掩膜，刻蚀所述第二开口211底部的第二介质层204直至暴露出熔丝层203表面为止，刻蚀第二介质层204的速率较刻蚀保护层207a的速率高；在所述第二开口211暴露出熔丝层203之后，去除第一开口210底部的保护层207a。

所述刻蚀第二开口211底部的第二介质层204的工艺为各向异性的干法刻蚀工艺，且与刻蚀第三介质层208的工艺相同，在此不作赘述；需要说明的是，所述刻蚀第二开口211底部的工艺、与前序形成第二开口211的刻蚀工艺在同一工艺步骤中进行。在刻蚀所述第二开口211底部的第二介质层204时，由于所述焊盘第二金属206a的表面有所述保护层207a保护，因此所述刻蚀第二开口211底部的第二介质层204的工艺不会破坏所述焊盘第二金属206a的表面；同时，所述第一开口210和第二开口211同时形成，能够简化工艺步骤，节省生产成本，且所形成的半导体结构的性能良好。

在本实施例中，在所述第二开口211暴露出熔丝层204表面后，采用刻蚀工艺去除所述第一开口210底部的保护层207a，以暴露出焊盘第二金属206a表面，从而能够进行后续的接合工艺；较佳的，所述刻蚀工艺为高刻蚀选择比的湿法刻蚀工艺，能够在去除保护层207a的同时，不损伤焊盘第二金属206a和熔丝层204的表面，进一步保证了所形成的半导体结构的表面形貌。

在另一实施例中，在所述各向异性干法刻蚀第二介质层204的工艺中，接合熔丝层203表面的第二介质层204的厚度、以及保护层的厚度，通过精确调节刻蚀第二介质层204的速率、以及刻蚀保护层的速率的比例，使第二介质层204暴露出熔丝层203表面的同时，恰好去除第二开口210底部的保护层207a，则无需额外的刻蚀工艺以去除保护层207a，使工艺更为简化。

需要说明的是，在暴露出熔丝层203表面，并去除第一开口210底部的保护层207a之后，去除掩膜层209，以便进行后续的接合工艺。

本实施例的半导体结构的形成过程中，在所述焊盘第二金属表面形成保护层，所述保护成能够在形成第一开口和第二开口的过程中，保护所述焊盘第二金属表面；由于所述熔丝层的表面低于焊盘第二金属的表面，在形成第一开口和第二开口的刻蚀工艺中，所述保护层能够保护所述焊盘第二金属表面不受损伤，所形成的半导体结构的形貌良好，性能稳定；而且，所述第一开口和第二开口同时形成，能够简化工艺。

综上所述，焊盘第一金属和熔丝层表面具有第二介质层，焊盘第二金属形成于所述第二介质层表面，且所述第二金属表面具有保护层，再于所述保护层和第二介质层表面形成第三介质层。采用刻蚀工艺同时形成第一开口和第二开口，所述第二开口需暴露出熔丝层表面，而所述第一开口需暴露出焊盘第二金属表面，所述第二开口的深度大于第一开口的深度；当所述刻蚀工艺使第一开口底部已暴露出保护层表面时，第二开口还未能暴露出熔丝层表面，因此需要继续加深第二开口的深度；由于所述刻蚀工艺刻蚀第三介质层的速率较刻蚀保护层的速率高，且刻蚀第二介质层的速率较刻蚀保护层的速率高，因此所述保护层能够在继续加深第二开口深度时，保护所述焊盘第二金属层表面免受损伤，从而使所形成的半导体结构性能稳定、质量良好。此外，所述第一开口和第二开口能够同时刻蚀形成，从而简化工艺，节省成本。

进一步的，所述第一开口和第二开口的形成方法为：在所述第三介质层表面形成掩膜层，所述掩膜层定义了需要形成的第一开口和第二开口的位置；以所述掩膜层为掩膜，刻蚀第三介质层和第二介质层，以形成第一开口和第二开口。形成所述第一开口和第二开口时，仅需形成一次掩膜层；而且，所述掩膜层为光刻胶材料，即所述掩膜层仅需通过一次光刻工艺形成，能够简化工艺步骤、降低工艺成本。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (11)

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底表面具有第一介质层，所述第一介质层具有第一区域和第二区域，所述第一区域的第一介质层表面具有焊盘第一金属，所述第二区域的第一介质层表面具有熔丝层，所述第一介质层、焊盘第一金属和熔丝层表面具有第二介质层，所述焊盘第一金属表面具有贯穿所述第二介质层的第一导电插塞；

在所述第二介质层和第一导电插塞表面形成焊盘第二金属，所述焊盘第一金属的位置与焊盘第二金属对应；

在焊盘第二金属表面形成保护层；

在所述第二介质层和保护层表面形成第三介质层；

采用刻蚀工艺形成第一开口和第二开口，所述第一开口贯穿第三介质层，并暴露出保护层表面，所述第二开口贯穿第三介质层和第二介质层，并暴露出熔丝层表面，刻蚀第三介质层的速率较刻蚀保护层的速率高，刻蚀第二介质层的速率较刻蚀保护层的速率高；

去除第一开口底部的保护层，并暴露出焊盘第二金属表面。

2.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一开口和第二开口的形成方法为：在所述第三介质层表面形成掩膜层，所述掩膜层暴露出部分与焊盘第二金属和熔丝层的位置对应的第三介质层表面；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第三介质层直至暴露出所述保护层为止，形成第一开口和第二开口；在暴露出所述保护层之后，以所述保护层和所述掩膜层为掩膜，刻蚀所述第二开口底部的所述第二介质层直至暴露出所述熔丝层表面为止；在所述第二开口暴露出所述熔丝层之后，去除第一开口底部的所述保护层并暴露出焊盘第二金属表面。

3.如权利要求2所述半导体结构的形成方法，其特征在于，所述掩膜层的材料为光刻胶。

4.如权利要求2所述半导体结构的形成方法，其特征在于，所述各向异性的干法刻蚀工艺刻蚀第三介质层或第二介质层的速率、与刻蚀保护层的速率的比例为5:1～6:1。

5.如权利要求1所述半导体结构的形成方法，其特征在于，所述去除第一开口底部的保护层的工艺为湿法刻蚀工艺。

6.如权利要求1所述半导体结构的形成方法，其特征在于，所述焊盘第二金属和保护层的形成方法为：在所述第二介质层表面沉积焊盘第二金属薄膜；在所述焊盘第二金属薄膜表面沉积保护薄膜；采用各向异性的干法刻蚀工艺去除部分所述保护薄膜和焊盘第二金属薄膜直至暴露出第二介质层表面为止，形成焊盘第二金属和保护层。

7.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一介质层、第二介质层的材料为氧化硅，所述第三介质层包括氧化硅层、以及位于氧化硅层表面的氮化硅层，所述保护层的材料为氮化硅，所述保护层的厚度为500埃～10000埃。

8.如权利要求1所述半导体结构的形成方法，其特征在于，所述焊盘第一金属、焊盘第二金属和导电插塞的材料为铜、钨和铝中的一种或多种组合。

9.如权利要求1所述半导体结构的形成方法，其特征在于，所述熔丝层的材料为多晶硅或金属，所述熔丝层包括：位于两端的阴极和阳极、以及位于所述阴极和阳极之间的熔断区，所述阴极和阳极的宽度大于所述熔断区的宽度。

10.如权利要求1所述半导体结构的形成方法，其特征在于，还包括：在所述熔丝层的阴极和阳极的表面形成第二导电插塞。

11.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一介质层内还包括：形成于半导体衬底表面的半导体器件以及电连接所述半导体器件的导电结构，所述半导体器件与导电结构与所述焊盘第一金属电连接。