CN102299094A - 熔丝结构的制作方法 - Google Patents
熔丝结构的制作方法 Download PDFInfo
- Publication number
- CN102299094A CN102299094A CN201010213639XA CN201010213639A CN102299094A CN 102299094 A CN102299094 A CN 102299094A CN 201010213639X A CN201010213639X A CN 201010213639XA CN 201010213639 A CN201010213639 A CN 201010213639A CN 102299094 A CN102299094 A CN 102299094A
- Authority
- CN
- China
- Prior art keywords
- fuse
- dielectric layer
- wires structure
- etching
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种熔丝结构的制作方法，包括：提供半导体衬底，所述半导体衬底内形成熔丝结构；在所述半导体衬底上方形成介质层，所述介质层覆盖熔丝结构；对所述介质层进行至少两次刻蚀，使熔丝结构上方的介质层达到目标厚度。所述方法保证了刻蚀的精度，有效地控制了熔丝结构上方的介质层的厚度，同时保护焊盘，避免焊盘过刻蚀。
Description
技术领域
本发明涉及半导体工艺领域，特别涉及一种熔丝结构的制作方法。
背景技术
随着半导体工艺水平的改进以及集成电路复杂度的提高，半导体元器件也变得更容易受各种缺陷所影响，而单个元器件如晶体管或者存储单元的失效，往往会导致整个集成电路的功能缺陷。常见的解决方法是在集成电路中形成一些可以熔断的连接线，也就是熔丝(fuse)结构，以确保集成电路的可用性。
一般而言，熔丝结构用于连接集成电路中的冗余电路(redundancycircuit)，在电路出现缺陷时，将熔丝熔断，使用冗余电路来修复或取代出现缺陷的电路。熔丝结构经常用于内存中，在内存芯片生产完成时，若其中有部分存储单元出现功能问题，就可以通过熔丝结构用冗余的存储单元来取代，实现修复的目的。另外，熔丝结构还常见于可编程电路中，根据用户需要，使用熔丝结构对电路中的标准逻辑单元进行编程，用以实现特定的功能。
图1至图2给出了现有技术熔丝结构制作方法的剖面结构示意图。
如图1所示，提供半导体衬底100，所述半导体衬底100上依次形成有熔丝结构101、第一介质层103、第二介质层104、钝化层105。所述半导体衬底100的材料可以是单晶、多晶、或非晶结构的硅或硅锗，所述半导体衬底100上形成有半导体器件，例如由栅极102、源极(未示出)、漏极(未示出)构成的MOS晶体管。所述熔丝结构101为多晶硅熔丝(poly fuse)或金属熔丝(metalfuse)。所述熔丝结构101下方有隔离结构(未示出)，所述隔离结构的制作方法为硅的局部氧化法(LOCOS)或浅沟槽隔离(STI)等方法。所述第一介质层103的材料选自氧化硅、有机硅酸盐玻璃、硼硅玻璃等，所述第一介质层103内形成有栓塞103a，所述栓塞103a用作半导体衬底内器件的内连线。所述第二介质层104内依次形成有金属互联层104a和焊盘104b。所述焊盘104b用于半导体器件的输入输出端，并且所述焊盘104b与第二介质层104内的金属互联层104a通过通孔结构(未示出)相连。根据实际工艺，所述金属互联层104a和焊盘104b之间的所述第二介质层104内还可以形成有更多层的金属互联层和通孔结构。所述第二介质层104的材料选自氧化硅、有机硅酸盐玻璃、硼硅玻璃等。所述钝化层105的材料选自氮氧化硅、氮化硅或富硅氧化物，所述钝化层105用于保护半导体衬底100上的器件免受潮气、划伤以及沾污的影响。
如图2所示，对所述钝化层105、第二介质层104、第一介质层103进行刻蚀，使得所述熔丝结构101上方的第一介质层103的厚度为第一厚度，并且露出所述焊盘104b。
当所述熔丝结构101为多晶硅熔丝时，为了防止多晶硅熔丝与空气接触而被氧化，需要使得所述熔丝结构101上方的第一介质层103的具有一定厚度，所述厚度根据工艺需要进行设置；当所述熔丝结构101为金属熔丝时，由于金属可以与空气接触自然氧化而获得保护，因此，需要将所述熔丝结构101上方的第一介质层101完全去除。但是现有技术蚀刻技术现有技术由于刻蚀量大，而无法精确控制刻蚀的精度，因此现有的刻蚀工艺无法保证刻蚀后保留于熔丝结构101上方的第一介质层103的厚度。并且随着工艺水平和电路复杂性的提高，金属互联结构的层数增多，所述熔丝结构101上方的介质层的总厚度变得很大，因此，刻蚀的精度更加难以满足，熔丝结构101上方残留的介质层的厚度无法有效控制。
因此，需要一种新的熔丝结构的制作方法，以有效控制熔丝结构上方保留的介质层的厚度。
发明内容
本发明解决的问题是提供了一种熔丝结构的制造方法，所述方法能够有效控制熔丝结构上方保留的介质层的厚度。
为解决上述问题，本发明提供一种熔丝结构的制作方法，包括：
提供半导体衬底，所述半导体衬底内形成熔丝结构；
在所述半导体衬底上方形成介质层，所述介质层覆盖熔丝结构；
对所述介质层进行至少两次刻蚀，使熔丝结构上方的介质层达到目标厚度。
可选地，在形成介质层后，对所述介质层进行刻蚀前，还包括步骤：
在所述介质层内形成露出表面的焊盘；
在所述介质层上方形成钝化层，所述钝化层覆盖所述焊盘。
可选地，对所述介质层进行刻蚀具体包括：
对所述介质层和钝化层进行第一次刻蚀，使得所述熔丝结构上方的介质层厚度达到第一厚度；
对所述介质层和钝化层进行第二次刻蚀，露出所述焊盘且使得所述熔丝结构上方介质层达到目标厚度。
可选地，对所述介质层进行刻蚀具体包括：
对所述介质层和钝化层进行第一次刻蚀，使得所述熔丝结构上方的介质层厚度达到第一厚度；
对所述介质层和钝化层进行第二次刻蚀，使得所述熔丝结构上方的介质层厚度达到第二厚度；
对所述介质层和钝化层进行第三次刻蚀，露出所述焊盘且使得所述熔丝结构上方介质层达到目标厚度。
可选地，所述介质层材料选自氧化硅、有机硅酸盐玻璃或硼硅玻璃。
可选地，所述钝化层材料选自氮氧化硅、氮化硅或富硅氧化物。
可选地，所述刻蚀为干法刻蚀，刻蚀气体为C4F8、O2、CO和Ar的混合气体。
可选地，所述熔丝结构为多晶硅熔丝或金属熔丝。
可选地，所述熔丝结构为多晶硅熔丝时，所述目标厚度为2000～5000埃；所述熔丝结构为金属熔丝时，所述目标厚度为0埃。
可选地，所述介质层为多层结构，所述介质层内形成有通孔和金属互联结构。
现有技术相比，本发明对所述介质层进行至少两次刻蚀，使得所述熔丝结构上方的介质层到达目标厚度，每次刻蚀的刻蚀量小于现有技术的一次刻蚀的刻蚀量，可以更好的保证刻蚀的精度，控制保留在熔丝结构上方的介质层的厚度。
进一步地，对所述介质层和钝化层进行至少两次刻蚀，使得熔丝结构上方的介质层的厚度为目标厚度，并且同时露出所述焊盘，防止现有技术刻蚀量过大损伤所述焊盘，有效地保护了焊盘。
附图说明
图1至图2是现有技术熔丝结构形成方法的剖面结构示意图；
图3是本发明的熔丝结构形成方法的流程示意图；
图4至图8是本发明第一实施例的熔丝结构形成方法的剖面结构示意图。
图9至图13是本发明第二实施例的熔丝结构形成方法的剖面结构示意图。
具体实施方式
在熔丝结构的形成过程中，为了提高器件的可靠性，需要有效的控制熔丝结构上方保留的介质层的厚度，本发明在制作熔丝结构时，进行至少两次刻蚀，保证了每次刻蚀的精度，有效地控制了熔丝结构上方保留的介质层的厚度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
请参考图3，图3是本发明的熔丝结构形成方法的流程示意图。所述方法包括：
步骤S1，提供半导体衬底，所述半导体衬底内形成熔丝结构；
步骤S2，在所述半导体衬底上方形成介质层，所述介质层覆盖熔丝结构；
步骤S3，对所述介质层进行至少两次刻蚀，使熔丝结构上方的介质层达到目标厚度。
图4至图8为本发明第一实施例的熔丝结构形成方法的剖面结构示意图。下面结合图3对本发明的第一实施例进行详细说明。
参考图3和参考图4，执行步骤S1，提供半导体衬底200，在所述半导体衬底200内形成熔丝结构201。
所述半导体衬底200的材质可以是单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底200还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构。所述半导体衬底200中形成有半导体器件，本实施例中为MOS晶体管，所述MOS晶体管包括源极(未示出)、漏极(未示出)和栅极202。所述熔丝结构201为多晶硅熔丝或者金属熔丝，本实施例中为多晶硅熔丝。所述熔丝结构201下方形成有隔离结构(未示出)，所述隔离结构的形成方法为硅的局部氧化法(LOCOS)或浅沟槽隔离(STI)等方法。
参考图3和参考图5，执行步骤S2，在所述半导体衬底200上方形成介质层203，所述介质层203覆盖所述熔丝结构201。所述介质层203为多层结构，并且其内部形成有通孔和金属互联结构。所述介质层203的材料选自氧化硅、有机硅酸盐玻璃、硼硅玻璃等，本实施例中优选为硼硅玻璃。其形成方法为化学气相沉积(CVD)。所述步骤具体包括：
首先，在所述半导体衬底200上方依次形成第一介质层204、第二介质层205、第三介质层206。本实施例中，所述第一介质层204的厚度范围为3000～7000埃，所述第二介质层205的厚度范围为3000～7000埃，第三介质层206的厚度范围为3000～7000埃。其中所述第一介质层204用于半导体器件与后续形成的金属互联层之间的层间介质层。所述第一介质层204内形成有栓塞204a。形成所述栓塞203a的方法包括：对第一介质层204进行刻蚀，在所述MOS晶体管的栅极202上方形成接触孔开口，之后使用导电材料进行填充，形成栓塞204a，本实施例中所述栓塞204a为钨栓塞。所述第二介质层205和第三介质层206作为金属互联层205a和焊盘206a之间的金属层间介质。所述第二介质层205a内部形成有金属互联层205a，通过栓塞204a与半导体器件电连接。金属互联层205a和焊盘206a之间通过通孔(未示出)连接。形成所述金属互联层205a和焊盘206a以及通孔的方法为双镶嵌工艺，填充金属为铜，填充方法为电镀法。
作为实际工艺需要，所述介质层203上方还需要形成钝化层207，用于保护半导体衬底200上的器件免受潮气、划伤以及沾污的影响。所述钝化层207覆盖所述焊盘206a。所述钝化层207的材料选自氮氧化硅、氮化硅或富硅氧化物。本实施例中，优选为氮化硅。形成方法为化学气相沉积方法。所述钝化层207的厚度范围为4000埃～8000埃。本实施例中，所述钝化层207的厚度为5000埃。
本实施例中，所述介质层203包括两层金属互联层以及两层金属层间介质，根据实际工艺需要，所述金属互联层以及金属层间介质可以为3层或更多。
然后，参考图3，执行步骤S3，对所述介质层203进行两次刻蚀，使熔丝结构201上方的介质层达到目标厚度。所述熔丝结构201可以为金属熔丝或多晶硅熔丝。当所述熔丝结构201为金属熔丝时，所述目标厚度范围为0埃。当所述熔丝结构201为多晶硅熔丝时，所述目标厚度范围为1000～5000埃。作为一个实施例，所述熔丝结构201为多晶硅熔丝，目标厚度为2000埃。本实施例对所述介质层203进行的两次刻蚀具体包括：
首先，参考图6，对所述钝化层207和介质层203进行第一次刻蚀，去除熔丝结构201上方的钝化层207和部分介质层203，使得所述熔丝结构201上方保留的介质层203厚度为第一厚度。所述第一次刻蚀具体包括：采用现有的光刻、刻蚀工艺在所述钝化层207上方形成掩模层208，所述掩模层208具有开口，所述开口露出需要进行刻蚀的钝化层207表面；以所述掩模层208为阻挡，对所述钝化层207和介质层203进行刻蚀；在所述刻蚀完成之后，需要进行去除所述掩模层208的湿法刻蚀工艺。本实施例中所述刻蚀为干法刻蚀，所述刻蚀气体为C4F8、O2、CO和Ar的混合气体。
然后，参考图7和图8，对所述介质层203和钝化层207进行第二次刻蚀，露出所述焊盘206a且使得所述熔丝结构201上方介质层203达到目标厚度。所述第二次刻蚀具体包括：采用现有的光刻、刻蚀工艺在所述钝化层207上方形成掩模层209，所述掩模层209具有两个开口，所述开口露出需要进行刻蚀的钝化层207以及介质层203的表面；以所述掩模层209为阻挡，对所述钝化层207和介质层203进行刻蚀；在所述刻蚀完成之后，需要进行去除所述掩模层209的湿法刻蚀工艺。本实施例中所述刻蚀为干法刻蚀，所述刻蚀气体为C4F8、O2、CO和Ar的混合气体。
需要说明的是，本发明所述的第一厚度等于第二次刻蚀熔丝结构201上方的介质层203的刻蚀量与所述目标厚度之和。所述第二次刻蚀熔丝结构201上方的介质层203的刻蚀量是根据第二次刻蚀的刻蚀时间和对熔丝结构201上方的介质层203的刻蚀速率进行计算获得的。而第二次刻蚀的刻蚀时间是根据第二次刻蚀对焊盘206a上方的钝化层207的刻蚀量和对所述钝化层207的的刻蚀速率计算获得的。所述钝化层207的刻蚀量等于焊盘206a上方的钝化层206a的厚度。例如，焊盘206a上方的钝化层206a的厚度为5000埃，对焊盘206a上方的钝化层206a的刻蚀速率为5000埃/分钟，因此，第二次刻蚀的刻蚀时间为1分钟。第二次刻蚀对对熔丝结构201上方的介质层203的刻蚀速率为6000埃/分钟，因此，第二次刻蚀熔丝结构201上方的介质层203的刻蚀量为6000埃。假设目标厚度为2000埃，则所述第一厚度为8000埃。这样，在第一次刻蚀后，熔丝结构201上方的介质层为8000埃，在第二次刻蚀中，可以正好使熔丝结构201上方的介质层203厚度达到目标厚度，同时露出焊盘206a，防止对焊盘206a过量刻蚀。
由于分两次刻蚀，每次刻蚀量相对一次刻蚀的刻蚀量，大大减小，例如对于所述钝化层207的厚度为5000埃，所述第一介质层205、第二介质层206、第三介质层206的厚度为6000埃，熔丝结构101上方的目标介质层厚度为2000埃，那么第一次刻蚀的刻蚀量应该为12000埃，第二次刻蚀的刻蚀量为6000埃，而现有技术的一次刻蚀的刻蚀量为17000埃。刻蚀量减小，可以控制每一次刻蚀的精度，从而保证熔丝结构201上方的介质层203厚度达到目标厚度。第一次刻蚀的刻蚀量大于第二次刻蚀的刻蚀量，第一次刻蚀仅对熔丝结构201上方的介质层203进行刻蚀，保护了焊盘206a；在第二次刻蚀中的将焊盘206a露出，避免了现有技术刻蚀量过大对所述焊盘206a过刻蚀，保护了焊盘206a。
结合图3，下面对本发明的第二实施例进行说明。请参考图9至13，图9至图13是本发明第二实施例的熔丝结构形成方法的剖面结构示意图。
请参考图3和图9，首先执行步骤S1，提供半导体衬底200，在所述半导体衬底200内形成熔丝结构201。作为一个实施例，所述半导体衬底200材质为单晶硅。所述半导体衬底200内形成有半导体器件，本实施例中为MOS晶体管，所述MOS晶体管包括源极(未示出)、漏极(未示出)和栅极202。所述熔丝结构201为多晶硅熔丝或者金属熔丝，本实施例中为金属熔丝。所述熔丝结构201下方形成有隔离结构(未示出)，所述隔离结构的形成方法为硅的局部氧化法(LOCOS)或浅沟槽隔离(STI)等方法。
继续参考图9，执行步骤S2，在所述半导体衬底200上方形成介质层203，所述介质层203覆盖所述熔丝结构201。所述介质层203为多层结构，并且其内部形成有通孔和金属互联结构。所述介质层203的材料选自氧化硅、有机硅酸盐玻璃、硼硅玻璃等，本实施例中优选为氧化硅，其形成方法为化学气相沉积(CVD)。所述介质层203包括第一介质层204、第二介质层205、第三介质层206。所述第一介质层204内形成有栓塞204a，第二介质层205内形成有金属互联层205a，第三介质层206内形成有焊盘206a。形成所述介质层203的方法参考本发明第一实施形成介质层的步骤进行，在此不做赘述。所述第一介质层204的厚度范围为3000～9000埃，所述第二介质层205的厚度范围为3000～9000埃，第三介质层206的厚度范围为3000～9000埃。第四介质层207的厚度范围为1000～6000埃。本实施例中，所述第一介质层204、第二介质层205、第三介质层206厚度均为8000埃，所述的所述介质层203的厚度为24000埃。
在所述介质层203上方形成钝化层207。形成所述钝化层207的方法参考本发明第一实施例形成钝化层的方法。所述钝化层207的材质选自氮化硅。所述钝化层207的厚度范围为3000～9000埃，作为一个实施例，所述钝化层207的厚度为8000埃。
然后，对所述介质层203进行三次刻蚀，使熔丝结构201上方的介质层203达到目标厚度。所述熔丝结构201可以为金属熔丝或多晶硅熔丝。当所述熔丝结构201为金属熔丝时，所述目标厚度范围为0埃。当所述熔丝结构201为多晶硅熔丝时，所述目标厚度范围为1000～5000埃。作为一个实施例，所述熔丝结构201为金属熔丝，目标厚度为0，因此对所述介质层203进行三次刻蚀，具体包括：
首先，参考图10，对所述钝化层207和介质层203进行第一次刻蚀，去除熔丝结构201上方的钝化层207和部分介质层203，使得所述熔丝结构201上方保留的介质层203厚度为第一厚度。所述第一次刻蚀具体包括：采用现有的光刻、刻蚀工艺在所述钝化层207上方形成掩模层208，所述掩模层208具有开口，所述开口露出需要进行刻蚀的钝化层207表面；以所述掩模层208为阻挡，对所述钝化层207和介质层203进行刻蚀。本实施例中所述刻蚀为干法刻蚀，所述刻蚀气体为C4F8、O2、CO和Ar的混合气体。
然后，参考图11，保留所述掩模层208，对所述介质层203和钝化层207进行第二次刻蚀，使得所述熔丝结构201上方的介质层203达到第二厚度；所述第二次刻蚀具体包括：以所述掩模层208为阻挡，对所述钝化层207和介质层203进行刻蚀；然后需要进行去除所述掩模层208的湿法刻蚀工艺。
接着，参考图12，对所述介质层203和钝化层207进行第三次刻蚀，使得所述熔丝结构201上方的介质层203具有目标厚度，并且露出所述焊盘206a。具体包括：采用现有的光刻、刻蚀工艺在所述钝化层207上方形成掩模层209，所述掩模层209具有两个开口，所述开口露出需要进行刻蚀的钝化层207以及介质层203的表面；以所述掩模层209为阻挡，对所述钝化层207和介质层203进行刻蚀；在所述刻蚀完成之后，需要进行去除所述掩模层209的湿法刻蚀工艺。
需要说明的是，本发明所述的第一厚度大于第二厚度，所述第二厚度等于第三次对焊盘206a上方的介质层203的刻蚀量与所述目标厚度之和。所述刻蚀量根据对第三次刻蚀对熔丝结构201上方的钝化层207的刻蚀时间以及第三次刻蚀对熔丝结构201上方的介质层203的刻蚀速率计算获得的。例如，第三次刻蚀对熔丝结构201上方的介质层203的刻蚀速率为6000埃/分钟，第三次刻蚀对所述焊盘206a上方的钝化层207的刻蚀速率为4000埃/分钟，因此，所述第三次刻蚀的刻蚀时间为2分钟，熔丝结构201上方的介质层203的刻蚀量为12000埃，所述第二厚度等于12000埃。相对与现有技术的一次刻蚀的刻蚀量为24000埃，每次的刻蚀量大大减小，提高了刻蚀精度，有效控制了熔丝结构201上方的介质层203的厚度。
至此，本发明提出一种熔丝结构的制作方法，所述方法对介质层进行两次以上的刻蚀，每次刻蚀的刻蚀量小于现有的刻蚀技术，保证了刻蚀的精度，控制了熔丝结构上方的介质层的厚度，使得所述熔丝结构上方的介质层厚度达到目标厚度；并且所述刻蚀露出了焊盘，避免所述焊盘由于现有技术一次刻蚀的刻蚀量大损伤焊盘。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种熔丝结构的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内形成熔丝结构；
在所述半导体衬底上方形成介质层，所述介质层覆盖熔丝结构；
对所述介质层进行至少两次刻蚀，使熔丝结构上方的介质层达到目标厚度。
2.根据权利要求1所述的熔丝结构的制作方法，其特征在于，在形成介质层后，对所述介质层进行刻蚀前，还包括步骤：
在所述介质层内形成露出表面的焊盘；
在所述介质层上方形成钝化层，所述钝化层覆盖所述焊盘。
3.根据权利要求2所述的熔丝结构的制作方法，其特征在于，对所述介质层进行刻蚀具体包括：
对所述介质层和钝化层进行第一次刻蚀，使得所述熔丝结构上方的介质层厚度达到第一厚度；
对所述介质层和钝化层进行第二次刻蚀，露出所述焊盘且使得所述熔丝结构上方介质层达到目标厚度。
4.根据权利要求2所述的熔丝结构的制作方法，其特征在于，对所述介质层进行刻蚀具体包括：
对所述介质层和钝化层进行第一次刻蚀，使得所述熔丝结构上方的介质层厚度达到第一厚度；
对所述介质层和钝化层进行第二次刻蚀，使得所述熔丝结构上方的介质层厚度达到第二厚度；
对所述介质层和钝化层进行第三次刻蚀，露出所述焊盘且使得所述熔丝结构上方介质层达到目标厚度。
5.根据权利要求1至4中任一所述的熔丝结构的制作方法，其特征在于，所述介质层材料选自氧化硅、有机硅酸盐玻璃或硼硅玻璃。
6.根据权利要求1至4中任一所述的熔丝结构的制作方法，其特征在于，所述钝化层材料选自氮氧化硅、氮化硅或富硅氧化物。
7.根据权利要求1至4中任一所述的熔丝结构的制作方法，其特征在于，所述刻蚀为干法刻蚀，刻蚀气体为C4F8、O2、CO和Ar的混合气体。
8.根据权利要求1至4中任一所述的熔丝结构的制作方法，其特征在于，所述熔丝结构为多晶硅熔丝或金属熔丝。
9.根据权利要求8所述的熔丝结构的制作方法，其特征在于，所述熔丝结构为多晶硅熔丝时，所述目标厚度为2000～5000埃；所述熔丝结构为金属熔丝时，所述目标厚度为0埃。
10.根据权利要求1至4中任一所述的熔丝结构的制作方法，其特征在于，所述介质层为多层结构，所述介质层内形成有通孔和金属互联结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010213639XA CN102299094A (zh) | 2010-06-24 | 2010-06-24 | 熔丝结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010213639XA CN102299094A (zh) | 2010-06-24 | 2010-06-24 | 熔丝结构的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102299094A true CN102299094A (zh) | 2011-12-28 |
Family
ID=45359409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010213639XA Pending CN102299094A (zh) | 2010-06-24 | 2010-06-24 | 熔丝结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102299094A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094250A (zh) * | 2012-12-25 | 2013-05-08 | 杭州士兰集成电路有限公司 | 一种修调电阻及其制造方法 |
| CN103208456A (zh) * | 2013-03-22 | 2013-07-17 | 上海宏力半导体制造有限公司 | 半导体结构的形成方法 |
| CN103972150A (zh) * | 2013-01-30 | 2014-08-06 | 无锡华润上华科技有限公司 | 一种刻蚀熔丝结构两侧氧化层的方法和系统 |
| CN105990173A (zh) * | 2015-02-02 | 2016-10-05 | 无锡华润上华科技有限公司 | 焊盘厚度监测方法以及具有焊盘厚度监测结构的晶圆 |
| CN112331657A (zh) * | 2020-10-14 | 2021-02-05 | 长江存储科技有限责任公司 | 三维存储器的封装连接结构的形成方法及三维存储器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1239820A (zh) * | 1998-05-11 | 1999-12-29 | 摩托罗拉公司 | 形成集成电路的方法 |
| US6054340A (en) * | 1997-06-06 | 2000-04-25 | Motorola, Inc. | Method for forming a cavity capable of accessing deep fuse structures and device containing the same |
| US20020135043A1 (en) * | 2001-03-23 | 2002-09-26 | International Business Machines Corporation | Tri-layer dielectric fuse cap for laser deletion |
-
2010
- 2010-06-24 CN CN201010213639XA patent/CN102299094A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054340A (en) * | 1997-06-06 | 2000-04-25 | Motorola, Inc. | Method for forming a cavity capable of accessing deep fuse structures and device containing the same |
| CN1239820A (zh) * | 1998-05-11 | 1999-12-29 | 摩托罗拉公司 | 形成集成电路的方法 |
| US20020135043A1 (en) * | 2001-03-23 | 2002-09-26 | International Business Machines Corporation | Tri-layer dielectric fuse cap for laser deletion |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094250A (zh) * | 2012-12-25 | 2013-05-08 | 杭州士兰集成电路有限公司 | 一种修调电阻及其制造方法 |
| CN103094250B (zh) * | 2012-12-25 | 2015-12-23 | 杭州士兰集成电路有限公司 | 一种修调电阻及其制造方法 |
| CN103972150A (zh) * | 2013-01-30 | 2014-08-06 | 无锡华润上华科技有限公司 | 一种刻蚀熔丝结构两侧氧化层的方法和系统 |
| CN103208456A (zh) * | 2013-03-22 | 2013-07-17 | 上海宏力半导体制造有限公司 | 半导体结构的形成方法 |
| CN103208456B (zh) * | 2013-03-22 | 2016-12-28 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
| CN105990173A (zh) * | 2015-02-02 | 2016-10-05 | 无锡华润上华科技有限公司 | 焊盘厚度监测方法以及具有焊盘厚度监测结构的晶圆 |
| CN105990173B (zh) * | 2015-02-02 | 2019-03-15 | 无锡华润上华科技有限公司 | 焊盘厚度监测方法以及具有焊盘厚度监测结构的晶圆 |
| CN112331657A (zh) * | 2020-10-14 | 2021-02-05 | 长江存储科技有限责任公司 | 三维存储器的封装连接结构的形成方法及三维存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101674057B1 (ko) | 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법 | |
| CN104067383A (zh) | 将贯穿基板通孔集成到集成电路的中段工序层中 | |
| CN102299094A (zh) | 熔丝结构的制作方法 | |
| KR20020033485A (ko) | 국부 식각 저지 물질층을 갖는 비트라인 스터드 상의 비트라인 랜딩 패드와 비경계 컨택을 갖는 반도체 소자 및 그제조방법 | |
| US7649240B2 (en) | Semiconductor memory device with vertical fuse | |
| KR101146225B1 (ko) | 반도체 소자 제조방법 | |
| KR20080017745A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| CN102054765A (zh) | 熔丝结构的形成方法 | |
| KR100861837B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20090121287A1 (en) | Dual wired integrated circuit chips | |
| US8404579B2 (en) | Methods of forming integrated circuit devices with crack-resistant fuse structures | |
| US7005329B2 (en) | Method for manufacturing semiconductor device | |
| US6426263B1 (en) | Method for making a merged contact window in a transistor to electrically connect the gate to either the source or the drain | |
| US7705419B2 (en) | Fuse box of semiconductor device formed using conductive oxide layer and method for forming the same | |
| CN102263011B (zh) | 半导体结构的制造方法 | |
| CN102468225B (zh) | 熔丝结构及其制作方法 | |
| KR100929627B1 (ko) | 반도체 소자의 퓨즈박스 및 그의 형성방법 | |
| US20080251826A1 (en) | Multi-layer semiconductor structure and manufacturing method thereof | |
| CN103187356A (zh) | 一种半导体芯片以及金属间介质层的制作方法 | |
| KR20070089431A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN102915958A (zh) | 一种铜互连结构及其制造方法 | |
| US7566594B2 (en) | Fabricating method of semiconductor device | |
| KR100565758B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| CN104637864B (zh) | 提高数据保持能力的方法 | |
| KR100399913B1 (ko) | 반도체 소자의 금속 퓨즈 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111228 |